CN112711549B - 中断请求信号转换系统和方法、计算装置 - Google Patents

中断请求信号转换系统和方法、计算装置 Download PDF

Info

Publication number
CN112711549B
CN112711549B CN202110053411.7A CN202110053411A CN112711549B CN 112711549 B CN112711549 B CN 112711549B CN 202110053411 A CN202110053411 A CN 202110053411A CN 112711549 B CN112711549 B CN 112711549B
Authority
CN
China
Prior art keywords
interrupt request
request signal
interrupt
peripheral
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110053411.7A
Other languages
English (en)
Other versions
CN112711549A (zh
Inventor
范里政
陈才
刘付东
赵肖凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202110053411.7A priority Critical patent/CN112711549B/zh
Publication of CN112711549A publication Critical patent/CN112711549A/zh
Priority to US17/575,543 priority patent/US11816049B2/en
Priority to EP22151507.5A priority patent/EP4060507A3/en
Application granted granted Critical
Publication of CN112711549B publication Critical patent/CN112711549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2406—Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种中断请求信号转换系统和方法、计算装置。该中断请求信号转换系统包括：中断请求信号转换模块和信号输出端。中断请求信号转换模块被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；信号输出端被配置为在工作中将至少一个转换后的中断请求信号提供给处理器的接口模块。每个转换后的中断请求信号包括多个中断标识位，多个中断标识位的每个中断标识位基于第一电平以及不同于第一电平的第二电平来标识在预定的时间范围内从每个中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。

Description

中断请求信号转换系统和方法、计算装置
技术领域
本公开的实施例涉及一种中断技术，尤其涉及中断请求信号转换系统和方法、计算装置。
背景技术
计算机中断是指：计算机在执行程序的过程中，系统内发生了异常情况或特殊请求时，计算机暂时中断当前正在执行的程序，而转去处理这些异常情况或特殊请求，处理结束之后再返回到原来被中断处继续执行。
在部分外围设备(例如，I/O设备)与主机交换信息时，由于外围设备的工作速度较低，在外围设备准备的同时，中央处理器(CPU)不作无谓的等待，而是继续执行现行程序，直至外围设备准备就绪，向CPU提出中断请求后，暂时中断现行程序而转入外围设备服务程序。
发明内容
本公开的至少一个实施例提供了一种中断请求信号转换系统，其包括：中断请求信号转换模块和信号输出端。中断请求信号转换模块被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；信号输出端被配置为在工作中将所述至少一个转换后的中断请求信号提供给处理器的接口模块。每个所述转换后的中断请求信号包括多个中断标识位，每个所述中断标识位基于第一电平以及不同于所述第一电平的第二电平来标识在预定的时间范围内从每个所述中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
本公开的至少一个实施例还提供了一种计算装置，其包括：所述处理器以及本公开的至少一个实施例提供的任一中断请求信号转换系统。所述处理器包括所述接口模块和中断控制器；以及所述接口模块包括接口控制器，所述接口控制器被配置为基于所述至少一个转换后的中断请求信号向所述中断控制器上报请求中断的外围设备的中断请求。
本公开的至少一个实施例还提供了一种中断请求信号转换方法，其包括：基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；以及在工作中将所述至少一个转换后的中断请求信号提供给处理器的接口模块。每个所述转换后的中断请求信号包括多个中断标识位，每个所述中断标识位基于第一电平以及不同于所述第一电平的第二电平来标识在预定的时间范围内从每个所述中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1是一种处理器的接口模块的示意性框图；
图2A和图2B是图1所示的接口控制器可以识别的中断请求信号的示意图；
图2C是图1所示的接口控制器不可以识别的中断请求信号的示意图；
图3是本公开的至少一个实施例提供的中断请求信号转换系统的示例性框图；
图4A和图4B是图3所示的中断请求信号转换系统的第一个示例和第二个示例的示例性框图；
图5A和图5B示出了图3所示的中断请求信号转换系统的应用示例的示意图；
图6A和图6B分别示出了图4A和图4B所示的中断请求信号转换模块生成的转换后的中断请求信号的示意图；
图7是图4A所示的中断请求信号转换系统的第一个示例的第一种实现方式的示意性框图；
图8是图7所示的中断请求信号转换模块的子转换模块的示意性框图；
图9是图7所示的中断请求信号转换系统涉及的中断基准电平信号、外设中断请求信号、第一中间信号和转换后的中断请求信号的示意图；
图10是图4A所示的中断请求信号转换系统的第一个示例的第二种实现方式的示意性框图；
图11是图10所示的中断请求信号转换系统涉及的中断基准电平信号、外设中断请求信号和转换后的中断请求信号的示意图；
图12是图4A所示的中断请求信号转换系统的第二个示例的示意性框图；
图13和图14分别是图12所示的中断请求信号转换系统涉及的中断基准电平信号、外设中断请求信号和转换后的中断请求信号的第一个和第二个示意图。
图15是图4B所示的中断请求信号转换系统的示例的示意性框图；
图16-图18是图15所示的中断请求信号转换系统涉及的外设中断请求信号和转换后的中断请求信号的第一个至第三个示意图；
图19是本公开的至少一个实施例提供的计算装置的示例性框图；以及
图20是本公开的至少一个实施例提供的中断请求信号转换方法的示例性流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
处理器具有接口模块和中断控制器。接口模块被配置为接收外围设备发出的外设中断请求信号，并基于接收的外设中断请求信号将外围设备的中断请求上报给中断控制器。本公开的发明人在研究中注意到，部分外围设备发出的中断请求信号与处理器的接口模块不匹配，并由此使得处理器无法响应部分外围设备发出的中断请求，并因此使得适用于接口模块的外围设备的种类受到限制。下面结合图1和图2A-图2C进行示例性说明。
图1是一种处理器的接口模块500的示意性框图。如图1所示，该接口模块500包括接口控制器510、第一接口单元531、第二接口单元532和第三接口单元533。
例如，如图1所示，该接口模块500的第一接口单元531经由与第一总线B1与多个外围设备(De_1-De_n)耦接；该接口模块500的第二接口单元532可经由第二总线B2与处理器核耦接；处理器核可以基于请求访问的目标外围设备占用的地址经由第二接口单元532、接口控制器510和第一接口单元531来访问目标外围设备。
例如，如图1所示，该接口模块500的第三接口单元533被配置为接收外围设备发出的外设中断请求信号。例如，如图1所示，第三接口单元533接收外设中断请求信号DeIRQ[n:1]可以包括第一个外围设备De_1发出的外设中断请求信号DeIRQ[1]，第二个外围设备De_2发出的外设中断请求信号DeIRQ[2]，……以及第n个外围设备De_n发出的外设中断请求信号DeIRQ[n]。
例如，如图1所示，接口控制器510包括中断模块511，中断模块511被配置为经由第三接口单元533接收外设中断请求信号。例如，如图1所示，中断模块511被配置为基于接收的外设中断请求信号，确定请求中断的外围设备，并将请求中断的外围设备的中断请求经由第二总线B2上报给处理器的中断控制器。
例如，接口控制器510可以识别的外设中断请求信号具有预定的要求，下面结合图2A和图2B进行示例性说明。
图2A和图2B分别是图1所示的第一个外围设备De_1发出的外设中断请求信号DeIRQ[1]以及第二个外围设备De_2发出的外设中断请求信号DeIRQ[2]。为方便描述，图2A和图2B还示出了接口模块500的时钟信号CLK。例如，接口控制器510可以识别图2A和图2B所示的外设中断请求信号。
例如，如图2A和图2B所示，该外设中断请求信号DeIRQ[1]和DeIRQ[2]包括起始帧STA_F、结束帧STO_F以及位于起始帧STA_F和结束帧STO_F之间的数据帧D_F；数据帧D_F包括多个中断标识位(例如，中断标识位MS1-中断标识位MSn，后面记为MS1-MSn，图2A和图2B仅示出了前三个中断标识位)，多个中断标识位MS1-MSn分别对应于与第一总线B1耦接的多个外围设备(例如，外围设备De_1-外围设备De_n)；多个中断标识位MS1-MSn的第j个中断标识位MSj利用第一电平标识对应于第j个中断标识位MSj的第j个外围设备De_j在预定的时间范围内发出了中断请求，第j个中断标识位MSj利用不同于第一电平的第二电平标识第j个外围设备De_j在预定的时间范围内没有发出中断请求，j为小于等于多个中断标识位MS1-MSn的数目的正整数。例如，第一电平(例如，低电平)小于第二电平(例如，高电平)。
例如，如图2A和图2B所示，中断模块511可以基于外设中断请求信号中为第一电平的中断标识位与起始帧STA_F之间间隔的时钟周期的数目，确定为第一电平的中断标识位的编号以及为第一电平的中断标识位标识的请求中断的外围设备，并在接收到外设中断请求信号的结束帧STO_F之后将请求中断的外围设备的中断请求经由第二总线B2上报给处理器的中断控制器。
图2C是图1所示的接口控制器510不可以识别的外设中断请求信号DeIRQ2的示意图。例如，如图2C所示，图2C所述的外设中断请求信号DeIRQ2利用第一电平表示发出该外设中断请求信号的外围设备请求中断，在外围设备没有请求中断时，该外围设备输出的信号的电平为第二电平。本公开的发明人在研究中注意到，由于图1所示的接口控制器510无法确定哪个设备发出图2C所述的外设中断请求信号DeIRQ2，因此，图1所示的接口控制器510无法向处理器的中断控制器上报发出图2C所示的外设中断请求信号的外围设备的中断请求，由此使得适用于图1所示的接口模块500的外围设备的种类受到限制。
本公开的发明人在研究中还注意到，即使与第一总线B1耦接的多个外围设备(例如，外围设备De_1-外围设备De_n)发出的外设中断请求信号均可以被接口控制器510接收并上报，但是接口控制器510对多个外围设备(例如，外围设备De_1-外围设备De_n)发出的外设中断请求信号处理速度较慢，这是由于外设中断请求信号占用的时钟周期的数目较多，且接口控制器510需要在外设中断请求信号占用的时钟周期结束之后才能将该外设中断请求信号涉及的中断请求上报。
本公开的至少一个实施例提供了中断请求信号转换系统和方法、计算装置。该中断请求信号转换系统包括：中断请求信号转换模块和信号输出端。中断请求信号转换模块被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号(例如，串行中断请求信号)；信号输出端被配置为在工作中将至少一个转换后的中断请求信号提供给处理器的接口模块。每个转换后的中断请求信号包括多个中断标识位，多个中断标识位的每个中断标识位基于第一电平以及不同于第一电平的第二电平来标识在预定的时间范围内从每个中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
例如，该中断请求信号转换系统可以与处理器的接口模块耦接，基于从至少一个外围设备接收的信号生成可以被接口模块识别的至少一个转换后的中断请求信号，由此可以扩大适用于处理器的接口模块的外围设备的种类。例如，该中断请求信号转换系统可以将不符合处理器的接口模块要求的中断报文，转换为符合的处理器的接口模块要求的中断报文，由此可以扩大适用于处理器的接口模块的外围设备的种类。
在一些示例中，该中断请求信号转换系统可以通过形成具有多个中断请求标识(也即，为第一电平的中断标识位)的转换后的中断请求信号，来将不同的外围设备的中断报文合并，由此可以提升接收该转换后的中断请求信号的处理器的接口模块对外围设备的中断请求的处理速度。例如，通过将不同的外围设备的中断报文合并，还可以提升接口模块在单位时间内能够承载的外围设备发出的中断报文的数量的上限。
在一些示例中，该中断请求信号转换系统具有多个中断请求信号输入端，且多个中断请求信号输入端接收的外设中断请求信号的种类大于一种，由此该中断请求信号转换系统具有将发出不同类型的外设中断请求信号的不同种类的外围设备的中断请求合并到同一个转换后的中断请求信号之后，发送给处理器的接口模块，由此可以在提升接口模块对外围设备的中断请求的处理速度的同时提升处理器的接口模块的可用性。
在一些示例中，该中断请求信号转换系统可以实现为诸如复杂可编程逻辑器件(CPLD)、现场可编程门阵列(Field Programmable Gate Array，FPGA)的纯粹的硬件，由此例如可以避免中断请求转发的导致时间延迟，由此使得处理器能够及时响应外围设备发出的中断请求。
下面通过几个示例和实施例对根据本公开的至少一个实施例提供的中断请求信号转换系统进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例和实施例中不同特征可以相互组合，从而得到新的示例和实施例，这些新的示例和实施例也都属于本公开保护的范围。
图3是本公开的至少一个实施例提供的中断请求信号转换系统10的示例性框图。图4A和图4B分别是图3所示的中断请求信号转换系统10的第一个示例(例如，工作在连续模式的示例)和第二个示例(例如，工作在非连续模式或静态模式的示例)的示例性框图，为方便描述，图4A和图4B还示出了与中断请求信号转换系统10耦接的外围设备(例如，De_1-De_n)、处理器的接口模块500和时钟发生器550。
如图3、图4A和图4B所示，该中断请求信号转换系统10包括中断请求信号转换模块100和信号输出端OT；中断请求信号转换模块100被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号SerIRQ；信号输出端OT被配置为在工作中将至少一个转换后的中断请求信号SerIRQ提供给处理器的接口模块500。
例如，如图3、图4A和图4B所示，至少一个中断请求信号输入端I_s被配置为在工作中接收至少一个外围设备发出的信号，并将接收的信号提供给中断请求信号转换模块100。
例如，中断请求信号转换系统10和处理器的接口模块500支持多个外围设备(例如，外围设备De_1-外围设备De_n)。例如，如图4A和图4B所示，该中断请求信号转换系统10还可以包括多个中断请求信号输入端(例如，I_s[1]-I_s[n])；多个中断请求信号输入端(例如，I_s[1]-I_s[n])被配置为可分别与多个(例如，n个)外围设备(例如，外围设备De_1-外围设备De_n)耦接。
例如，中断请求信号转换系统10包括的中断请求信号输入端I_s的数目等于与中断请求信号转换系统10耦接的处理器以及中断请求信号转换系统10可以支持的外围设备的数目(例如，n个)。例如，n个外围设备可以选自鼠标、键盘、串口或者其它适用的外围设备。
例如，如图4A和图4B所示，该中断请求信号转换系统10还可以包括时钟信号输入端I_c，时钟信号输入端I_c被配置为：接收时钟信号CLK，并将时钟信号CLK提供给中断请求信号转换模块100。时钟信号CLK包括多个时钟周期。例如，如图4A和图4B所示，时钟信号输入端I_c被配置为与时钟发生器550耦接。例如，时钟发生器550的时钟频率可以为33MHz。
图5A和图5B示出了图3所示的中断请求信号转换系统10的应用示例的示意图。相比于图4A和图4B，图5A和图5B示出了处理器以及处理器的接口模块500包括的部件的示例图。
例如，如图5A和图5B所示，处理器的接口模块500包括接口控制器510、第一接口单元531、第二接口单元532和第三接口单元533；第一接口单元531经由与第一总线B1与多个外围设备(De_1-De_n)耦接；第二接口单元532经由第二总线B2耦接与处理器核耦接。
例如，在处理器的接口模块500工作在读写模式的情况下，处理器核可以基于请求访问的目标外围设备占用的地址经由第二接口单元532、接口控制器510和第一接口单元531来访问目标外围设备；第三接口单元533与中断请求信号转换系统10的输出端耦接，以从中断请求信号转换系统10接收转换后的中断请求信号SerIRQ。
例如，如图5A和图5B所示，接口控制器510包括中断模块511。例如，在处理器的接口模块500工作在中断模式的情况下，中断模块511被配置为经由第三接口单元533接收转换后的中断请求信号SerIRQ，并基于转换后的中断请求信号SerIRQ，确定请求中断的外围设备，请求中断的外围设备的中断请求可经由第二总线B2被上报给处理器的中断控制器。
图6A和图6B分别示出了图4A和图4B所示的中断请求信号转换模块100生成的转换后的中断请求信号SerIRQ的示意图，图6A和图6B还示出了中断请求信号转换系统10接收的时钟信号CLK。
例如，如图6A和图6B所示，每个转换后的中断请求信号SerIRQ包括多个中断标识位MS1-MSn，每个中断标识位基于第一电平以及不同于第一电平的第二电平，来标识在预定的时间范围内从每个中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
需要数目的是，图6A和图6B仅示出了转换后的中断请求信号SerIRQ的多个中断标识位MS1-MSn的第一个至第三个中断标识位MS1-MS3，其余中断标识位的设置方式可以参见第一个至第三个中断标识位MS1-MS3，不再赘述。
例如，后续将结合具体的示例对预定的时间范围的含义进行描述，在此不再赘述。
例如，第一电平(例如，低电平)小于第二电平(例如，高电平)。需要说明的是，本公开的至少一个实施例分别使用低电平和高电平分别表示第一电平和第二电平，但本公开的至少一个实施例不限于此，也可以使用高电平和低电平分别表示第一电平和第二电平，不再赘述。
例如，多个中断标识位MS1-MSn分别对应于可与接口模块500和中断请求信号转换系统10耦接的多个外围设备(例如，外围设备De_1-外围设备De_n)。例如，多个中断标识位MS1-MSn与可与接口模块500和中断请求信号转换系统10耦接的多个外围设备一一对应。
例如，多个中断标识位MS1-MSn的第j个中断标识位MSj利用第一电平标识对应于第j个中断标识位MSj的第j个外围设备De_j在预定的时间范围内发出了中断请求，对应地，在预定的时间范围内从第j个中断标识位MSj对应的外围设备接收的信号包括外设中断请求信号；第j个中断标识位MSj利用第二电平标识第j个外围设备De_j在预定的时间范围内没有发出中断请求，对应地，在预定的时间范围内，从第j个中断标识位MSj对应的外围设备接收的信号不包括外设中断请求信号，j为小于等于多个中断标识位MS1-MSn的数目的正整数。例如，为第一电平的中断标识位也被称为中断请求标识。
例如，多个中断标识位MS1-MSn分别对应于多个中断请求信号输入端I_s[1]-I_s[n]；每个中断标识位利用第一电平和第二电平，来分别标识在预定的时间范围，从可与对应于每个中断标识位的中断请求信号输入端I_s耦接的外围设备接收的信号包括和不包括外设中断请求信号。
例如，中断请求信号转换模块100还被配置为：响应于从多个外围设备(例如，外围设备De_1-外围设备De_n)接收的信号包括N个外设中断请求信号，使得至少一个转换后的中断请求信号SerIRQ包括分别对应于N个外设中断请求信号的N个中断请求标识(SQ1、SQ2……SQN)，此处，N个中断请求标识(SQ1、SQ2……SQN)为N个为第一电平的中断标识位，N是正整数。
例如，至少一个转换后的中断请求信号SerIRQ包括的中断请求标识的数目可以大于1，由此可以使用更少的转换后的中断请求信号SerIRQ传递多个外围设备(例如，外围设备De_1-外围设备De_n)发出的中断请求，由此可以提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度，以及接口模块在单位时间内能够处理的外围设备发出的中断请求信号的数目的上限。例如，上述N个中断请求标识(SQ1、SQ2……SQN)可以位于同一个转换后的中断请求信号SerIRQ中，且N大于1，由此可以进一步地提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度以及接口模块在单位时间内能够处理的外围设备发出的中断请求信号的数目的上限。
例如，如图6A和图6B所示，在从多个外围设备(例如，外围设备De_1-外围设备De_n)接收的信号包括两个外设中断请求信号，对应地，转换后的中断请求信号SerIRQ包括分别对应于两个外设中断请求信号的两个中断请求标识。例如，图6A和图6B所示的转换后的中断请求信号SerIRQ的第一个和第二个中断标识位MS1和MS2的电平为第一电平，第三个中断标识位MS3的电平为第二电平；这表明，在预定的时间范围内，对应于第一个和第二个中断标识位MS1和MS2的第一个和第二个外围设备De_1和De_2发出了中断请求，对应于第三个中断标识位MS3的第三个外围设备De_3没有发出中断请求。
在第二个示例(也即，图4B所示的中断请求信号转换系统10)中，如图6B所示，图4B所示的中断请求信号转换系统10的输出端OT输出的转换后的中断请求信号SerIRQ可以包括起始帧STA_F2(例如，起始标识帧)、数据帧D_F和结束帧STO_F2(例如，结束标识帧)；在时间上，起始帧STA_F2位于结束帧STO_F2之前，数据帧D_F位于起始帧STA_F2和结束帧STO_F2之间；数据帧D_F包括上述多个中断标识位MS1-MSn；此种情况下，处理器的接口模块500的接口控制器510可以基于每个转换后的中断请求信号SerIRQ中的中断请求标识(为第一电平的中断标识位)与起始帧STA_F2之间间隔的时钟周期的数目，确定该中断请求标识(为第一电平的中断标识位)标识的请求中断的外围设备。
例如，在第一个示例(也即，图4A所示的中断请求信号转换系统10)中，如图6B所示，起始帧STA_F2、结束帧STO_F2对应的电平为第一电平。例如，如图6B所示，转换后的中断请求信号SerIRQ的除起始帧STA_F2、结束帧STO_F2以及中断请求标识的部分对应的电平为第二电平。
例如，如图6B所示，起始帧STA_F2占据对应的x_start个时钟周期，结束帧STO_F2占据对应的x_stop个时钟周期；每个中断标识位占据对应的一个时钟周期，数据帧D_F占据对应的x_data个时钟周期；每个转换后的中断请求信号SerIRQ占据对应的x_IRQ个时钟周期，此处，x_start、x_stop和x_data均为正整数，且x_IRQ＝x_start+x_stop+x_data。
例如，每个数据帧D_F占据的时钟周期数目x_data以及每个外围设备对应的中断标识位占据的时钟周期与起始帧STA_F2间隔的时钟周期的数目可以根据中断请求信号转换系统10的目标接口模块的相关协议以及可与中断请求信号转换系统10和接口模块500耦接的外围设备的数目设定。
例如，在中断请求信号转换系统10的目标接口模块为接口模块500的情况下，相邻的两个第一中断标识间隔x_num个时钟周期；此种情况下，对于支持n个外围设备的中断请求信号转换系统10，对应于第t个(t为小于等于n的正整数)外围设备的中断标识位占据的时钟周期与起始帧STA_F2(起始帧STA_F2占据的最后一个时钟周期)间隔的时钟周期的数目等于t×(x_num+1)-1，也即，对应于第t个外围设备的中断标识位占据的时钟周期位于起始帧STA_F2占据的最后一个时钟周期之后的第t×(x_num+1)个时钟周期。
例如，在处理器的接口模块500为LPC接口模块500的情况下，x_start＝4，x_stop＝3，x_num＝2，n＝16，对应于第t个外围设备的中断标识位占据的时钟周期与起始帧STA_F2间隔的时钟周期的数目等于t×3-1。例如，n还可以等于10、29、30或其它适用的数目。例如，x_start还可以为8或者其它适用的数目，x_stop还可以为2或者其它适用的数目，x_num还可以为4或者其它适用的数目。
例如，在第一个示例中，如图4A所示，中断请求信号转换模块100还包括中断基准电平信号输入端I_B；中断请求信号转换模块100还被配置为：经由中断基准电平信号输入端I_B从接口模块500d接收分别对应于至少一个转换后的中断请求信号SerIRQ的至少一个中断基准电平信号Ser_BASE，并利用至少一个中断基准电平信号Ser_BASE的起始帧STA_F和结束帧STO_F2确定至少一个转换后的中断请求信号SerIRQ的起始时刻和结束时刻。
图6A还示出了图4A所示的中断请求信号转换系统10接收的中断基准电平信号Ser_BASE的示意图。例如，在第一个示例中，如图6A所示，中断基准电平信号Ser_BASE包括起始帧STA_F、结束帧STO_F以及位于起始帧STA_F和结束帧STO_F之间的空白帧B_F。例如，空白帧B_F对应的电平为第二电平。在一些示例中，中断基准电平信号Ser_BASE还包括位于结束帧STO_F之后的间隔帧I_F(参见图9)，间隔帧I_F的电平为第二电平。
例如，如图6A所示，每个转换后的中断请求信号SerIRQ的起始时刻为对应的中断基准电平信号Ser_BASE的起始帧STA_F的结束时刻(也即，空白帧B_F的起始时刻)；对应地，可以响应于检测到对应的中断基准电平信号Ser_BASE的起始帧STA_F后，开始生成转换后的中断请求信号SerIRQ；每个转换后的中断请求信号SerIRQ的结束时刻为对应的中断基准电平信号Ser_BASE的结束帧STO_F的起始时刻(也即，空白帧B_F的结束时刻)。例如，在第一个示例中，如图6A所示，中断基准电平信号Ser_BASE的空白帧B_F占用的时钟周期的数目等于转换后的中断请求信号SerIRQ占用的时钟周期的数目。
例如，在第一个示例中，如图6A所示，转换后的中断请求信号SerIRQ的中断请求信号不包括起始帧和结束帧；此种情况下，处理器的接口模块500的接口控制器510可以基于接口模块500发出的中断基准电平信号Ser_BASE的起始帧STA_F和结束帧STO_F确定转换后的中断请求信号SerIRQ的起始时刻和结束时刻，由此可以利用转换后的中断请求信号SerIRQ中为第一电平的中断标识位与中断基准电平信号Ser_BASE的起始帧STA_F之间间隔的时钟周期的数目，确定为第一电平的中断标识位标识的请求中断的外围设备。
例如，图6A所示的转换后的中断请求信号SerIRQ的特性与图6B所示的转换后的中断请求信号SerIRQ的数据帧D_F的特性相同或相似，图6A所示的中断基准电平信号Ser_BASE的起始帧STA_F和结束帧STO_F的特性可以与图6B所示的转换后的中断请求信号SerIRQ的起始帧STA_F2和结束帧STO_F2的特性相同或相似，因此，针对图6A所示的转换后的中断请求信号SerIRQ和中断基准电平信号Ser_BASE的更多信息，可以参见对图6B所示的转换后的中断请求信号SerIRQ的数据帧D_F的描述，在此不再赘述。
例如，中断请求信号转换模块100被配置为检测外设中断请求信号(也即，检测从中断请求信号输入端接收的信号是否包括外设中断请求信号)。例如，中断请求信号转换模块100检测外设中断请求信号的具体方法可以根据中断请求信号转换系统的目标外围设备发出的外设中断请求信号进行设定。例如，在目标外围设备发出的外设中断请求信号为使用单个低电平表示中断请求的信号，可以通过检测外设中断请求信号的前沿(例如，下降沿)来检测目标外围设备是否发出的外设中断请求信号。例如，通过检测外设中断请求信号的前沿来确定目标外围设备是否发出的外设中断请求信号，可以实现对外围设备是否发出的中断请求更为及时的响应。在一些示例中，还可以对目标外围设备发出的单个低电平进行多次采样，以提升检测结果的准确性。
需要说明的是，本公开的一些示例中，也将接收到(例如，检测到)外设中断请求信号的前沿(例如，下降沿)作为接收到(例如，检测到)外设中断请求信号的标志，不再赘述。
例如，外设中断请求信号的检测结果可以保存到寄存器内。例如，如果检测到下降沿，可以将寄存器内对应的数据位(例如，第一个数据位)从1设置为0，如果检测到下降沿，可以将寄存器内对应的数据位(例如，第二个数据位)从0设置为1。例如，通过将外设中断请求信号的检测结果保存在寄存器中，可以在中断请求信号转换模块100存在当前进行的转换过程时，记录该外设中断请求信号，并在信号转换模块100空闲时，再对记录的外设中断请求信号进行转换。例如，通过将外设中断请求信号的检测结果保存在寄存器中，还可以使得信号转换模块100的计数器在生成单个转换后的中断请求信号的过程中保持计数，并实现信号转换模块100的的相关功能。
下面结合图7-图9对图4A所示的中断请求信号转换系统10的第一个示例进行示例性说明。
例如，在图4A所示的中断请求信号转换系统10的第一个示例中，中断请求信号转换模块100被配置为：在同一个中断基准电平信号Ser_BASE占据的时钟周期内，从多个中断请求信号输入端接收N个外设中断请求信号；基于N个外设中断请求信号，在接收到N个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成单个转换后的中断请求信号SerIRQ(也即，对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ)。例如，N为正整数。
例如，上述单个转换后的中断请求信号SerIRQ(也即，对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ)包括N个中断请求标识(例如，SQ1、SQ2……SQN)。
例如，N可以大于1，此种情况下，中断请求信号转换系统10可以提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度，以及接口模块在单位时间内能够处理的外围设备发出的中断请求信号的数目的上限。
例如，对于中断请求信号转换系统10的第一个示例，预定的时间范围是指上述同一个中断基准电平信号Ser_BASE(也即，与生成的转换后的中断请求信号SerIRQ在时间上重叠的中断基准电平信号Ser_BASE的前一个转换后的中断请求信号SerIRQ)占据的时钟周期。
例如，在图4A所示的中断请求信号转换系统10的第一个示例的第一种实现方式中，中断请求信号转换模块100还被配置为：在同一个中断基准电平信号Ser_BASE占据的时钟周期内，从多个中断请求信号输入端接收N个外设中断请求信号；基于N个外设中断请求信号，在接收到N个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内分别生成多个第一中间信号Inter[1]-Inter[n]；对多个第一中间信号Inter[1]-Inter[n]执行逻辑与运算生成对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ(也即，在时间上与首个中断基准电平信号Ser_BASE重叠的转换后的中断请求信号SerIRQ)。例如，每个子转换模块输出的第一中间信号包括对应于与该子转换模块耦接的中断请求信号的输入端的第二中断标识位(例如，M2[1]-M2[n])。例如，多个第一中间信号Inter[1]-Inter[n]包括的多个第二中断标识位在时间上不重叠，也即，占据不同的时钟周期。
例如，多个中断请求信号输入端I_s[1]-I_s[n]接收的信号包括N个外设中断请求信号；单个中断请求信号SerIRQ(对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ)包括N个中断请求标识(SQ1、SQ2……SQN)。
图7是图4A所示的中断请求信号转换系统10的第一个示例的第一种实现方式的示意性框图。例如，如图7所示，中断请求信号转换模块100包括多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])和逻辑与运算模块。图8是图7所示的中断请求信号转换模块100的第j个子转换模块110[j]的示意性框图，j为小于或等于多个子转换模块的数目(或者多个中断标识位的数目)的正整数。图9是图7所示的中断请求信号转换系统10涉及的中断基准电平信号Ser_BASE、外设中断请求信号、第一中间信号Inter[1]-Inter[n]和转换后的中断请求信号SerIRQ的示意图。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的每个包括第一输入端In1、第二输入端In2、第三输入端In3和第四输入端In4。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第一输入端In1被配置为分别与多个中断请求信号输入端I_s[1]-I_s[n]耦接。例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第一输入端In1与多个中断请求信号输入端I_s[1]-I_s[n]一一对应且分别耦接。
例如，如图9所示，中断请求信号转换模块100被配置为：在同一个中断基准电平信号Ser_BASE(例如，图9的第一个中断基准电平信号Ser_BASE)占据的时钟周期内，从多个中断请求信号输入端I_s[1]-I_s[n]接收N个(例如，两个)外设中断请求信号，也即，在同一个中断基准电平信号Ser_BASE占据的时钟周期内，从多个中断请求信号输入端I_s[1]-I_s[n]接收的信号包括N个外设中断请求信号。例如，如图9所示，从中断请求信号输入端I_s[1]和I_s[j]接收的信号分别包括外设中断请求信号DeIRQ[1]和DeIRQ[j]；从多个中断请求信号输入端I_s[1]-I_s[n]中除输入端I_s[1]和I_s[j]之外的其它输入端I_s[OTR]接收的信号不包括外设中断请求信号(也即，对应的电平均为第二电平)。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第二输入端In2被配置为均与中断基准电平信号输入端I_B耦接，以接收相同的中断基准电平信号Ser_BASE。例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第三输入端In3被配置为均与时钟信号输入端I_c耦接，以接收相同的时钟信号CLK。例如，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第四输入端In4被配置为接收复位信号RST，以在所需时对子转换模块执行复位操作。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])被配置为分别生成多个第一中间信号Inter[1]-Inter[n]。
例如，如图9所示，与中断请求信号输入端I_s[1]耦接的子转换模块110[1]的输出端OUT[1]输出的第一中间信号Inter[1]以及与中断请求信号输入端I_s[j]耦接的子转换模块110[j]的输出端OUT[j]输出的第一中间信号Inter[j]的第二标识位的电平为第一电平；多个子转换模块中除子转换模块110[1]和110[j]之外的子转换模块的输出端OUT[OTR]输出的第一中间信号Inter[OTR]的第二标识位的电平为第二电平。
例如，如图7和图8所示，逻辑与运算模块被配置为通过对多个第一中间信号Inter[1]-Inter[n]进行逻辑与运算生成对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ。例如，通过对多个第一中间信号Inter[1]-Inter[n]进行逻辑与运算，可以将在同一个中断基准电平信号Ser_BASE占据的时钟周期内从多个外围设备接收的多个(大于1个)外设中断请求触发形成的中断请求标识(例如，第一个外设中断请求信号DeIRQ[1]触发形成的中断请求标识SQ1和第k个外设中断请求信号DeIRQ[j]触发形成的中断请求标识SQk)合并到同一个转换后的中断请求信号SerIRQ，由此可以提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度，以及接口模块在单位时间内能够处理的外围设备发出的中断请求信号的数目的上限。例如，逻辑与运算模块的实现方式可以参考相关技术，在此不再赘述。
例如，多个子转换模块的每个被配置为检测该子转换模块的第一输入端接收的信号(例如，在单个中断基准电平信号Ser_BASE占据的时钟周期内接收的信号)是否包括外设中断请求信号，并在接收的信号包括的外设中断请求信号的情况下，将该子转换模块输出的第一中间信号(与上述单个中断基准电平信号后的首个中断基准电平信号重叠的第一中间信号)的第二标识位的电平设置为第一电平。例如，多个子转换模块检测的外设中断请求信号的类型可以相同或者不完全相同。
例如，通过使得中断请求信号转换模块100包括多个子转换模块，可以使得每个子转换模块采用的检测外设中断请求信号的方法和与该子转换模块耦接的中断请求信号输入端接收的外设中断请求信号相匹配，由此可以使得中断请求信号转换系统10能够兼容多种类型的外围设备，并允许中断请求信号转换模块100将不同种类的外围设备的中断请求合并到单个转换后的中断请求信号的中断请求信号转换系统。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第j个子转换模块110[j]被配置为基于从多个中断请求信号输入端I_s[1]-I_s[n]中的第j个中断请求信号输入端I_s[j]接收的信号生成多个第一中间信号Inter[1]-Inter[n]中第j个第一中间信号Inter[j]。
例如，如图7和图8所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])被配置为：基于N个外设中断请求信号，在接收到N个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内分别生成多个第一中间信号Inter[1]-Inter[n]。
例如，如图9所示，多个第一中间信号Inter[1]-Inter[n]占据的时钟周期的数目等于对应的中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期的数目；多个第一中间信号Inter[1]-Inter[n]的起始时刻为对应的中断基准电平信号Ser_BASE的空白帧B_F的起始时刻(也即，起始帧STA_F的结束时刻)；多个第一中间信号Inter[1]-Inter[n]的结束时刻为对应的中断基准电平信号Ser_BASE的空白帧B_F的结束时刻(也即，结束帧STO_F的起始时刻)。
例如，每个第一中间信号的包括对应于与输出每个第一中间信号的子转换模块耦接的中断请求信号的输入端的第二中断标识位。如图7-图9所示，第一个子转换模块的输出端OUT[1]输出的第一中间信号Inter[1]具有第二中断标识位M2[1]；……第j个子转换模块110[j]的输出端OUT[j]输出的第一中间信号Inter[j]具有第二中断标识位M2[j]；……；第n个子转换模块的输出端OUT[n]输出的第一中间信号Inter[n]具有第二中断标识位M2[n](图中未示出)。
例如，如图9所示，在多个中断请求信号输入端I_s[1]-I_s[n]接收的信号包括N个(例如，两个)外设中断请求信号的情况下，对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ包括N个(例如，两个)中断请求标识(例如，中断请求标识SQ1和SQk)。
例如，如图9所示，第j个子转换模块110[j]被配置为：响应于从第j个中断请求信号输入端I_s[j]接收的信号为N个外设中断请求信号的第k个外设中断请求信号，使得接收到第k个外设中断请求信号DeIRQ[j]之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成的第j个第一中间信号Inter[j]的第二中断标识位M2[j]为第一电平，k为小于或等于N的正整数。
例如，如图8和图9所示，多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的每个还包括计数器(例如，计数器111[1]-111[n]中的对应的一个)；多个子转换模块(例如，子转换模块110[1]-子转换模块110[n])的第j个子转换模块110[j]被配置为：响应于从多个中断请求信号输入端的第j个中断请求信号输入端I_s[j]接收到N个外设中断请求信号的第k个外设中断请求信号DeIRQ[j]，以及检测到首个中断基准电平信号Ser_BASE的起始帧STA_F，使得第j个子转换模块110[j]包括的计数器111[j]开始计数，并在第j个子转换模块110[j]包括的计数器111[j]的值等于与发出第k个外设中断请求信号DeIRQ[j]的外围设备相匹配的设备标识值时，将第j个子转换模块110[j]输出的第一中间信号的第二中断标识位设置为第一电平。例如，如图8和图9所示，多个第一中间信号包括的设置为第一电平的第二中断标识位可以通过逻辑与运算作为转换后的中断请求信号的中断请求标识。例如，第j个子转换模块110[j]输出的第一中间信号包括的为第一电平的第二中断标识位可以通过逻辑与运算作为转换后的中断请求信号的中断请求标识SQk。例如，与第j个外围设备相匹配的设备标识值可以等于j×(x_num+1)+x_start，例如等于j×3+x_start。例如，本公开的至少一个实施例提供的其它示例中的“设备标识值”也具有相同或相似的定义，不再赘述。
图10是图4A所示的中断请求信号转换系统10的第一个示例的第二种实现方式的示意性框图。例如，在图4A所示的中断请求信号转换系统10的第一个示例的第二种实现方式中，如图10所示，中断请求信号转换模块100包括单个计数器111。图11是图10所示的中断请求信号转换系统10涉及的中断基准电平信号Ser_BASE、外设中断请求信号和转换后的中断请求信号SerIRQ的示意图。
例如，如图11所示，中断请求信号转换模块100还被配置为：在对应于同一个中断基准电平信号Ser_BASE的时钟周期内，从多个中断请求信号输入端I_s[1]-I_s[n]接收并记录N个外设中断请求信号；响应于接收到N个外设中断请求信号，检测接收到N个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的起始帧STA_F；响应于检测到首个中断基准电平信号Ser_BASE的起始帧STA_F，使得计数器111开始计数，并在计数器111的值(例如，计数器111在单个计数周期内的值)等于与发出N个外设中断请求信号的外围设备相匹配的设备标识值(例如，N个设备标识值)时，将中断请求信号(对应于首个中断基准电平信号Ser_BASE的转换后的中断请求信号SerIRQ)的对应部分(例如，N个设备标识值对应的中断标识位所在的部分)的电平设置为第一电平，以形成对应于N个外设中断请求信号的N个中断请求标识(例如，SQ1、SQ2……SQN)。
例如，如图11所示，在接收到N个外设中断请求信号(例如，第一个外设中断请求信号DeIRQ[1])之前，已经接收到触发计数器111开始计数的外设中断请求信号DeIRQP(例如，外设中断请求信号DeIRQP的前沿，从第P个中断请求信号输入端I_s[P]，P是小于或等于n的正整数)，且该外设中断请求信号DeIRQP触发中断请求信号转换模块100在外设中断请求信号DeIRQP对应的中断基准电平信号Ser_BASE之后的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期形成中断请求标识SQP；然而，中断请求信号转换模块100被配置为在接收到N个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成对应于N个外设中断请求信号的N个中断请求标识(例如，SQ1和SQj)。
例如，图10是图4A所示的中断请求信号转换系统10也可以提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度。例如，图10所示的中断请求信号转换系统10与图7所示的中断请求信号转换系统10在功能上相同或相似，因此，图10所示的中断请求信号转换系统10的功能上的细节可以参考图7所示的中断请求信号转换系统10的相关描述，在此不再赘述。
下面结合图12-图14对图4A所示的中断请求信号转换系统10的第二个示例进行示例性说明。
图12是图4A所示的中断请求信号转换系统10的第二个示例的示意性框图。例如，如图12所示，中断请求信号转换模块100包括计数器111。例如，图12所示的中断请求信号转换模块100可以使得外围设备的中断请求能够更快的发送的处理器的接口模块。
例如，对于中断请求信号转换系统10的第二个示例，针对第k个外设中断请求信号，预定的时间范围是指形成相邻的两个转换后的中断请求信号SerIRQ的对应于第k个外设中断请求信号的两个中断标识位之间的部分占据的时钟周期。例如，预定的时间范围是指形成两个中断标识位前一个中断标识位之后，后一个中断标识为之间的时间范围。
例如，中断请求信号转换模块100被配置为：响应于接收到第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态且未错过第k个设备标识值时，在当前接收的中断基准电平信号Ser_BASE(也即，在接收第k个外设中断请求信号DeIRQ[j]时接收的中断基准电平信号)的空白帧B_F占据的时钟周期形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ，其中，在计数器111的值等于与第k个设备标识值时，形成对应于第k个外设中断请求信号DeIRQ[j]的中断请求标识。
需要说明的是，“对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ”是指包括由第k个外设中断请求信号DeIRQ[j]触发形成的中断请求标识的转换后的中断请求信号SerIRQ。例如，其它示例中的“对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ”具有相同或相似的定义，不再赘述。
下面结合图13进行示例性说明。图13是图12所示的中断请求信号转换系统10涉及的中断基准电平信号Ser_BASE、外设中断请求信号和转换后的中断请求信号SerIRQ的第一个示意图。
例如，如图13所示，在接收到第一个外设中断请求信号DeIRQ[1]之前，已经接收到触发计数器111开始计数的外设中断请求信号DeIRQP，且计数器111处于计数状态且未错过第一个设备标识值，因此，中断请求信号转换模块100在当前接收的中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期形成对应于第一个外设中断请求信号的转换后的中断请求信号SerIRQ(也即，SerIRQ[1])，其中，在计数器111的值等于与第一个设备标识值时，形成对应于第一个外设中断请求信号SerIRQ[1]的中断请求标识SQ1。
例如，如图13所示，该外设中断请求信号DeIRQP触发中断请求信号转换模块100在外设中断请求信号DeIRQP(例如，外设中断请求信号DeIRQP的前沿)对应的中断基准电平信号Ser_BASE(与外设中断请求信号DeIRQP重叠的断基准电平信号)之后的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期形成中断请求标识SQP。例如，外设中断请求信号的编号用于指示对应于该外设中断请求信号的中断标识位的位置。例如，第一个外设中断请求信号是用于触发在第一个中断标识位形成中断请求标识的外设中断请求信号。
例如，中断请求信号转换模块100被配置为：响应于接收到第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态但错过与发出第k个外设中断请求信号DeIRQ[j]的外围设备相匹配的第k个设备标识值时，在接收到第k个外设中断请求信号DeIRQ[j]之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ，其中，在检测到首个中断基准电平信号Ser_BASE的起始帧STA_F之后，使得计数器111处于重新计数状态，并在计数器111的重新计数后的值等于第k个设备标识值时，形成对应于第k个外设中断请求信号DeIRQ[j]的中断请求标识。下面结合图13进行示例性说明。例如，在接收到当前中断基准电平信号的结束帧之后或者计数器111的值达到预设值边界值(例如，预设的上限值)之后，使得计数器111复位。
例如，如图13所示，由于接收到N个外设中断请求信号中的第k个外设中断请求信号DeIRQ[j]时，尽管计数器111处于计数状态，但计数器111错过与发出第k个外设中断请求信号DeIRQ[j]的外围设备相匹配的第k个设备标识值时，因此，中断请求信号转换模块100在接收到第k个外设中断请求信号DeIRQ[j]之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ[2]，其中，中断请求信号转换模块100在计数器111的重新计数后的值等于第k个设备标识值时，形成对应于第k个外设中断请求信号的中断请求标识SQk。
例如，“计数器111错过第k个设备标识值”是指在计数器111的当前计数周期内，计数器111的值已经历经第k个设备标识值。例如，在计数器111为加法计数器时，计数器111的当前值已经大于第k个设备标识值；在计数器111为减法计数器时，计数器111的当前值已经小于第k个设备标识值。例如，本公开的至少一个实施例提供的其它示例中的“计数器111错过第k个设备标识值”也具有相同或相似的定义，不再赘述。
例如，响应于接收到N个外设中断请求信号中的第k个外设中断请求信号时，计数器111被复位且不处于计数状态时，在接收到第k个外设中断请求信号之后接收的首个中断基准电平信号Ser_BASE的空白帧B_F占据的时钟周期内生成对应于第k个外设中断请求信号的转换后的中断请求信号SerIRQ，其中，在检测到首个中断基准电平信号Ser_BASE的起始帧STA_F之后，使得计数器111处于计数状态，并在计数器111的值等于第k个设备标识值时，形成对应于第k个外设中断请求信号的中断请求标识。下面结合图14进行示例性说明。
图14是图12所示的中断请求信号转换系统10涉及的中断基准电平信号Ser_BASE、外设中断请求信号和转换后的中断请求信号SerIRQ的第二个示意图。
例如，如图14所示，由于接收到第一个外设中断请求信号DeIRQ[1]时，计数器111未处于计数状态，因此，在接收到第一个外设中断请求信号DeIRQ[1]之后接收的首个中断基准电平信号Ser_BASE(也即，图14的第二个中断基准电平信号Ser_BASE)的空白帧B_F占据的时钟周期内生成对应于第一个外设中断请求信号的转换后的中断请求信号SerIRQ，其中，在计数器111开始计数后且计数器111的值等于第k个设备标识值时，形成对应于第k个外设中断请求信号的中断请求标识。
图15是图4B所示的中断请求信号转换系统10的示例的示意性框图。例如，如图15所示，中断请求信号转换模块100包括计数器111。
图16是图15所示的中断请求信号转换系统10涉及的外设中断请求信号和转换后的中断请求信号SerIRQ的第一个示意图。
例如，如图16所示，中断请求信号转换模块100还被配置为：响应于接收N个外设中断请求信号中的第k个外设中断请求信号DeIRQ[j](从第j个中断请求信号输入端I_s[j]接收的第k个外设中断请求信号)时，计数器111被复位且未处于计数状态，使得计数器111开始计数。
例如，如图16所示，中断请求信号转换模块100还被配置为：响应于计数器111的值位于计数器111的复位值和第一数值之间时，形成对应于第k个外设中断请求信号的转换后的中断请求信号SerIRQ的起始帧STA_F。例如，“计数器111的值位于复位值和第一数值之间形成起始帧STA_F”是指在计数器111的值等于复位值(例如，0)后的第一个值(例如，1)与第一数值(4)任一个数值时，使得将转换后的中断请求信号的对应部分设置为第一电平。
例如，如图16所示，中断请求信号转换模块100还被配置为：响应于计数器111的值等于第k个设备标识值，形成对应于第k个外设中断请求信号的转换后的中断请求信号SerIRQ的中断请求标识，此处，第k个设备标识值与发出第k个外设中断请求信号的外围设备相匹配。
例如，如图16所示，中断请求信号转换模块100还被配置为：响应于计数器111的值位于第二数值和第三数值之间时，形成对应于第k个外设中断请求信号的转换后的中断请求信号SerIRQ的结束帧STO_F，此处，计数器111的复位值、第一数值、设备标识值、第二数值和第三数值均为非负整数且单调变化。
例如，计数器111的复位值、第一数值、设备标识值、第二数值和第三数值顺次增大。例如，通过设置计数器111的复位值、第一数值、设备标识值、第二数值和第三数值，来使得转换后的中断请求信号SerIRQ的起始帧STA_F、数据帧D_F和结束帧STO_F占据的时间长度等于预定的数值，例如，分别等于x_start、x_data和x_stop。例如，与第t个外围设备相匹配的设备标识值等于t×(x_num+1)+x_start，例如等于t×3+x_start，t为小于等于n的正整数。
例如，计数器111的复位值、第一数值、第二数值和第三数值可以根据处理器的接口模块的相关协议进行设定。例如，对于图5A所示的接口模块，计数器111的复位值、第一数值、第二数值和第三数值可以分别设置为0、4、57和59。
图17是图15所示的中断请求信号转换系统10涉及的外设中断请求信号和转换后的中断请求信号SerIRQ的第二个示意图。
例如，该中断请求信号转换模块100被配置为：响应于接收第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态，在计数器111的值达到预设值边界值(例如，上限值，例如，第三数值)后，使得计数器111复位并重新计数，其中，第二数值、第三数值和预设值边界值单调变化；响应于计数器111的重新计数后的值选自计数器111的复位值和第一数值之间，第k个设备标识值以及第二数值和第三数值之间，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的起始帧STA_F、中断请求标识和结束帧STO_F。
例如，如图17所示，在接收到第k个外设中断请求信号DeIRQ[j]之前，已经接收到触发计数器111开始计数的外设中断请求信号DeIRQP(触发形成中断请求标识SQP)，也即，接收到第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态；如图17所示，尽管计数器111未错过第k个设备标识值，但是，中断请求信号转换模块100在计数器111的重新计数后形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号。具体而言，中断请求信号转换模块100在计数器111的重新计数后的值位于计数器111的复位值和第一数值之间形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的起始帧STA_F；在计数器111的重新计数后的值等于第k个设备标识值，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的中断请求标识SQk；在计数器111的重新计数后的值位于第二数值和第三数值之间，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的结束帧STO_F。
例如，对于图17所示的示例，在计数器111处于计数状态时，在计数器111的当前计数周期内接收的外设中断请求信号(例如，多个外设中断请求信号)均被记录，然后在计数器111的下一个计数周期基于当前计数周期内记录的外设中断请求信号形成对应的中段请求标识(例如，多个中段请求标识)以及包括这些中段请求标识的中断请求信号。例如，对于图17所示的示例，也可以提升接收该转换后的中断请求信号SerIRQ的处理器的接口模块对外围设备的中断请求的处理速度。
例如，对于图17所示的示例，预定的时间范围是指计数器111的当前计数周期(也即，形成转换后的中断请求信号SerIRQ的计数周期前的计数周期)占据的时钟周期。
图18是图15所示的中断请求信号转换系统10涉及的外设中断请求信号和转换后的中断请求信号SerIRQ的第三个示意图。
例如，如图18所示，中断请求信号转换模块100还被配置为：响应于接收第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态且未错过第k个设备标识值，在计数器111的值等于第k个设备标识值时，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的中断请求标识SQk。
例如，如图18所示，在接收到第一个外设中断请求信号DeIRQ[1]之前，已经接收到触发计数器111开始计数的外设中断请求信号DeIRQP(触发形成中断请求标识SQP)，也即，接收到第一个外设中断请求信号DeIRQ[1]时，计数器111处于计数状态；如图17所示，由于计数器111未错过第一个设备标识值，中断请求信号转换模块100在计数器111的值等于第一个设备标识值时，形成对应于第一个外设中断请求信号DeIRQ[1]的转换后的中断请求信号SerIRQ的中断请求标识SQ1。
例如，如图18所示，响应于接收第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态且错过第k个设备标识值，在计数器111的重新计数后的值选自计数器111的复位值和第一数值之间，第k个设备标识值和第二数值和第三数值之间，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的起始帧STA_F、中断请求标识和结束帧STO_F。
例如，如图18所示，尽管在接收到第k个外设中断请求信号DeIRQ[j]时，计数器111处于计数状态，但是计数器111错过第k个设备标识值，因此，中断请求信号转换模块100在计数器111的重新计数后的值选自计数器111的复位值和第一数值之间，第k个设备标识值和第二数值和第三数值之间，形成对应于第k个外设中断请求信号DeIRQ[j]的转换后的中断请求信号SerIRQ的起始帧STA_F、中断请求标识和结束帧STO_F。
例如，图18涉及的中断请求信号转换模块100可以使得外围设备的中断请求能够更快的发送的处理器的接口模块。
例如，对于图18所示的示例，针对第k个外设中断请求信号，预定的时间范围是指计数器111的当前计数周期(也即，形成转换后的中断请求信号SerIRQ的计数周期前的计数周期)的值为第k个设备标识值的时刻到计数器111的重新计数后的值为第k个设备标识值的时刻之间的时间范围。
针对本公开的至少一个实施例的中断请求信号转换系统10，有以下几点需要说明。
(1)需要说明的是，为更好的理解中断请求信号转换系统10，本公开的至少一个实施例的中断请求信号转换系统10的示意图(例如，图1和图5A)中示出了处理器的接口模块相关结构，但本公开的至少一个实施例提供的中断请求信号转换系统10不限于应用于图1以及图5A示出的处理器的接口模块500，还可以应用与其它适用的处理器的接口模块。例如，处理器的接口模块还可以是通用异步收发传输器(Universal AsynchronousReceiver/Transmitter，UART)接口模块、吉比特介质独立接口模块(Reduced GigabitMedia Independent Interface，RGMII)高速外设部件互连(Peripheral ComponentInterconnect Express，PCIe)接口模块或者其它适用的接口模块。本领域技术人员可以理解，在改变中断请求信号转换系统10的目标接口模块之后，可以根据目标接口模块设置转换后的中断请求信号的具体形式(例如，起始帧和结束帧占据的时钟周期数目)以及中断请求信号转换系统10的相应部件的结构和功能。
(2)尽管本公开的至少一个实施例的多个附图示出的外设中断请求信号均为使用低电平表示中断请求的信号，但本公开的至少一个实施例的中断请求信号转换系统不限于此。例如，本公开的至少一个实施例的外设中断请求信号也可以为具有起始帧和结束帧的外设中断请求信号或者其它适用形式的外设中断请求信号。例如，本公开的至少一个实施例的外设中断请求信号也可以为UART接口输出的外设中断请求信号或者基板管理控制器(Baseboard Manager Controller，BMC)转发的外设中断请求信号。本领域技术人员可以理解，在中断请求信号转换系统的目标外围设备的类型改变时，可以通过改变中断请求信号转换模块检测外设中断请求信号的方法来使得本公开的至少一个实施例提供的中断请求信号转换系统适用于更改后的外围设备，并将更改后的外围设备的中断请求转换为处理器的接口模块能够识别的转换后的中断请求信号。
(4)尽管本公开的至少一个实施例的多个附图示出的外设中断请求信号均为同一种中断请求的信号，但本公开的至少一个实施例的中断请求信号转换系统不限于此。例如，可与本公开的至少一个实施例的中断请求信号转换系统的多个中断请求信号输入端耦接大于一种。例如，可以在图7所示的中断请求信号转换系统10的基础上，使得每个子转换模块采用的检测外设中断请求信号的方法和与该子转换模块耦接的中断请求信号输入端接收的外设中断请求信号相匹配，来实现能够将不同种类的外围设备的中断请求合并到单个转换后的中断请求信号的中断请求信号转换系统。
(5)尽管本公开的至少一个实施例的中断请求信号转换系统10的多个附图具有多个中断请求信号输入端和单个信号输出端，但本公开的至少一个实施例的中断请求信号转换系统不限于此。在不考虑处理器的接口模块对外围设备的中断请求的处理速度的情况下，中断请求信号转换系统10可以包括单个中断请求信号输入端和单个信号输出端，或者中断请求信号转换系统10可以包括多个中断请求信号输入端以及与中断请求信号输入端一一对应的多个信号输出端。例如，在中断请求信号转换系统10包括多个中断请求信号输入端以及多个信号输出端的情况下，从每个中断请求信号输入端输入的外设中断请求信号在转换为转换后的中断请求信号从与该中断请求信号输入端对应的信号输出端输出。例如，可以在图7所示的中断请求信号转换系统10的基础上去除逻辑与运算模块，增加适用数目的信号输出端来实现具有多个中断请求信号输入端以及多个信号输出端的中断请求信号转换系统。
(6)尽管本公开的至少一个实施例的中断请求信号转换系统10的多个附图中均示出了时钟信号输入端I_c，但本公开的至少一个实施例的中断请求信号转换系统不限于此。例如，在与中断请求信号转换系统耦接的接口模块(例如，UART接口)不需要时钟信号时，中断请求信号转换系统也可以不包括时钟信号输入端I_c。
(7)出于简洁的考虑，以上主要描述了生成转换后的中断请求信号过程中设置第一电平的时刻(时钟周期)，本领域技术人员可以理解，在一些示例中，在没有明确说明的设置第一电平的时刻(时钟周期)，中断请求信号转换系统将转换后的中断请求信号的对应部分的电平设置第二电平，或者参照本公开的至少一个实施例的相关附图示出的电平进行设置。
(8)本公开的至少一个实施例的多个附图示出的中断基准电平信号Ser_BASE、中间信号、外设中断请求信号和转换后的中断请求信号SerIRQ仅为示例，且仅用于清楚的描述中断请求信号转换系统10的相关部件的功能，本公开的至少一个实施例的中断请求信号转换系统10输出的转换后的中断请求信号SerIRQ可根据外设中断请求信号的变化而产生对应的变化。
(9)本公开的至少一个实施例描述的功能可以利用硬件、软件、固件或其任意组合而实现。
本公开的至少一个实施例还提供了一种计算装置。图19是本公开的至少一个实施例提供的计算装置的示例性框图。如图19所示，该计算装置包括处理器以及本公开的任一实施例提供的中断请求信号转换系统10；如图19所示，处理器包括接口模块500和中断控制器；接口模块500包括接口控制器510，接口控制器510被配置为基于至少一个转换后的中断请求信号SerIRQ向中断控制器上报请求中断的外围设备的中断请求。例如，计算装置可以拓展适用的外围设备的种类。
在第一个示例中，参见图6A，接口模块500被配置为向中断请求信号转换系统10发送至少一个中断基准电平信号Ser_BASE；每个中断基准电平信号Ser_BASE包括起始帧STA_F和结束帧STO_F；接口控制器510还被配置为：将每个转换后的中断请求信号SerIRQ对应的中断基准电平信号Ser_BASE的起始帧STA_F的末尾作为每个转换后的中断请求信号SerIRQ的起始时刻，并基于至少一个转换后的中断请求信号SerIRQ中为第一电平的中断标识位转换后的中断请求信号SerIRQ的与起始时刻(也即，中断基准电平信号Ser_BASE的起始帧STA_F的结束时刻)之间间隔的时钟周期的数目，确定为第一电平的中断标识位标识的请求中断的外围设备。例如，接口模块500被配置为：在向中断请求信号转换系统10发送结束帧STO_F之后，将每个转换后的中断请求信号SerIRQ标识的所有请求中断的外围设备的中断请求上报。
在第二个示例中，每个转换后的中断请求信号SerIRQ包括起始帧STA_F2和结束帧STO_F2(参见图6B)；接口控制器510还被配置为：基于每个转换后的中断请求信号SerIRQ中为第一电平的中断标识位与起始帧STA_F2之间间隔的时钟周期的数目，确定为第一电平的中断标识位标识的请求中断的外围设备。例如，在第二个示例中，接口控制器510还被配置为：在接收到中断请求信号SerIRQ的结束帧STO_F2之后，将该中断请求信号SerIRQ涉及的请求中断的外围设备的中断请求上报。
例如，处理器的接口模块500可以实现为图5A所示的接口模块500。例如，如图5A所示，接口模块500的接口控制器510还包括中断清除/挂起模块512；中断清除/挂起模块512包括用于中断模式的屏蔽寄存器512a，屏蔽寄存器512a包括中断屏蔽标识位。
例如，中断清除/挂起模块512被配置为基于中断屏蔽标识位的值将中断模块511上报的中断请求挂起或清除。例如，在中断屏蔽标识位的值为第一值(例如，1)时，中断清除/挂起模块512将中断模块511上报的中断请求屏蔽(清除)，由此使得从外围设备接收的中断请求被屏蔽(清除)而无法上报到处理器核。例如，在中断屏蔽标识位的值为不同于第一值的第二值(例如，0)时，中断清除/挂起模块512将中断模块511上报的中断请求挂起，由此使得从外围设备接收的中断请求可以上报到处理器核。
例如，接口模块500中断模式还包括DMA(直接存储器访问，Direct MemoryAccess)中断模式的情况下，接口模块500还包括第二中断模块，屏蔽寄存器512a还包括第二中断屏蔽标识位，例如，中断清除/挂起模块512被配置为基于第二中断屏蔽标识位的值将第二中断模块上报的中断请求挂起或清除。例如，中断屏蔽标识位位于第二中断屏蔽标识位的更高位。例如，通过使得中断清除/挂起模块512包括屏蔽寄存器512a，可以通过软件的方式控制是否进行中断。
需要说明的是，屏蔽寄存器512a不限于设置在中断清除/挂起模块512，还可以设置在中断模块511或者第三接口单元533中；对应地，中断模块511或者第三接口单元533基于中断屏蔽标识位的值确定是否将从外围设备接收的中断请求屏蔽(清除)，而使其无法上报到处理器核。例如，第三接口单元533可以通过对中断请求信号SerIRQ的至少部分以及中断屏蔽标识位的值进行逻辑运算(例如，或逻辑运算)，并将逻辑运算的结果发送给中断模块511；此种情况下，如果中断屏蔽标识位的值为第一值(例如，1)，则可将至少部分中断标识位的电平设置为第二电平，并因此将至少部分中断请求标识屏蔽(清除)；如果中断屏蔽标识位的值为第二值(例如，0)，则中断请求信号SerIRQ保持不变。
本公开的至少一个实施例还提供了一种中断请求信号转换方法。图20是本公开的至少一个实施例提供的中断请求信号转换方法的示例性流程图。例如，如图20所示，该中断请求信号转换方法包括以下的步骤S110-步骤S120。
步骤S110：基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号。
步骤S120：在工作中将至少一个转换后的中断请求信号提供给处理器的接口模块。
例如，每个转换后的中断请求信号包括多个中断标识位，每个中断标识位基于第一电平以及不同于第一电平的第二电平来标识在预定的时间范围内从每个中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
例如，该中断请求信号转换方法可以拓展适用于接收基于该中断请求信号转换方法获得的转换后的中断请求信号的处理器的接口模块的外围设备的种类。例如，步骤S110和步骤S120的具体实现方式以及相关的技术效果可参见中断请求信号转换的相关示例，不再赘述。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (21)

1.一种中断请求信号转换系统，包括：
中断请求信号转换模块，被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；以及
信号输出端，被配置为在工作中将所述至少一个转换后的中断请求信号提供给处理器的接口模块，
其中，每个所述转换后的中断请求信号包括多个中断标识位，每个所述中断标识位基于第一电平以及不同于所述第一电平的第二电平，来标识在预定的时间范围内从每个所述中断标识位对应的外围设备接收的信号是否包括外设中断请求信号，
其中，所述中断请求信号转换模块还被配置为：
从所述接口模块接收分别对应于所述至少一个转换后的中断请求信号的至少一个中断基准电平信号，其中，每个所述中断基准电平信号包括起始帧、结束帧以及位于所述起始帧和所述结束帧之间的空白帧，
其中，所述中断请求信号转换模块还被配置为：
在同一个中断基准电平信号占据的时钟周期内，从所述多个中断请求信号输入端接收N个外设中断请求信号；
基于所述N个外设中断请求信号，在接收到所述N个外设中断请求信号之后接收的首个中断基准电平信号的空白帧占据的时钟周期内分别生成多个第一中间信号；以及
对所述多个第一中间信号执行逻辑与运算生成对应于所述首个中断基准电平信号的转换后的中断请求信号。
2.根据权利要求1所述的转换系统，还包括：多个中断请求信号输入端，
其中，所述至少一个外围设备包括多个外围设备；
所述多个中断请求信号输入端被配置为可分别与所述多个外围设备耦接；
所述多个中断标识位分别对应于所述多个中断请求信号输入端；以及
每个所述中断标识位利用所述第一电平和所述第二电平，来分别标识从可与对应于每个所述中断标识位的中断请求信号输入端耦接的外围设备接收的信号包括和不包括所述外设中断请求信号。
3.根据权利要求2所述的转换系统，其中，所述中断请求信号转换模块还被配置为：
响应于从所述多个外围设备接收的信号包括N个所述外设中断请求信号，使得所述至少一个转换后的中断请求信号包括分别对应于所述N个外设中断请求信号的N个中断请求标识，
其中，所述N个中断请求标识为N个为所述第一电平的中断标识位，N是正整数。
4.根据权利要求3所述的转换系统，其中，N大于1，所述至少一个转换后的中断请求信号的数目为1。
5.根据权利要求3所述的转换系统，其中，利用所述至少一个中断基准电平信号的起始帧和结束帧确定所述至少一个转换后的中断请求信号的起始时刻和结束时刻。
6.根据权利要求5所述的转换系统，
所述多个中断请求信号输入端接收的信号包括所述N个外设中断请求信号，
对应于所述首个中断基准电平信号的转换后的中断请求信号包括所述N个中断请求标识。
7.根据权利要求6所述的转换系统，其中，所述中断请求信号转换模块包括多个子转换模块和逻辑与运算模块；
所述多个子转换模块的每个包括第一输入端和第二输入端；
所述多个子转换模块的第一输入端被配置为与所述多个中断请求信号的输入端耦接；
所述多个子转换模块的第二输入端被配置为均与所述中断基准电平信号输入端耦接；
所述多个子转换模块被配置为分别生成所述多个第一中间信号；以及
所述逻辑与运算模块被配置为通过对所述多个第一中间信号进行所述逻辑与运算生成所述对应于所述首个中断基准电平信号的转换后的中断请求信号。
8.根据权利要求7所述的转换系统，其中，所述多个子转换模块的每个还包括计数器；以及
所述多个子转换模块的第j个子转换模块被配置为：响应于从所述多个中断请求信号输入端的第j个中断请求信号输入端接收到所述N个外设中断请求信号的第k个外设中断请求信号，以及检测到所述首个中断基准电平信号的起始帧，
使得所述第j个子转换模块包括的计数器开始计数，并在所述第j个子转换模块包括的计数器的值等于与发出所述第k个外设中断请求信号的外围设备相匹配的设备标识值时，将所述第j个子转换模块输出的第一中间信号的第二中断标识位设置为所述第一电平，其中，k为小于或等于N的正整数，j为小于或等于所述多个子转换模块的数目的正整数。
9.根据权利要求5所述的转换系统，其中，所述中断请求信号转换模块包括计数器；
所述中断请求信号转换模块还被配置为：
响应于接收到所述N个外设中断请求信号中的第k个外设中断请求信号时，所述计数器被复位且不处于计数状态，或者所述计数器处于计数状态但错过与发出所述第k个外设中断请求信号的外围设备相匹配的第k个设备标识值时，
在接收到所述第k个外设中断请求信号之后接收的首个中断基准电平信号的空白帧占据的时钟周期内生成对应于所述第k个外设中断请求信号的转换后的中断请求信号；
响应于接收到所述第k个外设中断请求信号时，所述计数器处于计数状态且未错过所述第k个设备标识值时，
在当前接收的中断基准电平信号的空白帧占据的时钟周期形成对应于所述第k个外设中断请求信号的转换后的中断请求信号。
10.根据权利要求9所述的转换系统，其中，所述中断请求信号转换模块还被配置为：
响应于接收到所述第k个外设中断请求信号时，所述计数器被复位且不处于计数状态，
在检测到所述首个中断基准电平信号的起始帧之后，使得所述计数器处于计数状态，并在所述计数器的值等于所述第k个设备标识值时，形成对应于所述第k个外设中断请求信号的中断请求标识；
响应于接收到所述第k个外设中断请求信号时，所述计数器处于计数状态但错过所述第k个设备标识值时，
在检测到所述首个中断基准电平信号的起始帧之后，使得所述计数器处于重新计数状态，并在所述计数器的重新计数后的值等于所述第k个设备标识值时，形成对应于所述第k个外设中断请求信号的中断请求标识；
响应于接收到所述第k个外设中断请求信号时，所述计数器处于计数状态且未错过所述第k个设备标识值时，
在所述计数器的值等于与所述第k个设备标识值时，形成对应于所述第k个外设中断请求信号的中断请求标识。
11.根据权利要求3所述的转换系统，其中，所述每个转换后的中断请求信号包括起始帧、数据帧和结束帧；
在时间上，所述起始帧位于所述结束帧之前，所述数据帧位于所述起始帧和所述结束帧之间；以及
所述数据帧包括所述每个转换后的中断请求信号的多个中断标识位。
12.根据权利要求11所述的转换系统，其中，所述中断请求信号转换模块包括计数器；
所述中断请求信号转换模块还被配置为：响应于接收所述N个外设中断请求信号中的第k个外设中断请求信号时，所述计数器被复位且未处于计数状态，使得所述计数器开始计数。
13.根据权利要求12所述的转换系统，其中，所述中断请求信号转换模块还被配置为：
响应于所述计数器的值位于所述计数器的复位值和第一数值之间时，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的起始帧；
响应于所述计数器的值等于第k个设备标识值，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的中断请求标识，其中，所述第k个设备标识值与发出所述第k个外设中断请求信号的外围设备相匹配；以及
响应于所述计数器的值位于第二数值和第三数值之间时，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的结束帧，其中，所述计数器的复位值、所述第一数值、所述设备标识值、所述第二数值和所述第三数值均为非负整数且单调变化。
14.根据权利要求13所述的转换系统，其中，所述中断请求信号转换模块还被配置为：
响应于接收所述第k个外设中断请求信号时，所述计数器处于计数状态，在所述计数器的值达到预设值边界值后，使得所述计数器复位并重新计数，其中，所述第二数值、所述第三数值和所述预设值边界值单调变化；以及
响应于所述计数器的重新计数后的值选自所述计数器的复位值和所述第一数值之间，所述第k个设备标识值以及所述第二数值和所述第三数值之间，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的起始帧、中断请求标识和结束帧。
15.根据权利要求13所述的转换系统，其中，所述中断请求信号转换模块还被配置为：
响应于接收所述第k个外设中断请求信号时，所述计数器处于计数状态且未错过所述第k个设备标识值，在所述计数器的值等于所述第k个设备标识值时，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的中断请求标识；
响应于接收所述第k个外设中断请求信号时，所述计数器处于计数状态且错过所述第k个设备标识值，在所述计数器的重新计数后的值选自所述计数器的复位值和所述第一数值之间，所述第k个设备标识值和所述第二数值和所述第三数值之间，形成对应于所述第k个外设中断请求信号的转换后的中断请求信号的起始帧、中断请求标识和结束帧。
16.根据权利要求13-15任一项所述的转换系统，其中，所述计数器的复位值、所述第一数值、所述设备标识值、所述第二数值和所述第三数值顺次增大。
17.一种计算装置，包括：所述处理器以及如权利要求1所述的中断请求信号转换系统，
其中，所述处理器包括所述接口模块和中断控制器；以及
所述接口模块包括接口控制器，所述接口控制器被配置为基于所述至少一个转换后的中断请求信号向所述中断控制器上报请求中断的外围设备的中断请求。
18.根据权利要求17所述的计算装置，其中，所述接口模块被配置为向所述中断请求信号转换系统发送至少一个中断基准电平信号；
每个所述中断基准电平信号包括起始帧和结束帧；
所述接口控制器还被配置为：将每个所述转换后的中断请求信号对应的中断基准电平信号的起始帧的末尾作为所述每个转换后的中断请求信号的起始时刻，并基于所述至少一个转换后的中断请求信号中为所述第一电平的中断标识位与所述起始时刻之间间隔的时钟周期的数目，确定所述为所述第一电平的中断标识位标识的请求中断的外围设备。
19.根据权利要求18所述的计算装置，其中，所述接口模块被配置为：在向所述中断请求信号转换系统发送所述结束帧之后，将所述每个转换后的中断请求信号标识的所有请求中断的外围设备的中断请求上报。
20.根据权利要求17所述的计算装置，其中，每个所述转换后的中断请求信号包括起始帧和结束帧；以及
所述接口控制器还被配置为：基于每个所述转换后的中断请求信号中为所述第一电平的中断标识位与所述起始帧之间间隔的时钟周期的数目，确定所述为所述第一电平的中断标识位标识的请求中断的外围设备。
21.一种中断请求信号转换方法，包括：
基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；以及
在工作中将所述至少一个转换后的中断请求信号提供给处理器的接口模块，其中，每个所述转换后的中断请求信号包括多个中断标识位，每个所述中断标识位基于第一电平以及不同于所述第一电平的第二电平来标识在预定的时间范围内从每个所述中断标识位对应的外围设备接收的信号是否包括外设中断请求信号，
其中所述基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号包括：
从所述接口模块接收分别对应于所述至少一个转换后的中断请求信号的至少一个中断基准电平信号，其中，每个所述中断基准电平信号包括起始帧、结束帧以及位于所述起始帧和所述结束帧之间的空白帧，
在同一个中断基准电平信号占据的时钟周期内，从所述多个中断请求信号输入端接收N个外设中断请求信号；
基于所述N个外设中断请求信号，在接收到所述N个外设中断请求信号之后接收的首个中断基准电平信号的空白帧占据的时钟周期内分别生成多个第一中间信号；以及
对所述多个第一中间信号执行逻辑与运算生成对应于所述首个中断基准电平信号的转换后的中断请求信号，
其中，每个所述第一中间信号的包括对应于与输出每个所述第一中间信号的子转换模块耦接的中断请求信号的输入端的第二中断标识位。
CN202110053411.7A 2021-01-15 2021-01-15 中断请求信号转换系统和方法、计算装置 Active CN112711549B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110053411.7A CN112711549B (zh) 2021-01-15 2021-01-15 中断请求信号转换系统和方法、计算装置
US17/575,543 US11816049B2 (en) 2021-01-15 2022-01-13 Interrupt request signal conversion system and method, and computing device
EP22151507.5A EP4060507A3 (en) 2021-01-15 2022-01-14 Interrupt request signal conversion system and method, and computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110053411.7A CN112711549B (zh) 2021-01-15 2021-01-15 中断请求信号转换系统和方法、计算装置

Publications (2)

Publication Number Publication Date
CN112711549A CN112711549A (zh) 2021-04-27
CN112711549B true CN112711549B (zh) 2023-08-01

Family

ID=75549115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110053411.7A Active CN112711549B (zh) 2021-01-15 2021-01-15 中断请求信号转换系统和方法、计算装置

Country Status (3)

Country Link
US (1) US11816049B2 (zh)
EP (1) EP4060507A3 (zh)
CN (1) CN112711549B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768648A (zh) * 2011-05-02 2012-11-07 快捷半导体(苏州)有限公司 低延迟中断收集器、具有该收集器的系统和相关方法
CN108369564A (zh) * 2015-12-10 2018-08-03 高通股份有限公司 来自外围设备的中断的数字聚合

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619703A (en) * 1995-06-06 1997-04-08 Cirrus Logic, Inc. Apparatus and method for supporting multiple interrupt protocols with unequal number of interrupt request signals
JPH0916406A (ja) * 1995-06-27 1997-01-17 Toshiba Corp コンピュータシステム
JPH0997177A (ja) * 1995-09-29 1997-04-08 Toshiba Corp コンピュータシステムの割り込み制御方式
US5940402A (en) * 1997-06-06 1999-08-17 Timeplex, Inc. Method and apparatus for TDM interrupt transmissions between multiple devices and a processor
JP3287283B2 (ja) * 1997-10-20 2002-06-04 日本電気株式会社 Ｐｃｉバスの割り込みステアリング回路
US5956516A (en) * 1997-12-23 1999-09-21 Intel Corporation Mechanisms for converting interrupt request signals on address and data lines to interrupt message signals
US6898651B2 (en) * 2002-05-10 2005-05-24 Intel Corporation Method, apparatus, and system for generating serial interrupt requests (IRQ) with power savings
JP5372262B2 (ja) * 2010-10-22 2013-12-18 三菱電機株式会社 割込み信号受付け装置及びコンピュータ装置
CN103077137A (zh) * 2011-10-25 2013-05-01 北京大豪科技股份有限公司 中断控制方法及中断控制单元
CN107544838B (zh) * 2016-06-24 2024-02-23 中兴通讯股份有限公司 一种中断处理方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768648A (zh) * 2011-05-02 2012-11-07 快捷半导体(苏州)有限公司 低延迟中断收集器、具有该收集器的系统和相关方法
CN108369564A (zh) * 2015-12-10 2018-08-03 高通股份有限公司 来自外围设备的中断的数字聚合

Also Published As

Publication number Publication date
EP4060507A3 (en) 2022-09-28
US11816049B2 (en) 2023-11-14
EP4060507A2 (en) 2022-09-21
CN112711549A (zh) 2021-04-27
US20220229794A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US9639409B2 (en) Device and method for communicating between cores
CN101840390B (zh) 适用于多处理器系统的硬件同步电路结构及其实现方法
US20190196961A1 (en) Flash Medium Access Method and Controller
US4839800A (en) Data processing system with a fast interrupt
JPH06223042A (ja) マルチプロセッサ・システムにおいて割込みを管理するための装置及び方法
JPH04312160A (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
EP4080373A1 (en) Interrupt request signal conversion system and method, and computing device
WO2021208682A1 (zh) 网络设备的数据采样方法、装置、设备及介质
US3419852A (en) Input/output control system for electronic computers
US6789258B1 (en) System and method for performing a synchronization operation for multiple devices in a computer system
CN112711549B (zh) 中断请求信号转换系统和方法、计算装置
CN111813464B (zh) 一种芯片配置方法、监测模块及芯片
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
WO2024082831A1 (zh) 一种服务器中处理器信息的带外查询/配置方法及服务器
US5201051A (en) Apparatus for interrupt detection and arbitration
CN116089049B (zh) 基于异步并行i/o请求的进程同步调度方法、装置以及设备
US11907155B2 (en) Bus system connecting slave devices with single-wire data access communication
JP2734246B2 (ja) パイプラインバス
WO2019120294A1 (en) Data-processing apparatus, data transmission method, and computing system thereof
JP5239769B2 (ja) リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム
WO2018106392A1 (en) Technologies for multi-core wireless network data transmission
US11055222B2 (en) Prefetching of completion notifications and context
CN112130982A (zh) 中断控制装置、方法及系统
CN108733678B (zh) 一种数据搜索的方法、装置和相关设备
US10002087B1 (en) Communication between an external processor and FPGA controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant