CN111813464B - 一种芯片配置方法、监测模块及芯片 - Google Patents
一种芯片配置方法、监测模块及芯片 Download PDFInfo
- Publication number
- CN111813464B CN111813464B CN202010891825.2A CN202010891825A CN111813464B CN 111813464 B CN111813464 B CN 111813464B CN 202010891825 A CN202010891825 A CN 202010891825A CN 111813464 B CN111813464 B CN 111813464B
- Authority
- CN
- China
- Prior art keywords
- module
- configuration
- target
- modules
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000013507 mapping Methods 0.000 claims abstract description 63
- 230000005540 biological transmission Effects 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 15
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 15
- 230000009471 action Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 3
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明实施例提供了一种芯片配置方法、监测模块及芯片，在芯片中新增设一个监测模块，监测模块存储有预先设置的用于表征多个待配置模块中各目标待配置模块的寄存器配置参数与主控模块下发的第一配置参数之间的映射关系的关联信息，主控模块下发第一配置参数，监测模块获取到第一配置参数，可根据关联信息，确定出配置各目标待配置模块所需的第二配置参数，向各目标待配置模块分别发送各自对应的第二配置参数，各目标待配置模块收到各自对应的第二配置参数即可对其内部的寄存器进行配置。无需主控模块向各待配置模块挨个发送配置参数，只下发一次第一配置参数即可实现多个目标待配置模块的同步配置，大大降低了芯片配置过程所耗时长。
Description
技术领域
本发明涉及计算机技术领域，特别是涉及一种芯片配置方法、监测模块及芯片。
背景技术
随着电子设备的广泛应用，对电子设备的性能要求越来越高，电子设备初始化配置所花费的时间是评估电子设备性能好坏的一个重要指标，初始化配置耗时越短，则电子设备的启动速度就越快，这无疑会给该电子设备带来极大的产品竞争力。
芯片作为电子设备的核心部件，在电子设备初始化配置的过程中，芯片配置尤为重要。常见的电子设备配置设计中，芯片结构如图1所示，芯片包括主控模块和多个待配置模块，各待配置模块都挂在一条配置总线上，每一个待配置模块均需要主控模块经配置总线发送配置参数来进行配置。
然而，随着电子设备的功能越来越复杂，芯片中的模块数越来越多，各待配置模块需要挨个接收主控模块下发配置参数单独进行配置，导致芯片配置过程耗时过长。
发明内容
本发明实施例的目的在于提供一种芯片配置方法、监测模块及芯片，以降低芯片配置过程所耗时长。具体技术方案如下：
第一方面，本发明实施例提供了一种芯片配置方法，应用于芯片中的监测模块，该芯片包括：主控模块、监测模块、多个待配置模块及配置总线，其中，主控模块、监测模块、多个待配置模块通过配置总线完成相互间的通信，各待配置模块内部设有寄存器；该方法包括：
获取主控模块下发的第一配置参数；
根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；
向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
第二方面，本发明实施例提供了一种监测模块，应用于芯片中，该芯片包括：主控模块、监测模块、多个待配置模块及配置总线，其中，主控模块、监测模块、多个待配置模块通过配置总线完成相互间的通信，各待配置模块内部设有寄存器；
监测模块包括：输入接口、计算单元及输出接口；
输入接口，用于获取主控模块下发的第一配置参数；
计算单元，用于根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；
输出接口，用于向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
第三方面，本发明实施例提供了一种芯片，包括：主控模块、监测模块、多个待配置模块及配置总线，其中，主控模块、监测模块、多个待配置模块通过配置总线完成相互间的通信，各待配置模块内部设有寄存器；
主控模块，用于下发第一配置参数；
监测模块，用于获取主控模块下发的第一配置参数；根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；向各目标待配置模块分别发送各自对应的第二配置参数；
多个待配置模块中的各目标待配置模块，用于基于各自对应的第二配置参数对各自内部的寄存器进行配置。
本发明实施例提供的一种芯片配置方法、监测模块及芯片，在传统的芯片中新增设一个监测模块，监测模块存储有预先设置的用于表征多个待配置模块中各目标待配置模块的寄存器配置参数与主控模块下发的第一配置参数之间的映射关系的关联信息，监测模块在获取到主控模块下发的第一配置参数后，根据第一配置参数以及关联信息，确定出多个第二配置参数，每个第二配置参数与至少一个目标待配置模块相对应，向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
本发明实施例中，主控模块下发第一配置参数，监测模块获取到该第一配置参数，可根据本地存储的关联信息，确定出配置各目标待配置模块所需的第二配置参数，向各目标待配置模块分别发送各自对应的第二配置参数，各目标待配置模块收到各自对应的第二配置参数即可对其内部的寄存器进行配置。无需主控模块向各待配置模块挨个发送配置参数，只下发一次第一配置参数即可实现寄存器配置参数与第一配置参数之间具有映射关系的多个目标待配置模块的同步配置，大大降低了芯片配置过程所耗时长。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术的芯片结构示意图；
图2为本发明一实施例的芯片结构示意图；
图3为本发明一实施例的芯片配置方法的流程示意图；
图4为本发明另一实施例的芯片结构示意图；
图5为本发明另一实施例的芯片配置方法的流程示意图；
图6为本发明一实施例的芯片中各模块间的数据流向示意图；
图7为本发明再一实施例的芯片结构示意图；
图8为本发明再一实施例的芯片配置方法的流程示意图；
图9为本发明另一实施例的芯片中各模块间的数据流向示意图；
图10为本发明再一实施例的芯片结构示意图；
图11为本发明再一实施例的芯片配置方法的流程示意图；
图12为本发明再一实施例的芯片中各模块间的数据流向示意图；
图13为本发明再一实施例的芯片结构示意图；
图14为本发明再一实施例的芯片配置方法的流程示意图；
图15为本发明再一实施例的芯片中各模块间的数据流向示意图；
图16为本发明再一实施例的芯片结构示意图；
图17为本发明再一实施例的芯片配置方法的流程示意图；
图18为本发明再一实施例的芯片中各模块间的数据流向示意图；
图19为本发明再一实施例的芯片结构示意图；
图20为本发明再一实施例的芯片配置方法的流程示意图；
图21为本发明再一实施例的芯片结构示意图；
图22为本发明再一实施例的芯片配置方法的流程示意图；
图23为本发明实施例的监测模块的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在芯片配置所耗费的配置时长中，芯片中模块内部的寄存器配置通常会占用较多的时长，然而不同模块之间有一部分寄存器的配置参数之间有很大的关联性，甚至两个寄存器会配置相同的配置参数。例如，在NP（Network Processor，网络处理器）芯片的开发中，SerDes（Serializer / Deserializer，串行器/解串器）模块与PCS（Physical CodingSublayer，物理编码）模块来自不同的厂商，每个模块均有多种不同的配置模式，但是两个模块内部的寄存器之间的配置有很大的关联性，无论是支持几条通路，还是支持多高的时钟频率，亦或是支持什么传输协议，SerDes模块和PCS模块内部的寄存器配置参数都是关联且固定的。既然如此，初始化过程中分别对两个模块单独配置一遍，就显得浪费时间。
为了降低芯片配置过程所耗时长，基于图1所示的传统的芯片结构，本发明实施例在芯片中新增设一个监测模块，如图2所示，芯片包括：主控模块201、监测模块202、多个待配置模块203及配置总线204，其中，主控模块201、监测模块202、多个待配置模块203通过配置总线204完成相互间的通信。
主控模块201，用于下发第一配置参数；
监测模块202，用于获取主控模块201下发的第一配置参数；根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；向各目标待配置模块分别发送各自对应的第二配置参数；
多个待配置模块203中的各目标待配置模块，用于基于各自对应的第二配置参数对各自内部的寄存器进行配置。
基于图2所示芯片，本发明实施例提供了一种芯片配置方法，该方法应用于芯片中的监测模块，如图3所示，该方法可以包括如下步骤。
S301，获取主控模块下发的第一配置参数。
S302，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S303，向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
在有芯片配置需求时，芯片中的主控模块会下发第一配置参数，第一配置参数可以是主控模块给某一个待配置模块下发的寄存器配置参数，也可以是主控模块下发的多个待配置模块的寄存器基准配置参数，其中，寄存器基准配置参数是指多个待配置模块在进行配置时寄存器配置参数统一参考的基准。
监测模块可以在主控模块下发第一配置参数的过程中获取到第一配置参数，也可以在主控模块将第一配置参数下发到某一个待配置模块之后，从该待配置模块中获取到第一配置参数，其中，监测模块获取第一配置参数的方式可以是主动截取，也可以是被动接收。例如，监测模块可以实时监测主控模块到配置总线的数据状态，一旦监测到主控模块到配置总线的数据状态发生变化，则从配置总线主动截取主控模块下发的第一配置参数；监测模块还可以实时监测某一个待配置模块的配置接口/寄存器的数据状态，一旦监测到该待配置模块的配置接口/寄存器的数据状态发生变化，说明此时主控模块向该待配置模块下发了第一配置参数，则从该待配置模块的配置接口/寄存器中主动截取第一配置参数；主控模块也可以直接将第一配置参数发送至监测模块，即监测模块被动接收第一配置参数；主控模块还可以将第一配置参数下发至某一个待配置模块，该待配置模块在接收到第一配置参数后，经配置接口将第一配置参数发至监测模块，或者，该待配置模块在完成寄存器配置后，直接由寄存器将第一配置参数发至监测模块，即监测模块被动接收第一配置参数。
监测模块本地存储有预先设置的关联信息，关联信息用于表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，目标待配置模块可以是待配置模块中的全部或者部分，这些目标待配置模块的寄存器配置参数与第一配置参数之间存在映射关系，也就是说，这些目标待配置模块之间存在寄存器配置参数关联关系。参数之间的映射关系可以为相同、呈倍数关系、呈函数关系或者呈其他类型的映射关系。
监测模块在获取到第一配置参数后，根据该第一配置参数以及预先设置的关联信息，可以确定出多个第二配置参数，第二配置参数是指对各目标待配置模块进行配置时所需的寄存器配置参数，每个第二配置参数与至少一个目标待配置模块相对应，也就是说，可以多个目标待配置模块对应同一个第二配置参数，也可以每个目标待配置模块分别对应不同的第二配置参数。监测模块将确定出的多个第二配置参数分别发送至各目标待配置模块，具体在发送时将第二配置参数发送到其对应的目标待配置模块，各目标待配置模块在接收到各自对应的第二配置参数后，基于各自对应的第二配置参数即可对各自内部的寄存器进行配置。
应用本发明实施例，在传统的芯片中新增设一个监测模块，监测模块存储有预先设置的用于表征多个待配置模块中各目标待配置模块的寄存器配置参数与主控模块下发的第一配置参数之间的映射关系的关联信息，主控模块下发第一配置参数，监测模块获取到该第一配置参数，可根据本地存储的关联信息，确定出配置各目标待配置模块所需的第二配置参数，向各目标待配置模块分别发送各自对应的第二配置参数，各目标待配置模块收到各自对应的第二配置参数即可对其内部的寄存器进行配置。无需主控模块向各待配置模块挨个发送配置参数，只下发一次第一配置参数即可实现寄存器配置参数与第一配置参数之间具有映射关系的多个目标待配置模块的同步配置，大大降低了芯片配置过程所耗时长，提升了芯片配置效率。
在本发明实施例的一种实现方式中，芯片结构如图4所示，芯片包括：主控模块401、监测模块402、多个目标待配置模块403、配置总线404及指定模块405，其中，指定模块405为多个待配置模块中由主控模块401直接配置的模块，监测模块402的输入接口与指定模块405的配置接口相连，监测模块402的输出接口与配置总线404相连，各目标待配置模块403和指定模块405的配置接口与配置总线404相连。
相应的，基于图4所示的芯片，本发明实施例提供了另一种芯片配置方法，该方法应用于芯片中的监测模块，如图5所示，该方法可以包括如下步骤。
S501，从指定模块的配置接口获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
S502，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S503，经配置总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
在本实施例中，把监测模块的输入接口接在指定模块的配置接口上，指定模块是指主控模块可主动配置的待配置模块，可以是待配置模块中的任一个。监测模块可以自动监测指定模块的配置接口是否发生配置动作（即配置接口是否接收到主控模块下发的第一配置参数），如果监测到发生配置动作，监测模块则主动从配置接口截取第一配置参数；或者，指定模块的配置接口在接收到主控模块下发的第一配置参数时，可以主动向监测模块发送第一配置参数，也就是说，监测模块被动地接收指定模块发送来的第一配置参数。
在本实施例中，监测模块本地存储的关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系。目标待配置模块与指定模块的寄存器配置参数之间的映射关系可以是相同，以上述的SerDes模块和PCS模块为例，映射关系可以是两个模块的配置参数相同，即为支持两条数据传输通路，给SerDes模块和PCS模块的通道使能数都是2。目标待配置模块与指定模块的寄存器配置参数之间的映射关系还可以是一个固定的运算关系，假设一个模块中的寄存器配置参数为x，另一个模块中的寄存器配置参数为f(x)，例如，为支持两条数据传输通路，给SerDes模块的通道使能数是2，PCS模块的通道使能数是SerDes模块的4倍，则PCS模块的通道使能数配置为2*4=8。目标待配置模块与指定模块的寄存器配置参数之间的映射关系还可以是其他逻辑关系，假设一个模块中的寄存器配置参数为x，另一个模块中的寄存器配置参数为f(x,y)，y为配置的逻辑关系，可根据不同的协议类型可变更参数，在配置为Ethernet（以太网）时，逻辑关系为*6，若为支持两条数据传输通路，给SerDes模块的通道使能数是2，PCS模块的通道使能数配置为2*6=12。
监测模块在获取到第一配置参数后，根据该第一配置参数以及预先设置的关联信息，可以确定出多个第二配置参数，将确定出的多个第二配置参数分别发送至各目标待配置模块，具体在发送时将第二配置参数发送到其对应的目标待配置模块，各目标待配置模块在接收到各自对应的第二配置参数后，基于各自对应的第二配置参数即可对各自内部的寄存器进行配置。
在进行芯片配置时，芯片中各模块间的数据流向如图6所示，模块1即为上述实施例中的指定模块，模块2-模块N为上述实施例中的目标待配置模块。模块1、模块2、模块N有部分寄存器的寄存器配置参数有映射关系。监测模块自动监测模块1的寄存器配置动作，当监测到寄存器配置动作（即主控模块下发了第一配置参数），根据第一配置参数、模块2与模块1的寄存器配置参数之间的映射关系、模块N与模块1的寄存器配置参数之间的映射关系，计算出模块2对应的第二配置参数和模块N对应的第二配置参数，则相应的，将模块2对应的第二配置参数经配置总线发送至模块2，由模块2对内部的寄存器进行配置，将模块N对应的第二配置参数经配置总线发送至模块N，由模块N对内部的寄存器进行配置。
在本发明实施例的再一种实现方式中，芯片结构如图7所示，芯片包括：主控模块701、监测模块702、多个目标待配置模块703、配置总线704、传输总线705、指定模块706及多个多路复用器707，其中，指定模块706为多个待配置模块中由主控模块701直接配置的模块，监测模块702的输入接口与指定模块706的配置接口相连，监测模块702的输出接口与传输总线705相连，传输总线705与配置总线704经各目标待配置模块对应的多路复用器707连接至各目标待配置模块703的配置接口，指定模块706的配置接口还与配置总线704相连。
相应的，基于图7所示的芯片，本发明实施例提供了再一种芯片配置方法，该方法应用于芯片中的监测模块，如图8所示，该方法可以包括如下步骤。
S801，从指定模块的配置接口获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
S802，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S803，经传输总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
在本实施例中，监测模块获取第一配置参数、确定第二配置参数的过程与图5所示实施例的过程相同，这里不再赘述。
在本实施例中，芯片中新增了一条传输总线，该传输总线与配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块，监测模块在确定出多个第二配置参数后，经传输总线将多个第二配置参数分别发送至对应的各目标待配置模块，该实施例下，第二配置参数的传输与配置总线无关，配置过程不受配置总线影响。
在进行芯片配置时，芯片中各模块间的数据流向如图9所示，模块1即为上述实施例中的指定模块，模块2-模块N为上述实施例中的目标待配置模块。模块1、模块2、模块N有部分寄存器的寄存器配置参数有映射关系。监测模块自动监测模块1的寄存器配置动作，当监测到寄存器配置动作（即主控模块下发了第一配置参数），根据第一配置参数、模块2与模块1的寄存器配置参数之间的映射关系、模块N与模块1的寄存器配置参数之间的映射关系，计算出模块2对应的第二配置参数和模块N对应的第二配置参数，则相应的，将模块2对应的第二配置参数经传输总线发送至模块2，由模块2对内部的寄存器进行配置，将模块N对应的第二配置参数经传输总线发送至模块N，由模块N对内部的寄存器进行配置。
在本发明实施例的再一种实现方式中，芯片结构如图10所示，芯片包括：主控模块1001、监测模块1002、多个目标待配置模块1003、配置总线1004及指定模块1005，其中，指定模块1005为多个待配置模块中由主控模块1001直接配置的模块，监测模块1002的输入接口与指定模块1005内部的寄存器相连，监测模块1002的输出接口与配置总线1004相连，各目标待配置模块1003和指定模块1005的配置接口与配置总线1004相连。
相应的，基于图10所示的芯片，本发明实施例提供了另一种芯片配置方法，该方法应用于芯片中的监测模块，如图11所示，该方法可以包括如下步骤。
S1101，从指定模块内部的寄存器获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
S1102，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S1103，经配置总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
与图5所示实施例不同，本实施例中，指定模块内部的寄存器与监测模块的输入接口直接连接，监测模块可以自动监测指定模块内部的寄存器的配置参数是否发生变化，如果监测到发生变化，监测模块则主动从该寄存器获取第一配置参数；或者，指定模块内部的寄存器在发生变化后，可以主动向监测模块发送第一配置参数，也就是说，监测模块被动地接收指定模块发送来的第一配置参数。该实施例中，可以实时监测到寄存器的复位或者其他变化引起的寄存器配置参数的变化。
在进行芯片配置时，芯片中各模块间的数据流向如图12所示，模块1即为上述实施例中的指定模块，模块2-模块N为上述实施例中的目标待配置模块。模块1、模块2、模块N有部分寄存器的寄存器配置参数有映射关系。监测模块自动监测模块1内部的寄存器，当监测到寄存器配置参数是否发生变化，根据第一配置参数、模块2与模块1的寄存器配置参数之间的映射关系、模块N与模块1的寄存器配置参数之间的映射关系，计算出模块2对应的第二配置参数和模块N对应的第二配置参数，则相应的，将模块2对应的第二配置参数经配置总线发送至模块2，由模块2对内部的寄存器进行配置，将模块N对应的第二配置参数经配置总线发送至模块N，由模块N对内部的寄存器进行配置。
在本发明实施例的再一种实现方式中，芯片结构如图13所示，芯片包括：主控模块1301、监测模块1302、多个目标待配置模块1303、配置总线1304、传输总线1305、指定模块1306及多个多路复用器1307，其中，指定模块1306为多个待配置模块中由主控模块1301直接配置的模块，监测模块1302的输入接口与指定模块1306内部的寄存器相连，监测模块1302的输出接口与传输总线705相连，传输总线1305与配置总线1304经各目标待配置模块对应的多路复用器1307连接至各目标待配置模块1303的配置接口，指定模块1306的配置接口还与配置总线1304相连。
相应的，基于图13所示的芯片，本发明实施例提供了再一种芯片配置方法，该方法应用于芯片中的监测模块，如图14所示，该方法可以包括如下步骤。
S1401，从指定模块内部的寄存器获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
S1402，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S1403，经传输总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
在本实施例中，监测模块获取第一配置参数、确定第二配置参数的过程与图11所示实施例的过程相同，这里不再赘述。在本实施例中，芯片中新增了一条传输总线，该传输总线与配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块，监测模块在确定出多个第二配置参数后，经传输总线将多个第二配置参数分别发送至对应的各目标待配置模块，该实施例下，第二配置参数的传输与配置总线无关，配置过程不受配置总线影响。
在进行芯片配置时，芯片中各模块间的数据流向如图15所示，模块1即为上述实施例中的指定模块，模块2-模块N为上述实施例中的目标待配置模块。模块1、模块2、模块N有部分寄存器的寄存器配置参数有映射关系。监测模块自动监测模块1内部的寄存器，当监测到寄存器配置参数是否发生变化，根据第一配置参数、模块2与模块1的寄存器配置参数之间的映射关系、模块N与模块1的寄存器配置参数之间的映射关系，计算出模块2对应的第二配置参数和模块N对应的第二配置参数，则相应的，将模块2对应的第二配置参数经传输总线发送至模块2，由模块2对内部的寄存器进行配置，将模块N对应的第二配置参数经传输总线发送至模块N，由模块N对内部的寄存器进行配置。
在本发明实施例的再一种实现方式中，芯片结构如图16所示，芯片包括：主控模块1601、监测模块1602、多个目标待配置模块1603、配置总线1604、传输总线1605及多个多路复用器1606，其中，传输总线1605与配置总线1604经各目标待配置模块对应的多路复用器1606连接至各目标待配置模块1603的配置接口；监测模块1602的输入接口与每一个目标待配置模块的配置线相连，配置线为配置总线1604连接至各目标待配置模块对应的多路复用器的数据线；监测模块1602的输出接口与传输总线1605相连。
相应的，基于图16所示的芯片，本发明实施例提供了另一种芯片配置方法，该方法应用于芯片中的监测模块，如图17所示，该方法可以包括如下步骤。
S1701，获取主控模块经配置总线向任一目标待配置模块下发的第一配置参数。
S1702，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S1703，经传输总线向各目标待配置模块分别发送各自对应的第二配置参数。
在进行芯片配置时，芯片中各模块间的数据流向如图18所示，监测模块实时监测从配置总线过来的针对寄存器配置参数有映射关系的多个目标待配置模块（模块1、模块2和模块N）的配置动作，一旦发现这些待配置模块内有一个寄存器的配置参数被修改（即主控模块下发了第一配置参数），则根据映射关系确定出多个第二配置参数，自动发送第二配置参数至其他待配置模块，实时保证关联性，更加灵活地进行芯片配置。
在本发明实施例的再一种实现方式中，芯片结构如图19所示，芯片包括：主控模块1901、监测模块1902、多个目标待配置模块1903及配置总线1904，其中，监测模块1902的输入接口、各目标待配置模块1903的配置接口都与配置总线1904相连，监测模块1902的输出接口也与配置总线1904相连。
相应的，基于图19所示的芯片，本发明实施例提供了另一种芯片配置方法，该方法应用于芯片中的监测模块，如图20所示，该方法可以包括如下步骤。
S2001，获取主控模块经配置总线下发的第一配置参数，其中，第一配置参数为寄存器基准配置参数。
S2002，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S2003，经配置总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
本实施例中，监测模块和多个待配置模块都直接连接至配置总线，主控模块所下发的第一配置参数为寄存器基准配置参数。监测模块存储的关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系，因此，在从配置总线获取到第一配置参数后，根据该关联信息可以确定出各目标待配置模块的寄存器配置参数作为第二配置参数。
在本发明实施例的再一种实现方式中，芯片结构如图21所示，芯片包括：主控模块2101、监测模块2102、多个目标待配置模块2103、配置总线2104、传输总线2105及多个多路复用器2106，监测模块2102的输入接口与配置总线2104相连，监测模块2102的输出接口与传输总线2105相连，传输总线2105与配置总线2104经各目标待配置模块对应的多路复用器2106连接至各目标待配置模块2103的配置接口。
相应的，基于图21所示的芯片，本发明实施例提供了再一种芯片配置方法，该方法应用于芯片中的监测模块，如图22所示，该方法可以包括如下步骤。
S2201，获取主控模块经配置总线下发的第一配置参数，其中，第一配置参数为寄存器基准配置参数。
S2202，根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应。
S2203，经传输总线向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
在本实施例中，监测模块获取第一配置参数、确定第二配置参数的过程与图20所示实施例的过程相同，这里不再赘述。在本实施例中，芯片中新增了一条传输总线，该传输总线与配置总线经多路复用器连接至各待配置模块，监测模块在确定出第二配置参数后，经传输总线将第二配置参数发送至各目标待配置模块，该实施例下，第二配置参数的传输与配置总线无关，配置过程不受配置总线影响。
本发明实施例还提供了一种监测模块，应用于芯片中，该芯片包括：主控模块、监测模块、多个待配置模块及配置总线，其中，主控模块、监测模块、多个待配置模块通过配置总线完成相互间的通信，各待配置模块内部设有寄存器。如图23所述，监测模块包括：输入接口2301、计算单元2302及输出接口2303；
输入接口2301，用于获取主控模块下发的第一配置参数；
计算单元2302，用于根据第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，关联信息表征多个待配置模块中各目标待配置模块的寄存器配置参数与第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；
输出接口2303，用于向各目标待配置模块分别发送各自对应的第二配置参数，以使各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
可选的，输入接口2301与指定模块的配置接口相连，指定模块为多个待配置模块中由主控模块直接配置的模块，配置接口为指定模块接收主控模块经配置总线下发的寄存器配置参数的接口；关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系；
输入接口2301，具体可以用于：从指定模块的配置接口获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
可选的，输入接口2301与指定模块内部的寄存器相连，指定模块为多个待配置模块中由主控模块直接配置的模块；关联信息为多个待配置模块中各目标待配置模块与指定模块的寄存器配置参数之间的映射关系；
输入接口2301，具体可以用于：从指定模块内部的寄存器获取第一配置参数，其中，第一配置参数为主控模块经配置总线向指定模块下发的寄存器配置参数。
可选的，输入接口2301与配置总线相连；关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系；
输入接口2301，具体可以用于：获取主控模块经配置总线下发的第一配置参数，其中，第一配置参数为寄存器基准配置参数。
可选的，输出接口2303与配置总线相连；输出接口2303，具体可以用于：经配置总线向各目标待配置模块分别发送各自对应的第二配置参数；
或者，
芯片还包括：传输总线和多个多路复用器，传输总线与配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；输出接口2303与传输总线相连；输出接口2303，具体可以用于：经传输总线向各目标待配置模块分别发送各自对应的第二配置参数。
可选的，芯片还包括：传输总线和多个多路复用器，传输总线与配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；输入接口与每一个目标待配置模块的配置线相连，配置线为配置总线连接至各目标待配置模块对应的多路复用器的数据线；输出接口2303与传输总线相连；关联信息为多个待配置模块中各目标待配置模块的寄存器配置参数之间的映射关系；
输入接口2301，具体可以用于：获取主控模块经配置总线向任一目标待配置模块下发的第一配置参数；
输出接口2303，具体可以用于：经传输总线向各目标待配置模块分别发送各自对应的第二配置参数。
应用本发明实施例，在传统的芯片中新增设一个监测模块，监测模块存储有预先设置的用于表征多个待配置模块中各目标待配置模块的寄存器配置参数与主控模块下发的第一配置参数之间的映射关系的关联信息，主控模块下发第一配置参数，监测模块获取到该第一配置参数，可根据本地存储的关联信息，确定出配置各目标待配置模块所需的第二配置参数，向各目标待配置模块分别发送各自对应的第二配置参数，各目标待配置模块收到各自对应的第二配置参数即可对其内部的寄存器进行配置。无需主控模块向各待配置模块挨个发送配置参数，只下发一次第一配置参数即可实现寄存器配置参数与第一配置参数之间具有映射关系的多个目标待配置模块的同步配置，大大降低了芯片配置过程所耗时长，提升了芯片配置效率。
上述各实施例中的主控模块可以是通用处理器，包括CPU（Central ProcessingUnit，中央处理器）、NP（Network Processor，网络处理器）等；还可以是DSP（DigitalSignal Processor，数字信号处理器）、ASIC（Application Specific IntegratedCircuit，专用集成电路）、FPGA（Field-Programmable Gate Array，现场可编程门阵列）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (16)
1.一种芯片配置方法，其特征在于，应用于芯片中的监测模块，所述芯片包括：主控模块、监测模块、多个待配置模块及配置总线，其中，所述主控模块、所述监测模块、所述多个待配置模块通过所述配置总线完成相互间的通信，各待配置模块内部设有寄存器；所述方法包括：
获取所述主控模块下发的第一配置参数；
根据所述第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，所述关联信息表征所述多个待配置模块中各目标待配置模块的寄存器配置参数与所述第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；所述映射关系包括：相同关系，倍数关系，函数关系；
向所述各目标待配置模块分别发送各自对应的第二配置参数，以使所述各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
2.根据权利要求1所述的方法，其特征在于，所述监测模块的输入接口与指定模块的配置接口相连，所述指定模块为所述多个待配置模块中由所述主控模块直接配置的模块，所述配置接口为所述指定模块接收所述主控模块经所述配置总线下发的寄存器配置参数的接口；所述关联信息为所述多个待配置模块中各目标待配置模块与所述指定模块的寄存器配置参数之间的映射关系；
所述获取所述主控模块下发的第一配置参数，包括：
从所述指定模块的配置接口获取第一配置参数，其中，所述第一配置参数为所述主控模块经所述配置总线向所述指定模块下发的寄存器配置参数。
3.根据权利要求1所述的方法，其特征在于，所述监测模块的输入接口与指定模块内部的寄存器相连，所述指定模块为所述多个待配置模块中由所述主控模块直接配置的模块；所述关联信息为所述多个待配置模块中各目标待配置模块与所述指定模块的寄存器配置参数之间的映射关系；
所述获取所述主控模块下发的第一配置参数，包括：
从所述指定模块内部的寄存器获取第一配置参数，其中，所述第一配置参数为所述主控模块经所述配置总线向所述指定模块下发的寄存器配置参数。
4.根据权利要求1所述的方法，其特征在于，所述监测模块的输入接口与所述配置总线相连；所述关联信息为所述多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系；
所述获取所述主控模块下发的第一配置参数，包括：
获取所述主控模块经所述配置总线下发的第一配置参数，其中，所述第一配置参数为寄存器基准配置参数。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述监测模块的输出接口与所述配置总线相连；所述向所述各目标待配置模块分别发送各自对应的第二配置参数，包括：经所述配置总线向所述各目标待配置模块分别发送各自对应的第二配置参数；
或者，
所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述输出接口与所述传输总线相连；所述向所述各目标待配置模块分别发送各自对应的第二配置参数，包括：经所述传输总线向所述各目标待配置模块分别发送各自对应的第二配置参数。
6.根据权利要求1所述的方法，其特征在于，所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述监测模块的输入接口与每一个目标待配置模块的配置线相连，所述配置线为所述配置总线连接至各目标待配置模块对应的多路复用器的数据线；所述监测模块的输出接口与所述传输总线相连；所述关联信息为所述多个待配置模块中各目标待配置模块的寄存器配置参数之间的映射关系；
所述获取所述主控模块下发的第一配置参数，包括：
获取所述主控模块经所述配置总线向任一目标待配置模块下发的第一配置参数；
所述向所述各目标待配置模块分别发送各自对应的第二配置参数，包括：
经所述传输总线向所述各目标待配置模块分别发送各自对应的第二配置参数。
7.一种监测模块，其特征在于，应用于芯片中，所述芯片包括：主控模块、所述监测模块、多个待配置模块及配置总线，其中，所述主控模块、所述监测模块、所述多个待配置模块通过所述配置总线完成相互间的通信，各待配置模块内部设有寄存器；
所述监测模块包括：输入接口、计算单元及输出接口；
所述输入接口，用于获取所述主控模块下发的第一配置参数；
所述计算单元，用于根据所述第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，所述关联信息表征所述多个待配置模块中各目标待配置模块的寄存器配置参数与所述第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；所述映射关系包括：相同关系，倍数关系，函数关系；
所述输出接口，用于向所述各目标待配置模块分别发送各自对应的第二配置参数，以使所述各目标待配置模块基于各自对应的第二配置参数对各自内部的寄存器进行配置。
8.根据权利要求7所述的监测模块，其特征在于，所述输入接口与指定模块的配置接口相连，所述指定模块为所述多个待配置模块中由所述主控模块直接配置的模块，所述配置接口为所述指定模块接收所述主控模块经所述配置总线下发的寄存器配置参数的接口；所述关联信息为所述多个待配置模块中各目标待配置模块与所述指定模块的寄存器配置参数之间的映射关系；
所述输入接口，具体用于：从所述指定模块的配置接口获取第一配置参数，其中，所述第一配置参数为所述主控模块经所述配置总线向所述指定模块下发的寄存器配置参数。
9.根据权利要求7所述的监测模块，其特征在于，所述输入接口与指定模块内部的寄存器相连，所述指定模块为所述多个待配置模块中由所述主控模块直接配置的模块；所述关联信息为所述多个待配置模块中各目标待配置模块与所述指定模块的寄存器配置参数之间的映射关系；
所述输入接口，具体用于：从所述指定模块内部的寄存器获取第一配置参数，其中，所述第一配置参数为所述主控模块经所述配置总线向所述指定模块下发的寄存器配置参数。
10.根据权利要求7所述的监测模块，其特征在于，所述输入接口与所述配置总线相连；所述关联信息为所述多个待配置模块中各目标待配置模块的寄存器配置参数与寄存器基准配置参数之间的映射关系；
所述输入接口，具体用于：获取所述主控模块经所述配置总线下发的第一配置参数，其中，所述第一配置参数为寄存器基准配置参数。
11.根据权利要求7-10任一项所述的监测模块，其特征在于，所述输出接口与所述配置总线相连；所述输出接口，具体用于：经所述配置总线向所述各目标待配置模块分别发送各自对应的第二配置参数；
或者，
所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述输出接口与所述传输总线相连；所述输出接口，具体用于：经所述传输总线向所述各目标待配置模块分别发送各自对应的第二配置参数。
12.根据权利要求7所述的监测模块，其特征在于，所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述输入接口与每一个目标待配置模块的配置线相连，所述配置线为所述配置总线连接至各目标待配置模块对应的多路复用器的数据线；所述输出接口与所述传输总线相连；所述关联信息为所述多个待配置模块中各目标待配置模块的寄存器配置参数之间的映射关系；
所述输入接口，具体用于：获取所述主控模块经所述配置总线向任一目标待配置模块下发的第一配置参数；
所述输出接口，具体用于：经所述传输总线向所述各目标待配置模块分别发送各自对应的第二配置参数。
13.一种芯片，其特征在于，包括：主控模块、监测模块、多个待配置模块及配置总线，其中，所述主控模块、所述监测模块、所述多个待配置模块通过所述配置总线完成相互间的通信，各待配置模块内部设有寄存器；
所述主控模块，用于下发第一配置参数；
所述监测模块，用于获取所述主控模块下发的第一配置参数；根据所述第一配置参数以及预先设置的关联信息，确定多个第二配置参数，其中，所述关联信息表征所述多个待配置模块中各目标待配置模块的寄存器配置参数与所述第一配置参数之间的映射关系，每个第二配置参数与至少一个目标待配置模块相对应；向所述各目标待配置模块分别发送各自对应的第二配置参数；所述映射关系包括：相同关系，倍数关系，函数关系；
所述多个待配置模块中的各目标待配置模块，用于基于各自对应的第二配置参数对各自内部的寄存器进行配置。
14.根据权利要求13所述的芯片，其特征在于，所述监测模块包括输入接口；
所述输入接口与指定模块的配置接口相连，所述指定模块为所述多个待配置模块中由所述主控模块直接配置的模块；或者，所述输入接口与所述指定模块内部的寄存器相连；或者，所述输入接口与所述配置总线相连。
15.根据权利要求13或14所述的芯片，其特征在于，所述监测模块包括输出接口；所述输出接口与所述配置总线相连；
或者，
所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述输出接口与所述传输总线相连。
16.根据权利要求13所述的芯片，其特征在于，所述芯片还包括：传输总线和多个多路复用器，所述传输总线与所述配置总线经各目标待配置模块对应的多路复用器连接至各目标待配置模块的配置接口；所述监测模块的输入接口与每一个目标待配置模块的配置线相连，所述配置线为所述配置总线连接至各目标待配置模块对应的多路复用器的数据线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010891825.2A CN111813464B (zh) | 2020-08-31 | 2020-08-31 | 一种芯片配置方法、监测模块及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010891825.2A CN111813464B (zh) | 2020-08-31 | 2020-08-31 | 一种芯片配置方法、监测模块及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111813464A CN111813464A (zh) | 2020-10-23 |
| CN111813464B true CN111813464B (zh) | 2020-12-11 |
Family
ID=72860313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010891825.2A Active CN111813464B (zh) | 2020-08-31 | 2020-08-31 | 一种芯片配置方法、监测模块及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111813464B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113076129B (zh) * | 2021-03-23 | 2023-11-28 | 成都安恒信息技术有限公司 | 一种复杂配置依赖关系自动检查处理方法 |
| CN116795454B (zh) * | 2023-08-28 | 2023-11-03 | 芯耀辉科技有限公司 | 一种芯片配置方法、设备及介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383426B2 (en) * | 2003-06-11 | 2008-06-03 | University Of Washington | Processor employing loadable configuration parameters to reduce or eliminate setup and pipeline delays in a pipeline system |
| US7398347B1 (en) * | 2004-07-14 | 2008-07-08 | Altera Corporation | Methods and apparatus for dynamic instruction controlled reconfigurable register file |
| CN101430739B (zh) * | 2008-12-04 | 2010-12-08 | 中国科学院计算技术研究所 | 一种集成芯片参数配置的系统及方法 |
| CN102279727A (zh) * | 2010-06-13 | 2011-12-14 | 华为技术有限公司 | 对芯片的寄存器进行自动配置的方法和装置 |
| GB2483225B (en) * | 2010-08-27 | 2018-07-11 | Nvidia Tech Uk Limited | Improved processor architecture |
| US8880851B2 (en) * | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| CN104461460B (zh) * | 2014-11-11 | 2017-07-28 | 盛科网络（苏州）有限公司 | 同时配置多个内核寄存器的方法及装置 |
| CN104735641B (zh) * | 2015-03-11 | 2018-11-16 | 广东欧珀移动通信有限公司 | 基于双倍数据率ddr寄存器进行参数配置的方法及装置 |
| CN105095149B (zh) * | 2015-08-10 | 2018-10-16 | 青岛中星微电子有限公司 | 一种片上系统参数的批处理方法和装置 |
| TWI564802B (zh) * | 2015-12-14 | 2017-01-01 | 財團法人工業技術研究院 | 初始化週邊裝置之方法與使用此方法之電子裝置 |
| CN106445470B (zh) * | 2016-09-30 | 2019-05-31 | 北京集创北方科技股份有限公司 | 芯片中的配置寄存器的初始化方法和初始化装置 |
| US9811628B1 (en) * | 2016-10-14 | 2017-11-07 | Baysand Inc. | Metal configurable register file |
-
2020
- 2020-08-31 CN CN202010891825.2A patent/CN111813464B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111813464A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107959582B (zh) | 一种切片实例的管理方法及装置 | |
| US8161480B2 (en) | Performing an allreduce operation using shared memory | |
| US8521929B2 (en) | Virtual serial port management system and method | |
| WO2017148249A1 (zh) | 配置资源的方法及其网络设备 | |
| CN111813464B (zh) | 一种芯片配置方法、监测模块及芯片 | |
| EP2948875B1 (en) | Method and system for using a recursive event listener on a node in hierarchical data structure | |
| KR20100041829A (ko) | 병렬 컴퓨터에서의 사전적 전력 관리 | |
| US20200257790A1 (en) | Provisioning persistent, dynamic and secure cloud services | |
| CN111338662A (zh) | 从站的固件升级方法、固件升级装置及终端 | |
| CN102346707A (zh) | 服务器系统与其操作方法 | |
| WO2021072847A1 (zh) | 计算机网络状况监控方法、装置、计算机设备及存储介质 | |
| CN111782580B (zh) | 复杂计算装置、方法、人工智能芯片和电子设备 | |
| CN116723198A (zh) | 一种多节点服务器主机控制方法、装置、设备、存储介质 | |
| US11461148B2 (en) | Field-programmable gate array (FPGA) acceleration resource conservation | |
| CN110062396B (zh) | 一种配置基站的方法及装置 | |
| CN111418187A (zh) | 云网络中的可伸缩统计和分析机制 | |
| CN114168297A (zh) | 一种归集任务调度方法、装置、设备及介质 | |
| CN111813621B (zh) | 基于Flume数据中台的数据处理方法、装置、设备及介质 | |
| CN114564249A (zh) | 推荐调度引擎、推荐调度方法及计算机可读存储介质 | |
| CN114049065A (zh) | 一种数据处理方法、装置及系统 | |
| Zhang et al. | Research on development of embedded uninterruptable power supply system for IOT-based mobile service | |
| CN108288135B (zh) | 系统兼容方法及装置、计算机可读存储介质及电子设备 | |
| CN103135703B (zh) | 一种用于快速读取现场可更换单元信息的方法 | |
| CN109542732A (zh) | 一种集群日志收集方法、装置和计算机可读存储介质 | |
| CN113711195A (zh) | 传输装置、信息处理装置以及数据传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |