CN104461460B - 同时配置多个内核寄存器的方法及装置 - Google Patents

Abstract

本发明提供一种同时配置多个内核寄存器的方法及装置，所述方法包括：在系统多内核架构中增加一并行配置基地址；接收系统配置请求指令；判断系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；若系统配置请求指令中的基地址为独立的配置基地址，则查询配置基地址指向的系统内核，并对系统内核中对应偏移地址的寄存器进行配置；若系统配置请求指令中的基地址为并行配置基地址，则对系统内核中对应所述偏移地址的所有寄存器进行同时配置。本发明通过在系统多内核架构中增加一并行配置基地址以及并行配置使能寄存器，发送一条指令即可以同时配置多个内核寄存器，提高了采用多内核架构的芯片的寄存器配置效率。

Description

同时配置多个内核寄存器的方法及装置

技术领域

本发明涉及网络通信领域，尤其涉及集成电路的芯片设计中的一种同时配置多个内核寄存器的方法及装置。

背景技术

芯片中的内核是指一个数据或报文处理单元，把多个具有相同功能的内核集成在一起，并行的处理入口数据称之为多内核架构。采用多内核并行处理的架构对于网络交换芯片的设计尤为重要，其能够显著提升芯片的处理带宽，解决当前日益提高的带宽需求。但是采用多内核架构也使得芯片内部寄存器的数量成倍增长。

对多内核架构的传统配置方法为：通过寄存器的基地址和偏移地址逐个内核去配置。

如图1所示，主机通过控制模块发出寄存器配置命令，从机通过指令解析模块响应控制模块发出的命令，并作出相应配置动作。本实施方式中，假设芯片有n个内核，每个内核被分配一个基地址，所述内核分别为B₁，B₂，…，B_n，另外，每个内核中有m个寄存器，每个寄存器都将被分配一个偏移地址，分别为O₁，O₂，O_m。上层控制模块发出的配置指令中包括指示将要寻址的内核的基地址以及指示寄存器的偏移地址，指令解析模块收到该条配置指令后将会解析出基地址，并根据此基地址往对应的内核发送配置请求，内核收到配置请求后根据偏移地址完成对应寄存器的配置，同时返回应答信号和状态标志信号(如错误标志信号、超时标志信号等)。其中，错误标志信号表示此次访问中出现错误，需要主机采取相应错误处理；超时标志信号表示配置指令发出后，在指定时间内未得到相应处理，于是由指令解析模块告知控制模块此次访问超时，需要主机采取相应处理。

本实施方式中，对内核芯片的寄存器进行配置过程如下：

S1、发送内核1基地址B₁+寄存器1偏移地址O₁，完成寄存器1的配置；

S2、发送内核1基地址B₁+寄存器2偏移地址O₂，完成寄存器2的配置；

S3、发送内核1基地址B₁+寄存器m偏移地址O_m，完成寄存器m的配置，至此内核1中所有寄存器配置结束；

S4、重复步骤S1- S3，将基地址换成B₂，完成内核2中的寄存器配置；

S5、重复步骤S1- S3，将基地址换成B_n，完成内核n中的寄存器配置；

如此，若寄存器具有n个内核，每个内核中设置有m个芯片，那么，完成全部寄存器的配置将需要对其配置n*m次，使得寄存器配置效率过慢，配置过程变得很长。

发明内容

本发明的目的在于提供一种同时配置多个内核寄存器的方法及装置。

为实现上述目的之一，本发明一实施方式的同时配置多个内核寄存器的方法，所述方法包括：在系统多内核架构中增加一并行配置基地址，所述并行配置基地址用于执行多内核并行配置；

接收系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则对所述系统内核中对应所述偏移地址的所有寄存器进行同时配置。

作为本发明的进一步改进，所述方法还包括：

在系统多内核架构中增加一并行配置使能寄存器 ，所述并行配置使能寄存器 用于存储是否对所述内核使能并行配置的使能指令；

若所述配置请求指令中的基地址指向所述并行配置基地址，则查询所述并行配置使能寄存器 ，根据所述并行配置使能寄存器 存储的使能指令选择待配置所述系统内核。

作为本发明的进一步改进，所述方法还包括：

对所述并行配置使能寄存器预配置；

所述并行配置寄存器的位宽等于系统内核数量，其中每一比特对应一个系统内核的基地址的并行配置使能状态；

若对应所述基地址的所述比特位置为1，则表示所述并行配置请求指令下发后，所述基地址下的寄存器允许配置；

若对应所述基地址的所述比特位置为0，则表示所述并行配置请求指令下发后，对所述基地址下的寄存器不允许配置。

作为本发明的进一步改进，所述方法还包括：

根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

作为本发明的进一步改进，“接收并保存反馈的所有配置结果，根据保存的配置结果生成应答信号进行输出”，具体包括：

在系统预设时间内，判断对应所述寄存器的所有配置结果是否全部反馈，

若所有配置结果未完全反馈，则输出的应答信号为配置超时信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败；

若所有配置结果均完全反馈，则继续判断所有配置结果是否全部正确，

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。

为实现上述目的之一，本发明一实施方式的同时配置多个内核寄存器的装置，所述装置包括：控制模块、指令解析模块；

所述指令解析模块中设置并行配置基地址，所述并行配置基地址用于执行多内核并行配置；

所述控制模块用于发送系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

所述指令解析模块用于接收系统配置请求指令；

判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则对所述系统内核中对应所述偏移地址的所有寄存器进行同时配置。

作为本发明的进一步改进，所述指令解析模块中还设置一并行配置使能寄存器 ，所述并行配置使能寄存器 用于存储是否对所述内核使能并行配置的使能指令；

所述指令解析模块还用于：

若所述配置请求指令中的基地址指向所述并行配置基地址，则查询所述并行配置使能寄存器 ，根据所述并行配置使能寄存器 存储的使能指令选择待配置所述系统内核。

作为本发明的进一步改进，所述指令解析模块还用于：

对所述并行配置使能寄存器预配置；

所述并行配置寄存器的位宽等于系统内核数量，其中每一比特对应一个系统内核的基地址的并行配置使能状态；

若对应所述基地址的所述比特位置为1，则表示所述并行配置请求指令下发后，所述基地址下的寄存器允许配置；

若对应所述基地址的所述比特位置为0，则表示所述并行配置请求指令下发后，对所述基地址下的寄存器不允许配置。

作为本发明的进一步改进，所述指令解析模块还用于：

根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

作为本发明的进一步改进，所述指令解析模块还用于：

在系统预设时间内，判断对应所述寄存器的所有配置结果是否全部反馈，

若所有配置结果未完全反馈，则输出的应答信号为配置超时信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败；

若所有配置结果均完全反馈，则继续判断所有配置结果是否全部正确，

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。

与现有技术相比，本发明的有益效果是：本发明的同时配置多个内核寄存器的方法及装置，通过在系统多内核架构中增加一并行配置基地址以及并行配置使能寄存器 ，发送一条指令即可以同时配置多个内核寄存器，提高了采用多内核架构的芯片的寄存器配置效率，而且，该技术与简单的广播方式不同，它合理地处理了反馈结果，会记录多个内核反馈结果的状态，并上报给上层控制逻辑。另外，该方法及装置还可完全兼容传统的配置方法及装置，实现简单，可被用户广泛接受。

附图说明

图1是背景技术中多内核架构的传统配置模块图；

图2是本发明一实施方式中同时配置多个内核寄存器的方法的流程图；

图3是本发明一实施方式中同时配置多个内核寄存器的装置的模块图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本发明的同时配置多个内核寄存器的方法同样为通过寄存器的基地址和偏移地址对多个内核寄存器进行配置，其与现有技术的区别在于，本发明除了可以逐个对所述内核进行配置外，还可以一次对多个内核进行同时配置，以下将会详细介绍。

如图2所示，在本发明的一实施方式中，同时配置多个内核寄存器的方法包括：

在系统多内核架构中增加一并行配置基地址，所述并行配置基地址用于执行多内核并行配置；

本实施方式中，若系统内核的基地址指向所述并行配置基地址，则同时对所有内核中相同的寄存器同时进行配置。

在本发明一实施方式中，所述同时配置多个内核寄存器的方法包括：

接收系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则对所述系统内核中对应所述偏移地址的所有寄存器进行同时配置。

通常，对需要配置的系统内核发送系统配置请求指令，待相应的系统内核接收到系统配置请求指令后，反馈相应的应答信号，并根据所述应答信号判断配置是否完成。

本实施例中，系统中设置n个内核，分别为内核1、内核2…，内核n，n为正整数；每个内核被分配一个唯一的基地址，分别为B₁、B₂…，B_n，另外，每个内核中设置有m个寄存器，分别为寄存器1、寄存器2…，寄存器m，每一个寄存器被分配一个唯一的偏移地址；分别为：O₁、O₂…，O_m；进一步的，在系统多内核架构中还增加一并行配置基地址B_A，所述并行配置基地址B_A区别与前述基地址B₁、B₂…，B_n，用于执行多内核并行配置，即当系统配置请求指令指向并行配置基地址B_A时，表示系统配置请求指令同时指向B₁、B₂…，B_n。

例如：若发出的系统配置请求指令为：基地址B₁ + O₁，即表示本次需要对内核1中的寄存器1进行配置，同理，若发出的系统配置请求指令为：基地址B_n + O_m，即表示本次需要对内核n中的寄存器m进行配置；该种配置请求指令兼容传统的配置请求指令，在此不做详细赘述。

进一步的，若发出的系统配置请求指令为：基地址B_A+O₁，即表示本次需要对所有内核中的寄存器1进行配置。

进一步的，对系统内核中的寄存器进行配置过程中，通常需要对内核进行选择，如上示例中，本次配置过程，仅需要对内核2至内核n中的寄存器1进行配置，那么同样需要对内核2至内核n中的寄存器1进行逐一配置。

本实施方式中，为了在配置过程中，可选择的同时对芯片中的多个内核进行配置。

进一步，所述同时配置多个内核寄存器的方法还包括：

在系统多内核架构中增加一并行配置使能寄存器 ，所述并行配置使能寄存器用于存储是否对所述内核使能并行配置的使能指令；

本实施方式中，根据用户需求，对所述并行配置使能寄存器预配置。

所述并行配置寄存器的位宽等于系统内核数量，以使所述并行配置寄存器中的每一比特位置对应标识一个系统内核的基地址的并行配置使能状态，本实施方式中，用数字0和1表示系统内核使能状态，

若对应所述基地址的所述比特位置为1，则表示所述并行配置请求指令下发后，所述基地址下的寄存器允许配置；

若对应所述基地址的所述比特位置为0，则表示所述并行配置请求指令下发后，对所述基地址下的寄存器不允许配置。

进一步的，所述同时配置多个内核寄存器的方法还包括：

若所述配置请求指令中的基地址指向所述并行配置基地址，则查询所述并行配置使能寄存器，根据所述并行配置使能寄存器存储的使能指令选择待配置所述系统内核，若所述配置请求指令中的基地址指向普通的基地址，本示例中，普通的基地址为B₁、B₂…，B_n，那么，则可以省略查询所述并行配置使能寄存器 这一步骤，如此，并不会增加对单个内核中的一个寄存器进行配置的时间。

当然，在本发明的其他实施方式中，也可以不必判断所述配置请求指令中的基地址是否指向所述并行配置基地址，即在接收到配置请求指令后，均对并行配置使能寄存器进行查询，在此不做详细赘述。

在确定本次所述配置请求指令指向单个内核中的一个寄存器，还是指向多个内核中的同一个寄存器后，即对相应的寄存器进行配置。

进一步的，根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；以供用户参考是否可以发送数据或报文。

本实施方式中，所述同时配置多个内核寄存器的方法还包括：

根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

本实施方式中，若同时对多个内核的同一寄存器进行配置，那么配置结束时，将会收到来自于多个内核中相同寄存器的不同反馈结果，且反馈的结果中可能包括正确的应答信号或是错误的应答信号等，同时，每个内核反馈结果的时刻也是不固定的，其反馈结果的时刻可能在同一时刻，也可能有先有后，如此，在接收到反馈信号后，生成应答信号包含的信息以及发出的指令必然有所不同。

本实施方式中，生成的应答信号可以为配置成功信号、配置超时信号、配置错误信号等。

本发明的优选实施方式中，当内核中的信号返回后，需要判断在系统预设时间内，对应所述寄存器的所有配置结果是否全部反馈。

若对应所述寄存器的所有配置结果未全部反馈，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。若所有配置结果全部反馈，则需要进一步判断反馈的配置结果是否全部正确；

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。

进一步的，在本发明的其他实施方式中，还可以将产生配置结果错误信号或产生配置延时信号的相应寄存器的详细信息进行输出，例如：产生错误或延时的寄存器的基地址和偏移地址，错误产生或延时产生的原因等，以供后续分析参考，在此不做详细赘述。

本示例中，在所述并行配置寄存器的所有比特位置全部为1的情况下，对内核芯片的寄存器进行并行配置过程如下：S1、发送并行配置地址BA+寄存器1地址O₁，完成内核1-n中寄存器1的配置；

S2、发送并行配置地址B_A+寄存器2地址O₂，完成内核1-n中寄存器2的配置

S3、发送并行配置地址B_A+寄存器m地址O_m，完成内核1-n中寄存器m的配置，至此，所有内核中的寄存器配置结束。

如此，由于采用并行配置，若系统中具有n个内核，每个内核中设置有m个寄存器，那么，完成全部寄存器的配置将需要对其配置n次，相当于传统方法中配置一个内核的时间，若需要对所述内核中的全部寄存器进行配置，本发明的同时配置多个内核寄存器的方法及装置相比于传统的配置方式，配置效率提高了n倍。而且，该技术与简单的广播方式不同，它合理地处理了反馈结果，会记录多个内核反馈结果的状态，并上报给上层控制逻辑，例如：CPU等。另外，该方法及装置还可完全兼容传统的配置方法及装置，实现简单，可被用户广泛接受。

结合图3所示，在本发明的第一实施方式中，同时配置多个内核寄存器的装置包括：控制模块100、指令解析模块200。

所述指令解析模块中设置并行配置基地址B_A、以及并行配置使能寄存器 R_EN。

并行配置基地址B_A用于执行多内核并行配置；

并行配置使能寄存器 R_EN用于存储是否对所述内核使能并行配置的使能指令。

控制模块100用于发送系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

指令解析模块200用于接收系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

判断所述系统配置请求指令中的基地址是并行配置基地址B_A还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址B_A，则对所述系统内核中对应所述偏移地址的所有寄存器进行同时配置。

本实施例中，系统中设置n个内核，分别为内核1、内核2…，内核n，n为正整数；每个内核被分配一个唯一的基地址，分别为B₁、B₂…，B_n，另外，每个内核中设置有m个寄存器，分别为寄存器1、寄存器2…，寄存器m，每一个寄存器被分配一个唯一的偏移地址；分别为：O₁、O₂…，O_m；进一步的，在系统多内核架构中还增加一并行配置基地址B_A，所述并行配置基地址B_A区别与前述基地址B₁、B₂…，B_n，用于执行多内核并行配置，即当系统配置请求指令指向并行配置基地址B_A时，表示系统配置请求指令同时指向B₁、B₂…，B_n。

例如：若发出的系统配置请求指令为：基地址B₁ + O₁，即表示本次需要对内核1中的寄存器1进行配置，同理，若发出的系统配置请求指令为：基地址B_n + O_m，即表示本次需要对内核n中的寄存器m进行配置；该种配置请求指令兼容传统的配置请求指令，在此不做详细赘述。

进一步的，若控制模块100发出的系统配置请求指令为：基地址B_A + O₁，即表示本次需要对所有内核中的寄存器1进行配置。

进一步的，指令解析模块200对系统内核中的寄存器进行配置过程中，通常需要对内核进行选择，如上示例中，本次配置过程，仅需要对内核2至内核n中的寄存器1进行配置，那么同样需要对内核2至内核n中的寄存器1进行逐一配置。

本实施方式中，为了在配置过程中，可选择的同时对芯片中的多个内核进行配置。

本实施方式中，根据用户需求，对所述并行配置使能寄存器 R_EN预配置。

并行配置寄存器R_EN的位宽等于系统内核数量，以使并行配置寄存器R_EN的每一比特位置对应标识一个系统内核的基地址的并行配置使能状态，本实施方式中，用数字0和1表示系统内核使能状态，

指令解析模块200若判定对应所述基地址的所述比特位置为1，则表示所述并行配置请求指令下发后，所述基地址下的寄存器允许配置；

若判定对应所述基地址的所述比特位置为0，则表示所述并行配置请求指令下发后，对所述基地址下的寄存器不允许配置。

进一步的，指令解析模块200若判定所述配置请求指令中的基地址指向所述并行配置基地址B_A，则查询所述并行配置使能寄存器R_EN，根据所述并行配置使能寄存器 R_EN存储的使能指令选择待配置所述系统内核，若所述配置请求指令中的基地址指向普通的基地址，本示例中，普通的基地址为B₁、B₂…，B_n，那么，则可以省略查询所述并行配置使能寄存器R_EN这一步骤，如此，并不会增加对单个内核中的一个寄存器进行配置的时间。

当然，在本发明的其他实施方式中，指令解析模块200也可以不必判断所述配置请求指令中的基地址是否指向所述并行配置基地址B_A，即在接收到控制模块100发出的配置请求指令后，均对并行配置使能寄存器 R_EN进行查询，在此不做详细赘述。

指令解析模块200在确定本次所述配置请求指令指向单个内核中的一个寄存器，还是指向多个内核中的同一个寄存器后，即对相应的寄存器进行配置。

进一步的，指令解析模块200根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；以供用户参考是否可以发送数据或报文。

本实施方式中，指令解析模块200根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

本实施方式中，指令解析模块200若同时对多个内核的同一寄存器进行配置，那么配置结束时，将会收到来自于多个内核中相同寄存器的不同反馈结果，且反馈的结果中可能包括正确的应答信号或是错误的应答信号等，同时，每个内核反馈结果的时刻也是不固定的，其反馈结果的时刻可能在同一时刻，也可能有先有后，如此，在接收到反馈信号后，生成应答信号包含的信息以及发出的指令必然有所不同。

本实施方式中，生成的应答信号可以为配置成功信号、配置超时信号、配置错误信号等。

本发明的优选实施方式中，当内核中的信号返回后，指令解析模块200需要判断在系统预设时间内，对应所述寄存器的所有配置结果是否全部反馈。

指令解析模块200若判定对应所述寄存器的所有配置结果未全部反馈，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。指令解析模块200若判定所有配置结果全部反馈，则需要进一步判断反馈的配置结果是否全部正确；

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。

进一步的，在本发明的其他实施方式中，指令解析模块200还可以将产生配置结果错误信号或产生配置延时信号的相应寄存器的详细信息进行输出，例如：产生错误或延时的寄存器的基地址和偏移地址，错误产生或延时产生的原因等，以供后续分析参考，在此不做详细赘述。

本示例中，在所述并行配置寄存器的所有比特位置全部为1的情况下，指令解析模块200对内核芯片的寄存器进行并行配置过程如下：

发送并行配置地址B_A+寄存器1地址O₁，完成内核1-n中寄存器1的配置；

重复上述步骤，发送并行配置地址B_A+寄存器m地址O_m，完成内核1-n中寄存器m的配置，至此，所有内核中的寄存器配置结束。

如此，由于采用并行配置，若系统中具有n个内核，每个内核中设置有m个寄存器，那么，完成全部寄存器的配置将需要对其配置n次，相当于传统方法中配置一个内核的时间，若需要对所述内核中的全部寄存器进行配置，本发明的同时配置多个内核寄存器的方法及装置相比于传统的配置方式，配置效率提高了n倍。

与现有技术相比，本发明的同时配置多个内核寄存器的方法及装置，通过在系统多内核架构中增加一并行配置基地址以及并行配置使能寄存器 ，发送一条指令即可以同时配置多个内核寄存器，提高了采用多内核架构的芯片的寄存器配置效率，而且，该技术与简单的广播方式不同，它合理地处理了反馈结果，会记录多个内核反馈结果的状态，并上报给上层控制逻辑，例如：CPU等。另外，该方法及装置还可完全兼容传统的配置方法及装置，实现简单，可被用户广泛接受。

为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以保存在保存介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，信息推送服务器，或者网络设备等）执行本申请各个实施方式或者实施方式的某些部分所述的方法。

以上所描述的装置实施方式仅仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

本申请可用于众多通用或专用的计算系统环境或配置中。例如：个人计算机、信息推送服务器计算机、手持设备或便携式设备、平板型设备、多处理模块系统、基于微处理模块的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括保存设备在内的本地和远程计算机保存介质中。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (6)

1.一种同时配置多个内核寄存器的方法，其特征在于，

所述方法包括：

在系统多内核架构中增加一并行配置基地址和并行配置使能寄存器；以及对所述并行配置使能寄存器预配置；

所述并行配置基地址用于执行多内核并行配置；所述并行配置使能寄存器用于存储是否对系统内核使能并行配置的使能指令；所述并行配置使能寄存器的位宽等于系统内核数量，其中每一比特位置对应标识一个系统内核的基地址的并行配置使能状态；若对应所述基地址的所述比特位置为1，则表示系统配置请求指令下发后，所述基地址下的寄存器允许配置；若对应所述基地址的所述比特位置为0，则表示所述系统配置请求指令下发后，对所述基地址下的寄存器不允许配置；

接收系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则查询所述并行配置使能寄存器，根据所述并行配置使能寄存器存储的使能指令选择待配置的系统内核；并对所述系统多内核架构中所有待配置的系统内核中对应所述偏移地址的所有寄存器进行同时配置。

2.根据权利要求1所述的同时配置多个内核寄存器的方法，其特征在于，所述方法还包括：

根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

3.根据权利要求2所述的同时配置多个内核寄存器的方法，其特征在于，接收并保存反馈的所有配置结果，根据保存的配置结果生成应答信号进行输出，具体包括：

在系统预设时间内，判断对应所述寄存器的所有配置结果是否全部反馈，

若所有配置结果未完全反馈，则输出的应答信号为配置超时信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败；

若所有配置结果均完全反馈，则继续判断所有配置结果是否全部正确，

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。

4.一种同时配置多个内核寄存器的装置，其特征在于，所述装置包括：控制模块、指令解析模块；

所述指令解析模块中设置并行配置基地址和并行配置使能寄存器；并用于对所述并行配置使能寄存器预配置；

所述并行配置基地址用于执行多内核并行配置；所述并行配置使能寄存器用于存储是否对系统内核使能并行配置的使能指令；所述并行配置使能寄存器的位宽等于系统内核数量，其中每一比特位置对应标识一个系统内核的基地址的并行配置使能状态；若对应所述基地址的所述比特位置为1，则表示系统配置请求指令下发后，所述基地址下的寄存器允许配置；若对应所述基地址的所述比特位置为0，则表示所述系统配置请求指令下发后，对所述基地址下的寄存器不允许配置；

所述控制模块用于发送系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

所述指令解析模块还用于接收系统配置请求指令；判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则查询所述并行配置使能寄存器，根据所述并行配置使能寄存器存储的使能指令选择待配置所述系统内核；并对系统多内核架构中所有待配置的系统内核中对应所述偏移地址的所有寄存器进行同时配置。

5.根据权利要求4所述的同时配置多个内核寄存器的装置，其特征在于，所述指令解析模块还用于：

根据系统配置请求指令完成对所述寄存器进行配置后，反馈所配置的寄存器的配置结果；

接收并保存反馈的所有配置结果，并根据保存的配置结果生成应答信号进行输出。

6.根据权利要求5所述的同时配置多个内核寄存器的装置，其特征在于，所述指令解析模块还用于：

在系统预设时间内，判断对应所述寄存器的所有配置结果是否全部反馈，

若所有配置结果未完全反馈，则输出的应答信号为配置超时信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败；

若所有配置结果均完全反馈，则继续判断所有配置结果是否全部正确，

若是，则输出的应答信号为配置成功信号；

若否，则输出的应答信号为配置错误信号，并在发送所述应答信号的同时结束当前系统配置指令，标识本次配置失败。