CN102768648A

CN102768648A - 低延迟中断收集器、具有该收集器的系统和相关方法

Info

Publication number: CN102768648A
Application number: CN2012101286793A
Authority: CN
Inventors: 罗伯特·A·卡德
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2011-05-02
Filing date: 2012-04-27
Publication date: 2012-11-07
Anticipated expiration: 2032-04-27
Also published as: CN202838316U; CN102768648B; US20120284442A1; US8713235B2

Abstract

本发明提供了一种低延迟中断收集器、具有该收集器的系统和相关方法，用于向从外围器件收集的中断提供来自处理器的低延迟响应。在一个示例中，装置可以从多个外围器件收集中断请求，并且可以向处理器传送中断信息。与外围器件中断直接连接到处理器的系统相比，某些示例可以减少被配置为接收外围器件中断的处理器通用输入端和输出端的数量。

Description

低延迟中断收集器、具有该收集器的系统和相关方法

技术领域

除其它内容之外，本主题讨论了用于收集中断的装置和方法，并且更具体地说，低延迟中断收集器。

背景技术

电子设备的小型化以及信号处理和无线通信的改进已经使世界市场向可以提供各种移动通信、娱乐和实用功能的多样化的移动电子设备开放。这些设备通常包括主处理器和辅助提供通信或娱乐或实用功能的诸如传感器或换能器的一个或多个其它外围器件。每个外围器件通常需要使用主处理器的一个或多个通用输入端和/或输出端(I/O)来例如传送与外围器件状态有关的信息(例如，在为传感器的情况下，传送所感测的信息)。在一些应用中，可以通过主处理器上的通用I/O的可用性来驱使移动电子设备提供某些通信、娱乐或实用功能的成本和/或能力。

在某些示例中，可以在不使用任何处理器通用I/O的情况下处理中断。该示例可以使用通信总线来轮询外围器件，并且如果存在中断类型条件，则向外围器件提供服务。虽然这种类型的系统将减少专用于接收外围器件的中断的通用I/O的数量，但是中断延迟、中断条件的出现与处理器服务于该条件之间的时间间隔可能是不可预期的或者不可接受的。在这种示例中，中断延迟可能取决于通信总线的速度和被轮询的外围器件的数量。如果该延迟太长，则依赖于来自外围器件的及时信息的应用可能变得不实用或者可能无法提供有用的效用。

使用处理器通用I/O可以提供非常低的延迟间隔。然而，这种通用I/O的可用性可能会限制所提供的可用外围器件的数量，或者可能会驱使高配系统的成本高于市场可以承受的成本。

发明内容

在某些示例中，本文公开的装置和方法可以向多个外围器件中断提供来自处理器的低延迟响应。与外围器件中断可以直接连接到处理器的系统相比，某些示例可以减小被配置为接收外围器件中断的处理器通用输入端和输出端的数量。

在一个示例中，一种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统，所述移动设备处理器被配置为接收外围器件中断，所述系统包括：移动设备处理器；多个外围器件；多个输入端，其被配置为从所述多个外围器件同时接收多个中断请求；以及控制逻辑，其被配置为：向所述移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。

在另一示例中，一种装置，包括：多个输入端，其被配置为同时接收多个中断请求；以及控制逻辑，其被配置为：向移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。

在又一示例中，一种方法，包括：同时接收多个中断请求；向所述移动设备处理器提供所接收的多个中断请求中的至少一个中断请求的指示；从所述移动设备处理器接收中断信息请求；以及响应于所述中断信息请求，向所述移动设备处理器提供所述中断信息。

该部分旨在提供对本专利申请的主题的概括，并非旨在提供对本发明的排他性或穷尽性解释。包含具体实施方式是为了提供与本专利申请有关的其它信息。

附图说明

在附图(其不一定按比例绘制)中，相似的数字可以描述不同的视图中的类似部件。具有不同字母后缀的相似数字可以表示类似部件的不同例子。附图以举例而非限制的方式大体示出了本文中讨论的各个实施例。

图1大体示出了用于减少用于向多个外围器件提供服务的处理器通用I/O的数量的示例性系统。

图2大体示出了示例性低延迟中断收集器。

图3大体示出了用于操作低延迟中断收集器以减少对用于接收外围器件中断的处理器通用I/O的使用的示例性方法。

具体实施方式

电子设备可以被配置为运行不断扩大的各种应用。某些应用依赖于具有诸如传感器、显示器、换能器等的一个或多个特定外围器件的电子设备。外围器件可以中断电子设备处理器的操作以向处理器提供信息。在某些示例中，每个外围器件可以使用电子设备处理器的一个或多个通用I/O来与电子设备处理器交换信息。这种接口在外围器件可以提供或请求新的信息的时间与处理器准备接受或提供新的信息的时间之间，通常可以具有低延迟间隔。然而，这种通用I/O的可用性可能会限制向系统提供的可用外围器件的数量，或者可能会驱使高配系统的成本高于市场可以承受的成本。

本发明人已经认识到的，除其它内容之外，添加外围器件以与设备处理器接口相连可能会限制设备的性能，可能会增加设备的成本，或者如果该处理器上无法使用额外的通用输入端和/或输出端，则这可能是困难的或会被禁止。在各个示例中，可以使用低延迟中断收集器来解决这些问题，低延迟中断收集器可以响应于从外围器件接收的中断，允许一个或多个额外的外围器件与设备处理器接口相连，而不消耗额外的通用I/O，也不会显著增加处理器的延迟。

本发明人还认识到的，除其它内容之外，使用电子设备提供包括无线通信的通信、娱乐或实用功能的能力或成本可能涉及很多因素，这些因素包括在电子设备的处理器上可用的通用I/O的数量以及与向与处理器一起使用的外围器件提供服务相关联的延迟。这些外围器件可以包括但不限于多轴加速计和单轴加速计、电子罗盘、陀螺仪、环境光传感器、接近度传感器、触摸屏、声学换能器、全球定位感测设备等。本文提供了用于从两个或更多个外围器件收集中断请求、中断相关联的设备处理器并且向该处理器提供足以快速地向每个中断提供服务的信息的装置和方法。此外，在某些示例中，本文公开的装置和方法可以利用与直接连接到电子设备处理器的单个外围器件所使用的近似相同数量的通用I/O来实现上述功能。

图1大体示出了用于减少向多个外围器件提供服务所使用的处理器通用I/O的数量的系统100的示例。在一个示例中，系统100可以包括处理器101、低延迟中断收集器(LLIC)102和多个外围器件103。在某些示例中，处理器101可以包括微处理器、微控制器、用于便携式电子设备(例如，便携式媒体播放器、个人数字助理或用于蜂窝电话的基带处理器)的处理器或者一个或多个其它处理器。LLIC 102可以从多个外围器件103接收中断请求，并且可以仅使用少量通用I/O向处理器101传送中断信息。在某些示例中，中断信息可以包括与请求外围器件的标识对应的值。

在一个示例中，可以使用处理器101的两个通用输入端和一个通用输出端在LLIC 102与处理器101之间交换来自多个外围器件103的中断请求信息。在其它示例中，可以使用处理器101的一个双向通用I/O(GP_J)和一个通用输入端(GP_J+1)在LLIC 102与处理器101之间交换来自多个外围器件103的中断请求信息。在某些示例中，例如，当特定的器件提供中断请求时，处理器101可以使用连接在处理器101与外围器件103中的每个外围器件之间的通信总线架构104与每个外围器件交换信息。通信总线架构104的示例可以包括但不限于：内部集成电路(I²C)的总线架构和系统管理总线(SMB)架构。

图2大体示出了低延迟中断收集器(LLIC)202的示例。LLIC 202可以用于减小将多个外围器件与处理器(例如，蜂窝电话的基带处理器)接口相连所使用的通用I/O的数量。LLIC 202可以包括多个中断请求输入端(INT₀、INT₁、......、INT_N)、逻辑205、输入端和输出端、ALM/CLK、INT_0-N、并串转换器206和计数器207。

在一个示例中，LLIC 202可以包括多个输入端(INT₀、INT₁、......、INT_N)，所述多个输入端被配置为从多个外围器件接收中断请求信号。外围器件可以包括但不限于多轴加速计和单轴加速计、电子罗盘、陀螺仪、环境光传感器、接近度传感器、触摸屏、声学传感器、全球定位感测设备等。被配置为在诸如蜂窝电话、个人媒体播放器、个人数字助理或者一个或多个其它电子设备之类的电子设备上运行的应用可以使用这些外围器件来与用户交互、控制应用的执行或者向应用提供信息或反馈。在外围器件的状态改变到某一程度或者在一段时间以后，外围器件可以发出中断请求。中断可以用于向处理器发送信号以与外围器件交换信息。在某些示例中，发出中断可以节省处理功率，这是因为处理器仅需要在外围器件可以提供或可以接收新的信息时才与外围器件交换信息，因此，当外围信息还未改变时，处理器不会承担与外围器件的通信。

在一个示例中，逻辑205可以检测中断请求输入端(INT₀、INT₁、......、INT_N)的状态的一个或多个改变。在一个示例中，逻辑205可以提供指示所接收的中断请求的改变的输出208。在一些示例中，输出208指示一个或多个中断请求从非活动状态转变为活动状态。在一个示例中，在中断请求从非活动时的低逻辑电平转变为活动时的高逻辑电平的情况下，逻辑可以包括连接到多个输入端的“或”门209。应当理解的是，在不偏离本主题的范围的情况下，其它逻辑电路可以用于指示一个或多个中断请求从非活动状态转变为活动状态。在一个示例中，逻辑205可以包括锁存器210，锁存器210被配置为例如保持指示“或”门的瞬时状态的输出，直到中断信息可以传递给处理器为止。在一个示例中，在使用脉冲以信号形式发送一个或多个中断请求的情况下，锁存器210可以将输出端208保持在活动电平，直到中断信息被传递给处理器为止。输出端208可以连接到处理器的输入端以向处理器指示来自多个外围器件的一个或多个中断请求何时是活动的。

在某些示例中，串并转换器206可以在输入端(CLK)处从处理器接收对中断信息的请求，并且在输出端(OUT)处提供该中断信息。在一个示例中，在接收到关于中断是活动的指示以后，处理器可以向串并转换器206提供一系列时钟信号。在一个示例中，并串转换器206可以基于每个时钟信号顺序移位并在输出端(OUT)处提供指示多个中断请求之一的状态的比特。例如，如果LLIC 202可以接收N个中断，则在接收到N个诸如时钟脉冲或时钟转变之类的时钟信号以后，并串转换器206可以移位N个中断请求输入(INT₀、INT₁、......、INT_N)中的每一个的状态并将其顺序输出到LLIC 202的与处理器的通用输入端相连接的输出端(INT_0-N)。在接收到N个比特的中断信息以后，处理器可以识别哪些外围器件具有活动中断，并且然后可以使用例如连接到外围器件的通信总线来向这些中断提供服务。

在某些示例中，可以将中断请求作为脉冲进行接收。并串转换器206可以被配置为使得每个脉冲中断被锁存在并串转换器206中。在从并串转换器206移出中断信息以后，并串转换器206可以在输入端(CLR)处接收复位信息并且可以对寄存器进行复位以捕获来自外围器件的每个后续中断请求脉冲。在一个示例中，由LLIC 202捕获的作为活动中断请求的逻辑电平可以是可编程的。

在某些示例中，LLIC 202可以包括计数器207。计数器207可以在输入端(CLK)处接收中断信息请求时钟信号。在接收到例如N个时钟信号以后，计数器207可以在连接到并串转换器206和锁存器210中的至少一者的输出端(DONE)处提供复位信息，以便并串转换器206和锁存器210中的每一者都能捕获到来自外围器件的后续中断请求。

在某些示例中，LLIC 202可以包括ALM/CLK双向端口211，ALM/CLK双向端口211被配置为向处理器提供与多个中断请求的状态有关的指示或中断警报(ALM)，并且从处理器接收诸如时钟信号(CLK)之类的中断信息请求。在一个示例中，当输出端208被清零时，可以允许输出端208是浮动的，并且因此可以(例如通过上拉电阻212)将输出端208拉到高逻辑电平(例如，V_CC)，从而指示没有活动的中断请求。在接收到中断请求以后，锁存器210可以将锁存器输出端(OUT)(例如，微弱地)拉低。ALM/CLK双向端口211处的低逻辑电平可以向处理器指示外围器件准备好进行通信。处理器可以(例如，强烈地)控制ALM/CLK双向端口211的逻辑电平，以例如以时钟信号的形式向LLIC202提供中断信息请求。在提供了N个时钟信号以后，计数器207可以向锁存器210提供复位信息，并且ALM/CLK双向端口211可以被拉到高逻辑电平，直到接收到后续活动的中断请求为止。

在替代示例中，在输出端208被清零以后，可以使用锁存器210将输出端208拉到低逻辑电平，从而指示没有活动的中断请求。在接收到中断请求以后，锁存器210可以使锁存器输出端(OUT)成为浮动的。可以使用连接到输出端208的上拉电阻212将LLIC 202的ALM/CLK双向端口211拉高。ALM/CLK双向端口211处的高逻辑电平可以向处理器指示外围器件准备好与处理器进行通信。处理器可以控制ALM/CLK双向端口211的逻辑电平，以例如按时钟信号的形式向LLIC 202提供中断信息请求。在提供了N个时钟信号以后，计数器207可以向锁存器210提供复位信息，并且ALM/CLK双向端口211可以被拉低，直到接收到后续活动的中断请求为止。

在一个示例中，LLIC 202可以被配置为从最多达8个外围器件接收最多达8个中断请求。在该示例中，LLIC 202可以顺序传送8个比特以向处理器提供中断信息。在从处理器接收到8个时钟周期以后，计数器207可以对并串转换器206和锁存器210进行复位。在其它示例中，LLIC 202可以被配置为从其它数量(例如，多于8个)的外围器件接收其它数量的中断请求。

在某些示例中，LLIC 202可以包括电平移位电路213，电平移位电路213也可以称作变换器电路。电平移位电路213可以将一个或多个中断请求逻辑电平转换为LLIC 202的逻辑电平。在一个示例中，电平移位电路213可以包括一个或多个电压输入端(V_C0、V_C1、V_C2、......、V_CN)。每个电压输入端(V_C0、V_C1、V_C2、......、V_CN)可以与中断请求输入端(INT₀、INT₁、......、INT_N)中的一个或多个相关联。在一个示例中，可以在INT₁处接收第一外围器件的中断请求信号，并且可以在V_C1处接收指示第一外围器件的高中断逻辑电平的电压。电平移位电路213可以将接收到的中断请求的高逻辑电平变换为逻辑205或并串移位寄存器206的高逻辑电平。在另一个示例中，可以在INT₂处接收第二外围器件的中断请求，并且可以在V_C2处接收指示第二外围器件的高逻辑电平的电压。电平移位电路213可以将接收到的中断请求中的每一个的高逻辑电平变换为逻辑205或并串移位寄存器206的高逻辑电平，即使第一外围器件的高逻辑电平与第二外围器件的高逻辑电平是不同的也是如此。在一个示例中，每个中断请求输入端(INT₀、INT₁、......、INT_N)可以与电平移位电路的电压输入端(V_C0、V_C1、V_C2、......、V_CN)相关联。在一个示例中，多于一个的中断请求输入端(INT₀、INT₁、......、INT_N)可以与特定的电平移位电路的电压输入端(V_C0、V_C1、V_C2、......、V_CN)相关联。

图3大体示出了用于操作低延迟中断收集器以减少处理器通用I/O在接收外围器件中断方面的使用的方法300的示例。

在301处，可以从低延迟中断收集器的多个中断请求输入端接收一个或多个中断请求。在一个示例中，可以在中断请求输入端处同时接收多于一个中断。在一个示例中，可以将中断请求输入端连接到一个或多个外围器件。

在302处，响应于一个或多个中断请求，锁存器可以锁存中断警报输出。在一个示例中，中断警报被连接到诸如基带处理器之类的处理器的输入端。

在303处，低延迟中断收集器可以接收提供中断信息的请求。在一个示例中，中断信息请求可以来自诸如接收中断警报的处理器之类的处理器。在一个示例中，可以在被配置为还向处理器提供中断警报的双向端口上提供中断信息请求。

在304处，响应于中断信息请求，低延迟中断收集器可以提供中断信息。在一个示例中，提供中断信息可以包括使用并串转换器将多个中断请求输入端的状态转换为中断信息的串行输出。在一个示例中，中断信息可以用于识别具有活动的中断请求的一个或多个外围器件。在一个示例中，接收中断信息请求可以包括从处理器接收时钟信号。在一个示例中，提供中断信息可以包括使用计数器对时钟信号进行计数。在一个示例中，计数器可以在接收到预定阈值数量的计数信号以后提供复位信息。在一个示例中，计数信号的预定阈值数量可以与多个中断请求输入端中的中断请求输入的数量相对应。

在305处，可以例如使用从计数器接收到的复位信息来对锁存器和并串转换器进行复位。

在某些示例中，接收中断信息的处理器可以使用该信息来识别具有活动的中断的外围器件。在某些示例中，处理器可以通过通信总线来与外围器件中的一个或多个外围器件进行通信，以向活动的中断请求提供服务。在某些示例中，向中断请求提供服务可以包括与外围器件交换信息，例如但不限于：从外围器件接收传感器信息、设置外围器件的参数，或者从外围器件接收传感器信息并且设置外围器件的参数。

补充注释

在示例1中，系统可以包括移动设备处理器；多个外围器件；多个输入端，其被配置为从所述多个外围器件同时接收多个中断请求；以及控制逻辑，其被配置为：向所述移动设备处理器提供关于在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。该系统可以被配置为减少移动设备处理器的被配置为接收外围器件中断的通用输入端和输出端的总数量。

在示例2中，示例1的系统可选择地进一步包括通信总线，所述通信总线被配置为在所述移动设备处理器与所述多个外围器件之间提供通信。

在示例3中，示例1至2中的任意一个或多个的移动设备处理器可选择地包括用于无线通信设备的基带处理器。

在示例4中，示例1至3中的任意一个或多个的多个外围器件可选择地包括以下各项中的至少一个：加速计、电子罗盘、陀螺仪、环境光传感器、接近度传感器或触摸屏。

在示例5中，示例1至4中的任意一个或多个的系统可选择地进一步包括双向端口，所述双向端口被配置为输出关于所述至少一个中断请求的所述指示。

在示例6中，示例1至5中的任意一个或多个的双向端口可选择地进一步被配置为从所述移动设备处理器接收所述中断信息请求；并且所述控制逻辑可选择地被配置为使用输出端向所述移动设备处理器提供所述至少一个中断请求的值。

在示例7中，一种装置可以包括：多个输入端，其被配置为同时接收多个中断请求；以及控制逻辑，其被配置为：向移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。

在示例8中，权利要求7的装置可选择地进一步包括：双向端口，所述双向端口被配置为输出关于所述至少一个中断请求的所述指示。

在示例9中，示例1至8中的任意一个或多个的双向端口可选择地进一步被配置为从所述移动设备处理器接收所述中断信息请求；并且所述控制逻辑可选择地被配置为使用输出端向所述移动设备处理器提供所述至少一个中断请求的值。

在示例10中，示例1至9中的任意一个或多个的来自所述移动设备处理器的所述中断信息请求可选择地包括时钟信号；并且权利要求1至9中的任意一个或多个的装置可选择地进一步包括转换器，所述转换器被配置为接收所述时钟信号并且使用所述输出端将所述至少一个中断请求的所述值顺序移到所述移动设备处理器。

在示例11中，示例1至10中的任意一个或多个的装置可选择地进一步包括计数器，所述计数器被配置为接收所述时钟信号，响应于所述时钟信号而进行递增，并且在所述计数器达到预定的阈值以后向所述转换器提供复位信息。

在示例12中，示例1至11中的任意一个或多个的控制逻辑可选择地包括或门，所述或门进一步被配置为接收所述多个中断请求。

在示例13中，示例1至12中的任意一个或多个的控制逻辑可选择地被配置为使用比特信号向所述移动设备处理器提供所述至少一个中断请求的所述指示，并且示例1至12中的任意一个或多个的控制逻辑可选择地进一步包括被配置为锁存所述比特信号的状态的锁存器。

在示例14中，一种方法可以包括：同时接收多个中断请求；向所述移动设备处理器提供所接收的多个中断请求中的至少一个中断请求的指示；从所述移动设备处理器接收中断信息请求；以及响应于所述中断信息请求，向所述移动设备处理器提供所述中断信息。

在示例15中，示例1至14中的任意一个或多个的提供所述指示可选择地包括在双向端口处输出所述至少一个中断请求的所述指示。

在示例16中，示例1至15中的任意一个或多个的接收中断信息请求可选择地包括在所述双向端口处从所述移动设备处理器接收所述中断信息请求。

在示例17中，示例1至16中的任意一个或多个的接收中断信息请求可选择地包括在所述双向端口处从所述移动设备处理器接收时钟信号。

在示例18中，示例1至17中的任意一个或多个的接收中断信息请求可选择地进一步包括在并串转换器处接收所述时钟信号；并且示例1至17中的任意一个或多个的方法可选择地包括：使用输出端将表示所述至少一个中断请求的值顺序移到所述移动设备处理器。

在示例19中，示例1至18中的任意一个或多个的接收所述中断信息请求可选择地进一步包括使用所述时钟信号对计数器进行递增；以及在所述计数器达到预定的阈值以后，向所述转换器提供复位信息。

在示例20中，示例1至19中的任意一个或多个的同时接收多个中断请求可选择地包括从多个外围器件同时接收多个中断请求；并且示例1至19中的任意一个或多个的方法可选择地进一步包括使用串行通信总线向所述多个外围器件中与所述至少一个中断请求对应的至少一个外围器件提供服务，所述串行通信总线连接到所述多个外围器件中的至少一个外围器件。

上述详细说明书参照了附图，附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本发明的具体实施例。这些实施例在本发明中被称作“示例”。本发明所涉及的所有出版物、专利及专利文件全部作为本发明的参考内容，尽管它们是分别加以参考的。如果本发明与参考文件之间存在用途差异，则将参考文件的用途视作本发明的用途的补充，若两者之间存在不可调和的差异，则以本发明的用途为准。

在本发明中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本发明中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在下面的权利要求中，术语“包含”和“包括”是开放性的，即，系统、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些元件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。

上述说明的作用在于解说而非限制。在其它示例中，上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本发明的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本发明的范围。

Claims

1.一种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统，所述移动设备处理器被配置为接收外围器件中断，所述系统包括：

移动设备处理器；

多个外围器件；

多个输入端，其被配置为从所述多个外围器件同时接收多个中断请求；以及

控制逻辑，其被配置为：

向所述移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及

响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。

2.根据权利要求1所述的系统，进一步包括通信总线，所述通信总线被配置为在所述移动设备处理器与所述多个外围器件之间提供通信。

3.根据权利要求1所述的系统，其中，所述移动设备处理器包括用于无线通信设备的基带处理器。

4.根据权利要求1所述的系统，其中，所述多个外围器件包括以下各项中的至少一个：加速计、电子罗盘、陀螺仪、环境光传感器、接近度传感器和触摸屏。

5.根据权利要求1所述的系统，进一步包括双向端口，所述双向端口被配置为输出所述至少一个中断请求的所述指示。

6.根据权利要求5所述的系统，其中，所述双向端口进一步被配置为从所述移动设备处理器接收所述中断信息请求；并且

其中，所述控制逻辑被配置为使用输出端向所述移动设备处理器提供所述至少一个中断请求的值。

7.一种装置，包括：

多个输入端，其被配置为同时接收多个中断请求；以及

控制逻辑，其被配置为：

向移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及

8.根据权利要求7所述的装置，进一步包括双向端口，所述双向端口被配置为输出所述至少一个中断请求的所述指示。

9.根据权利要求8所述的装置，其中，所述双向端口进一步被配置为从所述移动设备处理器接收所述中断信息请求；并且

10.根据权利要求9所述的装置，其中，来自所述移动设备处理器的所述中断信息请求包括时钟信号；并且

其中，所述装置进一步包括转换器，所述转换器被配置为接收所述时钟信号并且使用所述输出端将所述至少一个中断请求的所述值顺序移到所述移动设备处理器。

11.根据权利要求10所述的装置，进一步包括计数器，所述计数器被配置为接收所述时钟信号，响应于所述时钟信号而递增，并且在所述计数器达到预定的阈值以后向所述转换器提供复位信息。

12.根据权利要求7至11中任一项所述的装置，其中，所述控制逻辑进一步包括或门，所述或门被配置为接收所述多个中断请求。

13.根据权利要求7至11中任一项所述的装置，其中，所述控制逻辑被配置为使用比特信号向所述移动设备处理器提供所述至少一个中断请求的所述指示，并且其中，所述控制逻辑进一步包括被配置为锁存所述比特信号的状态的锁存器。

14.一种方法，包括：

同时接收多个中断请求；

向移动设备处理器提供所接收的多个中断请求中的至少一个中断请求的指示；

从所述移动设备处理器接收中断信息请求；以及

响应于所述中断信息请求，向所述移动设备处理器提供所述中断信息。

15.根据权利要求14所述的方法，其中，提供指示包括：在双向端口处输出所述至少一个中断请求的所述指示。

16.根据权利要求15所述的方法，其中，接收中断信息请求包括：在所述双向端口处从所述移动设备处理器接收所述中断信息请求。

17.根据权利要求15所述的方法，其中，接收中断信息请求包括：在所述双向端口处从所述移动设备处理器接收时钟信号。

18.根据权利要求17所述的方法，其中，接收中断信息请求进一步包括：在并串转换器处接收所述时钟信号；并且

其中，所述方法包括：

使用输出端将表示所述至少一个中断请求的值顺序移到所述移动设备处理器。

19.根据权利要求18所述的方法，其中，接收所述中断信息请求进一步包括：

使用所述时钟信号对计数器进行递增；以及

在所述计数器达到预定的阈值以后，向所述转换器提供复位信息。

20.根据权利要求14至19中任一项所述的方法，其中，同时接收多个中断请求包括：从多个外围器件同时接收所述多个中断请求；并且其中，所述方法进一步包括：

使用串行通信总线向所述多个外围器件中与所述至少一个中断请求对应的至少一个外围器件提供服务，所述串行通信总线连接到所述多个外围器件中的所述至少一个外围器件。