TW408337B - Temperature and supply voltage compensating output buffer - Google Patents

Temperature and supply voltage compensating output buffer Download PDF

Info

Publication number
TW408337B
TW408337B TW086102693A TW86102693A TW408337B TW 408337 B TW408337 B TW 408337B TW 086102693 A TW086102693 A TW 086102693A TW 86102693 A TW86102693 A TW 86102693A TW 408337 B TW408337 B TW 408337B
Authority
TW
Taiwan
Prior art keywords
bias
circuit
output buffer
output
long
Prior art date
Application number
TW086102693A
Other languages
English (en)
Inventor
Timothy J Coots
Phat C Truong
Sung-Wei Lin
Tim M Coffman
Dennis R Robinson
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW408337B publication Critical patent/TW408337B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Description

408337 A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明(i) 發明背景 本發明關於積體電路記憶體,包含非揮發性記憶體和動 態隨機存取記憶體(DRAM)。詳言之,本發明關於用於此記 憶裝置的缓衝電路,缓衝電路捕償溢度和供電電壓變化以 達成增進的速度和雜訊性能。 在某些情沉下,CMOS缓衝器的操作速度受限於最差速度 情況(低供電電壓和高溫> ◊但當CMOS缓衝電路在高供電 電壓和低溫的情況時,速度從使用低供電電壓和高溫之最 差速度情況所設的速度增加。 在其它情沉下,CMOS缓衝器的操作速度受限於最差雜訊 情況(高供電電壓和低溫)。後者情沉易產生過大暫態雜 訊,特别是晶片上的多個缓衝器同時切換時。較高資料轉 移速度的缓衝器操作易增大暫態雜訊問題。 習知技藝中,當須將速度設爲低於在最差速度條件下可 容許的速率,以將暫態雜訊減至可接受位準。 控制切換雜訊的二方法是電阻器用於預驅動器級以減低 缓衝電路操作速度。該法包含源極和/或汲極側電阻器用 於預驅動器輸出級。側電阻器限制輸出級切換率。其它補 償電路的其它例子描述於1990年12月4曰公告的USP 4,975,598號"TEMPERATURE, VOLTAGE, AND PROCESS COMPENSATED OUTPUT DRVIVER,·; 1990年 12月 18日公告的 USP 4,978,905號"NOISE REDUCTION OUTPUT BUFFER"; 1991年6月 4日公告的USP 5,021,684號"PROCESS, SUPPLY, TEMPERATURE COMPENSATING CMOS OUTPUT BUFFER"。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:Z97公釐) ^ I n sn^-z/ ,,1 - - t (請先閲讀背面之注意事項再填寫本頁) 訂 C- 經濟部中央標準局貝工消費合作社印製 408337 v. A7 ___'_B7______ 五、發明説明(2 ) 需克服上述間題的另一缓衝電路,在最差速度情況容許 最大遑度的捧作,而在最差雜訊情況抑制雜訊。 發明概要 本發明的電路利用電流捕償的輸出缓衝器來克服這些問 題,當暫態雜訊情沉增加時,減小輸出切換率。因此,本 發明的輸出缓衝器在最差速度情沉以最大速度操作,在最 差雜訊情沉抑制雜訊。 本發明的盛^及供電電壓補償輸出缓衝器在輸出預驅動 器級使用電晶體,限制输出級充電和放電率。包含溫敏電 阻之長通道電晶醴的供電電壓和溫度捕償電路控制這些限 制預驅動器電晶體。 圓式簡單説明 圖中ϊ 圖1是本發明之供電電壓Vcc和溫度補償電路的示意圖; 圖2是本發明之輸出缓衝器的示意圖,包含預驅動器和 輪出級; 圖3顯示P通道預驅動器電流和N通道預驅動器電流如 何隨增大溫度增加而隨增大供電電壓Vcc減小。 發明詳述 傳统輸出缓衝器中,速度在低溫/高供電電壓環境通常 較快,但較吵〇本發明的偏壓產生器電路控制輸出缓衝器 的堪動器閛極,使得低溫/高供電電壓環境之輸出驅動器 所產生的雜訊降低。 圖1的偏壓產生器電路BGC在端子BIASP和BIASN提供二 -4 - ' 本紙張尺度適用中國國家標率(CNS > A4规格(210X297公嫠) 1.111-----^/i./裝-- 』 - I (請先閲讀背面之注Wt'項再填寫本頁) 訂 經濟部中央標準局員工消费合作杜印製 408337 (w A 7 B7 五、發明説明(3 ) 偏流ISEFP和IREFN 〇偏流IliEFP和IBEFN控制圖2之缓衝電路輸 出級預驅動器電路的電流》使用供電電壓Vcc和溫度捕償偏 流Irefp和hEFii,圖2的輸出缓衝器速度在較寬情況範蔺最 佳化,同時暫態雜訊降低。當溫度低且供電電壓Vcc高時, 雜訊問題主導。但速度常在高溫和低供電電壓Vcc最佳化。 偏壓產生器電路BGC用來捕償輸出缓衝器的雜訊和速度,稍 後配合圖2的電路説明來描述。 圖1的偏壓產生器電路BGC由啓動級10、參考級11、二 溫度/供電電壓Vcc補償級12、修整及輸出級13組成。. 爲在開機時於供電電壓Vcc斜波後提供適當操作,啓動 級10的電晶體M0-M3啓動參考級11。電晶體MO、Ml、M2、 M3的通道長度對寬度比分别是3比4、3比38、1.2比80、 15比0.9。啓動後,初參考電流hEF建立,藉由反饋,關 閉啓動電路10。參考級11包含電晶醴M4-M8和電阻器RI。 電晶體M4-M8和電阻器R1容納所需初參考電流iREF,同時 實現可管理的布局。電晶體M4、M5、M6、Ϊί7、M8的通道長 度對寬度比分别是2比10、1.2比30、2比10、1.2比30、 1.2比30。電阻器ri.爲3〇〇〇〇歐姆。初參考電流Iref可在供 電電壓Vcc範園改變约6%,在溫度範圍約12%。通常初參考 電流hEF随增大供電電壓vcc及減小溫度而增加。但捕償 級12轉換初參考電流丨腳以供應減小的參考偏流iREFB,補 償相參考電流1】赃隨增大供電電壓Vcc及減小溫度而增加。 補償級12包含二級,包括電晶體和電阻器R2-R3。 電晶體M9、ΪΠ0、M11A-M11D、M12、M13、M14、M15、ΪΠ6Α 本紙張適用中國國家標準(CNS)八规^ (2IGX2.97公酱) ~ ;-----^,''v-裝-- , . . (讀先閲讀背面之注意事項再填寫本頁) -訂
J 經濟部中央標準局負工消費合作社印製 408337 B7 五、發明説明(4) -M16D、M17、M18的通道長度對寬度比分别是2比10、1.2 比30、6 比10 (每個)、2 比10、1.2比30、2 比10、1.2 比30、6比10 (每個>、2比10、1.2比30。電阻器R2和 R3分别是30000歐姆和15000欧姆。此二級提供參考偏流 Irifb,經由在飽和區操作之長通道N通道電晶體ΜΠΑ-M11D和M16A-M16D的串聯補償供電電壓VCC和溫度變化。此 補償的參考偏流Irefb耦合到二輸出級13,分别在端子BIASN 和B1ASP產生偏流Irefn和Irefp。輸出級包括圖1的電晶體 M19-M32。電晶體M19-M24的通道長度對寬度比爲2比10 (每個)。電晶體M25、M26、M27、M28、M29、M30、M31、 M32的通道長度對寬度比分别是0.9比45、2比20、2比20 、0.9比30、0.9比30、2 比30、2 比30、0.9比30。在 BIAS?端子的偏流IREFP影響輸出缓衝器提升級,而在BIASN 端子的偏流Irefn影響輸出缓衝器拉下級。在低溫和高供 電電壓Vcc,當速度不是問題而雜訊是時,輸出緩衝器預 驅動器級的電流受限且輸出切換減慢,因此降低雜訊。在 高溫和低供電電壓Vcc,速度最慢且雜訊最小。因此,電 流IREFP和IHEFN的偏位準容許最大預堪動器電流,使得整個 輸出缓衝器速度最大。 範例應用中,1之偏壓雇生器電路BGC的輸出控制16 個輸出缓衝電路,例如圖2的電路。關機時,偏流Irefp和 Irepn分别帶到地Vss和供電電壓Vcc,消除不必要的電流拉 引。‘BIASP和BIASN端子的路由和閘極電容大,偏流IREFP 和Isefn在開機切到適當偏位準所需的時間通常太長。爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注項再填寫本頁) - SU · 訂 經濟部中央標準局貝工消资合作社印笨 408337 A7 __' B7 五、發明説明(5 ) 減輕此問題,電晶體並聯各輸出鏡,有效產生可快速切換 高電容結點的較強鏡。這些並聯鏡在開機經由在PWDNSflOT 端子的信號開啓短期間,在電流Irefp和Irefn的偏位準建立 後關閉。 參照圖2,輸出緩衝電路0BC通常驅動大關閉晶片負載 ’以包括電晶體M33-M34的大晶片上驅動級14達成比。電 晶體M33和M34的通道長度對寬度比分别是1.8比800和1.8 比600。多個輸出驅動器M33-M34切換所產生的暫態雜訊不 良,當操作在高供電電壓Vcc和低溫時最差。圖2的電路 顯示流控預驅動器15和16及輸出級14。耦合圖1的供電電 壓Vcc和溫度補償偏壓產生器電路BGC時,圓2的電路在高 供電電壓Vcc和/或低溫降低暫態雜訊,但同時,在低供 電電壓Vcc和/或高溫容許較快輸出切換速度。 預驅動器級的輸入代表在輸出級的資料。在圖2的電路 有二個澦驅動器級。 p通道預驅動器子電路15包含電晶體M35-M38。電晶體 M35、M36、M37、M38的通道長度對寬度比分别是0.9比40 、1比40、2比80、0.9比80。P通道預驅動器子電路15 的輸出控制電晶體M33 (是輸出級14的提升電晶體)的閛 極β電晶體M35和M38 (電晶體M36和M37分别接到其汲極) 提供預驅動器子電路15的反增益級。電晶體Μ37是電流限 制電晶體,控制輸出驅動器電晶體Μ33的開啓率。通過電 晶體Μ37的電流來自局部鏡級,該級是供電電壓vcc和溫度 捕償電流的鏡。電晶體M36同樣控制電晶體M33的關閉率。 -7 - 本紙張纽適用中國國家樣準(CNS) A视^ ( 21GX297公幻 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部_央標準局貝工消費合作社印製 408337 A7 ____;__'_B7_ 五、發明説明(6 ) 調整電晶體M36,使得電晶體M33的關閉率稍快於電晶體 M34的開啓率。這會減小二電晶體M33和M34暫時開啓時梱 關的重疊電流。 同樣地,N通道預驅動器子電路16包含電晶體M39-M42 。電晶體M39、M40、M41、M42的通道長度對寬度比分别是 0.9比40、2比40、1比80、0.9比20。N通道預驅動器子 電路輸出控制電晶體M34 (是輸出級14的拉下裝置)的閛 極。電晶體M39和M42 (電晶體M40和M41分别接到其汲極) 提供預驅動器子電路16的反增益級。電晶體M40是電流限 制電晶體,控制輸出驅動器電晶體M34的開啓率。通過電 晶體M40的電流來自局部鏡鈒,該級是供電電壓vcc和溫度 揃償電流的鏡。電晶體M41同樣控制電晶體M34的關閉率v 調整電晶體M41,使得電晶體M34的關閉率稍快於電晶體 M33的開啓率。這會減小二電晶體M33和M34暫時開啓時相 關的重番電流。 電晶體Μ40和Μ37的偏流分别從Ρ通道鏡17和Ν通道鏡18 局部鏡射。Ρ通道電晶體Μ43和Μ44包括控制輸出級14之提 升特性的Ρ通道鏡級17。電晶體Μ43和Μ44的通道長度對寬 度比分别是2比10和2比60 «Ν通道電晶體Μ45和Μ46包括 控制輸出級14之拉下特性的Ν通道鏡級18。電晶體Μ45和 Μ46的通道長度對寬度比分别是2比60和2比10。鏡級17 和18鋼成最佳電流增益,提供居部緩衝和偏位準的控制。 鏡級17和18的輸入分别是在端子BIASN和Bi ASP之二供電電 壓補償和溫皮補償的偏流IREFP和IREFN。信號EN和EN_^操 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) tut —^yl ttt ant * -1 —n J- » ix~El..... It - ' (請先閲讀背面之注項再填寫本頁) 訂 hr 408387 A7 B7 五、發明説明(7 ) 作的低功率模式或睡眠提供鏡級17和18的失效。 .參照圖3 ’顯不P通遒預驅動器電流和N通道預堪動器 電流如何隨增大溫度增加,隨增大供電電職e減小。 再參照圖1’經由所示的補償級達成溫度補償。參考電 路供應初參考電流Im。初參考電流h£F映射到由電晶體 M9-M11DH成之第-捕償級的電路。因電晶_和财匹配 ,故相似電流I 1經由此第一補償級施加。溫升造成飽和 之長通道電晶體11114-111〇的_’開啓”電阻增加。再造成閘 極對源極電壓加上橫跨電晶體MU的壓降[Vgs(M1〇) + V(M11)]也增加。電流I !映射到由電晶體耵2和[3及電阻 器R2組成的第二補償級。爲保持與第一捕償級之電壓 [Vgs(M10) + V(Mll)]相同的電壓[Vgs(M13) + v(R2)],此 級的電流I 2須增加。此二補償級再度重複以達成溫度變 化的充分捕偾。因此,當溫度増加時,在輸出的鏡射參考 偏流Irefb增加。 供電電壓Vcc之變化的大部分補償來自偏壓電路參考部 。當供電電壓Vcc增加時,初參考電流hEF也增加以保持 開迴路增益爲一。因此,當供電電壓Vcc增加時,往補償 電路第一級的初參考電流IREF也增加,飽和之長通道電晶 體的「開啓”電阻減小。以溫度補償的相似方式,第二級電 流追循[Vgs(M13) + V(R2)]壓降。當供電電壓vcc增加時, [?轻5(1〇3) +八只2)]減小’鏡射電流減小。但+/-15%供電 電壓Vcc變化的完全捕償降到+/- 10¾驅動電流變化。因 CMOS輸出切換時間爲供電電壓Vcc的百分比,故不需完全 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ,τ 經濟部中央標準局貝工消費合作社印聚 - (請先閲讀背面之注^^項再填寫本頁)
經濟部中央標準局貝工消f合作社印製 408337 A7 v.* B7 五、發明説明(8 ) 消除供電電壓Vcc變化。 總言之,圖1的偏壓產生器電路BGC有供電電壓Vcc和溫 度補償級。偏壓產生器電路BGC的第一和第二偏流輸出 Irefp和Irefn分别做爲第一和第二輸出缓衝預驅動器級15 和16的輸入。根據電路的溫度和/或供電電壓Vcc,容許 輸出級14的切換率1)擺溫到較快速度或2)在切換時受限以 抑制雜訊。 本發明的偏壓產生器電路BGC包括: a) 啓動級10 ; b) 參考級11 ; c) 二供電電壓Vcc和溫度補償級12 ; d) 輸出和修整級13。 輸出緩衝電路0BC包括: a) 二電流限制預驅動器級15和16 ; b) 有致能功能的二電流鏡級17和18 ; c) 輸出級14。 雖以顯示的實施例來説明本發明,但本文並非限制之用 。參考本文時,熟習此道者會瞭解實施例的各種修改及本 發明的其它實施例。申請專利範圍涵蓋落入發明範園内的 任何此種修改或實施例。 (請先閲讀背面之注意事項再填寫本頁) i- 訂 J. -10 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX297公釐)

Claims (1)

  1. 專利申請案第86102693號 ROC Patent Appln. N〇.86102693 修正之申請專利範圍争文本-附件一 Amended Claims in Chinese - Encl.I 飞民國89年5月Θ日送呈) (Submitted on May , 2000) 經濟部智慧財產局員工消費合作社印製 種補償的輸出缓衝器,該缓衝器包括: ^級’具有第一和第二輸出級信號輸入;和 和第一預驅動級,分别有耗合到第一和第二輸出 ί輸入的第—和第二預驅動器輸出,分别有第-和第二 預驅動器速度控制輸入; ,第和第—預驅動器速度控制輸X分别搞合到第-和 一偏流,第一和第二偏流的數値隨長通道電晶體溫度 増加。 - .如申請專利範固第1項的輪出缓衝器,另包括含有長通 道,晶體㈣償電路,射第—和第二錢從補償電路 所提供的參考偏流映射。 3’如申請專利範園第1項的輸出缓衝器,其中長通道電晶 體使第—和第二偏流從參㈣_化< ’如申請專利範固第1項的輸出缓衝器,务中長通道電晶 體使第一和第二偏流從初參考電流變化,其中初參考電 流隨供電電壓增加而増加。 5*如申請專利範圍第1項的輸出緩衝器,其中長通道電晶 體使第和第二偏流從初參考電流變化,其中初參考電 流隨供電電壓增加而增加,其中長通道電晶體使第一和 第二偏流隨供電電壓增加而減小。 6.如申請專利範園第1項的輸出缓衝器,其中第一和第二 偏流映射到至少第二輸出緩衝器的預驅動器級。 7‘如申請專利範圍第1項的輸出緩衝器,其中第一和第二 偏流是供電電壓靈敏的。 本紙張;d顧tun家轉(CNS) A4^ (21Gx297公瘦) (請先閲讀背面之注意事項再填寫本頁j ..裝. 、1T i
    專利申請案第86102693號 ROC Patent Appln. N〇.86102693 修正之申請專利範圍争文本-附件一 Amended Claims in Chinese - Encl.I 飞民國89年5月Θ日送呈) (Submitted on May , 2000) 經濟部智慧財產局員工消費合作社印製 種補償的輸出缓衝器,該缓衝器包括: ^級’具有第一和第二輸出級信號輸入;和 和第一預驅動級,分别有耗合到第一和第二輸出 ί輸入的第—和第二預驅動器輸出,分别有第-和第二 預驅動器速度控制輸入; ,第和第—預驅動器速度控制輸X分别搞合到第-和 一偏流,第一和第二偏流的數値隨長通道電晶體溫度 増加。 - .如申請專利範固第1項的輪出缓衝器,另包括含有長通 道,晶體㈣償電路,射第—和第二錢從補償電路 所提供的參考偏流映射。 3’如申請專利範園第1項的輸出缓衝器,其中長通道電晶 體使第—和第二偏流從參㈣_化< ’如申請專利範固第1項的輸出缓衝器,务中長通道電晶 體使第一和第二偏流從初參考電流變化,其中初參考電 流隨供電電壓增加而増加。 5*如申請專利範圍第1項的輸出緩衝器,其中長通道電晶 體使第和第二偏流從初參考電流變化,其中初參考電 流隨供電電壓增加而增加,其中長通道電晶體使第一和 第二偏流隨供電電壓增加而減小。 6.如申請專利範園第1項的輸出缓衝器,其中第一和第二 偏流映射到至少第二輸出緩衝器的預驅動器級。 7‘如申請專利範圍第1項的輸出緩衝器,其中第一和第二 偏流是供電電壓靈敏的。 本紙張;d顧tun家轉(CNS) A4^ (21Gx297公瘦) (請先閲讀背面之注意事項再填寫本頁j ..裝. 、1T i
    408337 、中請專利範圍 8-如申請專利範園第1項的輸出缓衝器’其中第一和第二 偏流使輸出缓衝器速度在較高溫度減小。 9‘如申請專利範園第1項的輸出缓衝器,其中四個長通遒 電晶體的源汲極路徑串聯,其中該四個長通道電晶體的 各閘極接到電源β 10‘如申請專利範固第1項的輸出缓衝器,其中長通道電 晶體各有6比10的長度對寬度比。 U_如申請專利範園第1項的輸出缓衝器,其中第一和第 二偏流隨長通道電晶體之二乘法級的溫度增加。 12· —種積體電路的輸出缓衝電路,輸出缓衝電路包括: 輸出電路,具有第一和第二偏壓輸入; 偏壓產生器電路,具有分别耦合到輸出電路之第一和 第二偏壓輸入的第一和第二偏壓輸出; 偏壓產生器電路另包括: 參考電路,供應隨供電電壓增加的初參考電流; 有第一和第二輸出電路的補償電路,禰償電路接收初 參考電流並將初參考電流轉換成參考偏流,參考偏流送 到第一和第二輸出電路,第一和第二輸出電路將參考偏 流轉換成第一和第二偏流,第一和第二偏流分别在偏壓 產生器電路的第一和第二偏壓輸出供應; 裙償電路包含長通道電晶體,長通道電晶體各有對溫 度改變靈敏的電阻,長通道電晶體增加第一和第二偏流 以回應溫度增加,減小第一和第二偏流以回應供電電恩 增加。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇><297公釐) 11..1 ^-----裝-- , , . f請先閱讀背面之注意事項再填寫本頁j -3 經濟部智慧財產局員工消費合作社印製
    408337 、中請專利範圍 8-如申請專利範園第1項的輸出缓衝器’其中第一和第二 偏流使輸出缓衝器速度在較高溫度減小。 9‘如申請專利範園第1項的輸出缓衝器,其中四個長通遒 電晶體的源汲極路徑串聯,其中該四個長通道電晶體的 各閘極接到電源β 10‘如申請專利範固第1項的輸出缓衝器,其中長通道電 晶體各有6比10的長度對寬度比。 U_如申請專利範園第1項的輸出缓衝器,其中第一和第 二偏流隨長通道電晶體之二乘法級的溫度增加。 12· —種積體電路的輸出缓衝電路,輸出缓衝電路包括: 輸出電路,具有第一和第二偏壓輸入; 偏壓產生器電路,具有分别耦合到輸出電路之第一和 第二偏壓輸入的第一和第二偏壓輸出; 偏壓產生器電路另包括: 參考電路,供應隨供電電壓增加的初參考電流; 有第一和第二輸出電路的補償電路,禰償電路接收初 參考電流並將初參考電流轉換成參考偏流,參考偏流送 到第一和第二輸出電路,第一和第二輸出電路將參考偏 流轉換成第一和第二偏流,第一和第二偏流分别在偏壓 產生器電路的第一和第二偏壓輸出供應; 裙償電路包含長通道電晶體,長通道電晶體各有對溫 度改變靈敏的電阻,長通道電晶體增加第一和第二偏流 以回應溫度增加,減小第一和第二偏流以回應供電電恩 增加。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇><297公釐) 11..1 ^-----裝-- , , . f請先閱讀背面之注意事項再填寫本頁j -3 經濟部智慧財產局員工消費合作社印製 ^08337 0 ' Λ· , ABCD 六、申請專利範園 經濟部智慧財產局員工消費合作社印製 如申請專利範園第12項的輸出缓衝電路,其中四個長 通道電晶體的源汲極路徑串聯,其中該四個長通道電晶 體的各閘極接到電源。 14· 一種積體電路的輸出缓衝電路,輸出缓衝電路包括: 輸出電路,具有第一和第二偏壓輸入; 偏壓產生器電路,具有分别耦合到輸出電路之第一和 第一偏屋輸入的第一和第二偏塵輸出; 偏壓產生器電路另包括: -參考電路,供應初參考電流; 有第一和第二輸出電路的補償電路,補偾電路接收初 參考電流並將初參考電流轉換成參考偏流,參考偏流送 到第一和第二輸出電路,第一和第二輸出電路將參考偏 流轉換成第一和第二偏流,第一和第二偏流分别在偏壓 產生器電路的第一和第二偏壓輸出供應; 補償電路包舍長通道電晶體,長通道電晶體各有對溫 度改變靈敏的電阻,長通道電晶體增加第一和第二偏流 以回應溫度增加。 15.如申請專利範園第M項的輸出緩衝電路,其中四個長 通道電晶體的源汲極路徑串聯,其中該四個長通道電晶 體的各閘極接到電源。 -13 - 本紙張賴巾_家標準(⑽)A4規格(21QX297公着) --,---^ .V裝! 卜 (請先閱讀背面之注意事項再填寫本頁) ^08337 0 ' Λ· , ABCD 六、申請專利範園 經濟部智慧財產局員工消費合作社印製 如申請專利範園第12項的輸出缓衝電路,其中四個長 通道電晶體的源汲極路徑串聯,其中該四個長通道電晶 體的各閘極接到電源。 14· 一種積體電路的輸出缓衝電路,輸出缓衝電路包括: 輸出電路,具有第一和第二偏壓輸入; 偏壓產生器電路,具有分别耦合到輸出電路之第一和 第一偏屋輸入的第一和第二偏塵輸出; 偏壓產生器電路另包括: -參考電路,供應初參考電流; 有第一和第二輸出電路的補償電路,補偾電路接收初 參考電流並將初參考電流轉換成參考偏流,參考偏流送 到第一和第二輸出電路,第一和第二輸出電路將參考偏 流轉換成第一和第二偏流,第一和第二偏流分别在偏壓 產生器電路的第一和第二偏壓輸出供應; 補償電路包舍長通道電晶體,長通道電晶體各有對溫 度改變靈敏的電阻,長通道電晶體增加第一和第二偏流 以回應溫度增加。 15.如申請專利範園第M項的輸出緩衝電路,其中四個長 通道電晶體的源汲極路徑串聯,其中該四個長通道電晶 體的各閘極接到電源。 -13 - 本紙張賴巾_家標準(⑽)A4規格(21QX297公着) --,---^ .V裝! 卜 (請先閱讀背面之注意事項再填寫本頁) 408337 λβ Β8 C8 D8 六、申請專利範圍 16. 如申請專利範園第14項的輸出缓衝電路,其中初參考 電流随供電電壓增加。 17. 如申請專利範圍第14項的輸出缓衝電路,其中初參考 電流隨供電電壓增加,其中長通道電晶體減小第一和第 二偏流以回應供電電壓增加。 (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家榇準(CNS ) A4规格(210 X 297公釐) 408337 λβ Β8 C8 D8 六、申請專利範圍 16. 如申請專利範園第14項的輸出缓衝電路,其中初參考 電流随供電電壓增加。 17. 如申請專利範圍第14項的輸出缓衝電路,其中初參考 電流隨供電電壓增加,其中長通道電晶體減小第一和第 二偏流以回應供電電壓增加。 (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家榇準(CNS ) A4规格(210 X 297公釐)
TW086102693A 1995-09-20 1997-03-06 Temperature and supply voltage compensating output buffer TW408337B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53126695A 1995-09-20 1995-09-20

Publications (1)

Publication Number Publication Date
TW408337B true TW408337B (en) 2000-10-11

Family

ID=24116949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086102693A TW408337B (en) 1995-09-20 1997-03-06 Temperature and supply voltage compensating output buffer

Country Status (4)

Country Link
EP (1) EP0765037A3 (zh)
JP (1) JPH09237493A (zh)
KR (1) KR970017655A (zh)
TW (1) TW408337B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910352C1 (de) 1999-03-09 2000-06-15 Siemens Ag Kompensationsschaltung für Treiberschaltungen
US7474131B1 (en) 2000-01-21 2009-01-06 Infineon Technologies Ag Drive circuit
US6437622B1 (en) * 2001-03-27 2002-08-20 Texas Instruments Incorporated Temperature compensated slew rate control circuit
US7521975B2 (en) * 2005-01-20 2009-04-21 Advanced Micro Devices, Inc. Output buffer with slew rate control utilizing an inverse process dependent current reference
JP5012414B2 (ja) * 2007-10-26 2012-08-29 株式会社デンソー ドライブ回路
KR102463921B1 (ko) * 2016-02-19 2022-11-07 에스케이하이닉스 주식회사 넓은 동작 영역을 갖는 불휘발성 메모리 소자
JP6195393B1 (ja) 2016-03-23 2017-09-13 ウィンボンド エレクトロニクス コーポレーション 出力回路
US10615893B1 (en) 2018-09-27 2020-04-07 Intel Corporation Transmitter with feedback control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
KR940003406B1 (ko) * 1991-06-12 1994-04-21 삼성전자 주식회사 내부 전원전압 발생회로
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver

Also Published As

Publication number Publication date
EP0765037A2 (en) 1997-03-26
EP0765037A3 (en) 1998-01-14
KR970017655A (ko) 1997-04-30
JPH09237493A (ja) 1997-09-09

Similar Documents

Publication Publication Date Title
US5399960A (en) Reference voltage generation method and apparatus
KR0182269B1 (ko) 버퍼 회로
KR20190141868A (ko) 발진기
US6034519A (en) Internal supply voltage generating circuit
US20030011351A1 (en) Internal power supply for an integrated circuit having a temperature compensated reference voltage generator
JP3879892B2 (ja) 半導体メモリ装置
JP2003142999A (ja) 内部降圧回路
JP4322360B2 (ja) 電圧安定化回路およびそれを用いた半導体装置
JPH07230331A (ja) 起動回路を有する基準電圧発生回路
JP2003229753A (ja) 電圧供給回路
US5120993A (en) Substrate bias voltage detection circuit
TW408337B (en) Temperature and supply voltage compensating output buffer
JP3335183B2 (ja) バッファ回路
US5654645A (en) Buffer with controlled hysteresis
US5602496A (en) Input buffer circuit including an input level translator with sleep function
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
US8847629B2 (en) Electronic device and method for low leakage switching
US6157178A (en) Voltage conversion/regulator circuit and method
US6236195B1 (en) Voltage variation correction circuit
US20030090250A1 (en) Voltage regulator
JPH1198003A (ja) 入力バッファ回路
US20100289563A1 (en) Method and Mechanism to Reduce Current Variation in a Current Reference Branch Circuit
JP2706721B2 (ja) ボルテージ・レギュレーター
US20060186865A1 (en) Voltage regulator
JP2002530914A (ja) パワーアップ期間における増幅器の不必要な出力過渡を防止するための回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees