TW405120B - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- TW405120B TW405120B TW083103088A TW83103088A TW405120B TW 405120 B TW405120 B TW 405120B TW 083103088 A TW083103088 A TW 083103088A TW 83103088 A TW83103088 A TW 83103088A TW 405120 B TW405120 B TW 405120B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit line
- capacitor
- capacity adjustment
- memory device
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000003990 capacitor Substances 0.000 claims abstract description 207
- 239000000463 material Substances 0.000 claims description 41
- 238000007747 plating Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 235000015170 shellfish Nutrition 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 238000012856 packing Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 229920000742 Cotton Polymers 0.000 claims 1
- 230000005284 excitation Effects 0.000 claims 1
- 230000009471 action Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000005684 electric field Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000010287 polarization Effects 0.000 description 6
- 101150116845 Cblb gene Proteins 0.000 description 5
- 101000693367 Homo sapiens SUMO-activating enzyme subunit 1 Proteins 0.000 description 5
- 102100025809 SUMO-activating enzyme subunit 1 Human genes 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052702 rhenium Inorganic materials 0.000 description 3
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 3
- 102100030988 Angiotensin-converting enzyme Human genes 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013075 data extraction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 108010083141 dipeptidyl carboxypeptidase Proteins 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Description
經濟部中央梯準局負工消费合作社印製 405120 at Β7 五、發明説明（） 本發明係關於具有由強電介質（FERROEL ECTRIC SUB-' STANCE)電容器所形成之記憶單元（MEMORY CELL)之半導 證記憶裝置。 發明背景 於半導體記憶裝置中，係利用記憶單元電容器上所蓄 積電荷之有無來記憶資料，其中主要Μ所謂動態記憶體 (DRAM)廣為被使用，該記憶單元之電容器，習知上係Μ矽 氧化膜作爲絕緣膜。 近年來，利用強電介質材料作為電容器之絕緣膜Μ實 現記憶資料之非依電性半導體裝置已有多種發明在案（如 ，美國專利第4,873,664號），下面，以具有下述構成之 半導體記憶装置為例說明之。 此半導體記憶裝置之基本構成包含：多數値記憶單元 ，其各具有M0S電晶體和強電介質電容器；連接於成列配 置之各記憶單元之一對位元線；連接於成行配置之各記億 單元之字元線；連接於各記憶單元之電鍍電極線；及連接 於一對位元線之讀出放大器（SENSE-AMP)。記憶單元之M0S 電晶體係接於位元線，強電介質電容器係接於M0S電晶體 與電鍍電極線之間。 此種半導體記憶裝置之資料寫入係以負運輯電壓加之 於記憶單元之強電介質電容器而進行。資料之讀出係從一 對位元線間讀出蓄積於強電介質電容器内之電荷作爲電位 差，並以讀出放大器將該電位差予Μ放大。 然而，上述習知構成之半導體装置中，當位元線之寄 ^ϋ. ·------1 —^1 I- Ϊ —^1 1 SI. It. I <請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 4 83.3.10,000 經濟部中央揉準局員工消费合作杜印製 405120 Α7 _Β7__ 五、發明説明（) 生容量變小時，由該位元線間產生之讀出電位差亦變小， 因而不易Μ讀出放大器正確檢測出該電位差並予Μ放大， 且，諛出誤差常發生。 發明概要 本發明之半導體裝置之基本構成包含有：位元線；字 元線；電鍍電極；具有第1電極及第2電極，其中第2電 極接於電鍍電極之強電介質電容器；源極接於強電介質電 容器之第1電極，閘極接於字元線，汲極接於位元線之MOS 電晶髏；及接於位元線之容量調整用電容器。 眩此構成，則因設有容量調整用電容器，可增大位元 線之容量值，故可增大從記憶單元讀出之電位差。因此， 可抑制資料讀出時之誤差之發生。 又，本發明並不限定於上述構成之半導體記憶装置。 如後述各實施例所示，例如，將上述基本構成Μ多數組排 列而成之半導體裝置當然亦在本發明申請專利範圍之内。 即，存在於本發明之精神及範圍內之變形例亦爲專利申請 範圍之内。 較好實施例之說明 實施例1 以下參照第1、第2、第3圖說明本發明第1實施洌 〇
位元線BLO及位元線/ BLO。建接於讃出放大器SAO ， 位元線BL1及位元線/BL1連接於諛出放大器SA1 。讀出 放大器SA0.SA1係由線L4所供给之讓出放大器控制信號SAE -I -----.1^.I、町------、線，---- (請先閎讀背面之注^項再填寫本頁} 本紙張尺度通用中國國家標準（CNS ) Α4規格（210X297公釐） 5 83. 3.10,000 405120 A7 B7 五、發明説明（) 來控制其動作。記億單元之強電介質電容器Cs002_m
極偽透過NMOSlg晶醱QnOO而接於位元線BL0。電容器CsOO (請先閲讀背面之注意事項再填寫本頁) --------______ 之第2電棰像接於單元電鍍電極CP0。記億單元之強電介 _______-- ...... 『一•一-*-* 質電容器CsOOB之第1電極偽經由HM0S電晶體QnOOB而接 於位元線/BL0。又，電容器CsOOB之第2電極係接於單 元霣鍍電極CP0。 同樣地，記億單元之強電介質電容器CsOl〜Cs7之各 第1電極係分別經由NM0S電晶缉QnOl〜Qn07而接於位元線 BL0。霉容器CsOl〜Cs07之各第2電極則分別接於單元電 鍍霣極CP1〜CP7。又，強電介質電容器CsOlB〜Cs07B之各 第1電棰你分別經由NM0S電晶體QnOlB〜Qn07B而接於位元 線/BL0。另外，霄容器CsOlB〜Cs07B之各第2電極則分 別接於單元電鍍電極CP1〜CP7。 經濟部中央標準局貝工消费合作社印製 其他列之強電介質電容器CslO〜Cs 17及強霣介質霣容 器CslOB〜Csl7B亦分別接於位元線BL1及位元線/BL1 , 其資料亦可如上述般謓出。又，一對位元線BLO、/BL0及 一對位元線BL1、/BL1與，供給等化（Eoualize)信號及預 充電（Precharse)控制信號EQ至位元線之综L2之間連接有 H0S 電晶體 QnOlL、Qn02L、Qn02LB、QnllL、Qnl2L、 Qnl2LB。又· MOS 電晶體 Qn02L、Qn02LB、Qnl2L、Qnl2LB 係接於地線L3。此處，預充電電位為接地電壓。
又，位元線BLO、/BLO、BL1、/BL1上分別連接有用 來調整位元線容量的容童調整用電容器CbO、CbOB、Cbl、 CblB之一側電極。此容里調整用電容器CbO、CbOB、Cbl、 CblB之另一倒電極係連接於用來供給電源電壓VCC之線LI 83. 3.10,000 本紙張尺度適用中國國家梯準（CNS > A4規格（210X297公釐） 6 405120 a? __B7_ 五、發明説明（) 。又，施加於線L1所連接之霉極之電壓可予以任意設定。 容量調整用霄容器CbO、CbOB、Cbl、CblB僳利用於氣 化矽绝绨膜之上下形成多晶矽（POLYS IL ICON)電鍍霜極而 成者。此外，容量調整用電容器CbO、CbOB、Cbl、CblB亦 可利用MOS電晶體之閘極绝緣膜形成之，或加大位元線之 配線長度以利用其對基板之容量等各種形成方法。 接著，以第2.、第3圖說明本實施例之動作。 第3圖為強電介質材料之磁滞待性曲線圖。横軸為加 於記億單元之強電介質電容器之電場，縱軸為當時之電荷 。對強電介質材料而言，於電場為0時，如點B及黏E所 示仍有殘留棰性。因此，即使切斷電源後亦可利用強電介 質電容器上殘留之殘留極性作為非依轚性之資料記億，如 此即可實現非依電性半導體記億裝置。 經濟部中央標準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 當記億單元之«料為“ 1 ” 時，記億單元之一侧之強 電介質電容器為第3圖中之點B之狀態，另一側之強霣介 質電容器則為點E之狀態。當記億單元之資料為“0”時 ,一側之強電介質電容器為點E之狀態，而另一側之強電 介質電容器為點B之狀態。下面，針對具有強電介質電容 器CsOO、CsOOB之記億單元之資料之讀出方法加以説明。 首先，如第2匾所示，為讀出記億單元之資料，將位 元線BLO、/BL0、宇元線WL0〜WL7、單元霣鍍電棰CP0〜 CP7、傳送控制信號SAE之線L4等之初期狀態全設定為通 輯《壓“L ",傳送控制信號EQ之線L2設定為邏輯電壓“ H”，之後，將線L2設定為埵輯電® “L”，則位元線BL0 本紙張尺度適用中國國家梯準（CNS )厶4说格（2丨0X297公釐） 7 83. 3.10,000 經濟部中央梂準局貝工消費合作社印製 405120 A7 B7 五、發明説明（） 、/BLO 成浮動（FLOATING〉狀態。 其次，設定字元線WL0、單元電鍍電極CP0為邏輯電 壓“ H” ，則電容器CsOO、CsOOB施加有電場。如此，則從 記憶單元之位元線BLO、/ BL0讀出資料。下面參照第3圖 來說明從位元線讓出之電位差。 線P爲位元線BL0之寄生容量與容量調整用電容器Cb〇 之容量所合成之位元線容量值之變化傾斜度。線12爲位元 線/BL0之寄生容量與容量調整用電容器CbOB之容量所合 成之位元線容量值之變代傾斜度。當容量值變小時其傾斜 度之絕對值亦變小。當讀出之資料爲“ 1”時，位元線BL0 上將從電容器Cs〇〇讀出資料，而從點B之狀態變為點〇3之 狀態，點03為，當電容器Cs〇〇施加有電場時自點B至點D 之電容器CsOO之磁滞曲線，及令字元線WL0與單元屏極CP0 為邏輯電壓“ H” 時所產生之電場部分之自點B通過沿橫 軸之移動點M3之線1 1之‘交叉_|£ 同樣地，位元線/BL0上係從電容器CsOOB讀出資料 ，而自點E之狀態變爲點P3之狀態。點P3為，電容器CsOOB 施加有電場時，自點E至點D之磁滞曲線，及令字元绵WL0 $單元電鍍電極CP0爲蓮輯電壓“H”時所產生之電場部分 之自點E通過沿橫軸之移動點M3之線1 2之交叉點。 此時，位元線BL0與位元線/BL0間所讃出之電位差 爲點03與點P3間之電位差Vr3。又，讀出之資料爲“ 〇”時 ，僅有位元線BL0與位元線/BL0之狀態為相反，而所讓 出之電位差則同樣爲Vr3。 -----^^----- .1^ J-----l·--訂------,'k*---1 (請先聞讀背面之注意事項再填寫本頁) ， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 8 83.3.10,〇〇〇 經濟部中央標準局負工消費合作社印製 405120 A? B7 五、發明説明（） 接著，令用來供給控制信號SAE於讀出放大器之線L4 為通輯電S “H” ，則位元線BLO與位元線/BLO所謓出 之資料為謓出放大器SAO放大後謓出。為讀出放大器SAO 放大時，位元線BLO之狀態自點03變為點Q3,位元線/BLO 之狀態則自點P3變為黏D。 其次，於資料之再寫入狀態時，令單元屏極CP0之邏 輯電壓為“L” 。此時，位元線BL0之狀態自點Q3變為點 A ,位元線/BL0之狀態自點D變為點E。之後，令字元 综VL0及線L4及通輯霣壓“L” ，又，令傳送控制信號EQ 之線L2為邏輯電壓。然後，令位元線BLO及位元線 /BL0為邏輯電壓“L” ，則回至初期狀態。 利用上述動作而於位元線BL0及位元線/BL0所讀出 之霣位差V「3必需為謓出放大器SA。所能正確放大之電位 差。為谋足此目的，箱決定位元線之寄生容量及容量調整 用電容器之容量之合成位元線容量值，即決定線11、丨2之 傾斜度。換言之，需決定容量調整用電容器之容量值，藉 此，可使從電容器CsOO讀出之霣荷除以位元線之结容量< 位元線之寄生容量、容量調整用電容器之容量，及強電介 質電容器之容量之结和）後所得.之霄位差等於或大於讀出 放n之最小。 因此，設定容童P整用電容器之容量，以使電位差V「3 倕可能大，如此，則謓出放大器即可將之正確且高速地放 大。例如，DRAM所用之讀出放大器，其電位差V「3設定為 約50mV以上。此處，為使其於低«壓下能動作，設計成使 -裝---1----訂^------^.φκ -·~ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準（CNS > Α4規格（210Χ297公釐） 9 83.3· 10,000 經濟部中央揉準局只工消费合作社印製 4〇5i2〇 Α7 Β7 五、發明説明（） 電位差Vr3爲最大。例如，於256K位元之1個電容器單元 (one capacitor-cell)型半導體記憶裝置中設定爲1〇〇πν, 於1K位元之2個電容器單元（two capacitor-cell)之半導 體記憶裝置中，約為1200mV。 實施例2 K下，說明本發明之第2實施例。電路構成圔及動作 時序與第1實施例爲相同，如第1及第2圖所示。第4圔 爲本實施例之記憶單元之強電介質電容器之強電介質材料 之磁滯曲線待性與記憶單元之資料讓出動作間之關係。 此第2實施例與第1實施例比較，其位元線之寄生容 量及容量調整用電容器之容量所合成之位元線容量值變小 。即，第4圖中，線11、丨2之傾斜之絕對值與第3圖比較 爲較小。 此時，位元線BL0及位元線/BL0所讀出之電位差為Vr4 。電位差Vr 4需能爲讀出放大器S A0正確放大之電位差。 位元線之寄生容量與容量調整用電容器之容量所合成之位 元線容量值Cb，及位元線BL0及位元線/BL0間所讀出之 電位差Vr間之關係如第5圖所示。由第5圖可知，電位差 Vr相對於位元線容量值Cb具有最大值曲線。第5圖中電位 差Vrra係讀出放大器正確放大，讀出可能之最低電位差值 。此最低電位差值Vrm與第5圖之曲線之交叉點中，令位 元線容量值小者為CM ，位元線容量值大者爲Cbh ，則由 第5圖中可知，為進行正確之諛出動作，位元線之容量值 Cb需介於容量值Cbl與容量值Cbh之間。 ------------.---1*Itr------终 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準（CNS ) A4规格（210X297公釐） 10 83. 3.10,000 A7 B7 40512° 五、發明説明（） 位元線容量值Cb介於Cbl與Cbh之間時，對於使用較小 位元综容量值Cb者，其構成記憶單元之強電介質材料之劣 七將較小。具體而言，以第3及第4圔作比較時，第2實 施例之位元線容量值Cb較小。即，線1 K丨2之傾斜度之絕 對值較小。因此，記億單元之資料為“ 1”時之讀出，於 第1實施例中係自第3圖之點B之狀態變爲點03,而第2 實施例中則為自第4圖之點B之狀態變為點04。由此可知 «第2實施例中，構成記憶單元之強電介質材料上所施加 之電場較小。即，強電介質材料之極化中反轉之比率較小 *強電介質材料之劣化較小。因而*位元線容量值Cb使用 介於Cbl與Cbh間之較小值時，其構成記憶單元之強電介質 材料之劣化亦較小，其記億單元之壽命變長。 實施例3 以下說明本發明第3實施例。其電路構成圖及動作時 序圖均與第1實施例相同，以第1及第2圖表示。第6圖 爲第3實施例之記憶單元之強電介質電容器之強電介質材 料之磁滞恃性與記憶單元之資料讀出動作間之關係圖。此 第3實施例與第1實施例比較，不同之處在於其容量調整 用電容器CbO、CbOB、Cbl、CblB係使用钛酸鋇糸強電介質 材料。因其容量調整用電容器係使用強電介質材料者，故 與使用P氧化膜等非強電介質材料之氧化膜之容量調整用 電容器比較，可確保其較小之面積與較大之容量。 此第3實施例中，位元線之待機狀態時之電位為接地 電壓VSS ，不與容量調整用電容器之位元線連接之側之電 ----------.I裝 _rl'----tr-----1 線卜 ·- (請先聞讀背面之注意事項再填寫本頁) 經濟部中央棣準局貝工消費合作杜印製 ( CNS )A4規格（2H)X297公釐） 83. 3.10,000 405120 A7 B7 五、發明説明（） 極為電源電壓VCC 。因此，容量調整用電容器之電極之電 位係從電源電壓VCC變化至接地電壓VSS ,於第6圖中， 代表位元線之容量值之線11、12為向上凸起之曲線。 其讀出動作係與第1實施例及第2實施例相同，位元 線BL0與位元線/ BL0所讀出之電位差爲Vr6 。此第3實施 例之容量調整用電容器係使用強電介質材科。又，於資料 讀出前之待機狀態.，令位元線容量調整用電容器之2値電 極*連接於位元線之電極之電位（待機狀態時為接地電壓 VSS)，及連接於電源電壓VCC之電搔之電位，互為相反電 位。藉此，可設定使用強電介質材料之電容器之初期容量 值，即，不需要特別動作即可設定使用強電介質材料之電 容器之初期容量值。 本實施例中*於待機狀態時，在使用強電介質材料之 容量調整用電容器之一側電極（連接於位元線之電極）上 施加有接地電壓VSS ，在電鍍電極（即與連接於位元線之 電極為相反側之電極）上施加有電源電壓VCC 。而與此相 反地，K電源電壓VCC施加於連接位元線之電極，接地電 壓VSS施加於電鍍電極亦可同樣效果。 本實施例之容量調整用電容器係使用钛gg鋇糸強電介 質材料，然而，除此之外，亦可使用具有钛酸鉛、锆酸鋇 、锆酸鉛等之鈣钛礦（Perovskite)構造之氧化物，及以其 他元素取代該等氧化物之構成元素之一部分而成之氧化物 。又，亦可使用不具有结酸鉛等鈣鈦礦锛造之強電介質氧 化物。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1裝丨--^丨訂-----‘線 (靖先聞讀背面之注意事項再填寫本頁) 經濟部中夬樣準局貝工消费合作社印製 83.3.10,000 經濟部中央榡率局貝工消费合作社印製 405120 B7 五、發明説明（） 容量調整用電容器之強電介質材料最好使用與記憶單 元之強電介質電容器之材料爲相同成分条列之強電介質材 料。因爲如此，則容量調整用電容器與強電介質電容器可 以同一製程加Μ製作，以逹簡化製程之目的。 又，從製程簡化之觀點而言，容量調整用電容器及強 電介質電容器兩者之形狀與尺寸最好不要有大的差異，例 如，最好將兩者之強電介質膜之厚度作成大略相同，其面 積比為0.5〜5.0之範圍内。兩者之強電介質膜之形狀及尺 寸作成大略相同即可簡化其製程。 實施例4 以下說明本發明第4實施例。第7圖為其電路構成， 第8圖爲動作時序圖。第9圖為記憶單元之強電介質電容 器之強電介質材料之磁滯特性與記憶單元之資料讀出動作 間之關係。 第7圖之電路構成圖中，第4實施例與第1黃施例不 同之處在於，容量調整用電容器CbOF、CbOBF、CblF、Cbl BF係使用強電介質材料，且，連接該等位元線之電極係接 於接地電壓（即線L5)。 於此種半導體記憶裝置中，其製造之後，容量調整用 電容器CbOF、CbOBF、CblF、CblBF之極化狀態不穩定，即 其初期容量值不穩定，因而，對於製造後之此種狀態，有 必要使容量調整用電容器之初期極化狀態穩定。
其方法為，於期間Pi之間進行令位元線/BL0之S輯 電壓為“H”之寫入動作，Μ進行容量調整用電容器Cb〇F —------k _ 裝 ------.訂—----:線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 83.3.10,000 經濟部中央標準局員工消費合作社印製 405120 五、發明説明（) 之初期化。又，於期間P2之間進行令位元線BLO之邏輯電 壓為“ H”之寫入動作，以進行容量調整用電容器CbOBF 乏初期化動作。對位元線BL1、/BL1亦同樣進行。此初期 ^ 化動作僅於半導髏記憶裝置之製造後進行一次即可。第8 圖之期間P3之間為資料讀出動作之時間。 其次，第9圖中，對應於位元線之容量值之線11、12 為向下凸起之曲線。其原因為，待機狀態時之位元線之電 位為接地電壓VSS ，而相對於;連接在容量調整用電容器 CbOF、CbOBF之位元線上之電極，其反對側之電極之電位 亦爲接地電壓VSS 。讀出動作亦和第1實施例及第2實施 例相同，位元線BL0及位元線/BL0間所讓出之電位差爲Vr9 。此第4實施例亦和第3實施例相同地，於半導體記憶裝 置之製造後即刻進行初期化動作，則Μ後就不必再進行初 期化動作了。 又，容量調整用電容器CbOF、CbOBF之兩電極為待機 狀態，即兩電極均為接地電壓VSS 。因比，特別是於電源 投入時不必蓄積電荷於容量調整用電容器CbOF、CbOBF ， 故可抑制電源投入時之消費電力。 實施例5 以下，說明本發明之第5實施例。第10圖爲其電路構 成，第11圖爲其動作時序圖。又，記憶單元之強電介質電 電容器之強電介質材料之磁滞特性與記憶單元之資料讀出 動作間之關係係與第4實施例之第9圖相同。 第10圖之電路構成與第7圖之第4實施例比較，其不 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 83. 3.10,000 --------、—裝 _-- (請先聞讀背面之注意事項再填寫本頁) 、ΤΓ J---.— 經濟部中央樑準局貝工消費合作杜印製 _405120_b7_ 五、發明説明（） 同之處在於，第4實施例中線L3為接地電壓VSS ，而於第 5實施例中與其對應之線L6則爲可變電位VBE 。 '此半導體記憶裝置製造後，使用強電介質材料之容量 調整用電容器CbOF、CbOBF、CblF、CblFB之極化狀態不穩 定，即其初期容量值不穩定，因而，有必要對於製造後之 極化狀態即刻進行初期化動作。 其方法爲，於P間P4之間進行施加邏輯電壓“ H”之 動作於線L6,如此即可使容量調整用電容器Cb〇F、CbOBF 、（:b IF、CblFB達成初期化。此初期化動作僅需於半導體 記憶裝置製造後進行一次即可。期間P5爲進行資料讀出之 動作之時間。 強電介質電容器之強電介質材料之磁滞特性與記憶單 元之資料諛出動作間之關係係與第4實施例相同。因此， 於第5黄施例中，線L6為可變電位VBE ，故可進行一次容 量調整用電容器之極化狀態之初期化動作。又，與第4實 施例相同地，於待機狀態時，容量調整用電容器之兩電極 均為接地電壓VSS ，因此，特別是於電源投入時容量調整 用電容器上不必蓄積電荷，故可抑制電源投入時之消費電 力。 實施例6 Μ下，說明本發明第6實施例。第12圖爲其電路構成 。其動作時序係與第3實施例相同》使用第2圖，而強電 介質電容器之強電介質材料之磁滯特性與記憶單元之資料 諛出動作間之關係亦與第3實施例相同，使用第6圖。 本紙張尺度逍用中囷國家標準（CNS ) Α4规格（210X297公釐） -15 _ 83. 3.10,000 ----.----—裝J-----丨打------叙， (請先聞讀背面之注意事項再球窝本頁) 經濟部中央標準局貝工消費合作社印製 405120 五、發明説明（） 此第6黄施例與第3實施例比較*其不同之處在於， 使用強電介質材料之容量調整用電容器係如圖中之一對容 量調整用電容器CbOOF、CbOlF，一對容量調整用電容器 CbOOBF、CbOlBF，一對容量調整用電容器CblOF、CbllF， 及一對容量調整用電容器CblOBF、CbllBF所示，被分割成 多數値。又，此多數個分割而成之容量調整用電容器最好 均具有和記憶單元之強電介質電容器大約相同之容量值。 如上所述，令容量調整用電容:器與記憶單元之強電介質電 容器具有大约同等容量值，且容量調整用電容器係Μ多數 個構成，因此，即使使用強電介質材料之容量調整用電容 器之容量值有所變化時，強電介質電容器之容量值之變化 與容量調整用電容器之容量值之變化間之相對值卻幾乎不 變，因而，位元線BL0與位元線/BL0所讓出之電位差Vr6 能為讀出放大器SA0正確地放大。又，因容量調整用電容 器與記憶單元之強電介質電容器形成爲大约同一形狀及尺 寸，故其製程可予Μ簡化。 另外，容量調整用電容器亦可用不使用強電介質材料 之電容器。 實施例7 Μ下，說明本發明第7實施例。第13圖爲其電路揹成 。其動作時序與第3實施例相同，亦如第2圖所示。記憶 單元之強電介質電容器之強電介質材料之磁滞特性與記憶 單元之資料讀出動作間之關係亦與第3實施例相同，如第 6圖所示。 本纸張尺度適用中國围家標準（CNS ) Α4規格（210Χ297公釐） 83. 3. !〇,〇〇〇 1'---^----—裝-------^---1Τ--—-----線 (請先閲讀背面之注意事項再填寫本頁) 405120 經濟部中央揉準局貝工消费合作社印製 A7 B7_五、發明説明（） 不同之處在於，使用 分割成多數値，如圖 中所示之一對容量調整用電容器CbOOF、CbOlF，一對容量 調整用電容器CbOOBF、CbOlBF，一對容量調整用電容器 CblOF、CbllF，及一對容量調整用電容器CblOBF、CbllBF 等。又，容量調整用電容器CbOlF、CbOlBF、CbllF、Cbll BF 係經由 NMOS 電晶髏 Qn03L、Qn03LB、Qnl3L、Qnl3LB 而分 別連接於位元線BLO、/BLO、BL1、/BL1°NM0S電晶體 Qn03L、Qn03LB、Qnl3L、Qnl3LB之閘極則連接於用來供给 位元線之容量調整用之控制信號CBC之線L7。 令此用來供给控制信號CBC之線L7之邏輯電壓為“L” ，則可將容量調整用電容器CbOlF、CbOlBF、CbllP、Cbll BF自位元線切斷其電氣連接，如此，卽可容易改變容量調 整用電容器之容量值。此情況下，可將容量值減小。因此 ，利用位元線之容量調整用控制信號CBC之控制，即可控 制從位元線BL0及位元線/BL0讀出之電位差Vr6 ，俾令 其爲讀出放大器SA0所能正確放大之電位差。 另外，容量調整用電容器亦可用不使用強電介質材料 之電容器。又，容量調整用電容器之容量值之調整除可利 用M0S電晶體予Μ作電氣切斷之外，亦可以雷射光等將容 量調整用電容器之近傍之線予Μ作物理切斷。 實施例8 以下，說明本發明第8實施例。第14圖爲其電路構成 。其動作時序與第1實施例相同，如第2圖所示。強電介 第7實施例與第3賁施例比 強電介質材料之容量調整用電容
— 裝--------M -----<聲>---1 (請先聞讀背面之注$項再填寫本頁) 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） 83.1 10,000 405120 A7 £7_____ 五、發明説明（） 質電容器之強電介質材料之磁滯特性與記憶單元之資料讀 出動作間之關係亦與第1實施例相同，如第3圖所示。 '第8實施例與第1實施例比較，不同之處在於，單元 電鍍電極CP0，CP1係連接於與位元線BLO、/BLO、BL1、/ BL1為平行並列之記憶單元，另外，設置有分別連接於線 L40與線L41之讀出放大器SAO、SA1。記憶單元之資料謓出 係僅針對所選擇之記憶單元予Μ進行。卽，僅有邏輯電壓 .為“Η”之位元線與邏輯電壓彘“ Η” 之單元電極之交叉 點處之記憶單元之資料被讀出。因此，讀出放大器SA0 ， SA1係分別利用來自於線L40、線L41之控制信號SAEO、SAE1 而予Μ控制。於位元線連接有容量調整用電容器CbO、CbOB 、（:bl、Cb 1B之構成及其效果係均與第1實施例相同。 實施例9 Μ下，Μ第15〜第17圖來說明本發明第9實施例。第 15圖為本實施例之電路構成，第16圔爲其電路之動作時序 。另，第17圖爲記憶單元之強電介質電容器之強電介質材 料之磁滞特性與記憶單元之資料讀出動作間之關係。 第1賁施例中，1値記憶單元係由2個強電介質電容 器及2値M0S電晶體構成，而相對地，第9實施例中，1 個記憶單元係由1個強電介質電容器及1個M0S電晶體所 構成，此為兩者不同之處。 首先，如第15圖所示，此半導體記憶装置係由，字元 線WL0〜WL3,虛擬（DUMMY)字元線DWL0〜DWL1，位元線BL0 、/BLO、BL1、/BL1 ，單元電鍍電極CPO、CP1，虛擬單 本紙張尺度逍用中國國家梂準（CNS ) A4规格（2丨0><297公釐） I ^ -------^—.-----、線 (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印製 83.3.10,000 經濟部中央標準局貝工消費合作社印袈 4051^〇_^_ 五、發明説明（） 元電鍍電極DCPO、DCP1，用來供给位元線用等化信號及預 充電控制信號EQ之線L2,接地電壓VSS之線L3,用來供给 電源電壓VCC之線L1，用來將讀出放大器控制信號SAE0、 SAE1供给於諛出放大器SAO、SA1之線L40、L41，記憶單元 之強電介質電容器Csl〜Cs8,虛擬強電介質電容器Cdl〜 Cd4，及 NM0S 電晶體 Qnl〜Qn8、Qndl〜Qnd4、QnLl 〜QnL6 所構成。 1個記憶單元，例如係由強電介質電容器Csl及閘極 連接於字元線WL0之M0S電晶體Qnl所構成。其中，強電 介質電容器Csl之第1電棰係逋接於M0S電晶體Qnl之源 極，強電介質電容器Csl之第2電極係連接於單元電鍍電 極CP0 ，而M0S電晶體Qnl之汲掻則接於位元線BL0 。其 他之記憶單元亦具有相同之構成。 虛擬記憶單元亦同樣地，係由虛擬記憶單元強電介質 電容器Cdl ，及閘極連接於虛擬字元線DWL1之M0S電晶體 Qndl所構成。又，強電介質電容器Cdl之第1電極係接於 M0S電晶體Qndl之源搔，強電介質電容器Cdl之第2電極 係接於虚擬單元電鍍電極DCP0,而M0S電晶體Qndl之汲掻 則接於位元線BL0 。其他之虛擬記憶單元亦同樣地。 容量調整用電容器Cbl、Cb2、Cb3、Cb4之一側電極係 分別連接於位元線BLO、/BLO、BL1、/BL1，而其另一侧 電搔則連接於電源電壓VCC之線L1。但，連接於線L1之電 極之電壓可予以任意設定。 又，一對位元線BLO、/BL0, 一對位元線BL1、/BL1 本紙張尺度適用中國國家橾準（CNS)A4说格（210X297公釐） -19 - 83.3.10,000 • - :- ,裝--------訂 1-^-----^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中失橾準局員工消費合作杜印製 405120 A7 __B7__ 五、發明説明（） 係分別連接於讀出放大器SAO、SA1。讀出放大器SAO、SA1 係分別由讀出放大器控制信號SAEO、SAE1予Μ控制，當讀 出放大器控制信號SAEO、SAE1均爲邏輯電壓“Η” 時動作 。又，閘極連接於線L2之M0S電晶體QnU、QnL2則係分別 連接於位元線BL〇、/BL0、位元線BL1、/BL1，而閘極連 接於線L2之M0S電晶體QnL3〜QnL6係分別連接於位元線BL0 、/ BLO、BL1、/ BL1，及線 L3。 接箸，以第16及第17圖來說明動作。首先，為了讀出 記憶單元之資料，令字元線WL0〜WL3*虛擬字元線DWL0、 DWL1，單元電鍍電極CP〇、CP1，虛擬單元電鍍電極DCP0、 DCP1，用來供给諛出放大器控制信號SAEO、SAE1之線L40 、L41等之初期狀態均爲邏輯電壓“L” 。另外，令用來 供给位元線等化信號及預先電控制信號EQ之線L2爲邏輯電 壓“H” ，令位元線BLO、/BLO、BL1、/BL1爲邏輯電壓 “L” 。然後，令線L2爲邏揖電壓“L” ，位元線爲浮動狀 態。 接著，為了諛出強電介質電容器Cs2之資料，令字元 線WL1、虛擬字元線DWL1、單元電鍍電極CP0、虛擬單元 電鍍電極DCP0等均爲邏輯電壓“ H” 。如此，則位元線BL0 上讀出虛擬記憶單元之資料，位元線/ BL0上則讓出記憶 單元之資料。此時，若記憶單元之資料為“ Γ ，則自第 17圖之點B之狀態變爲點017之狀態。若記憶單元之資料 為“ 0，，，則自點E之狀態變為點P 17之狀態，虛擬記憶 單元則自點T17之狀態變為點S17之狀態。之後，令線L40 本紙張尺度適用中國國家標準（CNS ) Α4洗格（210Χ297公釐} 83. 3.10,000 ---------裝-------^訂一：-----線 (請先Μ讀背面之注意事項再填寫本頁) A7 B7 405120 五、發明説明（） 爲邏輯電壓“ H” ，以使讀出放大器SA0動作，則位元線 BLO、/BL0上所讀出之資料被放大。於讀出放大器動作中 便資料放大之狀態下，若記憶單元之資料為“ 1” ，則記 憶單元自點017之狀態變爲點Q17之狀態，虛擬記憶單元. 自點S17之狀態變爲點D之狀態。此時，若記憶單元之資 料為“ 0” ，則記憶單元自點P 17之狀態變爲點D之狀態 ，虛擬記憶單元自點S17之狀態變爲點T17之狀態。 接著，令單元電鍍電極CP0為邏輯電壓“L” 。此時 ，若記億單元之資料為“ 1” ，則記憶單元自點Q17之狀 態變為點A之狀態，虛擬記憶單元雒持點D之狀態。若記 憶單元之資料為“ 0” ，則記憶單元自點D之狀態變為點 E之狀態，虛擬記憶單元維持點T17之狀態。 接著，令字元線WL1、虛擬字元線DWL1為邐輯電壓“ L” 。此時，若記憶單元之資料為“ 1” ，則記憶單元自點 A之狀態變爲點A與點B間之狀態，虛擬記憶單元則自點 D之狀態變爲點D與點T17間之狀態。之後，虛擬記憶單 元成為點T 17之狀態。若記憶單元之資料為“ 0” ，則記 憶單元維持點E之狀態，虛擬記憶單元維持點T 17之狀態 〇 , 接著*分別令虛擬單元電鍍電極DCP0為S輯電壓“L” ，線L40為邏輯電壓“L” ，線L2為邏楫電壓“H” ，位元 線BLO、/BL0爲邏輯電壓“L” 。 此第9實施例中，位元線之容量值可由位元線之寄生 容量及容量調整用電容器之容量之缠和容量值算出。對於 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -21 - 83. 3.10,000 ---------丨裝------^訂J-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製
五、 4 發明説明（ 具有此容量值之斜線11、12、13而言，線11、12、13之斜 度之決定最好是能使記憶單元之資料“ 1 ”及資料"0”之 讀出電位差Vr 17至少爲諛出放大器所能正確放大之電位差 之2位Μ上者。 接箸，為了決定虛擬記憶單元之容量值，令表示虛擬 記憶單元之容量之線，即通過點D及點Τ17之線，與通過 點R17之線13之交叉點為點S17 。但是，點R17係令字元 線WL0及單元電鍍電極CP0為邏輯電壓“ Η” 後所產生之 電場之分界點Τ 17朝橫軸移動之點。通過點R17之線13為 與線11、12平行移動之線。此時，令點S17與點Ρ17間之 電位差爲V117，令點S17與點017間之電位差爲Vhl7，V117 與Vh 17係讀出放大器所能正確放大之電位差。理想倩況下 ，可令VI 17 = Vh 17 = Vr 17/2。如上所述來決定容量調整用 電容器之容量值，則即可利用諛出放大器予Μ正確且高速 地放大。 關於容量調整用電容器之構成方法，或容量調整用電 容器之各電極之待機時之設定電壓等，可與第1〜第8實 施例之情況相同，與其各別對應之實施例為可能。 【圖式之簡單說明】 第1圖係本發明之實施例1之電路構成圊。 第2圖係本發明之實施例1之動作時序圖。 第3圖係說明本發明之實施例1中，記憶單元之強電介質電容器所 使用之強電介質材料之磁滯特性與記憶單元之資料之讀出動作的關係 圖。 ---------•裝-----訂卜^-----银 (請先閲讀背面之注意事項再填寫本X) 鯉濟部中央棣準局貝工消費合作社印製 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210Χ297公釐） 83. 3.10,000 1D512Q五、發明説明（） A7 B7 經濟部智慧財產局員工消費合作社印製 第4圖係說明本發明之實施例2中，記憶單元之強電介質電容器所 使用之強電介質材料之磁滯特性與記憶單元之資料之讀出動作的關係 圏。 第5圖係本發明之實施例2之位元線容量與記憶單元之資料之讀出 電位差的關係圖。 第6圓係說明本發明之實施例3中，記憶單元之強電介質電容器所 使用之強電介質材料之磁滯特性與記憶單元之資料之讀出動作的關係 圓。 第7圓係本發明之實施例4之電路構成圖。 第8圖係本發明之實施例4之動作時序圈。 第9困係說明本發明之實施例4中，記愧單元之強電介質電容器所 使用之強電介質材料之磁滯特性與記憶單元之資料之讀出動作的關係 圓。 第10圖係本發明之實施例5之電路構成圖。 第11圊係本發明之實施例5之動作時序圓》 第12囷係本發明之實施例6之電路構成圖。 第13圖係本發明之實施例7之電路構成圖。 第14圊係本發明之資施例8之電路構成圖。 第15圓係本發明之實施例9之電路構成圖。 第16圖係本發明之實施例9之動作時序圖。 第17圖係說明本發明之實施例9中，記憶單元之強電介質電容器所 使用之強電介質材料之磁滯特性與記憶單元之資料之讀出動作的關係 圏0
〔請先閱讀背面之注意事項再填寫本頁} -訂-
Claims (1)
- ABCD 405120 六、申請專利範圍 1. 一種半導體記憶裝置，其構成特撤為包含有： 位元線； 字元線； 電鍍電極； 強電介質電容器，其具有第1電極及第2電S， 上述第2電極係連接於上述電鍍電極； M0S電晶體，其源極連接於上述第1電極，閘極 連接於上述字元線，汲極連接於上述位元線；及， 連接於上述位元線之容量調整用電容器。 2. 如申請專利範圍第1項之半導體記憶裝置，其中上述 位元综包含一對位元線（第1位元線及第2位元線） ，另外更具有連接於上述第1位元線及上述第2位元 線之讀出放大器。 3. 如申請專利範圍第2項之半導體記憶裝置，其中上述 容量調整用電容器包含有一對容量調整用電容器（第 1容量調整用電容器及第2容量調整用電容器）’上 述第1容量調整用電容器係連接於上述第1位元線， 上述第2容量調整用電容器係連接於上述第2位元線 0 4 ·如申請專利範圍第3項之半導體記憶装置，其中上述 第1容量調整用電容器及上述第2容量調整用電容器 各別包含有多數個電容器。 5.如申請專利範圍第4項之半導髏記憶装置，其中上逑 多數個電容器均各具有與上述強電介質電容器大约柑 一— '_'___ 本紙張从適用中國國家操準（CNS )八4綠（210X297公釐） -23 - >·裝 — .I 訂------· βΊ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消费合作社印製 405120 Bd D8 、申請專利範圍 ， 等之容量值。 6.如申請專利範圍第4項之半導體記憶裝置，其中在上 述多數鍤電容器中至少一値與上述位元線之間設有切 斷裝置。 7·如申請專利範圍第3項之半導體記憶裝置，其中上述 第1容量調整用電容器及第2容量調整用電容器係由 強電介質膜形成。 S ·如申請專利範圍第2項之半導體記憶裝置，其中上述 容量調整用電容器係具有一定之容量值，足K使上述 第1位元線之諛出電位與上述第2位元線之讀出電位 間之電位差大於上述讓出放大器之最小動作電壓。 9·如申請專利範圍第8項之半導體記憶裝置，其中上述 容量值為最小者。 10·如申請專利範圍第1項之半導體記憶裝置，其中上述 容量調整用電容器係由強電介質膜所形成者。 11.如申請專利範圍第10項之半導體記憶裝置，其中上逑 強電介質膜之材料之成分条係與上述強電介質電容器 之材料之成分糸相同者。 12 ·如申請專利範圍第10項之半導體記憶裝置，其中上述 強電介質膜之形狀及尺寸係與上述強電介質電容器之 形狀及尺寸大約相同者。 13. —種半導體記憶装置，其構成持獻為包含有： 成對之第1位元線及第2位元線； 字元線； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ ：--------裝 ------,—ir:------- ki .,ν (請先閲该背面之泣意事項并填寫本 405120 A8 Bg C8 D8 六、申請專利範圍 電鍍電極； 信號線； 強電介質電容器，其具有第1電極與第2電極， 上述第2電極係連接於上述電鍍電極； M0S電晶體，其源極係連接於上述強電介質電容 器之第1電極，閘極係連接於上述字元線，汲極係連 接於上述第1位元線； 連接於上述第1位元線及上述信號線間之第1容 量調整用電容器； 連接於上述第2位元線之第2容量調整用電容器 :及 連接於上述第1位元線與上述第2位元線之讀出 放大器。 14. 如申請專利範圍第13項之半導體記憶裝置，其中於待 機狀態時，上述第1容量調整用電容器中之一侧電極 之邏輯電壓與另一側電掻之邏輯電壓係互爲不同者。 15. 如申請專利範圍第13項之半導髏記憶裝置，其中於待 機狀態時，上述第1容量調整用電容器中之一俩I電極 之邏輯電壓與另一側電極之邏輯電壓係均為“L”者 〇 16· —種半導體記憶裝置，其構成爲包含有： 成對之第1位元線與第2位元線； 成對之第1字元線與第2字元線 電鍍電極； 本^張尺度適用—中國國長標準（CNS ) A4洗格（2丨ox_297公釐） _ 〇5 - ' , Iπ^------^ I---1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 405120 六、申請專利範圍 '丨 信號線； 連接於上述電鍍電極之第1強電介質電容器與第 2強電介質電容器； 第1 MOS電晶髏，其源極係連接於上述第1強電 介質電容器，閘極係連接於上述第1字元線，汲極係 連接於上述第1位元線； 第2 MOS電晶體，其源極係連接於上述第2強電 介質電容器，閘極係連接;於上述第2字元線，汲極係 連接於上述第2位元線； 連接於上述第1位元線與上述信號综間之第1容 量調整用電容器； 連接於上述第2位元線與上述信號線間之第2容 量調整用電容器； 連接於上述第1位元線與第2位元線間之讀出放 大器；其特激為： I 上述第2強電介質電容器之容量值係介於，上述 第1強電介質電容器寫入邏輯電壓“H”時之上述第 1強電介質電容器之容量值*與上述第1強電介質電 容器寫入運揖電壓“L”時之上述第1強電介質電容 器之容量值之間。 17.如申請專利範圍第16項之半導體記憶装置，其中上述 第1容量調整用電容器與第2容量調整用電容器係各 具有一定之容量值，當上述第1強電介質電容器寫入 邏輯電壓“ H” 時，足K使上述第1位元線之讓出電 本紙張尺度適用中囷國家標隼（CNS ) A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) ，1T i/T- 經濟部中央標準局貝工消費合作社印製 A β A β 經濟部中央標準局員工消費合作社印製 405120 __ _ D8 六、申請專利範圍 位與第2位元線之讀出電位間之電位差在上述讓出放 大器之最小動作電壓以上。 18.—種半導體記憶裝置，其構成特徵包含有： 成列配置之第1位元線與第2位元線之對，有多 數對； 成行配置之字元線，有多數條； 電鍍電極.，有多數®; 連接於上述第1位元線與上述第2位元線之讀出 放大器 > 有多數値； 連接於上述第1位元線之第1容量調整用電容器 ，與連接於上述第2位元線之第2容量調整用電容器 之對，有多數對； 成行列配置之記憶單元，有多數®; 各記憶單元係包含有第1 M0S電晶體，第2 M0S 電晶體，第1強電介質電容器，及第2強電介質電容 器； 上述第1 M0S電晶體之閘極與上述第2 M0S電晶 體之閘極係連接於上述字元線； 上述第1 M0S電晶體之汲極與上述第2 M0S電晶 體之汲極係分別連接於上述第1位元線與上述第2位 元線； 上述第.1 M0S電晶體之源極與上述第2 M0S電晶 體之源極係分別連接於上述第1強電介質電容器之一 側電極與上述第2強電介質電容器之一制電極； 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） _^- ,1Τ^------泳 (請先閱讀背面之注意事項再填寫本頁) 405120 ——--- 申請專利範圍 上述第1強電介質電容器之另一側電極與上述第 2強電介質電容器之另一側電極係連接於上逑電鍍電 極。 1.9 . 一種半導體記憶装置之驅動方法，係於申請專利範圍 第7項之半導體記憶装置中，為了達成上述第1容量 調整用電容器及第2容量調整用電容器之初期化，而 對上述第1容量調整用電容器及第2容量調整用電容 器進行以邏輯電壓“ L” ，寫入上述第1位元绵，以邏 輯電壓“ Η ”寫入上述第2位元線，及以邏輯電壓 “Η”寫入上述第1位元線，以邏輯電壓寫入 上述第2位元線。 2,0 . —種半導體記憶装置之驅動方法，係於申請專利範圍 第7項之半導體記憶装置中，為了逹成上述第1容量 調整用電容器及第2容量調整用電容器之初期化，而 令上述第1位元線及第2位元線之預充電信號為暹辑 電壓“Η” 〇 經濟部中央標準局貝工消費合作社印衆 (請先閲讀背面之注意事項再填寫本頁) 21. —種半導體記憶装置之驅動方法，係於申請專利範圍 第15項之半導體記憶裝置中，為了達成上述第1容量 調整用電容器及第2容量調整用電容器之初期化，而 對上述第1容量調整用電容器及第2容量調整用電容 器進行Μ邏輯電壓“ L” 寫入上述第1位元線，Μ運 輯電壓“Η”寫入上述第2位元線，及以邏輯電壓 “Η”寫入上述第1位元線，Μ邏輯電壓“ L”寫入 上述第2位元線。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210><297公釐） 405120 A8 B8 C8 D8々、申請專利範圍 22 . —種半導體記憶装置之驅動方法，係於申請專利範圍 第15項之半導體記憶裝置中，爲了達成上述第1容量 調整用電容器及第2容量調整用電容器之初期化，而 令上述第1位元線及第2位元線之預充電信號為邏輯 電壓“H” 。 (請先閲讀背面之注意事項再填寫本育) -裝· •1T 經濟部中央標準局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4泥格（210X297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300093 | 1993-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW405120B true TW405120B (en) | 2000-09-11 |
Family
ID=13789971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW083103088A TW405120B (en) | 1993-04-09 | 1994-04-08 | Semiconductor memory device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5430671A (zh) |
| EP (2) | EP1162625B1 (zh) |
| KR (1) | KR100220840B1 (zh) |
| DE (2) | DE69432882T2 (zh) |
| TW (1) | TW405120B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
| US5798964A (en) * | 1994-08-29 | 1998-08-25 | Toshiba Corporation | FRAM, FRAM card, and card system using the same |
| TW378323B (en) * | 1994-09-22 | 2000-01-01 | Matsushita Electric Ind Co Ltd | Ferroelectric memory device |
| JP3127751B2 (ja) * | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
| DE69621293T2 (de) * | 1995-08-02 | 2002-12-12 | Matsushita Electric Ind Co Ltd | Ferroelektrische Speichervorrichtung |
| SG79200A1 (en) * | 1995-08-21 | 2001-03-20 | Matsushita Electric Ind Co Ltd | Ferroelectric memory devices and method for testing them |
| JPH0997496A (ja) * | 1995-09-29 | 1997-04-08 | Nec Corp | 強誘電体メモリ装置及びデータ読出方法 |
| US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
| JPH09288891A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electron Corp | 半導体メモリ装置 |
| JP4030076B2 (ja) * | 1997-07-18 | 2008-01-09 | ローム株式会社 | 処理機能付記憶装置 |
| US5862089A (en) * | 1997-08-14 | 1999-01-19 | Micron Technology, Inc. | Method and memory device for dynamic cell plate sensing with ac equilibrate |
| US6028784A (en) * | 1998-05-01 | 2000-02-22 | Texas Instruments Incorporated | Ferroelectric memory device having compact memory cell array |
| KR100816689B1 (ko) * | 2001-12-29 | 2008-03-27 | 주식회사 하이닉스반도체 | 강유전체 메모리 셀어레이 |
| JP2003263886A (ja) | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | ビット線容量を最適化できる強誘電体メモリ |
| JP2004221473A (ja) * | 2003-01-17 | 2004-08-05 | Renesas Technology Corp | 半導体記憶装置 |
| WO2004077441A1 (ja) * | 2003-02-27 | 2004-09-10 | Fujitsu Limited | 半導体記憶装置 |
| JP3887348B2 (ja) * | 2003-05-16 | 2007-02-28 | 株式会社東芝 | 半導体記憶装置 |
| US7002835B2 (en) * | 2003-07-14 | 2006-02-21 | Seiko Epson Corporation | Memory cell and semiconductor memory device |
| JP4887853B2 (ja) * | 2006-03-17 | 2012-02-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| JP2010102793A (ja) * | 2008-10-24 | 2010-05-06 | Toshiba Corp | 半導体記憶装置 |
| WO2011055492A1 (ja) * | 2009-11-09 | 2011-05-12 | パナソニック株式会社 | 半導体記憶装置 |
| US10622059B2 (en) * | 2016-03-18 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor based memory device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873664A (en) * | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
| JPH0460984A (ja) * | 1990-06-25 | 1992-02-26 | Matsushita Electron Corp | 半導体記憶装置 |
| US5031143A (en) * | 1990-11-21 | 1991-07-09 | National Semiconductor Corporation | Preamplifier for ferroelectric memory device sense amplifier |
| US5270967A (en) * | 1991-01-16 | 1993-12-14 | National Semiconductor Corporation | Refreshing ferroelectric capacitors |
| US5218566A (en) * | 1991-08-15 | 1993-06-08 | National Semiconductor Corporation | Dynamic adjusting reference voltage for ferroelectric circuits |
| US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
-
1994
- 1994-04-07 US US08/224,589 patent/US5430671A/en not_active Expired - Lifetime
- 1994-04-08 KR KR1019940007320A patent/KR100220840B1/ko not_active IP Right Cessation
- 1994-04-08 DE DE69432882T patent/DE69432882T2/de not_active Expired - Fee Related
- 1994-04-08 DE DE69433288T patent/DE69433288T2/de not_active Expired - Fee Related
- 1994-04-08 TW TW083103088A patent/TW405120B/zh not_active IP Right Cessation
- 1994-04-08 EP EP01118903A patent/EP1162625B1/en not_active Expired - Lifetime
- 1994-04-08 EP EP94105502A patent/EP0627741B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69433288D1 (de) | 2003-12-04 |
| EP0627741A2 (en) | 1994-12-07 |
| EP0627741B1 (en) | 2003-07-02 |
| DE69432882T2 (de) | 2004-01-08 |
| DE69433288T2 (de) | 2004-05-13 |
| EP1162625A1 (en) | 2001-12-12 |
| US5430671A (en) | 1995-07-04 |
| KR100220840B1 (ko) | 1999-09-15 |
| DE69432882D1 (de) | 2003-08-07 |
| EP1162625B1 (en) | 2003-10-29 |
| EP0627741A3 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW405120B (en) | Semiconductor memory device | |
| TW385445B (en) | A semiconductor memory device | |
| TW402808B (en) | Semiconductor memory device | |
| JP3191549B2 (ja) | 半導体メモリ装置 | |
| TW316980B (zh) | ||
| TW323367B (zh) | ||
| EP0708968A1 (en) | Non-volatile memory | |
| TW411466B (en) | Ferroelectric memory device with a high-speed read circuit | |
| EP0721189B1 (en) | Ferroelectric memory and method for controlling operation of the same | |
| JPH11260066A (ja) | 強誘電体メモリセルをもったメモリ及び強誘電体メモリセルの読出し方法 | |
| JP3646791B2 (ja) | 強誘電体メモリ装置およびその動作方法 | |
| JP2002157876A (ja) | 半導体装置 | |
| JP2002269971A (ja) | 半導体メモリおよび半導体メモリの駆動方法 | |
| TW200426836A (en) | Bias sensing in DRAM sense amplifiers | |
| JP2001043673A (ja) | トランジスタ及びトランジスタに共通に連結された複数の強誘電体キャパシタからなる強誘電体メモリ装置 | |
| JP3399787B2 (ja) | 半導体記憶装置 | |
| JP2876975B2 (ja) | 半導体メモリ装置の製造方法および半導体メモリ装置 | |
| JPH11328979A (ja) | 強誘電体メモリ装置及びその読み出し方法 | |
| KR100242504B1 (ko) | 강유전성 반도체 메모리 및 그 억세스 방법 | |
| JP2001307478A (ja) | 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 | |
| TW536815B (en) | Ferroelectric random access memory | |
| TW514916B (en) | Semiconductor memory device | |
| TW422978B (en) | Variable voltage isolation gate | |
| US6898108B2 (en) | Semiconductor storage device and method for driving the same | |
| JP3604576B2 (ja) | 強誘電体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |