TW396525B - Method for forming contact windows - Google Patents
Method for forming contact windows Download PDFInfo
- Publication number
- TW396525B TW396525B TW88104388A TW88104388A TW396525B TW 396525 B TW396525 B TW 396525B TW 88104388 A TW88104388 A TW 88104388A TW 88104388 A TW88104388 A TW 88104388A TW 396525 B TW396525 B TW 396525B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patent application
- cover layer
- contact
- scope
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
五、發明說明(1) 5 -1發明領域: 本發明係有關於-種形成接觸窗的方法斑 在蝕刻程序之前,於覆蓋層上再覆蓋一 】=疋藉由 滑且向外傾斜的接觸窗切而L由Λ方法可得一平 此接觸窗。廓而有利於填充材料進入 5-2發明背景: 藉以形成金屬板 方法至少包括下 成接觸窗( 觸®而形成所需 截刻’所以接觸 但此限制並非難 限制皆可藉由使 顯地’當接觸窗 接觸(Contact)廣泛用半導體製程, 塞、内連線或其它半導體結構。形成 ,的步驟:f先在表面以蝕刻法等i序形 Contact Wind〇w),然後填入 到 為接觸的形成程序包括二; XI 被相關製程技術瓶頸所限制。 ::紫外:為即使在深次微米技術中,此 、電子束、x_光等來改進。明 、2越小,積體電路積集度也增加。 U為所有形成於晶圓上的半導盖 ’所以接觸窗深度會受到限制構 米至二點j 體元件中接觸窗 ‘”五铽米。因此當元件尺寸縮小時
都有一定的高度 件中,接觸窗的 的深度約為二.微 ’接觸窗的高寬
第4頁 五、發明說明(2) 比將隨之增加,使得填入到接觸窗中 之降低。 才枓的覆蓋品質隨 一習知的接觸之結構如第- A圖所示,、 形成於晶圓1 0上,然後以蝕刻等方法忐先將覆蓋層1 2 入材料1 4到接觸窗而形成接觸。 接觸窗,然後填 明顯地,當高寬比增加,突懸16、 缺陷會致使接觸的品質降低。例當接,18或其它注的 時,若高寬比過大使得接觸窗開口易於向為一金屬栓塞 底層無法填滿金屬,則此金屬栓塞的導二而導至接觸窗 一個降低高寬比的直接方法為增加接=將因而降I。 此時高寬比仍受限於元件結構的高度。口寬度,雖然 是影響材料如何填入接觸窗的重要因素,;接觸窗的外形 窗成形法如圖一 Β所示,此處覆蓋層丨2 =此另一種接觸 並以非同向蝕刻法形成接觸窗,由二接鏑j於晶圓1 0上, 向外傾斜,因此不會形成栓塞、孔隙,1的輪廓明顯地 料14的階梯覆蓋性。但是元件積集度,,加了填入材 寬度的重要限制,由於每一個接觸窗蛊^ ^ =接觸窗開D 觸窗與元件間皆須有效地隔離,因此^ 間以及與接 元件間,皆有-最小距離的限制。明固;接觸窗以及 〇 被限制在一定範圍内時,若接觸深辦虽接觸窗寬度 亦隨之增加。 度3加’其高寬比 基於上述的討論,無可以得知改盖 ’是接觸窗實際應用中相當重要的課二:別”等缺陷 接觸窗寬度的前提下’如何改善接觸窗的!=不::
第5頁 五、發明說明(3) 個迫切的課題 N積集度半導體元件製程中 3發明目的及概述 f發明的~種新的形成接觸 、, 則先在覆蓋層上覆蓋一重覆f基展/ 。首先在蝕刻程 费:刻速率大下覆蓋層的蝕刻速;羞;此:且重覆覆蓋層 巧:層較易去除,並使得重覆覆蓋:=刻程序中重 外傾斜的接觸窗開口輪廊,故==:二滑且向 兄材科到此接觸窗 紅第一實施例提供一形成接觸窗的方法,卜士 列的步驟:首先,形成多數個半導體4;法至少包 面並以-覆蓋層覆蓋其上,纟此覆蓋層-晶圓表 -,重覆覆蓋層的靖;大:以的覆以;冗 —,以飯刻、法等方法形成接觸窗,接 」逮率。第 覆蓋層頂部而其底部位於半導體結構圓:口位於重覆 接觸窗開口的輪廊係為平滑並向外傾斜:w 2面上,,時 填入此接觸窗以形成接觸。 有利於將材料 在另一個實施例中,一形成金屬拴塞、 此方法至少包括下列的步驟:首先,於晶而'提出, 電層以覆蓋晶圓表面及形成於晶圓表上形成一介 卸上的+導體結構, 五、發明說明(4) 然後、以化學機械研磨平 其同度相專或尚於半導體結構。热、 坦化介電層的表面,並形於匕=摘 化層的蝕刻速率大於㈣:乳:層於:丨電層之上,在此氧 ,接觸窗開口位於重f产二—,以蝕刻法形成接觸窗 半導體結構咬曰圓^覆f層的頂部,而接觸窗底部位於 塞將不會因检屬夂以形成金屬栓塞,而且金屬栓 往暴或孔隙而降低其性能。 4圖式簡單說 明: 馨 面顯;圖;和帛β圖顯不不同二種習知之接觸窗的横截 接發明之-實施例, 形成 之代表符 10 晶圓12 覆蓋層 U ^ 填入材料 1 6 ^ 突懸 18 孔隙 2〇 η _ 晶圓表層 號:
Q
半導體結構 22 覆蓋層 24 重覆覆蓋層 25 接觸窗 填入材料 5-5發明詳細說明: 法,根據第一個實施例,本發明提供了一形成接觸窗的方 古^ ΐ以本方法形成之接觸窗的形狀易於填入材料並可 - '肖·除栓塞、孔隙等缺陷。此方法的圖示顯示於如第 ΐ Λ至圖:且此方法至少包括下列的步驟:首先如 ί二==括:閘極、電容之電極板、絕緣層、 I以保護半導體結構21。覆蓋層以至 介電::且;高度等於或高於半導體結構21的高i:包括 其次,在以蝕刻程序等方法形成 之前度 重覆覆蓋層24於覆蓋層22上, 萝固叫先形成 於覆蓋層22。形成重覆覆蓋層以:;心包:刻逮率大 相沉積、物理氣相沉積,而且重覆篆夕,括.化學氣 電層與氧化層。當然重覆覆蓋 曰至〉包括··介 adhesion)將限制可以選用的材種^覆蓋層22的附著性(
m 第8頁 立、發明說明(6) 別是:J二*第二B圖所*,以微影程序與鞋刻程序,特 同向蝕刻,去除部分的重覆覆蓋層24 ::: 窗25/接觸窗25的開口位於重覆覆蓋層24:: 於重於半導體結構2ί或晶圓表層20。明顯地,由 覆盍 敍刻速率大於覆蓋層22的餘刻速率,重 3 的去除量大於覆蓋層22的去除量,因此不口接 的ί度Ϊ;?覆f層24中的寬度比接觸窗25在覆蓋層“中 f見,而且接觸窗25開口係圓滑向外傾斜 的填= = = 如===為降低。填八材料26到接觸窗2=; 在另一個實施例中,本發明被應用來形成金屬於# =^施例中以和前-實施例相同的圖 :嶋 '本實施例至少包括下列的步驟:首先, θ 20形成一以介電層形成的覆蓋層22,晶圓 』 括-半導體結構21。可能的半導體結構21至少包括至= 、電容器之電極板、絕緣層、多層内連線。在此該以= 層形成的土蓋層22的高度不可以低於半導體結構。的: 法二:2層形成的覆蓋層22的表面將以化學機械;磨 其次,如同習知之平垣化方法的程序,形成—以 層形成的重覆覆蓋層24於以介電層形成的覆蓋層2 以填補研磨過程所產生的㈣,防止在隨履的金屬化程序 五、發明說明(7) ' ' —— 中^於填入金屬到刮痕中而引發不正常的 以氧化層开> 成的重覆覆蓋層24與以介 間的接合將限制住可以選擇之氧化層與介 時,在此實施例中以氧化層形成的重覆覆 率必須大於以介電層形成的覆蓋層22的蝕 外’形成重覆覆蓋層24的方法至少包括: 物理氣相沉積,而且所使用的介電層為一 回火溫度為800 T:,所以以介電層形成的 扭似於以氧化層形成的重覆覆蓋層24的妹 的附著性極佳’同時,由於回火程序會增 密度,所以回火氧化層的蝕刻速率將大^ 率。 第二、以蝕刻程序,特別是非同向戗 25 °接觸窗25開口位於重覆覆蓋層24的頂 於半導體結構21或晶圓表層2〇。由於以氧 覆蓋層24的餘刻速率大於以介電層形成的 速率,所以以氧化層形成的重覆覆蓋層2 4 介電.層形成的覆蓋層22的餘刻量,藉此不 中的接觸窗寬度大於覆蓋層22中的接觸窗 口形狀係平滑向外傾斜’有利於填入材料 可有效地降低形成栓塞、孔隙的機率。 最後、以金屬為填入材料2 6,將金屬 中而形成金屬栓塞。在此可進一步以用化 chemical mechanical P〇 1 i sh i ng)移除所 短路。明 形成的覆 電層的材 蓋層2 4的 刻速率。 化學氣相 回火氧化 覆蓋層22 構,並且 加回火氧 氧化層.的 刻,形成 部,而其 化層形成 覆蓋層22 的姓刻量 只重覆覆 寬度,而 到接觸窗 填入到接 學機械研 有剩餘的 顯地, 蓋層22 料。同 钱刻& 除此之 沉積與 層,其 的結構 二者間 化層的 餘刻速 接觸窗 底部位 的重覆 的触刻 大於以 蓋層24 且其開 中,並 觸窗25 磨法( 甜入材
五、發明說明(8) 料26。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍内。
第11頁
Claims (1)
- 六、申請專利範圍 1. 一種形成接觸窗的方法,其製程步驟至少包含: 於一晶圓表面形成多數個半導體結構; 於該晶圓表面形成一覆蓋層,該覆蓋層的高度不可低 於該多數個半導體結構; 形成重覆覆蓋層於該覆蓋層之上,該重覆覆蓋層的蝕 刻速率大於該覆蓋層的钱刻速率;和 形成多數個接觸窗,該多數個接觸窗的開口位於該重 覆覆蓋層的頂部,並且該多數個接觸窗的底部位於該多數 個半導體結構或該晶圓表面。 2. 如申請專利範圍第1項之方法,其中上述之多數個半導 體結構至少包括:閘極、電容之電極板、絕緣層與多層内 連線。 3. 如申請專利範圍第1項之方法,其中上述之覆蓋層至少 包括介電層。 4. 如申請專利範圍第1項之方法,其中上述之重覆覆蓋層 至少包括氧化層與介電層。 5. 如申請專利範圍第1項之方法,其中上述之重覆覆蓋層 的形成方法至少包括化學氣相沉積與物理氣相沉積。 6.如申請專利範圍第1項之方法,其中上述之接觸窗的開第12頁 六、申請專利範圍 口邊緣平滑且向外傾斜,而且該接觸窗在該重覆覆蓋層中 的寬度比讓接觸窗在該覆蓋層中的寬度來得寬。 刻 層 : 餘 蓋 驟 的 覆 步 層 覆 的. 化 重 列 ·,氧 於 。 下 面該 位 塞 括 表處 口 栓 包 的此 開 屬 少 層, 的和金 至.,電上 窗.,該 法層介之;觸面成 方電該層率接表形 該介化電速該圓而 ,一 坦介刻,晶窗 法成平該蝕窗該觸 方形磨於的觸於接 的面研層層接位此 塞表械化電一部至 栓圓機氧介成底屬 屬晶學一該形其金 金一化成於法且入 成於以形大刻,注 形 率蝕部 7.速以頂 8.如申請專利範圍第7項之方法,其中上述之晶圓表面至 少包括一半導體結構。 9.如申請專利範圍第7項之方法,其中上述之半導體結構 至少包括:閘極、電容器之電極板、絕緣層與多層内連線 1 0.如申請專利範圍第7項之方法,其中上述之介電層的高 度不可低於半導體結構。 11.如申請專利範圍第7項之方法,其中上述之介電層為一 回火氧化層,其回火溫度為800 °C,而且該回火氧化層的第13頁 336525 六、申請專利範圍 钱刻速率大於該.氧化層的飯刻速卓。 1 2.如申請專利範圍第7項之方法,其中上述之氧化層的形 成方法至少包括:化學氣相沉積與物理氣相沉積。 1 3.如申請專利範圍第7項之方法,其中上述之接觸窗開口 的輪廓平滑且向外傾斜,而且該接觸窗在該重覆覆蓋層中 的寬度比該接觸窗在該覆蓋層甲的寬度來得寬。第14頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88104388A TW396525B (en) | 1999-03-19 | 1999-03-19 | Method for forming contact windows |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88104388A TW396525B (en) | 1999-03-19 | 1999-03-19 | Method for forming contact windows |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396525B true TW396525B (en) | 2000-07-01 |
Family
ID=21640024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88104388A TW396525B (en) | 1999-03-19 | 1999-03-19 | Method for forming contact windows |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW396525B (zh) |
-
1999
- 1999-03-19 TW TW88104388A patent/TW396525B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100288496B1 (ko) | 집적회로구조체의구리오염방지방법 | |
KR100337580B1 (ko) | 반도체장치및그제조방법 | |
EP1102315A3 (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure | |
JP3300226B2 (ja) | 3層の誘電体層を有する半導体デバイス構造およびその製造方法 | |
JPH0360055A (ja) | 集積回路の製造方法 | |
JP2001223339A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
US5384483A (en) | Planarizing glass layer spaced from via holes | |
JP2005508568A (ja) | シリコン・オン・インシュレータ基板上の表側コンタクトの形成 | |
US20090278134A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US6071812A (en) | Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes | |
JPH09260384A (ja) | 平坦な誘電体層の形成方法および多層配線パターン | |
US6841463B1 (en) | Interlevel dielectric structure and method of forming same | |
KR20010030170A (ko) | 이중 물결무늬 구조를 포함하는 집적회로 제조방법 | |
TW396525B (en) | Method for forming contact windows | |
US6156660A (en) | Method of planarization using dummy leads | |
US20040157392A1 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
WO1996025766A1 (en) | An improved antifuse with double via, spacer-defined contact and method of manufacture therefor | |
US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
TW475211B (en) | Forming method of borderless via | |
JP3309570B2 (ja) | 半導体装置の製造方法 | |
KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010113520A (ko) | 이중 상감 구조 및 커패시터를 가진 집적회로의 제조 공정 | |
KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
JPH1084041A (ja) | 半導体装置及びその製造方法 | |
KR100194687B1 (ko) | 금속 배선 공정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |