TW396442B - Preventing the conductive layer from the damage by chemical mechanical polishing method - Google Patents

Preventing the conductive layer from the damage by chemical mechanical polishing method Download PDF

Info

Publication number
TW396442B
TW396442B TW87112076A TW87112076A TW396442B TW 396442 B TW396442 B TW 396442B TW 87112076 A TW87112076 A TW 87112076A TW 87112076 A TW87112076 A TW 87112076A TW 396442 B TW396442 B TW 396442B
Authority
TW
Taiwan
Prior art keywords
layer
item
scope
patent application
dielectric
Prior art date
Application number
TW87112076A
Other languages
English (en)
Inventor
Jung-Shi Liou
Jen-Hua Yu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW87112076A priority Critical patent/TW396442B/zh
Application granted granted Critical
Publication of TW396442B publication Critical patent/TW396442B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 五、發明説明(1) ~ 本發明是有關於一種半導體製程,且特別是有關於一 種降低化學機械研磨法引起導電層損害的半導體製程。 目前,應用於半導體之導電插栓製程,其步驟主要是 在基底上之金屬層上先沉積一絕緣介電層,然後再以微影 程序以及蝕刻技術在絕緣介電層上定義出一接觸窗然後 再形成-導電層㈣絕緣介電層上,並且將該接觸窗填滿。 最後,再以絕緣介電層為蝕刻終點,回蝕刻去除多餘的導 電層,於該接觸窗内形成一導電接觸插栓。玆將於第丨入〜 ID圖詳細說明此習知導電插栓之製程。 首先,請參照第1A圖,提供一包含有半導體元件之 基底…其上並包含有-導電層12,其例如可為銘、銅、 銘銅合金、銘石夕銅合金或者是由石夕化鶴或石夕化欽等对轨金 屬石夕化物所構成。其次,以化學氣相沉積法形成一介電層Μ 於導電層12上,其例如可為氧切層。然後,再以微 序形成-特定光阻圖案16於介電層14上,並雷 栓預定處形成一露出介電層14的蝕刻開口 其次,請參照第1B圖,蝕刻定義開 經濟部中央標準局員工消費合作社印製 M,直至導電層12為止,形成_接觸窗『所::的 去除光阻圖案16。 …、傻 接著,請參照第1C圖,先形成—阻 覆蓋第1B圖所形成的結構表面,其例如順性地 鈦所構成,用以增加後續填人接觸窗丨 ^化鈦或石夕化 電層14間的附著力。然後,再以化 :冑材料與介 相沉積法形成另-導電層22於阻障層^ ^積法或物理氣 上,並且將接觸 本紙張尺度適用中國國家標準(CNS ) A4規枱 (210X297公釐) A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明(2) ' ~~— - 窗18完全填滿。其中,導電層22例如可為銘、銅、或鶴。 最後,請參照第1D圖,以介電層14為蝕刻終點,利 用化學機械研磨法依序㈣刻去除介電層14上多餘的導電 層22以及阻障層20,形成一連接導電層12之接觸插栓24。 ^然而,上述的製程在利用化學機械研磨法進行回蝕刻 製程,以依序去除多餘的導電層22以及阻障層2〇時,會 使得所形成的接觸插栓24内的導電層22以及介電層Μ表 面被研磨用的研漿所刮傷,導致元件的内連線之可信度降 低,並且影響後續形成於其上方之元件性能,並進而=低 最終之半導體產率。 _ 有鑑於上述習知製程之缺點,本發明揭示一種降低化學機 械研磨法引起導電層損害的方法,其步驟包括:形成一介 電層覆蓋一位在半導體基底上的第一導電層;形成一低介 電,有機層於該介電層上;利用微影程序以及餘刻技術依 序疋義該低介電值有機材料層以及該介電層,形成一預定 形成導電插栓之接觸窗;形成一阻障層於該接觸窗内的内 壁以及底部;形成一第二導電層於該低介電值有機材料層 上,並且將該接觸窗填滿;以該低介電值有機材料層為蝕 刻終點,回蝕刻去除多餘的該第二導電層,並於該接觸窗 内形成一導電插栓;以及去除該低介電值有機材料層。如 上所述之方法中,第一導電層係由導電性較佳的金屬,例 如銅、鋁、鋁銅合金、或鋁矽銅合金,或者由耐熱金屬矽 化物所構成,例如矽化鈦或矽化鎢;介電層則可由一具標 準電阻值之氧化層或低介電值氧化物所構成;低介電值有' _ 4 ( CNS ) ( 2Ι〇χ297,^ΪΊ '~~ ------ (請先閱讀背面之注意事項再炎寫本頁) -β 4 A7 B7 經 濟 部 中 央 標 準 局 | 潘 f 合 作 社 印 製 五、發明説明(3) ~~ 機材料層係由伸芳基醚聚合物例如flare 2 〇或PAM所 構成’阻P早層係由氮化鈦切化鈦所構成;第二導電層可 由化予氣相或物理氣相沉積的銘、銅、或鶴所構成;回银 亥J過程所用之方法則為化學機械研磨法;而低介電值有機 材料廣則係以電漿灰化法,例如氧氣電聚去除。 本發明揭不另一種降低化學機械研磨法引起導電層損害的 ^法’其步驟包括:形成—介電層覆蓋—位在半導體基底 /的第—導電層;形成—低介電值有機層於該介電層上; 形,-光阻圖案於該低阻值有機層上,並在導電插检之預 j形成-露出低介電值有機層表面之開口;以該光阻圖 為刻罩幕,依序_該開口下的低介電值有機層以及 料電層,形成-接觸窗;去除該光阻圖案後,形^一^ P 早層於該接觸窗内的内壁以及底部;形成一第二導電層於 介電值有機材料層上,並且將該接觸窗填滿;㈣低 ^值有機材料層為姓刻終點,回侧去除多餘的該第二 V電層,並於該接觸窗内形成—導電插栓;以及去除該低 ==。如上所述之方法中,第-導電層係由 ^的金屬’例如鋼、銘、銘銅合金、或銘石夕銅合 2,或者由耐熱金屬魏物所構成,例如魏鈦切化鶴; 具標準電阻值之氧化層或低介電值氧化物 斤^ ’低介電值有機材料層係由伸芳基鍵聚合物例如 m ΡΑΕ-2所構成;阻障層係由氮化鈦或石夕化鈦 :斤構ί;第二導電層可由化學氣相或物理氣相沉積的銘、 銅、或鶴所構成;回姓刻過程所用之方法則為化學機械研 (請先閱讀背面之注t事項#·-填寫本頁) ---訂----- ------- I - i I i u f— . 本紙锒纽ϋ财國國家標準(CNS ) A4聽Γ2Ϊ0Χ29Τ^§~ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4) 磨法;而低介電值有機材料層則係以電漿灰化法,例如氧 氣電漿去除。 為使本發明更明顯易懂,玆將配合圖式以及相關圖式 詳細說明如下。 圖式之簡單說明: 第1A〜1D圖是習知一種導電插栓之剖面製程。 第2A〜2E圖是根據本發明之一實施例的導電插栓剖 面製程。 實施例: 首先,請參照第2A圖,提供一包含有半導體元件之 基底200,其上並包含有一導電層202,其例如可為鋁、銅、 鋁銅合金、鋁矽銅合金或者是由矽化鎢或矽化鈦等耐熱金 屬矽化物所構成。其次,先以化學氣相沉積法形成一具標 準介電值或低介電值的介電層204於導電層202上,其例 如氧化物所構成,然後,再塗佈一低介電值有機材料層206 於介電層204上,其例如可為伸芳基醚聚合物(polycarylene ether ; PAE),例如 Allied Signal 產製的 FLARE 2.0 或是 Schumacher 產製的 PAE-2。 接著,再以微影程序形成一特定光阻圖案208於低介 電值有機材料層206上,並且在導電插栓預定處形成一露 出低介電值有機材料層206的蝕刻開口 210。 其次,請參照第2B圖,依序蝕刻定義開口 210下所露出的 低介電值有機材料層206以及介電層204,直至導電層202 為止,形成一接觸窗212。然後,使用含胺類的有機溶劑 6 本纸張尺度適用中國國家標準(CNS ) Λ4規桔(210X297公麓) ---------' /------訂------, - / (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 137 五、發明説明(5) (Amine-based solvent)如 ACT-690 去除光阻圖案 208。 接著,請參照第2C圖,先形成一阻障層214適順性 地覆蓋第2B圖所形成的結構表面,其例如可為氮化鈦或矽 化鈦所構成,用以增加後續填入接觸窗212内的導電材料 與介電層204間的附著力。然後,再以化學氣相沉積法或 物理氣相沉積法形成另一導電層216於阻障層20上,並且 將接觸窗212完全填滿。其中,導電層216例如可為鋁、 銅、或鎢。 然後,請參照第2D圖,以低介電值有機材料層216 為蝕刻終點,利用化學機械研磨法依序回蝕刻去多餘的導 電層216以及阻障層214。其中,因為介電層204在化學機 械研磨過程中被位在其上方的低介電值有機材料層206所 覆蓋,所以在研磨過成中不會被研漿所刮傷,可有效的改 善習知製程的缺點。 最後,請參照第2E圖,利用電漿灰化法去除低介電 值有機材料層,並且使接觸窗212内的電層216更平坦化, 完成一由障壁層214以及導電層216所構成之導電插栓 218。其中,灰化法所用的電漿例如可為氧氣電漿。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 7 本紙張尺度適用中國國家標準(€~5)六4規桔(210/ 297公犮) (請先閱讀背面之注意事項再填寫本頁) 訂

Claims (1)

  1. 形成一介電層覆盍一位在半導體基底上的 經濟部中央標準局ec工消費合作社印製 層 形成一低介電值有機層於該介電層上; 利用微影㈣以及蝴技術依序定義該低介電值有冷 材料層以及該介電層,形成一預定形成導電插栓之接觸窗> 形成一阻障層於該接觸窗内的内壁以及底部; 形成一第二導電層於該低介電值有機材料層上, 將該接觸窗填滿; 以該低介電值有機㈣層為_終點, 餘的該第二導電層’並於該接觸窗内形成-導電插检:: 及 去除該低介電值有機材料層。 2·如申請專職圍第i項所述之方法,其中該第 電層係由導電性較佳的金屬或耐熱金屬魏物所構成。 料利⑽第2項所述之方法,其中該導電性 較佳的金屬可選自銅、銘、銘銅合金、或_銅合全。 4.如中請專利範圍第2項所述之方法,其中 屬矽化物可選自矽化鈦或矽化鎢。 ‘、'、 係1·^^專利範㈣1項所叙方法,其中該介電層 係一具標準電阻值之氧化層。 6.如申請專利範圍第】項所述之 其 係由-低介電值氧化物所構成。 層
    本紙張尺度ϋ财卿eNS ) 2 JO X 297公釐 f . 广.蚊-- „ 1 (請先閱讀背面之注意事項再填寫本頁} 、订. 申請專利範圍 7·如申請專利範圍第1項所述之方法 值有機材料層係由伸芳基醚聚合物所構成。 8_如申請專利範圍第7項所述之方法 值有機材料層係FLARE 2.0所構成。 9_如申請專利範圍第7項所述之方法 值有機材料層係PAE-2所構成。 io.如申請專利範圍第1項所述之方法 層係由氮化鈦或矽化鈦所構成。 U·如申請專利範圍第1項所述之方法 導電層可選自鋁、銅、或鎢。 12. 如申請專利範圍第11項所述之方法 導電層係由化學氣相沉積法所形成。 13. 如申請專利範圍第u項所述之方法 導電層係由物理氣相沉積法所形成。 I4·如申請專利範圍第1項所述之方法 過程所用之方法係化學機械研磨法。 15. 如申請專利範圍第丨項所述之方法 電值有機材料層係以電漿灰化法去除的。 經濟部中央標準局貞工消費合作社印聚 其中該低介電 其中該低介電 其中該低介電 其中該阻障 其中該第二 其中該第 其中該第 其中回蝕刻 其中該低介 其中該灰化 16. 如申請專利範圍第15項所述之方法 法所用的是氧氣電漿。 17_ -種降低化學機械研磨法引 法,其步驟包括·· ♦电㈣害的方 .形成-介電層覆蓋一位在半導體基底上的第一導電
    本紙張JUL適用中國固家榇準(CNS )八4祕(2i〇x297公羞 • I -I I - · {請先閎讀背面之注意事項再填寫本頁} 、1Τ. k、申請專利範園 形成一低介電值有機層於該介電層上,· ,形成-光阻圖案於該低介電值有機層上,並在導電插 栓之預定處形成-露出低介電值有機層表面之開口; 以該光阻圖案為姓刻罩幕,依序韻刻該開口下的低介 電值有機層以及該介電層’形成一接觸窗; 去除該光阻圖案後,形成一阻障層於該接觸窗内的内 壁以及底部; 形成一第二導電層於該低介電值有機材料層上,並且 將該接觸窗填滿; 以遠低介電值有機材料層為餘刻終點,回钱刻去除多 餘的該第二導電層’並於該接觸窗内形成-導電插栓;以 去除該低介電值導電材料層。 18·/如申請專利範圍第17項所述之方法,其中該第一 導電層係由導電性較佳的金屬或耐熱金屬石夕化物所構成。 19.如申請專利範圍第18項所述之方法,其中該導電 性較佳的金屬可選自銅、、賴合金H夕鋼人金。 2〇·如申請專利範圍第18項所述之方法該财熱 金屬矽化物可選自矽化鈦或矽化鎢。 21·如申請專利範圍第17項所述之方法,其中該介電 層係一具標準介電值之氧化層。 ^ 22.如申請專利範圍第17項所述之方法,其中該介電 層係由一低介電值氧化物所構成。 ' 以 23·如申請專利範圍第17項所述之方法,其中該低介
    經濟部中央標準局員工消費合作社印製 申請專利範圍 電值有機材料㈣由伸芳基㈣合物所構成。 24·如申請專利範圍第23項所述之方法, 電值有機材料層係FLARE 2.0所構成。 25.如申請專利範圍第23項所述之方法, 電值有機材料層係PAE-2所構成。 26丄如申請專利範圍第以項所述之方法, 層係由氮化鈦或矽化鈦所構成。 27·如申請專利範圍第17項所述之方法, 導電層可選自鋁、銅、或鶴。 28·如申請專利範圍第27項所述之方法, 導電層係由化學氣相沉積法所形成。 29·如申請專利範圍第27項所述之方法, 導電層係由物理氣相沉積法所形成。 30. 如申請專利範圍第17項所述之方法, 過程所用之方法係化學機械研磨法。 31. 如申請專利範圍第17項所述之方法, 電值有機材料層係以電漿灰化法去除的。 32. 如申請專利範圍第31項所述之方法, 法所用的電漿是氧氣電漿。 其中該低介 其中該低介 其中該阻障 其中該第二 其中該第 其中該第 其中回蝕刻 其中該低介 其中該灰化 ^^1τ'"— * 0 (請先閲讀背面之注$項再填寫本頁) 11
TW87112076A 1998-07-23 1998-07-23 Preventing the conductive layer from the damage by chemical mechanical polishing method TW396442B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87112076A TW396442B (en) 1998-07-23 1998-07-23 Preventing the conductive layer from the damage by chemical mechanical polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87112076A TW396442B (en) 1998-07-23 1998-07-23 Preventing the conductive layer from the damage by chemical mechanical polishing method

Publications (1)

Publication Number Publication Date
TW396442B true TW396442B (en) 2000-07-01

Family

ID=21630782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87112076A TW396442B (en) 1998-07-23 1998-07-23 Preventing the conductive layer from the damage by chemical mechanical polishing method

Country Status (1)

Country Link
TW (1) TW396442B (zh)

Similar Documents

Publication Publication Date Title
TW392201B (en) A method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
TW303494B (zh)
TW520560B (en) Use of ALN as a copper passivation layer and thermal conductor, and its method of formation
TW404016B (en) Method of forming contact plugs in semiconductor device having different sized contact holes
TW475206B (en) Method for removal of SiC
JP2005340808A (ja) 半導体装置のバリア構造
TW408443B (en) The manufacture method of dual damascene
TW514965B (en) Etching method
TW396442B (en) Preventing the conductive layer from the damage by chemical mechanical polishing method
JP2004214617A (ja) 金属−絶縁体−金属キャパシターの製造方法
TW451417B (en) Manufacturing method for dual damascene structure
TW200540969A (en) Semiconductor device with partially recessed hard mask and method for contact etching thereof
CN113690174A (zh) 半导体结构及其形成方法
TW381318B (en) Method of manufacturing analog semiconductor device
TW517271B (en) Method of manufacturing semiconductor device
TW406392B (en) Method of forming electrical connections for a semiconductor device
TW411579B (en) Structure of dual damascene and production method thereof
TW444348B (en) Improved dual damascene process
TW480634B (en) Manufacturing method of metal interconnect
TW379416B (en) Method of manufacturing dual damascence
TW413901B (en) Manufacturing method of self-aligned contact
TW394995B (en) Method of using silicon nitride hard mask to dry etch the aluminum copper metal
TW413900B (en) Method for forming conductive structure capable of decreasing the resistance
TW392297B (en) Method for fabricating via that uses organic dielectric material as inter metal dielectrics
TW432507B (en) Gate structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent