TW393643B - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- TW393643B TW393643B TW087109928A TW87109928A TW393643B TW 393643 B TW393643 B TW 393643B TW 087109928 A TW087109928 A TW 087109928A TW 87109928 A TW87109928 A TW 87109928A TW 393643 B TW393643 B TW 393643B
- Authority
- TW
- Taiwan
- Prior art keywords
- pair
- write
- memory cell
- lines
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
經濟部中央標準局員工消费合作社印製 五、發明説明() 發明背景 發明之頜域 本發明係關於半導體記憶裝置’特別是關於可更快速 寫入之半導體記憶裝置;與其佈局構造。 相關技術之描述 圖1爲說明習知技術中半導體記憶裝置的佈局構造。如 圖1所示,sai體裝置具有記憶格陣列區1 ’其具有排列成 矩陣形式之大量的記憶格MC。記憶格陣列區1的尾端部份 具有虛設格區2,其中排列了記憶格〇厘(:’其具有的目的 不同於實際儲存之資訊的目的。記憶格DMC爲具有與內部 記憶格MC相同之形態的記憶格,其爲排列在用於儲存資料 之記憶格的外面,且其具有不同於功能操作的目的’排列 這些內部單元以測量已完成之佈局的具體性質或是記憶格 的電子性能,其爲藉由單側型態的存在所導致的。顯示線 位址的字線WLO-WLP爲構成記憶格MC之電晶體(未顯示) 的閘極配線。使用多晶矽作爲其材質,爲了抑制字線 WLO-WLP中的延遲,採用以低阻抗金屬如鋁或鎢製成的配 線5平行與橫過字線WLO-WLP。將配線5與字線在相等的間 隔使其作內襯連接(lining connectionfT 〇因此,記憶格陣 列區1具有藉線連接的字線懸吊區5_。感測放大器區4的一部 份相當於虛設格區2及字線懸吊區3,就操作的觀點而言並 不需要感測放大器。然而,以與虛設格區2排列在記憶格區 1相同的方式,將具有與功能操作之不同目的的感測放大器 DSAa與DSAb加以排列,以避免對重複圖案的擾亂。將字 3 1^— -11 rf- i 1 I 1 - - il— am-'.1— 1 I a I - - 1m -* _J_ rtf I ^^1 n (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標ί (CNsT^見格(210X297公楚) 一 五、發明説明() 線WLO-WLP連接到記憶格MC,其爲沿著線方向之操作所 必需的,且選定字線的其中之一進行操作。沿著列方向, 將感測放大器SAO-SAm的其中任一個連接到記憶格連接至 其上的每對位元線,艮P每一(BLO/BLBO)-(BLm/BLBm),用 以偵測每對位元線(BLO/BLBO)-(BLm/BLBm)間之電位差, 並將電位差放大到預定的値。每對位元線(BL0/BLB0)-(BLm/BLBm)具有分離控制閘SWO-SWm的任一個,用於控 制與資料通道線對DB/DBB的連接與從其分離。將每對位 元線(BLO/BLBO)-(BLm/BLBm)藉由列位址信號 YSO-YSm 連接至資料通道線對DB/DBB與從其分離。藉寫入控制信 號WENA將寫入放大器WA激發,如此使從外界取得的寫入 資料信號WDATA被驅至資料通道線對DB/D0B,作爲互補 資料。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 、νβ 線 以與內部記憶格MC相同的方式,將字線WL0-WLP連 接到虛設格區2中的記憶格DMC,且經由字線WL0-WLP被 選定的記憶格DMC中的資料被連接到那裡的位元線對 BLa/BLBa所讀取。將感測放大器DSAa連接至位元線對 BLa/BLBa。至與從感測放大器DSAa及DSAb輸入與輸出的 位元線對BLa/BLBa與位元線對BLb/BLBb具有分離控制閘 SWa或SWb,其與分離控制閘SWO-SWm相同;然而,列位 址信號YSO-Ysm並未輸入至位元線對BLa/BLBa與位元線 對BLb/BLBb。將這些輸出接地。因此,將這些資料通道線 DB/DBB從位元線對BLa/BLBa與位元線對BLb/BLBb分 離,如此使記憶格DMC與功能操作無關。 _4_;_ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X29*7公炱) 五、發明説明() 以下將參考圖2與3說明習知技術中半導體記憶裝置的 操作。圖2顯示寫入的時序,而圖3爲顯示方塊寫入的操作 時序的時序圖表。 首先,字線WLO-WLP的其中之一被選定而切換到Η位 準(假定選定的是字線WLO)。與字線WLO連接的記億格 DMC及記憶格MC所儲存的資料,藉由BLa及與記憶格MC 與記憶格DMC連接的個別位元線對的單側段BLO-BLBO而 讀出,其被事先設定至再充電壓HVDD並接著落入浮動狀 態。讀取位元線BLO-BLm及BLa的電壓分別變成位元線對 間之電位差。當感測放大器SAO-SAm及SAa被激發時,這 些電位差造成位元線對(BLO/BLB〇HBLm/BLBm)與位元線 對(BLa/BLBa)被放大至預定位準。 經濟部中央標隼局員工消费合作社印聚 (請先閲讀背面之注意事項再填寫本頁)
*tT 線 _寫入控制信號WENA切換至Η位準時,寫入放大器 WA將寫入資料信號WDATA驅至資料通道線對DB/DBB作 爲互補信號。在此之前或之後,歹[J位址信號YSO-YSm的其 中之一被選定(假定列位址信號YS0被選定)。因此,列位址 信號YS0被切換至Η位準以選定分離控制閘SW0。所以,將 資料通道線對DB/DBB與位元線對(BL0/BLB0)相互連接, 且藉由寫入放大器WA將寫入資料設定至感測放大器 SA0,如此使這些寫入資料被寫入在字線WL0與位元線對 (BLO/BLBO)交叉處的記憶格MC中。之後,字線WL0的位 準被降低,而完成寫入操作。 /來做影像處理等的半導體記憶裝置(如VRAM、 GRAM或SGRAM)可具有同時選定複數個列位址信號YS0- _ 5 _ 本紙張尺度適用中國國家4票率(CNS ) Λ4規格(210X297公势) 經濟部中央標準局員工消费合作社印製 A?
__)V 五、發明説明()
Ysm與同時實行寫入複數個記憶格MC的方塊寫入功能。在 一連串寫入過程期間,在虛設格區2中,也以相同於內部感 Sli放大器SAO與SAm的方式來操作中DSAa,使感測放大器 SAO的雜訊性質不具有特定性質。具體來說,字線WLO-WLm也被連接到記憶格DMC,且舉例來說,當字線WLO 對應於前述操作例而上升時,則連接至其上的記憶格DMC 中的資料被讀出。當感測放大器DSAa被激發時,位元線對 BLa/BLBa間之電位差致使位元線對BLa/BLBa被放大到預 定位準。然而,將分離控制閘SWa的輸入接地,且因此位 元線對BLa/BLBa上的資料並不會傳送到資料通道線對 DB/DBB,且資料通道線對DB/DBB上的資料也不會可逆地 傳送到位元線對BLa/BLBa。 ' 感測放大器DSAb具有用於減少佈局上之特性依存的 目的,其爲由於對重複圖案的擾亂所導致;因此,在感測 放大器DSAb中,一般只有排列感測放大器的圖案。此乃由 於若是將記憶格連接至其上,而且感測放大器被以與其他 者相同的方式操作,則會導致面積增加。 在由前述習知技術的寫入操作中,寫入放大器WA驅動 資料通道線對DB/DBB,且列位址信號YSO-YSm被選定, 如此將資料通道線對DB/DBB連接至其目的爲寫入的位元 線,資料通道線對DB/DBB的配線靜電容量通常遠大於選 定的位元線對(BLO/BLBO)-(BLm/BLBm)者。因此,感測放 大器可以輕易被反相。然而,若在寫入放大器WA驅動資料 通道線對DB/DBB前便選定列位址信號YSO-YSm的情況 _____6__ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ 29ϋ] (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 五、發明説明() 下,則資料通道線對DB/DBB被連接到選定的位元線對 (BLO/BLB〇HBLm/BLBm)之對應的感測放大器S AO-S Am 所驅動。寫入放大器WA必需只藉由寫入放大器WA本身的 能力而將對應的感測放大器SAO-SAm反相。 以下將參考圖1的方塊圖與圖3的操作時序圖,說明4 欄方塊寫入操作的一例。當用於4欄的列位址信號YSm-3、 YSm-2、YSm-1與YSm首先被選定時,則資料通道線對 DB/DBB被4個感測放大器SAm-3、SAm-2、SAm-1 與SAm 所驅動。在從感測放大器SAm-3、SAm-2、SAm-1與SAm 來的資料完全相同,而且寫入資料爲資訊之逆轉資料的情 況下,4個感測放大器SAm-3、SAm-2、SAm-1與SAm必需 .藉由霉A放大器WA本身的能力而被反相。_ 此時,當爲寫入之目的的記憶格MC離寫入放大器WA 更遠時,由於資料通道線對DB/DBB的配線電阻變大,故 寫入放大器WA將感測放大器SAm-3、SAm-2、SAm-1與 SAm反相的能力變小。於是,再寫入速度變慢,且在低的 電壓下之操作更加惡化。 最近幾年,用於配線的材質已從鋁改成鎢,此乃由於 微細加工的容易性,且因此配線之阻抗比習知技術者高約3 倍。此外,記憶體的容量已變大,而增加記憶格的數量, 一次的寫入操作由方塊寫入功能而在其中實現。 從前述觀點,爲了實現高速寫入,使包含寫入放大器 WA之電晶體的尺寸增大,或者將寫入放大器WA分割並縮 短資料通道線對DB/DBB的配線是重要的,以減輕配線之 ---^------------訂一"~~'L---線! (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公犮) 五、發明説明() 負載。致高積體化的阻礙。 發明槪g 因此,本發明的目的是提供一種半導體記憶裝置’其 在不增大寫入放大器的尺寸之下,使寫入操作速度更快並 將使用的電壓減少。 爲了達到此目的,依照本發明的半導體記憶裝置係包 含:記憶格,其可以儲存資料,且其被排列成矩陣形式; 至少一對位元線,其連接到記憶格;字線,用於從記憶格 取出資料到位元線對;感測放大器,其被安裝於每對位元 線’以偵測其之間的電位差’並將其放大至預定位準;寫 入放大器,將從外界來的寫入資料輸入至其中,且其驅動 資料通道線的互補對;輸入電路,用於將資料通道線對供 應到每對資料線;與至少一個放大裝置,用於偵測資料通 道線對之間的電位差,並只在當寫入放大器驅動資料通道 線對時將其放大至預定位準。 經濟部中央橾準局員工消費合作社印象 (請先閲讀背面之注意事項再填寫本頁) 較佳的是:放大裝置具有佈局結構爲使用感測放大 器,其安裝於連接至記憶格的位元線對,以在用於記憶格 之區域的尾端進行處理。 較佳的是:放大裝置具有佈局結構爲使用感衡(放大 器,其安裝於感測放大器區域,其對應到一區段’其中使 得用於記憶格之區域中的字線與低阻抗材質作內襯壤接, 以抑制字線中的延遲。 較佳的是:列位準被指派至字線。 _ 8 "^張尺度適用中國Ϊ家標华r〇NS ) Λ4規格(210X 297公焚) 五、發明説明() 經濟部中央標準局負工消費合作社印製 較佳的是:字線之材質是用多晶矽所製成。 較佳的是:低阻抗金屬的配線係包含鋁或鎢橫過字線 並與字線平行,且字線與金屬配線在相等的間隔使其作內 襯連接。 依照本發明的半導體記憶裝置特別是包含:記憶格, 其可以儲存資料,且其被排列成矩陣形式;至少一對位元 線,其連接到記憶格;字線,用於從記憶格取出資料到位 元線對;感測放大器,其被安裝於每對位元線,以偵測其 之間的電位差,並將其放大至預定位準;寫入放大器,將 從外界來的寫入資料輸入至其中,且其驅動資料通道線的 瓦補對;輸入裝置,用於將資料通道線對供應到每對資料 線;與至少一個放大裝置,用於偵測資料通道線對之間的 電位差,並只在當寫入放大器驅動資料通道線對時將其放 大至預定位準。 此放大裝置具有佈局結構爲使用感測放大器,其安裝 於位元線,其連接至非用於寫入/讀取且位在位於記憶格陣 列區之尾端部分中之虛設格區中的記憶格;或感測放大器 安裝於感測放大器區域,其對應到一區段,其用於將字總 與低阻抗材質作內襯連接。 \ 依照本發明,藉由使用感測放大器,其對應到用於# 欲讀取之目的記憶格區域,或者到字線與低 內襯連接而接在一起的區域,則減少配線阻抗的效應^ 現在高速下之寫入操作是可能的。此乃 是在資料通道線的中央被驅動的。 杲對 9 (請先閲讀背面之注意事項再填寫本頁) 訂
In Ld 1 -f th --線 本紙張尺度適用中國國家揉準(CNS ) Λ4規格(2丨OX 297公浼) 五、發明説明() 此外,可以得到不妨礙高度積體化的優點,此乃由於 所使用的區域與元件並非是用於功能操作,而是用於增進 佈局性能。 圖式之簡單說明 圖1爲說明習知技術中半導體記憶裝置與其佈局結構 的方塊圖。 圖2爲習知半導體記憶裝置與其佈局結構之寫入操作 的時序ii表。 圖3爲習知半導體記憶裝置與其佈局結構之方塊寫入 操作的時序圖表。 圖4爲說明依照本發明之實施例的方塊圖。 圖5爲依照本發明之實施例之寫入操作的時序圖表。 '圖6爲顯示依照本發明之實施例之主要區段的電路 圖 圖7爲依照本發明之實施例之主要區段之操作的時序 圖表 訂 線 經濟部中央標準局貝工消费合作社印製 符號說明 1〜記憶格陣列區 2〜虛設格區 3〜字線懸吊區 4〜感測放大器區 5〜配線 本紙張尺度通用中國國家標準(CNS ) A4規格(2丨0X 297公釐) 經濟部中央標準局員工消费合作社印製 五、發明説明() BLa/BLBa、BLb/BLBb、BLO/BLBO-BLm/BLBm、BL/BLB〜 位元線對 CT〜內襯連接 DB/DBB-資料通道線對
DsAa、DsAb、SA、SAO-SAm〜感測放大器 DV〜電位差 HVDD〜預充電壓 GND〜接地電位 MC、DMC〜記憶格
Ql、Q3〜pMOS電晶體 Q2、Q4〜nMOS電晶體 SAP、SAN〜感測放大器激發信號 SWa、SWb、SWO-SWm〜分離控制閘 VDD〜電源電位 WA〜寫入放大器 WDATA〜寫入資料信號 WENA〜寫入控制信號 WL0-WLP〜字線 YSO-Ysm〜列位址信號 \ 較佳實施例之詳細說明 以下將參閱附圖說明依照本發明之較佳實施例。 圖4爲說明依照本發明之實施例的方塊圖。本實施例具 有記憶格陣列區1,其具有排列成矩陣之大量的記憶格 11 (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公衮) 五、發明説明() 五、發明説明() 經濟部中央標準局負工消费合作社印製 (請先閲讀背面之注意事項再填艿本頁) 訂 MC。記憶格陣列區1的尾端部份具有虛設格區2,其中排列 了記億格DMC,其具有的目的不同於實際儲存之資訊的目 的。記憶格DMC爲具有與內部記憶格MC相同之形態的記 憶格,其爲排列在用於儲存資料的記憶格的外面,且其具 有不同於功能操作的目的,排列這些內部單元以測量已完 成之佈局的具體性質或是記憶格的電子性能,其爲藉由單 側型態的存在所導致的。顯示線位址的字線WLO-WLP爲構 成記憶格MC之電晶體(未顯示)的閘極配線。使用多晶矽作 爲其材質。爲了抑制字線WLO-WLP中的延遲,採用以低阻 抗金屬如鋁或鎢製成的配線5平行與橫過字線WL0-WLP 〇 將配線5與字線藉由內襯連線(CT)以相等的間隔相互連 接。因此,記憶格陣列區1具有藉線連接的字線懸吊區3。 感測放大器區4的一部份相當於虛設格區2及字線懸吊區 3,就操作的觀點而言並不需要感測放大器。然而,以與虛 設格區2排列在記憶格區1相同的方式,將具有與功能操作 之不同目的的感測放大器DSAa與DSAb加以排列,以避免 對重複圖案的擾亂。將字線WL0-WLP連接到記憶格MC, 其爲沿著線方向之操作所必需的,且將字線的其中之一選· 定來進行操作。沿著列方向,將感測放大器SAO-SAm的其 中任一個連接到記憶格連接至其上的每對位元線,即每一 (BLO/BLBO)-(BLm/BLBm),用以偵測每對位元線 (BLO/BLBO)-(BLm/BLBm)間之電位差,與將電位差放大到 預定的値。每對位元線(BLO/BLBO)-(BLm/BLBm)具有分離 控制閘SWO-SWm的任一個,用於控制與資料通道線對 12 本紙乐尺度適用中國國家標準(CNS ) Λ4規格(2ΐϋ7公麓) — " 經濟部中央標準局員工消费合作社印製 五、發明説明() DB/DBB的連接與從其分離。將每對位元線(BLO/BLBO)-(BLm/BLBm)藉由列位址信號YSO-YSm連接至資料通道線 對DB/DBB與從其分離。藉寫入控制信號WENA將寫入放大 器WA激發,如此使從外界取得的寫入資料信號WDATA被 驅至資料通道線對DB/DBB,作爲互補資料。以與內部記 憶格MC相同的方式,將字線WL0-WLP連接到虛設格區2 中的記憶格DMC,且經由字線WL0-WLP被選定的記憶格 DMC中的資料被連接到那裡的位元線對BLa/BLBa所讀 取。將感測放大器DSAa連接至位元線對BLa/BLBa。至與 從感測放大器DSAa及DSAb輸入與輸出的位元線對 BLa/BLBa與位元線對BLb/BLBb具有分離控制閘SWa或 SWb,其與分離控制閘SW0-SW0相同;然而·,列位址信號 並未輸入至位元線對BLa/BLBa與位元線對BLb/BLBb。然 而,雖然列位址信號YSO-YSm並未輸入至位元線對 BLa/BLBa與位元線對BLb/BLBb,但寫入的控制信號 WENA確輸入至它們中。因此,只有當寫入放大器WA被激 發的時候”資料通道線DB/DBB才會連接到位元線對 BLa/BLBa與位元線對BLb/BLBb。 圖5顯示依照本發明之實施例的操作時序。首先,在操 作時,字線WL0-WLP的其中之一被選定而切換到Η位準(假 定選定的是字線WL0)。與字線WL0連接的記憶格DMC及記 憶格MC所儲存的資料,藉由位元線對(BL0/BLB0)-(BLm/BLBm)而讀出,且記憶格MC及記憶格DMC所分別連 接的BLa/BLBa已事先設定至預充電壓HVDD,且隨後落入 13 (請先閱讀背面之注意事項再填寫本頁)
、1T 線- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公頦) Λ . Η' 經濟部令央標準局員工消費合作社印製. 五、發明説明() 浮接狀態。之後,感測放大器SAO-SAm及SAa與SAb被激 發,則位元線對(BLO/BLBO)-(BLn/BLBn)被放大至預定位 準。此時,由於BLb/BLBb對不具有從記憶格來的資料,故 其落入浮動狀態。隨後,列位址信號YSO-YSm的其中之一 或許多信號(在方塊寫入的情況下)被切換到Η位準而使輸 出實現。以下將說明4欄方塊寫入操作。用於4欄的列位址 信號YSm-3、YSm-2、YSm-1與YSm首先被選定,將位元線 對(BLm-3/BLBm-3)-(BLm/BLBm)與資料通道線對 DB/DBB 藉由分離控制閘SWm-3、SWm_2、SWm-1或SWm相互連 接,且因此資料通道線對DB/DBB被4個感測放大器3^-3、SAm-2、SAm-1與SAm所驅動。之後,寫入控制信號 WENA被切換至Η位準,且隨後寫入放大器WA將事先從外 界設定之寫入資料信號WDATA驅至資料通道線對 DB/DBB作爲互補信號。同時,藉由SWa與SWb將感測放大 器SAa與SAb連接至資料通道線對DB/DBB。藉由寫入放大 器W4,首先將寫入資料設定至感測放大器DSAa,其在驅 動資料通道線對DB/DBB之延遲時間上較配線阻抗小,且 接近寫入放大器WA,其在寫入放大器WA與感測放大器 (SAm-3>SAm的ON/ON狀態所導致的能力損失爲小。藉 此,舉測放大器DSAa也以與寫入放大器WA相同的方式來 驅動資料通道線對DB/DBB。同樣地,以基於時間常數的 次序,藉由寫入放大器WA將寫入資料設定至感測放大器 SA0與SAm ’或感測放大器DSAa-DSAb。因此,當與作爲 方塊寫入之目的的用於4欄的位元線對(BLm-3/BLBm-3)- __._ 14 本紙張尺度適用中國國家標準—(CNS ) A4規格(2丨οχ挪公楚) "~' 請 閱 讀 背
I 填 頁 訂 線 五、發明説明() (BLm/BLBm)比較時,在對應至字線懸吊區之位元線對 BLb/BLBb較靠近寫入放大器WA的情況下(即,如圖所表示 之排列),則寫入資料被設定至感測放大器DSAb,且感測 放大器DSAb與感測放大器DSAa驅動資料通道線對 DB/DBB。藉由資料通道線對DB/DBB,寫入資料被設定至 感測放大器(SAm-3)-SAm,其連接至爲方塊寫入之目的的 位元線對(BLm-3/BLBm-3HBLm/BLBm),使寫入資料被寫 入由字線WLO連接至位元線對(BLm-3/BLBm-3)-(BLm/BLBm)的記憶格。之後,字線WLO被切換至L位準而 完成寫入操作。 經濟部中央標準局員工消費合作社印装 (請先閲讀背面之注意事項再填寫本頁) --° 線 圖6爲顯示依照本發明之實施例之主要區段的電路 圖。每一感測放大器SAO-Sam、與DSAa及DSAb均包含 pMOS電晶體Q1及Q3,與nMOS電晶體Q2及Q4,圖6顯示了 這些放大器的一例。在下文中,爲了解說上的方便,可將 這些放大器代表性地稱爲感測放大器。分別將pMOS電晶體 Q1及Q3的源極電極(或汲極電極)連接至感測放大器激發信 號SAP,與將其汲極電極(或源極電極)連接至位元線對 BL/BLB的其中一線。將其閘極電極連接至連接到汲極(源 極)電極之位元線對BL/BLB的另一線。分別將nMOS電晶體 Q2及Q4的源極電極(或汲極電極)連接至感測放大器激發信 號SAN,與將其汲極電極(或源極電極)連接至位元線對 BL/BLB的其中一線。將其閘極電極連接至連接到汲極(源 極)電極之位元線對BL/BLB的另一線。 圖7爲顯示依照本發明之實施例之主要區段之操作的 15 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公漤) Λ7 __Η 7 ___ 五、發明説明() 時序圖表。此圖7特別顯示感沏敝大器的操作時序。將感測 放大器激發信號SAP與SAN的起始値分別設定至預充電壓 HVDD。將位元線對BL/BLB的起始値也分別設定至電壓 VDD。之後,位元線對BL/BLB落入浮動狀態,且連接至位 元線對BL/BLB的記憶格(未顯示)中的資訊立刻被讀出,而 在位元線對BL/BLB產生電位差DV 〇接著,感測放大器激 發信號SAP被切換至電源電壓VDD,且感測放大器激發信 號SAN被切換至接地電壓GND,而將感測放大器SA激發。 因此,在位元線對BL/BLB處的電壓被放大到電源電壓VDD 或接地電壓GND。 (請先閲讀背面之注意事項再填寫本頁)
*1T 經濟部中央標隼局員工消费合作社印製 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(2〗〇'〆297公漦) 經濟部中央標準局員工消費合作社印製 A8 S D8 六、申請專利範圍 vl. —種半導體記憶裝置,其係包含: 記憶格,其可以儲存資料且其以矩陣形式排列; 至少一對位元線,其連接至記憶格; 字線,用於從記憶格取出資料到位元線對; 感測放大器,將其套入每對位元線,以偵測其之間的 電位差,並將其放大至預定位準; 寫入放大器,將從外界來的寫入資料輸入至其中,且 其驅動資料通道線的互補對; 輸入電路,用於將資料通道線供應到每對資料線;與 至少一個放大電路,只在當寫入放大器驅動資料通道 線對時,用於偵測資料通道線之間的電位差,並將其放大 至預定位準。 2. 如申請專利範圍第1項所述之半導體記憶裝置,其 中放大電路具有佈局結構爲使用感測放大器,其安裝於連 接至記憶格的位元線對,以在用於記憶格之區域的尾端進 行處理。‘ 3. 如申請專利範圍第1項所述之半導體記憶裝置,其 中放大電路具有佈局結構爲使用感測放大器,其安裝於感 測放大器區域,其對應到一區段,其中將用於記憶格之區 域中的字線與低阻抗材質以內襯連線相互連接,以抑制字 線中的延遲。 4. 如申請專利範圍第1項所述之半導體記憶裝置,其 中列位準被指派至字線。 . j如申請專利範圍第1項所述之半導體記憶裝置,其 _- 17_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------t.------ΐτ---------,ii! (請先閱讀背面之注意事項再填寫本頁) A8 ?88 * D8 六、申請專利範圍 中字線是用多晶矽所製成。 6.如申請專利範圍第1項所述之半導體記憶裝置,其 中低阻抗金屬的配線係包含鋁或鎢橫過字線並與字線平 行,且字線與金屬配線藉由內襯連線以相等的間隔相互連 接。 '-·* ---------翁 ^------1T------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 18 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09160705A JP3110348B2 (ja) | 1997-06-18 | 1997-06-18 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW393643B true TW393643B (en) | 2000-06-11 |
Family
ID=15720692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087109928A TW393643B (en) | 1997-06-18 | 1998-06-18 | Semiconductor memory device |
Country Status (4)
Country | Link |
---|---|
US (1) | US5959920A (zh) |
JP (1) | JP3110348B2 (zh) |
KR (1) | KR100299891B1 (zh) |
TW (1) | TW393643B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19907921C1 (de) * | 1999-02-24 | 2000-09-28 | Siemens Ag | Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten |
KR20010004529A (ko) | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
US20070001970A1 (en) * | 2005-06-30 | 2007-01-04 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US7411861B2 (en) * | 2005-06-30 | 2008-08-12 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP2008124052A (ja) * | 2006-11-08 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US9190144B2 (en) | 2012-10-12 | 2015-11-17 | Micron Technology, Inc. | Memory device architecture |
US9025398B2 (en) | 2012-10-12 | 2015-05-05 | Micron Technology, Inc. | Metallization scheme for integrated circuit |
US8891280B2 (en) | 2012-10-12 | 2014-11-18 | Micron Technology, Inc. | Interconnection for memory electrodes |
US9224635B2 (en) | 2013-02-26 | 2015-12-29 | Micron Technology, Inc. | Connections for memory electrode lines |
US10074693B2 (en) | 2015-03-03 | 2018-09-11 | Micron Technology, Inc | Connections for memory electrode lines |
CN116580750B (zh) * | 2023-07-07 | 2023-12-01 | 长鑫存储技术有限公司 | 存储器的工艺缺陷筛选方法、装置、电子设备和存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541083A (ja) * | 1991-08-02 | 1993-02-19 | Fujitsu Ltd | 半導体記憶装置 |
JP3236156B2 (ja) * | 1993-12-28 | 2001-12-10 | 松下電器産業株式会社 | 半導体記憶装置 |
US5841688A (en) * | 1997-06-27 | 1998-11-24 | Texas Instruments Incorporated | Matched delay word line strap |
US5864496A (en) * | 1997-09-29 | 1999-01-26 | Siemens Aktiengesellschaft | High density semiconductor memory having diagonal bit lines and dual word lines |
-
1997
- 1997-06-18 JP JP09160705A patent/JP3110348B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-17 US US09/098,339 patent/US5959920A/en not_active Expired - Lifetime
- 1998-06-18 TW TW087109928A patent/TW393643B/zh not_active IP Right Cessation
- 1998-06-18 KR KR1019980022917A patent/KR100299891B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5959920A (en) | 1999-09-28 |
KR100299891B1 (ko) | 2001-09-06 |
KR19990007102A (ko) | 1999-01-25 |
JP3110348B2 (ja) | 2000-11-20 |
JPH117769A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100305949B1 (ko) | 집적회로메모리용감지증폭기및그구동방법 | |
TWI397082B (zh) | 用於半分享感測放大器及整體讀取線架構之方法及裝置 | |
EP0490363B1 (en) | Semiconductor memory device capable of directly reading the potential of bit lines | |
TW393643B (en) | Semiconductor memory device | |
EP0185451B1 (en) | Semiconductor memory device with sense amplifiers | |
US8947952B2 (en) | Input-output line sense amplifier having adjustable output drive capability | |
KR100295048B1 (ko) | 기입시간을최소화하는메모리장치및데이터기입방법 | |
JPH09167486A (ja) | メモリ装置 | |
KR101054363B1 (ko) | 판독 동작 수행 방법 및 시스템 | |
JP2004234704A (ja) | 半導体記憶装置 | |
US6859409B2 (en) | Semiconductor memory having sense amplifier architecture | |
US9001562B2 (en) | Semiconductor memory device including a dummy block | |
US6477098B1 (en) | Dynamic random access memory array having segmented digit lines | |
TW556224B (en) | Semiconductor memory device capable of preventing coupling noise between adjacent bit lines in different columns | |
US20140321225A1 (en) | Sense amplifier with dual gate precharge and decode transistors | |
US6952374B2 (en) | Memory device for rapid data access from memory cell | |
US6292427B1 (en) | Hierarchical sense amp and write driver circuitry for compilable memory | |
US6643201B2 (en) | Memory device having read charge control, write charge control and floating or precharge circuits | |
US6014338A (en) | Single ended read scheme with global bitline of multi-port register file | |
KR101076371B1 (ko) | 데이터 저장 장치 및 판독 동작 수행 방법 | |
JP2000293984A (ja) | 半導体記憶装置 | |
KR20160001097A (ko) | 반도체 장치 | |
KR20080061956A (ko) | 반도체 메모리 장치 및 그의 레이아웃 방법 | |
KR100633776B1 (ko) | 적응형 글로벌 입출력 라인 프리차지 회로부 및 이를이용하는 반도체 메모리 장치 | |
KR100333702B1 (ko) | 강유전체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |