TW392254B - Method for the production of a vertical MOS transistor - Google Patents

Method for the production of a vertical MOS transistor Download PDF

Info

Publication number
TW392254B
TW392254B TW87103048A TW87103048A TW392254B TW 392254 B TW392254 B TW 392254B TW 87103048 A TW87103048 A TW 87103048A TW 87103048 A TW87103048 A TW 87103048A TW 392254 B TW392254 B TW 392254B
Authority
TW
Taiwan
Prior art keywords
layer
gate
edge
silicon
open
Prior art date
Application number
TW87103048A
Other languages
English (en)
Inventor
Thomas Aeugle
Wolfgang Rosner
Dag Behammer
Lili Vescan
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW392254B publication Critical patent/TW392254B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Description

频請#員明示 本i 經濟部中央標準局負工消費合作社印製 五、發明説明(π ) 邊源極/汲極區域之用的第三層3 4 3的接觸孔。然後利 用光阻遮罩,將延伸到遠達端子區域3 2或閘極3 7 0的接 觸孔蝕刻到氮化矽層層3 3 2及第二氧化矽層3 3 3之内,同 時也蝕刻到氧化矽層3 3 1之内(參見第1 7圖)。隨後利用 金屬層的加入及組織而形成通到閘極3 7 0、多晶矽層3 5 、以及端子區域3 2的接觸孔。 參考符號表 11, 2 1, 3 1. * · · .基 Η 12, 2 2, 3 2 . XUI 子 區 域 13, 2 3, 3 3 . • · · .遮 罩 1 3 1 •氮 化 矽 層 13 2 .氣 化 矽 層 13 2 t •島 狀 結 構 2 3 1 .端 子 層 2 3 2 •氮 化 矽 層 2 3 3 .氧 化 矽 層 2 3 4 •氧 化 矽 間 隔 層 3 3 1 氮 化 矽 層 3 3 2 .第 一 氧 化 矽 層 3 3 3 •第 二 氧 化 矽 層 13 0 ,23 0 , 3 30 . 開 14, 2 4, 3 4. 層 序 列 14] ,24 1 , 3 4 1 . 第 一 層 14 2 ,24 2,3 4 2 . 第 二 層 -1 7 - ---------一:悴-- ..¾ (請先閱讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明(< ) 發明背景 發Bfl镅域._ 在持續加快之部件具有愈高的積體密度的觀點下,積 體電路的結構尺寸是一代小於一代。這對CMOS技術而言 亦屬實。一般所預期的(例如參見"R〇admap of Semiconductor Technology" , Solid State Technology 3, 1995)是大約西元2010年時會使用閘長小於lOOnm的MOS 電晶體。 相關抟術說明 另一方面,已經有人試圖以現代的C Μ 0 S技術依比例製 造以期産生具有這種閛長的平面式M0S電晶體(例如參見 A.Hori, H. Nakaoka, H. U m i m ο t ο , K . Yamashita, M . Takase, N. Shhimizu, B. Mizuno, S. Odanaka等發表 於IEDM 1994, 485的論文「利用5keV的離子植人及快速 熱退或技術製造具有超淺源極/汲極接面的0 . 0 5微米-CMOS」("A 0.05// m - C Μ 0 S with Ultra Shallow Source /Drain Junctions Fabricated by 5 k e V Ion Implantatio and Rapid Thermal Annealing"),以及 H. Hu, L. T.
Su, Y· Yang, D.A. Antoniadis, H. I. Smith等發表 於 Symp. VLSI Technology, 17, 1994的論文「利用 X- 射線微影術在高性能次- 0.1微米NMOSFEETs内製造通道 及源極/汲極的工程技術j ("Channel and Source/Drain Engineering in High Performance sub-0, ly m NM0SFEET using x-ray Lithography11))。這種閘長小於 l〇〇nm的 本紙張尺度適用中國固家標準(CNS ) A4規格(21〇X297公釐) --------3 裝------IT------rJ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(> ) 平面式MOS電晶體的製造必須使用電子束徹影術因而只能 在實驗室的比例上製作。電子束微影術的使用引起超比 例之增加其建造成本。 與這一點平行的是,在産生較短通道長度的觀點下研 究垂直式電晶體(參見L. Risch, W. H. Krautschneider ,F . Hofmann , H. Schafer等發表於 ESSDERC 1 9 9 5,第 101到104頁的論文「通道長度為70nm的垂直式MOS電晶 體」("Vertical MOS Transistor with 7 0 n m channel 1 e n g t h ”))。此例中,各層所對應的形成次序是源極、 通道和汲極,且呈環狀受到閘極介電質及閘極電極所圍 繞。依照它們的射頻及邏輯性質,現存的這些垂直式M0S 電晶體比起平面式M0S電晶體是更不能讓人滿意。另一 方面,這會減小重疊閘極的雜散電容而另外一方面又於 垂直層序列内形成寄生的雙極性電晶體。 發明總沭 因此,本發明的目的是提供一種製造垂直式M0S電晶 體的方法,而使得此垂直式Μ 0 S電晶體的射頻和邏輯性 質能與平面式M0S電晶體上的相當。 此一目的是根據本發明中申請專利範圍第1項之方法 達成的。而本發明的進一步精製則是由附屬申請項目加 以說明。 此方法中,將一個具有開口的遮罩(mask)形成於半導 體基片的主要表面上,而露出開口内的半導體基片的主 要表面。層序列各有一層用於靠下邊的源極/汲極區域 -4 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明 ( ) 1 1 通 道 區 域 以 及 靠 上 邊 的 源 極 / 汲 極 區 域 的 層 是 利 用 1 I 選 擇 性 裔 晶 法 (ep i t a xy)成長於此開口 F *3而成的。 成長此 1 1 種 層 序 列 期 間 > 在 層 序 列 的 邊 緣 上 形 成 多 面 體 使 得 開 P /—~·. 請 1 先 1 邊 緣 上 的 厚 度 小 於 開 □ 中 間 的 厚 度 〇 而 後 將 一 個 閘 極 介 閱 讀 1 1 電 質 及 _- 閘 極 電 極 形 成 於 層 序 列 的 邊 緣 上 〇 背 I 1 之 1 本 發 明 所 使 用 方 法 於 選 擇 性 裔 晶 期 間 9 由 於 在 這 些 邊 意 I ΐ ! 緣 上 選 擇 性 晶 晶 的 成 長 速 率 較 慢 9 因 此 在 ϋώ: m 罩 的 邊 緣 項 再 1 上 形 成 多 面 體 〇 例 如 9 由 L . V e s c a η發表於S c i e η c e a nd 填 寫 本 〇 Εϊ] g . B 2 8, 1 - 8 ( 1 9 9 4 )的論文" R a di a t i ν e r e c 0 m b i η a t ion 頁 -/ I 1 in S i 6 e / S i d 0 t s . · "中掲示了選擇性磊晶所形成的多 1 ! 面 體 ο 1 1 利 用 選 擇 性 裔 晶 的 m 項 性 質 可 令 層 序 列 的 邊 緣 上 的 層 I 訂 厚 度 小 於 層 序 列 中 間 的 厚 度 〇 由 此 達 成 的 效 應 是 » 形 成 1 於 層 序 列 中 間 内 之 寄 生 雙 極 性 電 晶 體 的 基 底 寬 度 大 於 1 1 形 成 於 層 序 列 邊 緣 上 之 垂 直 式 M0 S電晶體的通道寬度。 1 1 所 以 通 道 的 性 質 ^r 由 層 序 列 内 的 整 體 Da 性 質 中 分 離 出 來 〇 1 1 由 於 寄 生 雙 極 性 電 晶 體 的 基 底 寬 度 比 所 對 應 之 垂 直 式 MO S _ j | 電 晶 體 的 通 道 長 度 還 大 9 故 垂 直 式 M0S電晶體主導了整 1 | 値 結 構 的 性 質 〇 1 1 此 遮 罩 最 好 至 少 在 表 面 上 的 組 成 是 二 氧 化 矽 及 / 或 四 1 | 氮 化 三 矽 (S 1 3 4 )〇 使用這類材料構成的遮罩時, 層序 1 | 列 中 間 和 邊 緣 上 的 厚 度 比 率 根 據 成 長 條 件 而 可 設 定 為 2 1 I 到 3 之 間 C 1 I 在 不 超 出 本 發 明 的 架 構 5 下 9 可 於 Μ 罩 形 成 期 間 形 成 具 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公嫠) A7 B7 經濟部中央標準局員工消費合作杜印繁 五、發明説明( 4- ) I 1 有 整 値 表 面 寬 的 第 一 絶 緣 層 •s 導 電 層 和 第 二 绝 緣 層 並 於 1 1 這 層 内 製 作 出 開 口 〇 閘 極 介 電 質 是 在 以 選 擇 性 裔 晶 法 1 1 形 成 層 序 列 之 JKJU 刖 形 成 於 露 出 的 導 電 層 表 面 上 〇 而 閘 極 電 S 請 1 先 1 極 是 由 此 導 電 層 形 成 的 〇 洹 種 方 法 的 優 點 是 » 産 生 閘 極 閱 讀 1 介 電 質 和 閘 極 電 極 期 間 9 層 序 列 的 側 壁 不 再 受 到 蝕 刻 程 背 1 I 之 1 序 的 作 用 Ο 注 意 1 事 1 此 例 中 9 靠 下 邊 的 源 極 / 汲 極 區 域 的 成 長 最 好 是 使 開 項 再 1 η 遴 緣 上 的 端 點 與 第 一 絶 緣 層 位 於 同 一 水 平 面 上 〇 通 道 填 寫 本 C 區 域 的 成 長 最 好 是 使 開 口 邊 緣 上 的 端 點 與 導 電 層 位 於 同 頁 '—^ 1 I 一 水 平 面 上 〇 這 可 使 閘 極 的 雜 散 電 容 最 小 化 而 引 致 對 射 1 1 頻 性 質 的 進 步 改 良 〇 1 1 此 外 » 在 不 超 出 本 發 明 的 架 構 下 > 此 遮 罩 可 由 绝 緣 材 1 訂 料 形 成 〇 在 形 成 層 序 列 之 後 9 通 道 區 域 的 側 壁 依 使 靠 1 下 邊 的 源 極 / 汲 極 區 域 基 本 上 保 持 受 到 Μ 罩 之 絶 緣 材 料 1 1 覆 蓋 的 方 式 而 暴 露 出 來 〇 隨 後 9 於 露 出 的 通 道 區 域 側 壁 1 I 上 形 成 閘 極 介 電 質 和 閘 極 電 極 9 而 閘 極 電 極 的 高 度 最 好 1 1 與 通 道 區 域 的 高 度 相 當 〇 同 時 此 實 施 例 中 9 閘 極 電 極 的 Ϊ 電 容 也 是 最 小 化 的 而 引 致 對 射 頻 性 質 的 改 良 〇 例 如 > 閘 1 | 極 電 極 是 由 沈 積 並 使 導 電 層 結 構 化 而 成 的 Ο 1 1 此 例 中 9 绝 ii(Lj 緣 材 料 構 成 的 遮 罩 最 好 是 由 第 一 絶 緣 層 和 1 I 第 二 绝 «•mi 緣 層 所 形 成 〇 此 例 中 9 第 一 绝 fltLi 緣 層 是 配 置 於 基 Η 1 1 的 主 要 表 面 上 Ο 而 第 二 #ϊι〇 緣 層 則 配 置 於 第 一 绝 線 層 上 〇 1 1 第 二 绝 緣 層 是 可 以 針 對 第 一 絶 緣 層 和 層 序 列 而 作 蝕 刻 〇 1 I 此 例 中 9 靠 下 邊 的 源 極 / 6 汲 極 區 域 厚 度 的 成 長 方 式 是 使 1 1 1 1 1 1 本紙張尺度適用中國國家標準(C^S ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印繁 五、發明説明 ( JT ) 1 1 其 位 於 開 P 邊 緣 上 的 終 點 與 第 一 绝 緣 層 是 在 相 同 的 水 平 1 1 面 上 〇 在 形 成 層 序 列 之 後 9 呈 環 狀 圍 嬈 在 通 道 區 域 上 的 1 1 開 口 是 形 成 於 第 二 緣 層 内 〇 在 形 成 閘 極 介 電 質 之 後 f 'S 請 i 先 1 此 開 口 内 則 填 滿 了 導 電 層 〇 最 後 9 則 在 例 如 平 坦 化 步 驟 閱 讀 1 的 輔 助 下 利 用 導 電 層 的 結 構 化 而 形 成 閘 極 電 極 〇 背 面 1 I 之 1 此 例 中 特 別 有 利 的 是 9 使 第 二 绝 緣 層 内 的 開 P 至 少 在 意 1 I 多 晶 矽 的 —- 邊 上 顯 著 地 延 伸 而 超 越 了 層 序 列 〇 亦 即 此 例 事 項 1 1 再 中 > 、- m 類 開 Π 至 少 在 層 序 列 的 —- 邊 上 有 延 伸 結 構 〇 由 4 寫 本 裝 第 二 ψ 緣 層 材 料 構 成 的 島 狀 輔 肋 結 構 是 配 置 於 此 延 伸 結 頁 ___ 1 I 構 上 0 結 果 使 得 開 Ρ 在 延 伸 結 構 内 具 有 像 格 子 一 樣 的 截 1 1 面 〇 導 電 層 也 填 充 延 伸 結 構 内 的 開 口 〇 結 果 9 閘 極 至 1 | 少 也 有 部 分 具 有 格 子 狀 的 截 面 〇 而 接 觸 孔 在 結 構 上 1 訂 的 精 細 度 實 質 上 可 能 fcb 開 P 内 的 結 構 還 粗 劣 〇 故 隨 後 可 1 鑽 開 而 於 延 伸 結 構 内 通 到 閘 極 上 Ο 以 這 種 方 法 9 可 將 接 1 | 觸 孔 的 尺 度 依 使 閘 極 接 觸 的 電 氣 性 質 最 佳 化 的 方 式 而 加 1 I 以 設 定 〇 1 1 利 用 使 雜 散 電 容 最 小 化 以 改 良 射 頻 性 質 的 另 一 種 方 式 .产 Ί 9 是 對 層 序 列 作 環 狀 結 構 化 並 於 經 環 狀 結 構 化 的 層 序 列 1 1 内 提 供 緣 填 料 〇 藉 箸 去 除 層 序 列 内 部 的 半 導 體 材 料 9 1 1 可 以 抑 制 能 導 致 雜 散 電 容 之 空 間 -充電區的形成。 1 I 以 下 將 參 照 所 附 圔 示 中 的 較 佳 實 施 例 更 詳 細 地 説 明 本 1 1 發 明 的 内 容 〇 1 1 圖 式 簡 no 早 説 明 如 下 : 1 1 第 1 画 所 顯 示 的 偽 具 有 端 子 區 域 和 遮 罩 的 半 導 體 基 1 1 Η 截 面 圖 〇 - 7 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2l〇X:297公釐) A7 B7 五、發明説明(^ ) 第2圖、所顯示的係在以選擇性磊晶法形成層序列之 後的半導體基片截面圖。 第3圖、所顯示的偽形成呈環狀圍繞層序列的開口及 形成閘極介電質之後的截面圖。 第4圖、所顯示的俗第3画的平面圖。 第5圖、所顯示的偽代表在第3圖的開口内瑱充導電 層而産生平坦化的絶緣層之後的截面圖。 第6圖、所顯示的係利用導電層之結構化而形成閘極 之後的截面圖。 第7圖、所顯示的傺鑽開接觸孔之後的截面圖。 第8圖、所顯示的偽形成金屬矽化物端子面、鈍性層 、及接觸點之後的截面圖。 第9圖、所顯示的僳具有端子區域和遮罩的半導體基 片截面圖。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 之 之 後 遮圖以 列 口 之 之面列 序 開 點 層截序 層 的 接 電片層 成 列 及 導基成 形 序 、 有體形 法 層 層 含導法 晶嬈 性 和半晶 磊 圍 鈍 域的磊 性狀 、 區上性 擇環 極 子面擇 選呈 閘 端表選 以成 成 有其用 在。形 形 具於利 偽圖偽 傜 俗成係 的面的 的 的形的 示截示 示 示質示 顯片顯 顯 顯電顯 所基所。所 所.介所 、體、圖、。、極、 圖導圖面圖圖圖蘭圖 1 半 1 截 1 面13有14 第的第的第截第且第 後 後的罩 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(9 A7 B7 〇 回 圖行 面進 截層 的緣 後絶 之對 層俗 緣的 絶示 化顯 坦所 平、 並圖 積15 沈第 及 將- 且 刻 蝕 作 列 序 層 將 罩 〇 遮 圖作 面層 截隔 的間 後用 之利 上已 壁傺 側的 罩示 遮顯 於所 成 、 形圖 6 層 1 隔第 間 供 提 。内 圖列 面序 截層 的的 後化 之構 面結 表狀 域環 區經 子於 端傜 出的 露.示 暴顯 而所 化 、 構圖 結17 狀第 環 圖 〇 面製 截繪 的例 後比 之的 點際 觸實 接依 成必 形未 並示 料圖 填附 緣所 絶 明 明說 説的 細例 詳施 的管 明佯 發較 的 層 矽 晶 單 有 上 是 或 板 基 矽 晶 單 像 於 3 中 例例 施施 實實 1 1 第第 X 5 及 量 劑 的 而 質 雜 的 摻 所 化 活 m: 理 處 熱 的 用後 利隨 ’ 以 内並 11磷 片或12 基砷域 的入區 成植子 組量端 H能成 基的形 圖 1 第 見 參 上 罩 遮 成 如 例 為 度 厚 將 此 至 (請先閱讀背面之注意事項再填寫本頁) m 矽 n i ο 化 5 氣 如使 例刻 為蝕 度性 厚向 將異 並用 ,利 面後 表隨 値 。 整上 到其 加於 IIP 3 力 fc/ 1 2 基層13 於矽層 後化矽 隨氮化 的氧 經濟部中央標準局員工消費合作社印掣 層 序 層 層 層 矽 化 氮 其 第 的 用 域 區 00極 13汲 口 \ 開極 成源 形的 而邊 化下 構靠 結作 31有 中 長 成 法 晶 磊 性 擇 選 2 用 4 U 1 f 層是 一一 ’ 第43 的I 域 區 道 通 作 源 的 邊 上 靠 作 及 以 層 三 第 的 域 區 極 汲 \ 極 内 之 Ρ Ϊ 4 開 1 於層 X 圖 5 2 為 第度 見濃 (#0 ί雜 由 是 的 成 形 on所 10矽 達型 度η-厚的,-3 如cm 例19 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 第 的 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(牙) 例如,厚度達lOOnm的第二層142是由雜質濃度為1〇b cur3 的P-型矽所形成的。厚度逹200nm的第三層143是由雜質 濃度為5 X 1 0 19 c nr3的η -型矽所形成的。此例中,對選 擇性磊晶法的控制方式是使之於開口 1 3 0的邊緣上形成 多面體。意思是説,第一層141、第二層142、以及第三 層143在開口 130邊緣上的厚度會小於在開口 130中央部 分的厚度。而規格中所指定的層厚度指的是開口中央部 分的厚度。例如,選擇性磊晶是用含有二氣矽乙烯 (S i 2 H 2 C 1 2 ),六氫化二硼、三氫化砷、三氫化磷、 氯化氫、氫氣等處理氣體,在7 Q D到9 5 D °C的溫度範圍内 以及5到2 0,0 0 0 P a的壓力範圍下,而於具有[1 1 0 ]平面 指向的矽基板上進行的。第一層141的成長方式是其於 開口 1 3 0邊緣上的厚度大略與氮化矽層1 3 ].的厚度一致。 隨後利用微影術製成的遮罩(未標示),於氧化矽層 1 3 2内形成暴露出層序列1 4側壁的開口 1 5 (參見第3圖及 其平面圖第4画)。而於開口 15内暴露出氮化矽層131的 表面。與層序列14呈橫向關偽的開口 15具有一個延伸結 構1 5 0,而由氣化矽層1 3 2材料構成的島狀結構1 3 2 ‘是配 置於此延伸結構上(參見第4圖)。此島狀結構132'是配 置成一個矩陣而使得開口 15於延伸結構150具有格子狀 的截面。 開口 15是與層序列14呈横向重叠。由於撤影術内的對 齊比最小的結構尺寸還要準確,故層序列14與經結構化 之氧化矽層1 3 2之間的距離會小於最小的結構尺寸。當 -10- 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) I: I κ I I ·· 1 - . ........1 - - m I /_\ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(9 ) 所用的是具有最小結構尺寸為〇.6/iin以及對齊準確度為 0.2# IB的微影術時,層序列14與經結構化之氣化矽層132 或是該島狀結構132'之間的距離會是例如0.3^01。島狀結 構132’的結構尺寸會是各例中的一個最小的結構尺寸例 如 0 . 6 # in 〇 隨後利用熱氧化將厚度達2到5 n b的二氧化矽閘極介 電質16形成於露出的第二層142和第三層143表面上。 隨後於整個表面上沈積導電層17。導電層17厚度設定 的方式是使之槙滿層序列14與氧化矽層132之間的中間 空隙。所有適用於閘極的材料有些也適合當作導電層17 ,待別是摻有雜質的多晶砂、金颶矽化物、以及金屬等 。例如,導電層17是由厚度達4ϋ0ηΐΒ的η -型矽所形成(參 見第5圖隨後將例如由光阻或一種不同的旋裝式( Spin-on)材料構成的平坦層18形成於導電層17上。再利 用例如平坦化蝕刻或是化學/機械磨光技術將導電層17 的表面平坦化。隨後將導電層17對二氣化矽作高選擇性 的蝕刻。此例中,由導電層17形成閘極170 (參見第6画)。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 隨後加上厚度達例如70nra的另一二氧化矽層並在光阻 遮罩19的輔肋下加以結構化。此例中,會暴露出端子區 域 12、閘極170、以及第三層143的部分表面(參見第7 圖)。 利用自動-對齊矽化程序例如於矽化程序中使用鈦金 颶而將矽化物端子110形成於端子區域12、閘極170、以 及第三層143露出的表面上(參見第.8圖)。矽化物端子 110在各例中是用來減少其雑散串聯電阻。 於整個表面上加了例如二氣化矽構成的鈍性層111之 本紙張尺度適用中國國家標準(CNS ) A4規备htfOX 297公釐) A7 B7 五、發明説明(〆) 後,於其上鑽出通到矽化物端,子 110、端子區域1 2、第三 層1 4 3、以及閘極1 7 0的接觸孔,利用金屬層之形成並對 該金屬層之結構化而製造出形成通到靠上邊源極/汲極 區域的端子區域1 2、第三層1 4 3 ,以及閘極1 7 0的接觸點 1 ]. 2。通到閘極1 7 0的接觸孔無法在第8圔所示的截面中 看到,而是落在延伸結構1 5 0内(與第4圖作比較)。藉 箸延伸結構].5 0内閘極1 7 0的島狀結構(與第4圖作比較) ,可提供通到閘極1 7 G的接觸孔,且其截面會大於此面 積内閘極1 7 0的結構尺寸所對應的截面。通到閘極1 7 〇的 接觸孔會與一値以上的島狀結構1 3 2 ’重疊。 〔第2實施例] 第2實施例中於像單晶矽基板或是上有單晶矽層的S 0 I 基片組成的基片2 1内,利用遮罩植入法及隨後以熱處理 使因植入所導致的缺陷能退火而形成端子區域2 2。隨後 將具有開口 23Q而暴露出端子區域22表面的遮罩23形成 基片21的表面上(參見第9圖)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 為了形成遮罩23而將端子層231氮化矽層232、及氣化 矽層2 3 3加到基Η 2 1上。例如,端子層2 3 1是由厚度逹 50nm的摻有重劑量雜質的多晶矽所形成。所有導電材料 都適用於端子層2 3 1 ,特別是摻有雜質的多晶矽、矽化 物、以及金屬等。所加的氮化矽層2 3 2厚度可達2 0 n m, 而氣化矽層2 3 3的厚度可達例如5 0 0 n m。 隨後利用徹影術製成的遮罩(未標示),例如在充以三 氯甲院、氧氣(用於氮化物)、或溴化氫、氟化氮、氦氣 -1 2 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(^ ) 、氧氣(用於矽)等氣體之下進行異向性蝕刻以使端子層 231、氮化矽層2 3 2、及氧化矽層2 3 3結構化。然後利用 氧化矽層的保形(conformal)沈積及異向性回蝕刻而將 氣化矽間隔層2 3 4形成於端子層2 3 1、氮化矽層2 3 2、及 氣化矽層2 3 3上面朝開口 2 3 Q的側壁上。此氧化矽間隔層 2 3 4的寬度有1〇11111(參見第9圖)。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 層序列2 4 ,其中有作靠下邊的源極/汲極區域用的第 一層2 4 1、作通道區域的第二層2 4 2、以及作靠上邊的源 極/汲極區域的第三層2 4 3 ,是利用選擇性磊晶法成長於 開口 2 3 0之内(參見第1 0圔)。選擇性磊晶是用含有二氯 矽乙烯(S i 2 H 2 C 1 2 ),六氫化二硼、三氫化砷、三氫 化碟、氯化氫、氫氣等處理氣體,在7 0 0到9 5 (TC的溫度 範圍内以及5到20, OOOPa的壓力範圍等條件下進行的。 此例中,厚度達lOGnnt的第一層241是由雜質濃度為 5 X 1 0 19 c nr3的η -型矽所形成的。厚度達1 0 0 η ηι的第二層 2 4 2是由雜質濃度為1 0 m c nr3的p -型矽所形成的。厚度 達200nm的第三層243是由雜質濃度為5X 10 13 cm·3的η -型 矽所形成的。而規格中所指定的層厚度指的是開口 2 3 0 中央部分的厚度。而特定的程序參數會導致在開口 230 的邊緣上形成多面體,使得第一層2 4 1、第二層2 4 2、以 及第三層243在開口 130邊緣上的厚度會比在開口 230中 央部分的厚度小2到3倍。 隨後形成呈環狀圍繞層序列2 4的開口 2 5 (參見第1 1圖) 。而於此開口 2 5内暴露出第二層2 4 2和第三層2 4 3的側壁 -1 3 - 本紙張尺度速用中國國家標準(CNS ) Α4規格(2]0X297公釐) A7 B7 五、發明説明(a ) 。開口 2 5的製作是利用微影術製成的遮罩(未顯示)蝕刻 成的,而氮化矽層2 3 2則扮演著停止層的角色。令端子 層2 3 1與第一層2 4 1互相絶緣所用的氣化矽間隔層2 3 4的 殘留物則保留在第一層2 4 1内。而端子層2 3 1則與端子區 域2 2形成電氣連接。 閘極介電質2 6是利用熱氧化法而形成於露出的第二層 242和第三層243表面。閘極介電質26是由一層厚度達例 如3到5 nm的二氧化矽形成的。如同第1實施例所示, Μ 0 S電晶體之製造是藉著形成填充開口 2 5的閘極2 7 Q ,沈 積並結構化另一個二氧化矽層2 8 ,形成通到第三層2 4 3 、閘極2 7 0、以及端子層2 3 1的矽化物端2 1 0 ,沈積鈍性 層2 ] 1 ,以及形成通到配置於第三層2 4 3、端子層2 3 1、 以及閘極2 7 0上之矽化物端子2 1 0的接觸點2 1 2。所提供 之通到閘極的接觸點2 1 2最好是與層序列2 4呈横向關傜 ,如同第1實施例中的說明所示。 〔第3實施例〕 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第3實施例中於像單晶矽基板或是上有單晶矽層的S Ο I 基片組成的基片3 1内,利用遮罩植入法及隨後以熱處理 使因植入所導致的缺陷能退火而形成端子區域3 2。 然後將具有開口 330的遮罩23形成於基片31的表面上 。端子區域3 2是部分暴露於開口 3 3 0的内側(參見第i3圖)。 為了形成遮罩3 3而將厚度20nra的氣化矽層331及厚度 5 0 n m的氮化矽層3 3 2加到基片3 1上。在於其上加導電層 並依使之形成閘極3 7 0的方式加以結構化。閘極3 7 0是由 -1 4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(Η ) 厚度達lOOnm的摻有雜質的多晶矽所形成。將厚度達600nm 的第二氣化矽層3 3 3加於其上並使平坦化。藉箸使用微 影術製成的遮罩(未顯示)進行異向性蝕刻而於遮罩3 3内 鑽出開口 3 3 0。開口 3 3 0的尺度是例如0 . 6 X 0 . 6 # m 2。 這是假定所用的徹影術是在最小結構尺寸為F = G . 6 a m 以及對齊準確度最多是為Q . 2 // ηι的情況下。於形成開口 3 3 (]期間,首先進行蝕刻直達氧化矽層3 3 1的表面。之後 利用熱氣化將厚度達3到1 Q n m的二氧化矽閘極介電質3 6 形成於露出的閘極3 7 Q表面上。然後針對二氧化矽和矽 將氧化矽層3 3 1作選擇性蝕刻而使端子區域3 2之表面的 一部分暴露於開口 3 3 0内。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 層序列3 4 ,是利用選擇性磊晶法成長於開口 3 3 0之内 (參見第14圖)。此層序列34中有第一層341、第二層342 、以及第三層343、厚度達150n m的第一層3 41是由雜質 濃度為5 X 1 0 19 c m·3的η -型矽所形成的。厚度達1 Q D n m的 第二層2 4 2是由雜質濃度為1 G e c nr3的p -型矽所形成的。 厚度達25Qnm的第三層343是作為上邊(upper)源極/汲 極區域之用且是由雜質濃度為5 X 1 0 19 c nr3的n -型矽所 形成的。此例中,對選擇性磊晶法的控制方式是使之於 開口 3 3 0的邊緣上的層厚度會小於在開口 3 3 0中央部分的 層厚度。而規格中所指定的層厚度指的是開口 330中央 部分的厚度。位於開口 3 3 0邊緣上的層厚度比在開口 3 3 0 中央部分的層厚度小2到3倍。選擇性磊晶是用含有二 氯矽乙烯(S i 2 H 2 C 1 2 ),六氫化二硼、三氫化砷、三氫 -1 5 - 本紙張尺度適用中國國家標準(CNS ) Α4現格(2Ι0Χ297公釐)
A 明説 明發 、五 範 度 〇 溫的 的行 °c進 ο , 5 下 3 件 條 7 等 在圍 體範 氣力 理壓 處的 等pa 氣00 氫,0 ο 、 2 氫到 化 5 氯及 、以 磷内 化圍 到 00對 6 針 為下 度肋 厚輔 上的 加術 後技 隨光 磨 械 機 \ 學 化 在 並 5 3 層 矽 晶 多 的 程 化 坦 平 一了 y/1 施 地 性 擇 選 矽 化 氣二 矽 化 氧二 第 與 是丨層 點 } 三 端圖第 的14與 3,第之 層見使 砂參成 曰g-h(形乡二 ,矽 後 t 晶 多- 化]-刑土 31 同- ffi- η 平^由 在3¾是 。33好 序層最 35氣 層電 矽成 晶達 r 3 多 4 此 對 3 35如 層例 矽有 晶具 多個 將一 。後成 接然形 連 , 中 ) 例圖 此15 。第 刻見 蝕參 性7( 3J 擇 選 作 砂 化 氣、m? 渠 溝 的 度 暴層 於矽 〇化 内氪 7 3 用 渠利 溝上 在壁 露侧 暴33 是3 層 y 矽 值匕 3ή氧 3 -3 二 層第 矽的 化内 氣 3 二渠 第溝 而在 。露 氮 成為 形如 而例 刻度 蝕厚 回的 性38 向層 異隔 行間 施層 層砂 層化 矽氮 化此 氦 。 ί 8 對 3 並層 積隔 沈間 形層 保矽 的化 選刻 行蝕 施項 層這 矽行 化施 氮續 和連 砂 。 化€ 氧構 對結 中狀 業環 作呈 刻34 蝕列 性序 向 層 異而 於刻 後蝕 然性 擇 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 色 角 1層 帛.Lhr 停 刻 止蝕 為著 來演 出扮 露是 5 8 暴 3 面層 表隔 的間 2 3 Γ 域 區化 子氮 端 , 使中 到例 直此 見 參 圖 填 用 貝 和 内砂 間化 空氧 由二 自由 的是 側如 内例 4 9 3 3 列料 序 填 層緣 之絶 化此 構 0 結39 狀料 環填 呈緣 於絶 成了 形充 沈 法 砂動 化自 氧以 層 對 ο 8 作 ο 3 ϋ 4層目 度π而 wlrB目 二 形 Ϊ35 而ί層 J 氮卩 豸除吧 蝕 晶 3去„ H 多 行Μ到 施0η通 ^ ^ 0 之ί法 積 齊 二而 的因 上 為 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
频請#員明示 本i 經濟部中央標準局負工消費合作社印製 五、發明説明(π ) 邊源極/汲極區域之用的第三層3 4 3的接觸孔。然後利 用光阻遮罩,將延伸到遠達端子區域3 2或閘極3 7 0的接 觸孔蝕刻到氮化矽層層3 3 2及第二氧化矽層3 3 3之内,同 時也蝕刻到氧化矽層3 3 1之内(參見第1 7圖)。隨後利用 金屬層的加入及組織而形成通到閘極3 7 0、多晶矽層3 5 、以及端子區域3 2的接觸孔。 參考符號表 11, 2 1, 3 1. * · · .基 Η 12, 2 2, 3 2 . XUI 子 區 域 13, 2 3, 3 3 . • · · .遮 罩 1 3 1 •氮 化 矽 層 13 2 .氣 化 矽 層 13 2 t •島 狀 結 構 2 3 1 .端 子 層 2 3 2 •氮 化 矽 層 2 3 3 .氧 化 矽 層 2 3 4 •氧 化 矽 間 隔 層 3 3 1 氮 化 矽 層 3 3 2 .第 一 氧 化 矽 層 3 3 3 •第 二 氧 化 矽 層 13 0 ,23 0 , 3 30 . 開 14, 2 4, 3 4. 層 序 列 14] ,24 1 , 3 4 1 . 第 一 層 14 2 ,24 2,3 4 2 . 第 二 層 -1 7 - ---------一:悴-- ..¾ (請先閱讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(小) 143,243,343......第三層 15,25........開口 150..........(開口)延伸結構 1 6,2 6,3 6 .....閘極介電質 17...........導電層 1 7 0 , 2 7 0 , 3 7 0 ......閘極電極 18,28........另一個二氧化矽層 1 9...........光阻遮罩 110.210 ......矽化物端子 111.211 ......鈍性層 112,212,312.....接觸點 35........多晶矽層 37 ........溝渠 38 ........氮化矽間隔層 -18- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 87103048 A8 Βδ C8 D8
    申請專利範圍 (87年5月修正) 為罩 徴遮 特的 其面 ,表 法要 方主 造出 製露 之暴 體而 晶0) 電13 s /V ο Η Ρ 直開 垂有 °?wetL\ 種具 形 是 上 面 表 要 主 的 片 基 體 導 半 於 成 轉诗委筒明示,本窥修二後是否變更原實質内容 經濟部中央標準局員工消費合作社印製 ί 邊 列下 序為 層作 是 層 - 有 各 中 其 於面 ΘΓ長多 ΡΡ成成 (U法形 邊晶上43 上磊緣1 及性邊2,; 以擇的14度 極 源 的 極 源 的 別 、 分域 3)區 14道 ,通 2 4 、 1域 1,區 4- 1 極 /i\ 汲 □ 開 130在 (1得 口使 開體 選 4 4 用(1(1 利列的 是序上 ,層緣 用於邊 之而0) 域’(13 區内t 極之 汲0) Ρ 開 在 於 小 會 度 厚 層 厚 層 的 分 部 央 中 (請先閲讀背面之注意事項再填寫本S·) 質 電 介 極 ., 閘上 面 極 Ε ο 極上 閘置 位 表 個1 的 鄰 相 域 區 道 通 與 於 成 形 是 質 電 介 極 閘 與 於 成 形 是 的 鄰 相 少 、 至2) XI/ 3 3 3 1ί ( 中, 罩。其31 遮成,(3 該構法層 中所方緣 其矽之絶 ,化項一 .法氮 2 第 方或第成 之 \ 或形 項及項而 1κ1 3 第化第(3 圍氣圍 範之範 利上利 專面專 請表請 申由·申 如是如 第 3 > 3 及 ί 以 罩遮). 成70); 形(330 了 層(3 為電口 導開 層 緣 絶 生 産 上 其 於 並 列 序 層 成 形 法 晶 磊 性 擇 選70 以(3 在層 是電 6)導 3 . (^ 質成 電胲 介前 極之 0¾ ) aE 4 3 /V 上 面 表 的 來 出 露 暴. 之 訂 成 形 層 1項 導|3 3 第 由 3 -- 圍 是 丨範 70利 3 -」 ^ 專 極請 閘申 如 Π 開 在 中 其 法 方 之 的 本紙張尺度適用令國國家標準(CNS ) A4規格(210X297公釐) 87103048 A8 Βδ C8 D8
    申請專利範圍 (87年5月修正) 為罩 徴遮 特的 其面 ,表 法要 方主 造出 製露 之暴 體而 晶0) 電13 s /V ο Η Ρ 直開 垂有 °?wetL\ 種具 形 是 上 面 表 要 主 的 片 基 體 導 半 於 成 轉诗委筒明示,本窥修二後是否變更原實質内容 經濟部中央標準局員工消費合作社印製 ί 邊 列下 序為 層作 是 層 - 有 各 中 其 於面 ΘΓ長多 ΡΡ成成 (U法形 邊晶上43 上磊緣1 及性邊2,; 以擇的14度 極 源 的 極 源 的 別 、 分域 3)區 14道 ,通 2 4 、 1域 1,區 4- 1 極 /i\ 汲 □ 開 130在 (1得 口使 開體 選 4 4 用(1(1 利列的 是序上 ,層緣 用於邊 之而0) 域’(13 區内t 極之 汲0) Ρ 開 在 於 小 會 度 厚 層 厚 層 的 分 部 央 中 (請先閲讀背面之注意事項再填寫本S·) 質 電 介 極 ., 閘上 面 極 Ε ο 極上 閘置 位 表 個1 的 鄰 相 域 區 道 通 與 於 成 形 是 質 電 介 極 閘 與 於 成 形 是 的 鄰 相 少 、 至2) XI/ 3 3 3 1ί ( 中, 罩。其31 遮成,(3 該構法層 中所方緣 其矽之絶 ,化項一 .法氮 2 第 方或第成 之 \ 或形 項及項而 1κ1 3 第化第(3 圍氣圍 範之範 利上利 專面專 請表請 申由·申 如是如 第 3 > 3 及 ί 以 罩遮). 成70); 形(330 了 層(3 為電口 導開 層 緣 絶 生 産 上 其 於 並 列 序 層 成 形 法 晶 磊 性 擇 選70 以(3 在層 是電 6)導 3 . (^ 質成 電胲 介前 極之 0¾ ) aE 4 3 /V 上 面 表 的 來 出 露 暴. 之 訂 成 形 層 1項 導|3 3 第 由 3 -- 圍 是 丨範 70利 3 -」 ^ 專 極請 閘申 如 Π 開 在 中 其 法 方 之 的 本紙張尺度適用令國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 邊緣上靠下邊的源極/汲極區域(341)的終點基本上 是與第一絶緣層落在同一水平面上,而通道區域(342) 的终點基本上是與導電層(370)落在同一水平面上的。 5. 如申請專利範圍第1項或第2項之方法,其中 遮罩(1 3 )是由絶緣材料形成的; 在形成層序列(1 4 )之後,通道區域(1 4 2 )會依使下 邊的源極/汲極區域(1 4 1 )的側壁基本上保持受到構 成遮罩(13)之絶緣材料覆蓋的方式而暴露出來; 閛極介電質(1 6 )的閘極電極(1 7 0 )則形成於通道區 域U 4 2 >的側壁上。 6. 如申請專利範圍第5項之方法,其中 遮罩(13)是由第一絶緣層(131)和第二絶緣層(132) 形成的,第一絶緣層(131)是配置於主要表面上,第 二絶緣層U 3 2 )則配置於第一絶線層(1 3 1〉上,而第二 絶緣層(132)是可以針對第一絶緣層(131)和層序列(14) 作選擇性蝕刻; 下邊的源極/汲極區域(141)的終點基本上是與第一 絶緣層(1 3 1 )落在同一水平面上; 呈璟狀圍繞通道區域(1 4 2 )的開口( 1 3 0 )是形成於第 二絶緣層(1 3 2 )内; 在形成閘極介電質(16)之後,開口(130)内會填滿 導電層(1 Ό ; 閘極(1 7 〇 )是利用導電層(1 7 )之結構化而形成的。 7 .如申諳專利範圍第6項之方法,其中 -20- 本紙張尺度適用中國國家標準(CNS ) A4洗格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 申請專利範圍 A8 B8 C8 D8 P 1 開{ FP $ 的構 内結 }伸 2 : 3 延 (1個 層一 矽有 化側 氧一 二的 第0 列32 序(1 層構 在結 少狀 至島 上而 構 結 伸 延 此 於 5 置(1 配構 是結 □ 開 得 使 .’ 而圖 内截 0)的 5 : 1 狀 /V 子 格 有 具 内 伸 延 於 列 序 層 50中 (1其 構 , 結法 伸方 延之 了項 充 1 瑱第 也圍 7 範 { 利 層專 電請 導申 如 P 開 的 内 列 序 層 的 化 構 結 狀 環 成 已 此 〇 \)/ > 9 化(3 構料 結填 被緣 式絶 方有 狀設 環上 以4) ---------I-- (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW87103048A 1997-03-19 1998-03-03 Method for the production of a vertical MOS transistor TW392254B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997111481 DE19711481A1 (de) 1997-03-19 1997-03-19 Verfahren zur Herstellung eines vertikalen MOS-Transistors

Publications (1)

Publication Number Publication Date
TW392254B true TW392254B (en) 2000-06-01

Family

ID=7823919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87103048A TW392254B (en) 1997-03-19 1998-03-03 Method for the production of a vertical MOS transistor

Country Status (3)

Country Link
DE (1) DE19711481A1 (zh)
TW (1) TW392254B (zh)
WO (1) WO1998042015A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3064399B1 (fr) * 2017-03-22 2019-05-03 Stmicroelectronics (Crolles 2) Sas Transistor quantique vertical

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885617A (en) * 1986-11-18 1989-12-05 Siemens Aktiengesellschaft Metal-oxide semiconductor (MOS) field effect transistor having extremely shallow source/drain zones and silicide terminal zones, and a process for producing the transistor circuit
EP0430514B1 (en) * 1989-11-27 1996-01-31 AT&T Corp. Substantially facet free selective epitaxial growth process
JP3202223B2 (ja) * 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
DE19621244C2 (de) * 1996-05-25 2003-08-28 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor

Also Published As

Publication number Publication date
DE19711481A1 (de) 1998-10-08
WO1998042015A1 (de) 1998-09-24

Similar Documents

Publication Publication Date Title
TWI679688B (zh) 半導體裝置的製作方法與降低半導體裝置其閘極側壁間隔物的介電常數的方法
TWI324386B (en) Semiconductor device and method for manufacturing the same
TW521425B (en) Semiconductor device and method of manufacturing the same
TWI404210B (zh) 半導體結構及其製造方法
KR960012254B1 (ko) 반도체 장치 및 그 제조 방법
TWI241620B (en) Manufacturing method of semiconductor device
TW476136B (en) Method of forming a trench DMOS having reduced threshold voltage
KR100924197B1 (ko) 반도체 소자 및 그 제조 방법
TW465091B (en) Deep trench DRAM with SOI and STI
TW548703B (en) Manufacturing method of semiconductor device
JP2012004473A (ja) 半導体装置及び半導体装置の製造方法
TW201327783A (zh) 半導體裝置之製造方法及半導體裝置
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
TW201005835A (en) All around gate type semiconductor device and method of manufacturing the same
TWI302748B (en) High-voltage semiconductor device, semiconductor device and method of forming thereof
TW201324626A (zh) 半導體裝置的製造方法及半導體裝置
TW200929378A (en) Semiconductor device and method for manufacturing the device
TWI236090B (en) Trench power MOSFET and method for fabricating the same
JP2010245233A (ja) 半導体装置およびその製造方法
TW392254B (en) Method for the production of a vertical MOS transistor
TWI284348B (en) Method for fabricating raised source/drain of semiconductor device
US11855170B2 (en) MOSFET device structure with air-gaps in spacer and methods for forming the same
TW508751B (en) Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide
TWI221004B (en) Semiconductor structure with locally-etched gate and method of manufacturing same
TW511251B (en) Semiconductor device and method for its manufacture

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees