經濟部中央標準局員工消费合作社印^ A7 B7 五、發明説明（1 ) 發明背景 1.發明範圍 . 本發明是關於一半導體記憶裝置’並更精確的來説，是 關於以一封包單元信號運作之半導體記憶装置的接脚配置 方法，及採用一封包單元信號作爲輸入之半導體記慎裝 置。 1.相關技藝説明 —半導體記憶裝置其中之輸入信號，例如資料及位址， 以一封包單元輸入，包括一輸入部份，一輸出接腳部份， —記憶體部份，及一介面部份。 該介面部份，對透過該輸入接腳部份以一封包單元輸入 之輸入"is號做解碼’然後產生核心介面信號用以操作該記 憶體部份，及控制自記憶體讀取資料，透過輸出接腳部份 輸出到外界。 因此，在上文所述之半導體記憶裝置是以一封包單元來 運作的，在一正常模式下，透過該介面部份自記憶體來讀 取或寫入該資料β 測試該記憶體部份之儲存單元要花很常一段時間，因爲 孩測試是透過該介面部份來執行的。 因此’爲了減少該測試時間，使用直接存取該記憶體之 直接存取模式測試法’而不是如上述般透過該介面部份。 在此法中’跳過該介面部份’並該輸入接腳部份及輸出接 腳部份直接連接到該等核心介面信號。該直接存取模式之 輸入及輸出接腳部份一定要與該正常模式之接腳配置方式 -----------^------π------線-- (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印繁 A7 B7_ 五、發明説明（2 ) 不同。 一 Rambus的動態隨機存取記憶體是具有代表性的，以一 封包單元運作之半導體記憶裝置。 圖1所示爲一以一封包單元運作的傳統半導體記憶裝置 之直接存取模式的接腳配置。 參閱圖1，該半導體記憶之接腳包括配置資料接腳 DQA<8:0>，DQB<8:0>以便資料輸入或輸出，並配置請求 接腳RQ<8:0>以便輸入位址及指令，配置時鐘接腳 CFM/CFMN及CTM/CTMN以便輸入時鐘信號，還有其他四 種接腳CLIN，CLOUT，SIN及SOUT (並未顯示）。 雙時鐘以成對的方式運作，並有一 180°的相位差輸入 至該時鐘接腳CFM/CFMN及CTM/CTMN。 <8:0>表示接腳自數字0至數字8。例如，該資料接腳 DQA<8:0>表示9個資料接腳DQA自該第0個資料接腳 DQA0至該第8個資料接腳DQA8。 因此，DQA<8:0>及DQB<8:0>等1 8個資料接腳，9個請 求接腳RQ<8:0>，4個時鐘接腳CFM/CFMN與CTM/CTMN， 及4個其他接腳CLIN，CLOUT，SIN和S0UT，即爲在一正 常模式中所使用之35隻接腳。 在一直接存取模式中之資料接腳DQA<8:0>及 DQB<8:0>，在該正常模式中是配置來測試位址接腳 TestA<17:0>。在該請求接腳RQ<8:0>中之第0請求接腳 RQ<0> @己置爲一測試列位置選通接腳TestRASb。該第一請 求接腳RQ<1>配置爲一測試列位置選通接腳TestCASb。該 -5- 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------------1------IT------.^ (請先閏讀背面之注項再填寫本頁) 經濟部中央標準局貝工消费合作社印聚 A7 B7 五、發明説明（3 ) 第二請求接腳RQ<2>配置爲一 TestWrite。該時鐘接腳 CFM/CFMN及CTM/CTMN g己置爲一測試窝入時鐘接腳 TesrClkW及一測試讀出時鐘接腳TestClkR。 該測試寫入接腳TestWrite對應至一用以輸入一 DRAM的 寫入允許信號WEB之接腳。與一寫入信號同步之時鐘輸 入至該測試寫入時鐘接腳TesrClkW。與一讀出信號同步 之時鐘輸入至該測試讀出時鐘接腳TestClkR。 在一正常模式下，透過該等接腳輸入之信號在該介面部 份產生核心介面信號，用以驅動該記憶體部份。 在一直接存取模式中，一列位置RADR，一行位置 CADR，資料匯流排信號RWDA及RWDB，一預充電儲存 單元位址PBSEL，及一行儲存單元位址CBSEL都是透過該 測試位址接腳TestA<17:0>來輸出或輸入。一用以啓動該 列位址RADR之列位址啓動信號BSENSE，及用以對該列 位址RADR預充電之列位置預充電信號pRECH，輸入至該 測試列位址選通接腳TestRASb。一行位址啓動信號 COLCYC用以啓動該行位址CADR，及一行位址預充電 COLLAT用以對該行位址CADR做預充電，輸入至該測試 行位址選通接腳TestCASb。 用以區分資料的讀出/寫入之寫入信號WRITE，輸入至 該測试寫入接腳TestWrite。 例如，6位元之列位址raDR<5:0>，6位元之該行位置 CADR<5:0>，及6位元之資料匯_流排信號RWda<5:0>，輸 入至該第0到第5之測試位址接腳TestA<5:0>。 -6- 本紙張尺度適用中國國*樣準（CNS )⑽桃（2似297公瘦） --*--------裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局货工消费合作社印^ A7 B7 五、發明説明（4 ) 圖2爲一直接存取模式測試作業之計時圖，特別針對， 一測試作業之計時圖用以自該記憶體部份，依照圖1所示 之接腳配置來讀取資料。 參閱圖2，當一邏輯低電平信號加諸於該測試列位址選 通選通接腳TestRASb，該列位址RADR加諸於該測試位址 接腳TestA<17:0>，選取該記憶體部份之一字線。因此， 也會感測到一位元線。當一邏輯低電平信號加諸於該測試 行位址選通選通接腳TestCASb經過一段預設時間t RCD之 後，該行位址CADR及該行儲存單元位址CBSEL都鎖存至 該等測試位址接腳TestA<17:0>。當該測試行位址選通接 腳TestCASb之信號爲邏輯高電平時，自該記憶體部份讀取 之資料以該資料匯流排中的資料匯流排信號RWDA及 RWDB來表示，並該等資料匯流排信號RWDA及RWDB與 該測試讀取時鐘TestClkR同步，並輸出至該測試位址接腳 TestA<17:0> 0 當該預充電儲存單元位址PBSEL輸入至該測試位址接腳 TestA<17:0>，並一邏輯高電平信號加諸於該測試列位址 選通接腳TestRASb時，該已啓動之儲存單元會被還原至一 預充電狀態。 這時候，該列位址RADR，該行位址CADR，該行儲存 單元位址CBSEL，及該資料都依序輸入至該等測試位址接 腳 TestA<17:0>。 圖3爲一直接存取模式測試作業之計時圖，依據圖1所 示之接腳配置，特別針對寫入資料至該記憶體部份之測試 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I 1- - .4— - - 8 - II- 8 I I—- - - I:·.·1- 丁 - -I I - - -!--------- 、\'夺 髮 (請先閲讀背面之注意事項再填寫本I ) 經濟部中央標丰局兵工消費合作社印製 A7 B7 五、發明説明（5 ) 作業。 參閱圖3，當該邏輯低電平信號加諸於該測試列位址選 通接腳TestRASb時，該列位址RADR加諸於該測試位址接 腳TestA<17:0>，選取該記憶體部份之一字線。 當該行位址CADR及該行儲存單元位址CBSEL都鎖存至 該等測試位址接腳TestA<17:0>時，經過一段特定時間t CSH之後，經由輸入該邏輯低電平信號至該測試行位址選 通接腳TestCASb，輸入至該測試接腳TestA<17:0>之資料 與該測試寫入時鐘TestClkW同步，並以該資料匯流排中的 資料匯流排信號RWDA及RWDB來表示，且該測試行位址 選通接腳TestCASb之信號自邏輯高電平改變爲低電平，該 資料匯流排信號RWDA及RWDB依照該列位址RADR，該 行位址CADR，及該行儲存單元位址CBSEL窝入至該記憶 體部份。 當該預充電儲存單元位址PBSEL輸入至該等測試位址接 腳TestA<17:0>及該邏輯高電平信號加諸於該測試位址選 通接腳TestRASb時，該已啓動之儲存單元會被還原至該預 充電狀態。 如圖1至3所示，在以一封包單元運作之傳統之半導體 記憶裝置中，該列位址RADR，該行位址CADR，及該行 儲存單元位址CBSEL都輸入至該測試位址接腳 TestA<17:0>，並自該測試位址接腳TestA<17:0>輸入或輸 出資料。換句話説，從該相同接腳輸入或輸出該資料及該 等位址。 -8- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I 1.......*-- 11 - - - - - —II 士民 —II II - - —I -1 - Τ» HI---- n-------- U3 --口 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印繁 A7 B7 五、發明説明（6 ) 然而，因爲該記憶體測試器或—電路板同時測試各種不 同的半導體記憶裝置，其中該等位址與該資料藉由該等相 同接腳多路傳輸並自該等相同接腳輸入或輸出，無法支援 對半導體圮憶裝置之測試，。因此，必須要將輸入該位置 之接腳及輸入或輸出該資料之接腳分開配置。 發明概诚 爲了要解決該等上述問題，本發明之目標在於择供一半 導體記憶裝置之接腳配置方法’分別將接脚配置给位址輸 入及資料輸入，在一直接存取模式中，用以測試以一封包 單元運作之記憶體部份。 本發明的另一個目標爲提供一半導體記憶裝置，藉由該 半導體記憶裝置之接腳配置方法，用來輸入一封包單元信 號。 於是，爲了要達成第一個目標，這裡提供一半導體記憶 裝置之接腳配置方式包括一第一接腳部份，一第二接腳部 份’—記憶體部份，及一介面部份透過該第一及第二接腳 部份接收一封包單元信號以操作該記憶體部份，在該第一 接腳部份中所配置的接腳用於輸入或輸出資料，並ik第二 接腳部份配置用於輸入位址的接腳，用於輸入控制信號以 控制該記憶體部份運作之接腳，及用以輸入時鐘信號之接 腳，在一正常模式下，透過該介面部份自該記憶體部份讀 取資料或寫入資料，並在該第一接腳部份中只有配置用以 輸入或輸出資料之接腳，在一直接存取模式中不透過該介 面部份以直接測試該記憶體部份"依照本發明的另一具體 -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------_-----私衣------、1T------^ * * (請先閲讀背面之注意事項再填寫本頁) A7 B7 經满部中央標準局貝工消费合作社印製 五、發明説明（7 ) 實施例’提供一半導體記憶裝置之接腳配置方法包括一第 一接腳部份，一第二接腳部份，一記憶體部份，及一介面 部份透過該第一及第二接腳部份，藉由接收一封包單元信 號以操作該記憶體部份，在該第一接腳部份中配置自其輸 入資料或自其輸出資料之接腳，並該第二接腳部份中配置 用於輸入位址的接腳，用於輸入控制信號以控制該記憶體 部份運作之接腳，及用以輸入時鐘信號之接腳，在—正常 模式下’透過該介面部份自該記憶體部份讀取資料或寫入 資料’並該第一接腳部份中之一些接腳配置爲用以輸入或 輸出資料的接腳，且該第一接腳部份其他的接腳及該第二 接腳部份配置爲用以輸入位址之接腳，用以輸入控制信號 以控制該記憶體部份運作之接腳，及用以輸入時鐘信號之 接腳，在一直接存取模式之下並不透過該介面部份以直接 測試該記憶髏部份。 爲了要達成第個二目標，提供一半導體記憶裝置，包括 一記憶體部份，連接至該記憶體部份之資料匯流排，連接 至各自對應的資料匯流排之資料輸入/輸出緩衝器，連接 至該資料輸入/輸出緩衝器之輸入/輸出接腳並接收—封包 單元信號作爲輸入，在該等資料匯流排中至少有一構成交 換部份，並每一比較部份都有一埠連接至一交換部份，且 其他的埠至少有一連接到沒有構成交換部份之資料匯流 排，及連接到有構成交換部份之資料匯流排，在該交換部 份中允許透過所有的輸入/輸出 >矣腳以執行交換功能來輸 入/輸出資料，故該資料輸入/輸出緩衝器連接至該記憶體 -10- 本“尺度適财is家標準（CNS )八4祕（210X297公釐） ------ (請先閱讀背面之注意ί項再填寫本頁) -裝. 、·ιτ 線 經漓部中央標準局貝工消费合作社印" A7 B7 五、發明説明（8 ) 部份’在該正常模式下，並只允許透過對應到有交換部份 構成之資料匯流排的輸入/輸出接腳來輸入或輸出該資 利· ’該資料輸入/輸出緩衝器連接至該比較部份以行使交 換功能’在一直接存取模式之下用以測試該記憶體部份。 依照本發明，有可能使用一封包單元之輸入信號來測試 一半導趙記憶裝置，就像Rambus的動態隨機存取記憶體 —樣’使用一記憶體測試器以測試一傳統半導體記憶裝 置，經由將輸入位置之接腳及輸入該資料之接腳分開配 置，或經由在正常模式下指定爲資料接腳之輸入及輸出接 腳，在直接存取模式下配置爲該資料接腳，該爲位址接 腳，及該控制接腳❶ 圖示之簡單説明 本發明之上述目標及優點藉由配合具體實施例的詳細説 明及參閱隨附之圖示將會變得更顯而易見： 圖1所示爲一直接存取模式中，玖—封包單元運作之傳 統半導體記憶裝置的接腳配置； 圖2爲一直接存取模式測試作業之計時圖，特別針對， 一測試作業依圏〗所示之接腳配置，自—記憶體部份讀取 資料； 圖3爲一直接存取模式測試作業之計時圖，特別針對， —測·試作業依圖1所示之接腳配置，自寫入資料至該記愫 體部份； 〜 依據以一封包單元運作之本發明，圖4所示爲在—半導 體記憶裝置之直接存取模式下的第一具趙實施例之接腳配 -11- 本紙張尺度適用中國國家標^YcNS ) A4規格（210X297公釐） ^-----_ (請先閲讀背面之注意事項再填寫本頁} .裝 線 經滴部中央標準局K工消費合作社印^ A7 B7 五、發明説明（9 ) 置； 圖5爲一直接存取模式測，就作業之計時圖，依據圖4所 示之接腳配置，特別針對自該記憶體部份讀取資料之測試 作業。 圖6爲一直接存取摸式測試作業之計時圖，依據圖4所 示之接腳配置，特別針對寫入資料至該記憶體部份之測試 作業。 依據本發，明，圖7所示爲該半導體記憶裝置直接存取模 V . 一一 ' 式下的接、腳ώ置之第'三具體實施例，其、中以一封包單元運 f * 作；並 依據興7之接腳配置，圖8所示扃一半導體〜記憶裝置巧 以輸入一封包單元信氣。- 較佳具體實施例之説明 下文中，本發明將會參閱附圖做詳細的説明。 參閱圖4，依據本發明之第一具體實施例，該半導體記 憶裝置之接腳包括配置資料接腳DQA<8:0> & DQB<8:0>， 以便於在一正常模式下輸入或輸出資料，配置請冰接腳 RQ<7:0>以便於瀚入位址及指令，配置時鐘接腳 CFM/CFMN及CTM/CTMN以便於輸入時鐘信號，和其他四 個接腳 CLIN，CLOUT，SIN，及 SOUT。 雙時鐘以成對的方式運作，並有一 180°的相位差輸入 至該時鐘接腳CFM/CFMN及CTM/CTMN。 <8:0>表示數字0至數字8。例i，該資料接腳DQA<8:0> 表示9個資料接腳DQA自該第0個資料接腳DQA<0>至該第 -12- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝· 、-° 經濟部中央標率局負工消費合作社印製 A7 B7 五、發明説明（1〇 ) 8個資料接腳DQA<8>。 一種與正常模式不同的新式接腳配置一定要在直接存取 模式之下執行，以便於該等接腳直接控制該半導髖記憶裝 置之記憶體部份。那就是，在該正常模式下之資料接腳 DQA<8:0>&DQB<8:0>配置爲該直接存取模式中之測試資 料接腳TestDQA<8:0>及TestDQB<8:0>。該等核心介面信 號用以操作該記憶部份指定爲該等資料匯流排信號 RWDA<8:0>&RWDB<8:0>。 在直接存取模式之下，該等請求接腳RQ<7:0>，該時鐘 接腳CTM，及該等其他接腳CLOUT，SIN與SOUT配置爲 測試位址接腳TestA<l 1:0>，而在正常模式下是用來輸入 位址及控制該記憶醴部份之信號，。該列位址RADR，該 行位址CADR，該預充電儲存單元位址PBSEL，及該行儲 存單元位址CBSEL輸入至該測試位址接腳TestA<l 1:0>。 正常模式下，該等時鐘接腳CTMN，CFM，及CFMN，但 不含時鐘接腳CTM，在直接存取模式下，配置爲該測試 寫入接腳TestWrite，該測試列位址選通接腳TestRASb及 該測試行位址選通接腳TestCASb。 一用以區分資料的讀出或寫入之寫入信號WRITE，輸入 至該測試寫入接腳TestWrite。一用以啓動/預充電該列位 址RADR之列位址啓動/預充電信號BSENSE/PRECH，輸入 至該測試列位址選通接腳TestRASb。一用以啓動/預充電 該行位址CADR之行位址啓動/預充電信號 COLCYC/COLLAT，輸入至該測試行位址選通接腳 -13- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 經漪部中央標率局負工消費合作社印家 A7 B7 五、發明説明（11 )
TestCASb 0 那就是，依照本發明之接腳配置與該傳統的接腳配置不 同，在正常模式下用來輸入及輸出資料之資料接腳 DQA<8:0>與DQB<8:0>並未配置一公用接腳用以輸入或輸 出位址及資料，但是配置了該測試資料接腳TestDQA及 TestDQB只用以輸入或輸出資料。 圖5爲一直接存取模式測試作業之計時圖，依照圖4所 示之接腳配置，特別針對自該記憶體部份讀取資料之測試 作業（ 參閱圖5，當該測試列位址選通接腳TestRASb之信號自 邏輯高電平變爲邏輯低電平並該列位址RADR輸入至該測 試位址接腳TestA時，該記憶體部份之字線會被選取。因 此，一位元線被感測到。當該測試行位址選通接腳 TestCASb之信號自邏輯高電平變爲邏輯低電平並該行位址 CADR及該行儲存單元位址CBSEL輸入至該測試位址接腳 TestA時，該資料匯流排信號RWDA及RWDB自分別對應 到該行位址CADR及該行儲存單元位址CBSEL之該記憶體 部份的儲存單元發送至該資料匯流排，並該等資料匯流排 信號RWDA及RWDB透過該測試資料接腳TestDQA及 TestDQB輸出至夕卜界。 當該預充電儲存單元位址PBSEL輸入至該測試位址接腳 TestA並一邏輯高電平加諸於該測試列位址選通接腳 TestRASb，已被啓動之儲存單元會被復原爲該預充電狀 態。 * -14- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 、-° 經漪部中决標芈局貝工消費合作社印製 A7 B7 五、發明説明（12 ) 那就是，該列位址RADR，該行位址CADR，該行儲存 單元位址CBSEL，及該預充電儲存單元位址PBSEL輸入至 該測試位址接腳TestA。資料輸出至該測試資料接腳 TestDQA 及 TestDQB。 圖6是一直接存取模式測試作業之計時圖，依照圖4所 示之接腳配置，特別針對用以寫入資料至該記憶體部份之 測試作業。 參閲圖6，當測試列位址選通接腳TestRASb之信號自邏 輯高電平改變爲邏輯低電平，並該列位址RADR輸入至該 測試位址接腳TestA時，該記憶體部份運作以選擇字線。 因此，會感測到一位元線。當該測試行位址選通接腳 TestCASb之信號自邏輯高電平改變爲邏輯低電平，並該行 位址CADR及該行儲存單元位址CBSEL都輸入至該測試位 址接腳TestA時，輸入至該測試資料接腳TestDQA及 TestDQB之資料載入至該資料匯流排，如同該記憶體部份 之資料匯流排信號RWDA及RWDB。 結果，該資料寫入至對應於該記憶體部份之行位址 CADR及該行儲存單元位址CBSEL之儲存單元。 因此，本發明中，有可能來測試使用一封包單元運作之 半導體記憶裝置，就像Rambus的動態隨機存取記憶體一 樣，在直接存取模式下，經由將輸入位置之接腳及輸入資 料之接腳分開配置，使用該記憶體測試器以測試該傳統半 導體記憶裝置。 圖7是依據本發明之直接存取模式下，依照一第二具體 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---.---r----t------ΐτ------.^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標半局負工消贽合作社印製 A7 B7 五、發明説明（13 ) 實施例，該半導體記憶裝置以一封包單元運作之接腳配 置。 參閱圖7，依據本發明之第二具體實施例，該半導體記 憶裝置接腳由配置來輸入或輸出資料之資料接腳 DQA<7:0>及DQB<7:0>所構成，Q配置該請求接腳 RQ<7:0>#便輸入該等位址及該等指令，並配置該時録接 脚CFM/CFMN與CTM/CTMN以便輸入該時鐘信號。 該雙時鐘以成對的方式運作，並有一 180。的相位差輸 入至該時鐘接腳CFM/CFMN及CTM/CTMN。 在正常模式下，該資料接腳DQA<6:0:2>S置爲直接存取 模式下之測試資料接腳TestDQA<3:0>。自該測試資料接 腳TestDQA<3:0>輸入或輸出該等資料匯流排信號 RWDA<7:0>。 "<6:0:2> "表示四隻資料接腳，即該〇號至該6號接腳中 之第0’第二，第四，弟7T接腳。 在該等十六隻資料接腳DQA<7:0>及DQB<7:0>中之八隻 資料接腳DQA<6:0:2>及DQB<6:0:2>，在正常模式下自其 輸入十六位元且自其輸出十六位元，在直接存取模式下配 置爲該等八個資料測試接腳TestDQA<3:0>及 TestDQB<3:0>。自該等八隻測試資料接腳Test DQA<3:0> 及Test DQB<3:0>輸入或輸出該等十六個資料匯流排信號 RWDA<7:0> 及RWDB<7:0> 0 在正常模式下，用以控制該記憶體部份之位址及信號自 該等請求接腳rq<7:〇>及該等資料接腳DQB<7:3:2>輸入， ___ -16- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n 1 —hi - - Hr - - 1^1 — I - 1:¾ - i -I .....I I 丁 I ::. n---I (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（14 ) 在直接存取模式下其配置爲該等測試位址接腳 TestA<ll:0>。該列位址RADR，該行位址CADR，該預充 電儲存單元位址PBSEL，及該行儲存資料位址CBSEL皆輸 入至該等測試位址接腳TestA<l 1:0>。 正常模式下之時鐘接腳CFM/CFMN及CTM/CTMN，在直 接存取模式下配置爲該測試列位址選通接腳TestRASb及該 測試行位址選通接腳Test CASb。用以啓動及預充電該列 位址RADR之列位址啓動/預充電信號BSENSE/PRECH輸入 至該測試列位址選通接腳TestRASb。用以啓動/預充電該 行位址CADR之行位址啓動/預充電信號COLC YC/COLLAT 輸入至該測試行位址選通接腳TestCASb。 並且，正常模式下之資料接腳DQB<1>，在直接存取模 式下配置爲該測試窝入接腳TestWrite。用以區分該資料之 讀出及寫入的寫入信號WRITE，輸入至該測試寫入接腳 TestWrite 0 依照本發明之接腳配置與該傳統的接腳配置不同，在正 常模式下用來輸入或輸出資料之資料接腳QDA<7:0>與 QDB<7:〇>藉由將其區分爲測試資料接腳TestDQA<3:0>及 TestDQB<3:0>用以輸入或輸出該資料，並在直接存取模式 下，該測試位址接腳TestA<ll:8>用以輸入該等位址。 依據圖7之接腳配置，圖8所示爲該半導體記憶裝置用 以輸入該封包單元信號。· 參閱圖8，該半導體記憶裝置包括一記憶體部份8 1，連 接至該記憶體部份8 1之資料匯流排82，連接至各對應之 -17- 本紙張尺度適用中國國家標準（CNS )六4%格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -*0 經濟部中央標挲局負工消费合作社印黧 經濟部中央標率局员工消f合作社印製 A7 ________B7 五、發明説明（15 ) 資料匯流排82的資料輸入/輸出緩衝器83，連接至該資料 輸入/輸出緩衝器83之輪入/輸出接腳84 ’交換部份85， 及比較部份8 6。 該交換部份85在該等資料匯流排82中構成交替部份。 各該比較部份86建構於一無交換部份85之資料匯流排82 與一有交換部份8 5之資料匯流排8 2之間。該比較部份8 6 可雙向運作。一埠由此連接至一交換部份85 ^該等其他 接腳由此連接至該擁有一交換部份85之資料匯流排82及 沒有交換部份8 5之該資料匯流排8 2 (靠近該資料匯流排 82擁有該交換部份85) β 該等資料匯流排82中至少有一可建構該交換部份85。 該等無交換部份的資料匯流排82與該等有一交換部份的 資料匯流排82至少有一可連接至該等比較部份86之其他 淳。 在該直接存取模式中測試該記憶體部份8 1，該交換部 份85及該比較部份86只有使用該等輸入/輸出接腳84之 中的一部份作爲輸入或輸出資料之接腳，並其餘接腳作爲 資料之外的位址輸入之用。 有以上架構之半導體記憶裝置之運作描述如下。 在透過該儲存部份81之儲存單元的位址接腳窝入該資 料至該等位址輸入之作業中，八個位元之資料輸入至八隻 輸入/輸出接腳84 (DQA<0^ijDQA<7>)。該資料輸入至連 接於各自對應之輸入/輸出接腳84與DqA<〇>到DqA<7>的 資料輸入/輸出緩衝器83。該等資料匯流排信號rWDA<0> -18- 本紙張尺度^^關家標準（CNS ) M規格（训謂7公着〉 --U---„-----^-------1T------^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（16) 至RWDA<7>|!該等資料輸入/輸出緩衝器輸出，寫入至該 記憶禮部份81之指定位址的儲存單元，透過該等資料匯 流排82連接該記憶體部份81至該資料輸入/輸出緩衝器 8 3° 此時’該等交換部份85執行交換，以致於該等資料匯 流排82並不連接至該等比較部份86，且該記憶體部份81 連接至該等資料輸入/輸出緩衝器83。該等比較部份86並 不運作。 在正常模式下，即透過該記憶體部份81之儲存單元的 位址接腳讀取該位址輸入之資料的作業，該資料儲存於該 記憶體部份8 1載入至該等八個資料匯流排8 2，做爲該等 資料信號RWDA<0>至RWDA<7>。該等資料匯流排信號 RWDA<0>至RWD A<7>透過該資料緩衝器83輸出至該等輸 入/輸出接腳84 (DQA<0>至DQA<7> )。 此時’該比較部份86並不像在窝入作業之下般的運 作。 因此，在該正常模式下，透過該等輸入/輸出接腳 DQA<0>至DQA<7>及84只有資料輸入或輸出。 在直接存取模式下，該儲存單元之測試作業透過該記憶 體部份81之儲存單元的位址接腳寫入資料至該位址輸 入，並再度讀取資料，詳述如下》 爲了能透過該記憶體部份8 1之儲存單元的位址接腳寫 入該資料至該位址輸入，該資Θ輸入至該等八個輸入/輸 出接腳84之部份接腳，即，只有四隻輸入/輸出接腳 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） i r----私衣-- (請先閲讀背面之注意事項再填寫本頁)
*1T 線 經漪部中央標率局貝工消費合作社印絮 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明（17 ) DQA<0>，DQA<2>，DQA<4>，；5LDQA<6>，連接至與具 有該等交換部份85之資料匯流排相連的資料輸入/輸出緩 衝器。該等交換部份85互換，以致於自該等資料輸入/輸 出緩衝器8 3輸出之信號輸入到該等比較部份8 6。 結果，該等比較部份86進行該等雙向操作中之單向操 作，即自該輸入/輸出緩衝器83輸出的信號作爲該資料匯 流排信號RWDA傳遞至該等兩個資料匯流排82之作業。 該資料匯流排信號RWDA儲存於互相對應之記憶體部份 8 1的儲存單元。 換句話説，該資料輸入至該輸入/輸出接腳DQ A<0> ( 0號 接腳）以該等資料匯流排信號RWDA<0>與RWDA<1> ( 0號 與1號）來表示。該等資料匯流排信號RWDA<0>與 RWDA<1>儲存於該記憶體部份8 1之兩個儲存單元。此 時，該相同資料儲存於該等兩個儲存單元。換言之，輸入 至該等四隻輸入/輸出接腳DQA<0>，DQA<2>， DQA<4>，及DQA<6>之資料儲存於該記憶體部份8 1之八 個儲存單元。 在讀出儲存該記憶體部份81中之資料的作業中，儲存 於該記憶體部份8 1之對應儲存單元中的資料以該等資料 匯流排信號RWDA來表示，並載入至該等資料匯流排 8 2。該等比較部份8 6彼此比較該等資料匯流排信號 RWDA並透過該資料輸入/輸出緩衝器83輸出該結果至該 輸入/輸出接腳84。 當該等資料匯流排信號RWDA相同時，該等比較部份8 6 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0父297公釐） ---^-------ά------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印^ A7 B7 五、發明説明（18) 用以輸出一邏輯高電平或一邏輯低電平，可以藉由—互斥 或邏輯閘電路或一互斥反或邏輯閘電路構成。 孩等比較部份86進行該雙向作業的另一方向之作業， 即’使用該等兩個資料匯流排信號來比較該等資料匯流排 RWDA之作業，例如該等資料匯流排信號RWDA<0>及 RWDA<1>作爲輸入，並在該〇號之資料匯流排信號 11\¥〇八<0>的延伸上輸出該結果至該輸入/輸出緩衝器83。 結果’該資料輸出至該輸入/輸出接腳84及DQA<0>。那 就是’儲存於該記憶體部份81之八個儲存單元中的資料 輸出至四個輸入/輸出接腳DQA<0> ，DQA<2>， DQA<4>，&DQA<6>。 因此’在直接存取模式下，該記憶體部份81之八個儲 存單元透過該等四個輸入/輸出接腳Dqa<〇>，DQA<2>， DQA<4>，及DQA<6>寫入資料至該記憶體部份8 1之八個 儲存單元來測試’並於稍後再次透過該等四個輸入/輸出 接腳 DQA<0>，DQA<2>，DQA<4>，&DQA<6> 自該記憶 體部份81之八個儲存單元讀取該資料。 依據本發明，因爲自正常模式下爲輸入或輸出資料所配 置之輸入/輸出接腳中之一部份，在直接存取模式下用來 輸入及輸出資料。其他的接腳可以用來輸入位址及控制信 號以操作該記憶體部份8 1，例如該列位址選通信號，該 行位址選通信號，及該等資料寫入指令。連接至該輸入/ 輸出接腳之輸入/輸出緩衝器對那些輸入該等位址及該等 控制信號之緩衝器來説只是當作該輸入緩衝器來用。 -21 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210'〆297公楚） --Λ^-- (請先閲讀背面之注意事項再填寫本頁} 、τ A7 B7 五、發明説明（19 ) 該等比較部份86只有在直接存取模式下才運作並在正 常模式下是不動作的。特別強調，當該資料在直接存取模 式下寫入時’該等比較部份86傳檢資料，並當該資料在 直接存取模式下讀取時比較及輸出資料。 本發明不侷限於上述之具體實施例，並且對任何熟多此 技藝之人很容易理解，有很多應用變化仍適用本發明:範 圍及精神。 (請先閲讀背面之注意事項再填寫本頁} 經漪部中央標準局貝工消费合作社印製 -22- 本纸張尺度適用中國國家標準（CNS )六衫見格（21〇χ297公釐）