TW388147B - Pipeline analog-to-digital conversion - Google Patents

Pipeline analog-to-digital conversion Download PDF

Info

Publication number
TW388147B
TW388147B TW086118910A TW86118910A TW388147B TW 388147 B TW388147 B TW 388147B TW 086118910 A TW086118910 A TW 086118910A TW 86118910 A TW86118910 A TW 86118910A TW 388147 B TW388147 B TW 388147B
Authority
TW
Taiwan
Prior art keywords
signal
pipeline
output
stage
converter
Prior art date
Application number
TW086118910A
Other languages
English (en)
Inventor
Svante Signell
Bengt Jonsson
Helge Stenstroem
Nianxiong Tan
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW388147B publication Critical patent/TW388147B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0687Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using fault-tolerant coding, e.g. parity check, error correcting codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/667Recirculation type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/72Sequential conversion in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

經请部中央橾準局員工消费合作社印装 A7 B7 五、發明説明(1 ) 發明技術範圍 本發明一般來說與類比至數位轉換有關,更明確地說就 是與管線類比至數位轉換有關。 發明背景 類比至數位(A/D)轉換器為類比域與數位域之間界線上 的電路,用來當成兩個域之間資訊交換的中介器。如同名 稱所示,一 A/D轉換器將類比輸入訊號轉換或改變成數位 輸出訊號’通常用來將像是善頻訊號或物理變數測量值轉 換成兩階段位數或位元,適合用來進行數位處理。在所有 現代科技的許多應用中可發現A/D轉換器,以及在電子與 通訊的不同領域中都廣泛地使用到A/D轉換器。 許多系統都使用A/D轉換器’像是強力數位處理系統便 需要鬲性能A/D轉換器’而這類高性能a/D轉換器應該能 在高速並且高精確度下運作。 在高速下運作的特定類型A/D轉換器便是管線A/D轉換 器。一管線A/D轉換器為一離散時間a/D轉換器,包含許 多快速與常用的關係取樣位元產生與訊號處理級,這些級 數以階梯狀連接。在1位元每級結構内,每一級都會產生 單一輸出位元。 然而’傳統管線A/D轉換器通常受限於有限的精確度, 已知由於電路認知内的缺點所導致的偏移誤差對於傳統管 線A/D轉換器的精確度有嚴重的影響,尤其是,可開關電 容器型管線A/D轉換器會受困於DC偏移、低頻噪音與時鐘 降低電荷注射所導致的偏移誤差。在產生規律二進位代碼 -4- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先Μ讀背面之注意事項再填寫本頁) 訂 ,:.y A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 輸出訊號的管線A/D轉換器内,偏移誤差會從一級增值到 一級並且在A/D轉換時以完全增值方式累積,如此會限制 轉換器的精確度並且増加失真。將會介紹相關的非線性大 型微分與積分,以及在最遭狀況内某些輸出代碼會遣失的 情況。 '· 發明概要 本發明的一般目的為,提供一種在轉換時與傳統管線A/D 轉換器比較起來會顯著降低誤差累積的管線A/D轉換器。 本發明的另一個目的為,提供一種有高精確度並且對於 電路認知缺點有低敏感度的管線A/D轉換器。 本發明的進一步目的為,提供管線A/D轉換器一種減緩 A/D轉換上偏移誤差影響的方法。 本發明的另一個目的為,提供一種維持在低階裝置計算 時具有高精確度的管線A/D轉換器。. 這些本發明所提出的目的皆定義於隨附的申請專利範圍 内。 根據一般創新範圍’根據會產生Gray編碼數位輸出訊號 的創新演算法來執行管線A/D轉換。一管線A/D轉換器包 含許多階梯狀的級數而使類比輸入訊號成為管線狀。管線 A/D轉換器會以離散時間順序產生數位輸出訊號的輸出位 元。根據創新的Gray編碼演算法,一級數内產生的輸出位 元會決定此級數的管線訊號是否反相。在根據本發明以 Gray編碼演算法為基礎的管線A/D轉換器内,偏移誤差的 累積大體上來說非常低。 (請先《讀背面之注意事項再填寫本頁) 衮 訂 -5- 經濟部中央樣準局員工消費合作社印製 A7 ----- B7___ 五、發明説明(3 ) 更進一步,事實上數位化控制的訊號反相會有更高精密 之實行,如此進一步改善創新的管線A/D轉換器之效能。 此外,利用修改根據本發明的Gray編碼演算法,也可進 行低階裝置的計算實施。 根據本發明的管線A/D轉換提供下列優點: -較高精確度與較低失真,· -較低偏移誤差的累積; -對電路缺點有較低的敏感度; -較小的微分與積分非線性; -較少的遺失代碼;及 -優越的動態性能’特別是對於少量輸入訊號。 在閱讀下列本發明具體實施例的說明後就能了解本發明 所提供的其他優點。 圖式簡要說明 相信為本發明特色的新功能皆公佈於隨附的申請專利範 圍内然而,▲閱讀與隨附圖表有關連的文字時,藉由表 考下列特殊具體實施例的詳細說明可對發明本身加上其他 功能及優點有最佳的了解,其中: 圖1為說明管線A/D轉換器一般結構的概要圖; 圖2為說明傳統二進位代碼管線A/D轉換器單一級數之 概要圖(先前記憶); 圖3為說明根據本發明的管線A/D轉換器單—級數之概 要圖; 圖4為根據本發明一範例4位元㈣代碼管線A/D轉換 -6- Ί-Ί*---^--------,玎------ί / ^/m\ /1^ (請先聞讀背面之注意Ϋ項再填寫本頁) A7 B7 五、發明説明(4) 器的概要圖; 線韓迤::照本發明較佳之具體實施例將類比輸入訊號f 、来轉換成數位輸出訊號的裝置之概要流程圖; 6為說明將Gray編碼位元轉換成二進位代碼的概要圖; 她^為依照本發明目前最佳具體實拖例㈣代碼管線 轉換器單—級數的完全微分認知之電路圖; 圖^為說明圖7完全微分認知操作内所利用的非重叠時 鐘訊號之定時圖; 圖9Α-Β為在連續時鐘相位上圖7完全微分認知的電路圖 圖10為說明以二進位編碼為基礎5位元管線A/D 的傳輸曲線; α ^圖11為說明根據本發明以Gray編碼演算法為基礎5位元 管線A/D轉換器的傳輸曲線; 圖12為根據本發明D/A轉換器單一級數的完全微分認知 之電路圖。 本發明具體實施例的詳細說明 要對管線A/D轉換器的一般原理做簡短說明,現在請參 閱圖1,圖1為說明管線A/D轉換器一般結構的概要圖。管 線A/D轉換器1包含n個類似的位元產生/訊號處理級2-1 到2-η ’這些級數都是階梯狀連接(串聯)。為了說明起見, 並未將所有級數明白顯示。此外,為了簡化的理由,只說 明每級1位元的結構。除了最後—級外,所有級數都有— 類比輸入端、一類比輸出端以及一數位輸出端。一級的類 本纸張尺度適用中國國家標準(CNS ) A4規格(21 〇 X 297公釐) I—-------'^QII (請先閱讀背面之注意事項再填离本頁) 訂 經濟部中央標準局負工消费合作社印裝 經濟部中央標準局貝工消費合作社印製 A7 _____B7 五、發明説明(5 ) 比輸出端會連接至下一級的類比輸入端,最後—級^^級) 具有一類比輸入端與一數位輸出端。級數2-1至2-n通常由 非重複時鐘訊號Φ!與Φ2結合某種級數内提供的取樣與保 持電路來控制’這賦予管線A/D轉換器i 一離散時間運作 。藉由範例,如果在時鐘相位Φι上對i級進行取樣,在時 鐘相位Φ2上對(i-Ι)級與(i+1)級進行取樣,當第一級2_丨接 收並且對要轉換成數位輸出訊號的類比輸入訊號vin進行 取樣時會開始管線A/D轉換。第一級2-1會產生數位輸出的 最高有效位元(MSB)以回應類比輸入訊號並且進一步產生 弟一類比餘數訊號。下—級會產生下—個輸出位元(第2 MSB)以回應來自第一級2_丨的第一餘數訊號,並且進一步 產生第一餘數訊號。此程序會持續直到達到n級並且產生 第η個位元(LSB)。依照定義,當數位輸出訊號的所有輸出 位元都已經產生後,管線A/D轉換便完成。一般來說,每 級2-i會從糾一級取樣一餘數訊號乂。(丨_丨)。前一級取樣的餘 數訊號Vc(i-1)也定義成目前級數的局部輸入訊號⑴。產 生第i最高有效位元以回應於局部輸入訊號V;n(i)。更進— 步,級數内會處理局部輸入訊號v;n(i)來產生當成2“級輸 出訊號的新餘數訊號V。。)。不用說,此輸出餘數訊號 會當成到下一級的局部輸入訊號Vin(i+1)般來運作。 為了利用官線A/D轉換器的高速能力,轉換器通常會•,同 時”執行數個A/D轉換。一般來說,第一級2_丨會產生第— 數位代碼值的MSB(b「代碼丨)以回應類比輸入訊號的第— 取樣,並且進一步產生要傳遞至第二級2_2的餘數訊號。第 -8 - 本紙張尺度適用中Hgd鮮(CNS) Α4· ( 21()><297公廣) {請先閑讀背面之注$項再填寫本頁) *1Τ 經濟部中央標準局貝工消費合作社印製 A7 ______B7 五、發明説明(6 ) 二級2-2會產生第一代碼值的第2 MSBCbs-代碼1)以回應來 自第一級2-1的餘數訊號,第三級2 3會產生第一數位代碼 值的第3 MSB(b3_代碼丨)以回應上述的訊號。同時利用處理 類比輸入訊號的第二取樣在第一級2d内產生第二數位代 碼值的MSB(b!-代碼2)。第一級2-1與第三級2-3都用相同 的時鐘相位進行取樣。在這方面,管線a/D轉換器可在轉 換器的不同級數内同時處理許多取樣,如此可増加管線Α/〇 轉換器的容許能力並且確定高速性能。 為了對於本發明有更佳的認識,使用規律二進位代碼的 傳統管線A/D轉換器之操作及原理解釋作為開始比較有用。 么規律二進位代碼為基礎的傳統管線A/D轉換 為了避免誤解,下列定義的規律二進位代碼會適用於整 份文件中。在規律二進位代碼内,數字表示成2的乘方線 性組合: 數字, /=1 其中1與η為整數,而bi代表二階位數(第i個位元)。整 數η指示位元的數量’而指數i指示位元的位置。一編碼的 數字通常表示成一系列的位元’此處順序的最左邊位元為 最高有效位元(MSB),而最右邊位元為最低有效位元(lsb) 。在下文中,規律二進位代碼只要簡單地稱為二進位代碼 即可。 . 圖2為說明以二進位代碼為基礎的傳統管線a/d轉換器 單一級數之概要圖。圖2内所示的二進位代碼管線級包本 -9- 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐) ~~~ '~~ -----.
If 1^-----—, ./V· (請先聞讀背面之注意事項再填寫本頁〕 訂 A7 B7 五、發明説明(7 ) 下列功能组件··一比較器12、一取樣/固定電路13、一放 大器14、一加總器/相減器15以及一開關1 6 » 圖2的級數會如下列般來運作,到第i級的輸入訊號vu(i) 會傳遞至比較器12 ’此比較器會根據輸入訊號vin(i)的符 號味產生數位輸出訊號的第i個輸出位元bi(第i個MSB)。 取樣/固定電路13也會對輸入訊號Vin(i)進行取樣。在放大 器14内會將取樣與保持的訊號用2的因數放大。在此情況 bi内,產生的代碼位元會決定參考電壓Vr(以下稱為參考訊 號)是要加到放大器14或是從放大器14上減掉。產生的二 進位位元bi會控制開關16 ’如此參考訊號或其反相會切換 至與加總器/相減器1 5相連,並且加到放大器6的輸出訊號 上。加總器/相減器15的輸出訊號為此級數的餘數輸出訊號 V〇(i)。在下一個時鐘相位内,此餘數輸出訊號V。⑴會像局 部輸入訊號Vin(i+1)般作用到下一個級數。 經濟部中央標準局員工消费合作社印裝 (請先聞讀背面之注意事項再填寫本頁) 要了解η位元二進位代碼管線A/D轉換器,如果考慮到 每級1位元設計時便需要η個級數(以階梯狀相連)。一般來 說,會利用像是圖1内所示的Φι與φ2非重複時鐘訊號來控 制—進位代碼管線A/D轉換器的運作,這些時鐘訊號皆由 —時鐘訊號產生器(未顯示)產生。 傳統二進位代碼管線A/D轉換器的運算可利用下列方程 式所定義的演算法來概括:
Vin(i=l) = Vin ; V〇(i)=2 · yin(1)+(.1)bi . . vin(i+i)=V〇(i) (L1) 及 -10- 本紙張尺度適用中國國家標準(CNS ) 規格(2丨GX297公着) A7 B7 五、發明説明(8 ) 經濟部中央標準局員工消費合作社印製 (1.2) 此處bi代表第i個二進位輸出位元,而丨為整數^注意, b!為數位輸出值的MSB而bn為LSB。可了解到要轉換成數 位形式的類比輸入訊號Vin是由Vin(卜1)所定義,並且第^ 級的餘數輸出訊號VJi)會像到第(丨+1)級的輸入訊號 Vin(i+1)般作用。在第η級内,並不需要產生餘數輸出訊號 ,因此方程式(1_1)的i範圍從1到n-丨。這也表示最後一級 (第η級)只需要一個產生第n個輸出位元(LSB)的比較器。 為了更容易了解傳統二進位代碼管線A/D轉換器的運作 ,一理想類比輸入訊號到一 4位元數位輸出值的轉換說明 範例將會參考圖1與方程式(1 · 1)與(丨2)來做說明。為了產 生一 4位元訊號,管線A/D轉換器内便需要4個級數。在此 特定範例内’假設參考電壓等於1. 〇 V並且輸入訊號Vin(i= 1) 對應為+0.49 V的輸入電壓。根據方程式(11)會產生每級的 餘數輸出訊號’並且根據方程式(1.2)會產生輸出位元。當 第一級接收並取樣類比輸入訊號Vin(i= 1)時便會開始A/D 轉換。 在第一級内產生第一個二進位輸出位元bJMSB),i=I : Vin(l) = 〇.49^b, = l * V〇(l) = 2 · 0.49 + (-1)1 · 1.0 = 0.98-1.0 = -0.02 在第二級内產生第二個二進位輸出位元b2(第2 MSB), i = 2 : -11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐} 1.-------衣-- ✓iv (請先Μ讀背面之注$項再填寫本頁) 訂 五、發明说明(9
Vin(2)=V〇(l)=>b2=〇, V0(2) = 2 · (-0.02) + (-1)0 在第三級内產生第三個 A7 B7 1〇 = ·0.04+1.〇 = 〇 96 進位輸出位元b3(第 MSB) 經濟部中央標準局員工消費合作社印掣
Vin(3)=V〇(2)=>b3=l · V0(3)=2 .0.96+(-1)1 .l.〇=l 92_1()=〇 92 在第四級内產生第四個二進位鹼山, 延红輸出位7C b4(第4 MSB), i = 4 : Vin(4) = V0(3)=>b4=l。 根據範例,所得的數位輸出訊號具有4位元,因此第4 個MSB便為LSB。依照定義,t LSB產生後a/d轉換便完 成。因此,1.〇 v參考電壓便對應至llu的二進位代碼值 ,而+0.49 V的輸入電壓會轉換成二進位編碼的輸出訊號 1011。 然而’傳統使用一進位編碼的管線A/D轉換器會受困於 對電路認知缺點所產生的偏移誤差有太高敏感度。在實際 可開關電容器認知内,偏移誤差起源於A/D轉換器内時鐘 所控制的開關之時鐘饋通誤差與DC偏移。當然轉換内也會 產生其他類型的誤差’像是低頻噪音。不過在每一級内, 或者尤其是第i級,都會產生誤差AVJi)=在管線A/D轉換 器内,管線訊號會從一級到另一級,並且特定級數内的誤 差並不會等於其他級的誤差。然而可假設部份誤差有關連 而其他部份誤差則無關連,像是△VJihAVs+AV^i),其中 -12- 本紙張尺度適用中國國家樣準(CMS ) Α4規格(2丨0 X 297公釐) (請先《讀背面之注意事項再填寫本頁) -'S* -,ν
A7 B7 五、發明説明(10) △VS為所有級都一樣的規律誤差,而AKi)為每個級内個別 的隨機誤差。隨機誤差AVrCi)具有等於〇的預測值,而規律 誤差當然會隨著不同的A/D轉換器而變。轉換内產生的 誤差會一級一級增加並累積於管線A/D轉換器内。請參照 上述方程式(1.1)考慮每級内產生的誤差⑴ ,得下列方程式: V〇(i)=2 · Vin(i)+(-l)bl · Vr+AVs+AVr(i) (1.3) 由於傳統二進位代碼管線A/D轉換器的結構,所以誤差 的規律部份會以完全増加方式一級累積到一級這可利用 重複方程式(1.3)從i= 1直到i = n_ 1,得下列結果: v0{n~\)^ vin+fp.^-{~\f-v+fr-^ .^ω (1.4) J M y=i 在弟η級内並不會產生餘數輸出,並且為了簡化的理由 可將比較器偏移忽略。因此’在產生第η個輸出位元内並 無偏移誤差產生。所以一使用二進位編碼的η位元管線 轉換器之總累積誤差可由下列得知: ebi„= E2n'wAFi+f;2—ΔΓγ〇) 經濟部中央標準局員工消费合作社印製 an —Lr ijt - - . "w' (諳先聞讀背面之注意事項再填寫本頁) .表 Μ \l ^) 此處AVS為所有級數一致的規律偏移誤差,而⑴代表第』 級内產生的隨機誤差。規律偏移誤差正確累積如此合限 制轉化並且增加傳統二進位代碼管線A/D轉換器的失真: -13- 本紙張尺度ϋ用ts®家縣(CNS ) A4規格(210X29^fy B7 五、發明説明(11 ) .根據本發明的管線A/D轉換器 〜發明一般想法是,根據創新的—編碼演算法執 :類比輸入訊號至數位輸出訊號的管線a/d轉換。當然, 2數位輸出訊號是Gray代碼形式。在本發明的第一個 具體貫施例内,會利用第-Gray編碼演算法。根據本發明 的較佳之具體實施例,會將第—Gray編碼演算法修改成第 二㈣編碼演算法。在根據第一與第二演算法的管線a/d 轉換器結構内,管線A/D轉換時的誤差累積將會非常低。 尤其是,與傳統二進位代碼管線A/D轉換器比較起來,誤 差累積會大幅降低。 般來說’已知Gray代碼為—連串與相連格式只有單一 位兀差異的位元格式,研究下列表格丨便可很容易地了解到 Gray代碼的結構。表格I在左邊說明了 4位元Gray代碼, 中間為4位元二進位代碼,而對應的十進位數字位於右邊。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印製 本紙張尺度ϋ財ϋ目^ ( CNS ) A4^i~f210X297,i¥) 五、發明説明(12) 表格
Gray 二進位 0000 0000 0 ^ 0001 0001 _0011 0010 0010 0011 0110 0100 0111 0101 0101 0110 1 ^S 一0100 0111 1100 1000 J101 1001 1111 1010 1110 1011 ιΓ^ 1010 1100 1011 — 1101 ^- 1001 1110 1000 1111 7Γ— 在Gray代碼與二進位代碼形式内最 _ (請先閱讀背面之注意事項再填寫本頁) 訂 有效位元。炊c t 邊的位元為取伯 兀然而應孩了解在Gr 值合指僉5皈門’並無特定位元權 值s扣疋至編碼數值的位元,Gr代 夾傲封昍,m J八馬有時會以反射代确 來仗說月因為除了最左邊位元位置以外 VJ. „ , D a ?卜所有Gray代碼的 置都主現為包圍反射線的反射’其中最左邊位置會改變 邏輯狀態。 由於前—個位元型態之間訊號位元的改變,所以Gray編 碼通常用來代表量子化訊號位準以及用於相位轉移關鍵内。 -15 本纸張尺度適用中國國家橾準(CNS ) A4规格(2丨0X297公釐) I. _" 經濟部中央標準局貝工消费合作社印製 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(13) . ·~·. 在先前記憶中Gray代碼的使用與A/D轉換器有關: 根據 Solid-State Circuits 的 IEEE Journal 第 SC-14 冊第 6 號 1979 年 12 月出版 ’ R.j. van de Plassche 與 R.E.J. van der Grift 所著論文”a High-Speed 7 Bit A/D Converter",Gray 代碼用於折疊型A/D轉換器内。一折疊型a/D轉換器包含 許多並列級,並且並列轉換所有位元,與一位元一位元連 續產生輸出訊號的互相連結級數順序相對^因為折疊型轉 換器並列決定所有位元,所以並不像管線轉換器内有誤差 累積。在折疊型A/D轉換器内,替代的Gray代碼用來降低 電路認知内比較器的數量。 1965年1月1日公佈至F D waldhauer的美國專利第 3,1 8 7,3 25號,發表一種一級接著一級的編碼器,包含眾多 以階梯狀相連的類似級。Waldhauer的一級接著一級禹碼 器利用使用一種全類比連續折疊技術來產生Gray代碼字元 〇 1962年5月15日公佈至n.e. Chasek的美國專利第 〕,〇3:>,25 8號,發表一種藉由全類比折疊技術產生Gray代碼 子元的脈衝代碼調變編碼器^ PCM編碼器具有許多階梯狀 的編碼器電路,每個編碼器電路包含一全波形整流器'一 用來決定訊號瞬間極性的感應電路,以及一用來在適當比 率上對訊號極性進行取樣的取樣網路。 此刻’為了說明本發明的基本原理請參閱圖3,圖3簡要 解釋根據本發明管線A/D轉換器的單一級數範例。圖3的 g ’泉A/D轉換器包含下列功能组件:一比較器22、一取樣 (請先聞讀背面之注意事項再填寫本頁)
-16 - A7 ________B7 五、發明説明(14) /固定電路23、一放大器24、· — κ 4〇 < _ 風又β /4 反相器25、~開關26與一 加總器27 » 圖3的級數會如下列般運作,輸人至第土級的輸入訊號 Vin(i)會從前一級傳遞至比較器22,此比較器會根據輸入訊 號Vin(i)的符號產生數位輸出訊號的第i個位元^(第;個 MSB) ’產生的輸出位元為Gray代碼的形式,取樣/固定電 路23也會對輸入訊號進行取樣。在放大器24内取樣與保持 的訊號會用2的因數放大,產生的Gray代碼位元^=定放 大器24的輸出訊號或其反相是否會加到參考電壓Vr(以下 稱為參考訊號)内,傳統訊號源會產生參考訊號(未顯示), 反相器25執行訊號反相,由產生的Gray代碼位元控制的開 關26會決定放大.器24的輸出訊號或其反相是否連接至加 總器27。加總器27的輸出訊號為級數的餘數輸出訊號v。⑴ 。在下一個時鐘相位内,此餘數輸出訊號v〇(i)會當成到下 一級的局部輸入訊號Vin(i+1)般來運作。 經濟部中央標準局員工消費合作杜印装 (請先《讀背面之注$項再填寫本頁) 要了解根據本發明的η位元管線A/D轉換器,如果考廣 到每級1位元的設計便需要η個級數。第一 η_丨級與其他都 一樣,而最後一級只有用來產生第η個輸出位元的比較器 。級數會如圖1内所示的傳統管線A/D轉換器整體結構一 樣階梯狀相連。一般來說’非重複時鐘訊號用來控制根據 本發明的管線A/D轉換器之運作,這些時鐘訊號由一時鐘 訊號產生器(未顯示)所產生。不用說,當第一級接收並且取 樣將要轉換成數位形式的類比輸入訊號時,A/d轉換便會 啟動。類比訊號經由轉換器的連績級數來處理並且管線輸 -17- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2!0Χ297公釐) 五、發明説明(15) 送,一個接著一個連绩產生輸 且產生最後一個輸出位元。 根據本發明管線A/D轉換器 的第一 Gray編碼演算法來概括 出位元,直到達到第η級並 的運作可用下列方程式定義
Vin(i=l) = vin V〇(i)=2 · (-l)bi . 及
V . (2.1) in(i)+Vr(l^i^n-l) ; Vin(i+i)=v〇(i) (2.2) 此處i為整數值而代表第i個輸出位元(GrayR碼形式) ,如此可明白要轉換成數位形式的類比輸入訊號Vh會定 義成二n(i = l),如此第i級的餘數輸出訊號V。⑴會當二二輸 入至第(1+1)級的輸入訊號Vin(i+1)般來運作。在第η級内, 並不θ產生餘數輸出訊號,因此i的範圍會位於方程式(2 1) 内的1至η-1,整數值η代表數位輸出訊號位元的數量。 利用研究根據本發明的第一演算法,如上述方程式(2 〇 與(2.2)所定義,可了解從級數内位元判斷所獲得的數位資 訊可用來產生此級數的餘數輸出訊號,下一級的位元判斷 Η以此餘數輸出訊號為基礎。此外,判斷往前供應是演算 法内本來就有的。在根據本發明第一 Gray編碼演算法的實 際實施内,此前一個位元判斷的往前供應通常需要某種取 樣與保持功能性’為開啟產生的數位資料往前供應的取樣 與保持電路之固定運作。下面會有更詳盡的說明,與本發 -18- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(16) 明的完全微分認知有關。 圖4為說明根據本發 (請先聞讀背面之注意事項再填寫本頁) 赞月4位兀Gray代碼管線A/D轉換器 的概要圖,4位元管结Λ H A/D轉換器包含四個級數32_ι 、 32-2、32-3 與 32·4 〇 :伽该 一個第一級32-1、32-2與32-3盥圖 3上的一樣,而最後—紐 、、2-4只包含一比較器。第一級32 -1 可接收類比輸入訊號ν. 孔vln並進行取樣,用來產生第_數位代 碼值的第—f W代碼位元b, (MSB)㈣應輸人訊號ν,η的 第取樣帛一級32-1内會處理輸入訊號Vin的第一取樣 來產生第一餘數輸出訊狭ν μ、 „ ^ 號Ό),第一餘數輸出訊號乂。(1)
會傳遞至第二級32-2當诸ν η、 -h ^ A 於 w成Vin(2)。在弟二級32-2内,會產 生第代碼值的第—Gray代碼位元b2(第2個MSB),第二 ”及32-2進一步會產生第二餘數輸出訊號v。⑺依序傳遞至 =級32-3當成Vin(3) ’冑三級32_3會產生第一代碼值的 第三Gray代碼位元b3(第3個_)應且產生第三餘數輸出 訊號V0(3),第三餘數輸出訊號%⑺會往前當成^⑷傳遞 至最後一級32-4的比較器内,如此會產生第一代碼值的第 四個Gray代碼位元b4(第4個MSB)。 經濟部中央標準局員工消費合作社印製 如果要利用管線A/D轉換器的高速能力,在第三級32_3 產生第一數位代碼值第三MSB的同時第一級32_丨要進行新 的輸入訊號取樣,然後第一級32-1產生第二代碼值的MSB 以回應此新的取樣。 為了對根據本發明的Gray代碼管線A/D轉換器有更詳盡 的了解,現在請參考圖4與方程式(2 1}與(2 2)一起說明— 理想類比輸入訊號至4位元數位輸出訊號轉換的說明範例 -19- 本紙張尺度適用中國國家標準(CNS > A4规格(210X297公釐) 經濟部中央標準局員工消费合作社印製 五、發明説明(17) 。為了能將傳統二進位代碼轉換與 比較,請考慮相同的參考電壓lov ‘ ray代碼轉換做 V,也μr k '、相同的輪入電壓0.49 V,與上述一進位代碼管線A/d 包夂 方程式(2.υ將會產生每級的餘數二換::範例-樣。根據 式(2.2)可產生f i個Gray代碼位元^ , 31且根據万雈 在第一級内產生第一個二進位輪 柯出仅 7C bJMSB),i=l : ^in(l)==Vin = 〇.49^>bi = l > 與 V〇(l) = 2 -(-I)1 .〇.49+1.〇 = .〇.98+1 〇 = 〇 〇2 在第二級内產生第二個二進位輪 .=9 紅输出位疋b2(第2 MSB), 12.
Vin(2) = V0(l):^b2=l,與 V0(2) = 2 · (-1)1 - 〇·〇2+1.0 = .〇.〇4+1 〇 = 〇 96 在第三級内產生第三個二進位輸出位元卜(第, 1=3 : νίη(3) = ν〇(2)二b3=l,與 V0(3) = 2 . (-1)丨· 0.96+1.〇 = _192+1 〇= 〇% 在第四級内產生第四個二進位輸出位元h(第4副), i=4 :
Vin(4) = V〇(3)ob4 = 0。 因為在此特定範例内所得的數位輸出值具有4位元,所 以第4個MSB為LSB,並且當LSB產生時a/d轉換便完成 。因此,ι.ον的參考電壓會對應至1〇〇〇的Gray代碼值, -20- 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0 X297公董) (請先閱讀背面之注意事項再填寫本頁)
五、發明説明(18) 所以+0.49 V的輸入電壓會轉換成Gray代碼輸出值111()。 利用上述的表格I,可看見Gray代碼輸出值u 1()對應至二 進位代碼值1011 ’這與上述具有+0 49 V輸入電壓的傳統 一進位代碼管線A/D轉換範例内所產生之二進位代碼值相 同"因此,根據本發明Gray代碼轉換器所得的數位輸出值 與傳統二進位代碼轉換器所得的數位輸出值彼此相同,只 不過產生於不同的代碼形式。然而’根據本發明Gray代碼 管線A/D轉換内偏移誤差的增加與傳統二進位代碼管線 A/D轉換内的增加截然不同。在根據本發明Gray代碼管線 A/D轉換器的每—級内’通常都會產生誤差⑴。在可開 關電容器認知内,每級内主要誤差通常是由於時鐘控制的 開關内之時鐘降低電荷注射與其他DC偏移所造成,假設為 △ Ve(i)=AVs+AVr(i) ’其中AVs為所有級都一樣的規律誤差, 經濟部中央樣準局員工消費合作杜印製 (請先聞讀背面之注意事項再填寫本頁) 而Δν^Ο為每個級内個別的隨機誤差。隨機誤差⑴具有 等於〇的預測值,而規律誤差當然會隨著不同的A/D轉 換器而變。由於根據本發明以第一 Gray編碼演算法為基礎 的管線A/D轉換器結構,偏移誤差的規律部份並不會以增 加的方式累積。請參照上述方程式(2. 1 ),考慮在產生第i 個輸出位元内所產生的誤差AVe(1) = AVs + Avr(i),得下列方 程式· V。⑴=2 · (-l)bi · νίη(ί)+νΓ+Δν,Δν々) (2 3) 利用重複方程式(2.3)從i = 1到1,可得: -21 - 本紙張尺度適用中國國家揉準(CNS〉A4規格(210X297公釐) A7 B7 五 '發明説明(19) Σ 2»~w · (-1)*, + 1 ^(«-i)=2^-(-ly*1 ·νίη+. n—1 — Σ /=1 2"~W .㈠y恐 + 1- L (-1)*-川·△W) • vr + (2.4) + ^Vr{rt~X) 在第n級内,並不會庙&从 生餘數輸出,並且為了簡化起 可忽略電容器偏移。因此,太. 此’在產生第η個輸出位元内並进差產生其:2根據本發明以第- Gray編碼演算法為 礎η位元管線A/D轉換器的總累積誤差可由下列得知: I------:---------訂 (請先聞讀背面之注$項再填寫本頁). n-2 Λ-l ~ > —« Gray _ Σ 7 = 1 2— . (一 1)士 + 1 n-2 卜△匕+Σ 7=1 Λ-Ι " 2"-κ> · (~\y^k . AVr(j) 經濟部中央樣準局員工消费合作社印装 +AFr(«-l) (2.5) 此處AVS為所有級都一樣的規律誤差而⑴為每個」 級内個別的隨機誤差。 /見在利科究方程式(】.5)與方程式(2.5),將三進位代碼 管線A/D轉換器與創新的Gray代碼管線A/D轉換器兩者的 總累和误差進行比較。根據本發明Gray代碼轉換的隨機誤 差部份之平均值與差異與二進位代碼轉換一樣。尤其是, -22- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公瘦) A7 B7 五、發明説明(20) 隨機誤差部份的平均佶合玄m , 值會寺於零。因此,為了簡化與清gj 起見,下面剩餘的部份會忽略隨機誤差。 因為 (-1)* 恐=±1, (3.1) 下列關係式恆真: n-l 2^-J . (-1)**» 關於規律偏移誤差,得下列關係式 (3.2) (請先聞讀背面之注意事項再填寫本頁) •Gray] n-2 Σ I.-1 - 2ηΛ-> · (-1)*^* ' + 1 · ΔΚ < 1户1 - s 丨刃(2—)+4.< 訂
\^bh 經濟部中央標準局貝工消費合作社印製 (3.3) 以嚴格的數理來說,方程式(3 3)顯示根據本發明η召 Gray代碼管線A/D轉換内的總累積規律誤差要小於或等 η位元二進位代碼管線A/D轉換内的總累積規律誤'差。^ 事實上,Gray代碼累積的規律誤差幾乎—定小於二進^ 碼累積的規律誤差,這對本事實的摘要與直觀解=非^ 用。就如大家所知,每機内產生的規律嗜# 吊 评决差會經由/ -23- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) A7 B7 五、發明説明(21 ) 轉換器的剩餘級數來増加。然而,在根據本發明以第一 Gr ay 編碼演算法為基礎的管線A/D轉換器内,在每一級内級數 内產生的Gray代碼位元,一反相會選擇性加入管線訊號。 因為產生的Gray代碼輸出位元通常會根據特定應用隨機在 離散狀態0與1更多或更少之間變動,所以管線級隨附的規 律誤差有些時候會加入累積到此點的總誤差、有些時候會 從累積到此點的總誤差内減掉。因此,在A/D轉換時產生 的規律偏移誤差並不一定會以增加方式累積,並且根據本 發明Gray代碼轉換内的總累積規律誤差跟傳統二進位代碼 轉換比較起來會趨近於零。 如此,關於電路缺點的敏感度,根據本發明以編碼 演算法為基礎的管線A/D轉換器會比二進位代碼對應裝置 有更顯著的優點。 “ 為了說明,下列會對傳統產生的示範所得4位元二進位 代碼值0 110之誤差累積與根據本發明產生的對應所得4位 元Gray代碼值010〗進行比較,因為本範例内所考慮的為4 位7C值,所以n等於4,產生每個位元内產生的規律偏移誤 差假設為+0.02 V。為了簡化起見,如上述,隨機誤差假嗖 為零。 < 經濟部中央樣準局員工消費合作社印裂 (請先聞讀背面之注意事項再填寫本頁) 二進位代碼累積的誤差: 根據二進位代碼A/D轉換的方程式(1.5),產生二進位代 碼0 1 1 0内的總累積誤差會為:
Sbin(n=4)=22 . 0 02+21 · 0.02+20 . 0.02=0.08+0.04+0.02=0.14。
Gray代碼累積的誤差: -24- 本紙張尺度適财關*縣(CNS) M規格(21GX297公爱 A7
經濟部中央標準局員工消費合作社印製 A7 B7 五 '發明説明(23) 驟45内’根據先前步驟42產生的Gray代碼輸出位元h, 取樣與保持的訊號可用2放大並且選擇性地成為訊號反相 。在步驟46内放大與選擇性反相的訊號會加到預定的參考 訊號内,以產生第一餘數輸出訊號v〇(i=1)。此餘數輸出訊 號V〇(i=l)會像下一級内下一個輸出位元、產生内下一個輸 入訊號Vin(i=i+1=2)般來運作,如此,整數^會加1。程序 會繼續於步驟42。此刻在步驟内,下一個輸入訊號Vin(2) 會與零位階做比較’以產生第二Gray代碼輸出位元b2,程 序會依照圖5所示的流程圖來繼續,直到所有η輸出位元產 生完畢為止。 如果利用管線A/D轉換的鬲速功能,在不同級内會同時 處理數個輸入説號的樣本。輸入訊號的第一樣本會用管線 輸送並且經由連續級數來處理。一旦第—級的餘數輸出訊 號由下一級所取樣,第一級便已經準備要接啤輸入訊號的 下一個樣本。因此,在第一級的下一個取樣時鐘相位内, 第一級會產生下一個數位代碼值的MSB,並且會為此新的 樣本初始管線處理’如此會增加管線A/d轉換的容許能力。 可以了解到步驟45内以2放大及選擇性訊號反相的特定 順序一般來說並不是根據本發明的管線A/d轉換之關鍵, 所以根據產生的輸出位元bi有可能在以2放大之前執行選 擇性反相。這對圖3内所示的Gray代碼管線級也恆為真。 不用說’根據本發明Gray代碼管線a/D轉換器的數位輸 出訊號一定是Gray代碼的形式。然而,如果根據本發明的 管線A/D轉換器要在裝配有設計來以規律二進位代碼作業 -26- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公着) (請先聞讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(24) 的裝備之系統内使用,必須將Gray代碼輸出訊號轉換成規 律二進位代碼比較可行。因此,在這種情況下’創新的管 線A/D轉換器會進一步將Gray編碼的輸出訊號數位傳遞或 轉換成一規律二進位代碼輸出訊號之方法具體化(成為最 後一級)。圖6說明一利用簡單的數位閘道器x〇R_ i 、 XOR-2、x〇R-3,將4位元Gray代碼轉換成4位元規律的 二進位代碼之概要圖式。根據下列關係式將Gray代碼位元 (此處記為G(i))轉換成規律二進位代碼位元(此處記為 B(i)) : ° B(1) = G(I); B(i) = G(i)㊉ B(i-l),2化η (4 ^ 經濟部中央樣準局員工消费合作社印製 l·-- * ^ϋ* m - -- 1^1 It I (請先閱請背面之注意事項再填寫本頁j 訂 此處η為代碼值位元的數量。在圖6的範例内,^等於4 。Gray代碼MSB(G(1))會轉換成二進位代碼msb(b(i)), 而不做任何改變。利用對應的數位XOR閘道器可將剩餘的 Gray代碼位元轉換成二進位代碼位元,此數位轉換並不傳 入任何偏移誤差。因此,利用將創新的Gray代碼管線a/d 轉換與上述數位Gray代碼至二進位代碼轉換相結合便有 可能執行一最終輸出訊號為規律二進位代碼形式的管線 A/D轉換,並且仍舊維持低的偏移誤差累積。 為了促進根據本發明Gray代碼管線轉換器内每級的電路 認知請用下列方式重寫方程式(2丨): V〇(i)=2 . Vin(l)+Vr={2 · Vin(i)+(-l)bi - (5 1} 使用數學式(5.丨)的數理衍生修改方程式(2. 1)與(2 2)的第 -27-
經濟部中央標隼局員工消費合作社印製 A7 _____ B7 五、發明説明(2S) 一 Gray編碼演算法,可得下列第二Gray編碼演算法:
Vin(i=l)=Vin V。⑴={2 · Vin(i)+(_1)bi · .⑼bi(此n l); Vin(i+i)=v。⑴ (5.2) 及 _ίι, ΐίνώ(ΐ)>0 … ,_KifVm(i)<〇 (^^n) (5.3) 此第一 Gray編碼演算法會將根據本發明管線a/d轉換器 的電路認知内所需的運算放大器(〇?八^41>)減至最少。在單 一級數内,所需的0PAMP數量從以第一演算法為基礎上的 2個,到以第二演算法為基礎上的}個。在管線a/d轉換器 内包含许多級數’可考慮有所改善。因此,利用認識根據 上述第二Gray編碼演算法的管線A/D轉換器,可獲得低階 裝置計算。此外,規律偏移誤差的累積與以第一演算法為 基礎的管線A/D轉換器非常類似,如下所述。 圖7為依照本發明最佳具體實施例管線A/D轉換器單一 級數的完全微分認知之電路圖,電路認知以方程式(52)與 (5.3)所赋予的第二Gray編碼演算法為基礎,可考慮假設管 線A/D轉換器的第i級,當處理不同的A/D轉換器認知,可 考慮到級數内微分輸入訊號。一微分輸入訊號具有正向部 份Vpin(i)與負向邵份V ,大小相同但是極性相反。在 同一方面,A/D轉換器級會利用—預定的微分參考訊號心 與-Vr。管線A/D轉換器50基本上包含電容器〇 ' c2、 -28- 本纸張尺度適用中國國家標準(CNS ) A4規格(21〇x^^fy (請先Μ讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(26) —運算放大器(〇PAMP)51 、一開關配置Μ、一比較器W '—時鐘訊號產生器54與控制開關1至s 經濟部中央標準局員工消費合作社印製 (請先Μ讀背面之注意事項再填寫本頁) 每個電容器C1、C2會連接到個別❼開關 將級數50的微分輸入選擇性連接至電容器、c2 ,電容 器Cl的靜電容量等於電容器C2的靜電容量。此外,電容 器Ci會經由開冑S4、S5it擇性連接至微分參考訊號。開 關51與電容器C2可引用為輸入訊號可開關電容器單元,開 關S,、S4 ' S5與電容器C1可引用為輸入/參考訊號可開關 電容器單元' OPAMP 51具有兩個輸入端與兩個輸出端, 並隨同内部共通模式反饋功能來運算。〇PAMp 5丨的每個 輸入端都連接一對電容器C1與C2。每個電容器C2會經由 開關S2選擇性並聯至〇pAMP 5 1的輸入輸出端子對。更進 一步’開關S3會並聯至OPAMP 5 1的輸入輸出端子對。開 關配置52具有兩個輸八端與兩個輸出端,並且包含四個開 關S4、S5 ’比較器53具有兩個輸入端與一個輸出端。比較 器53最好是一種鎖定比較器。時鐘訊號產生器54會產生第 一組預定並且非重複的時鐘訊號仏與①^,並且產生預定定 時的第二組時鐘訊號φ34與φ$5以及根據產生的輸出位元之 值。如果到級數的輸入在Φ i上進行取樣,根據下列關係式 會產生時鐘訊號cDS4與φ55 : Φ S 4 = · Φ 2 <l)S5~bi ·Φ2, (5.4) 此處"ΒΤ代表bi的反相邏輯狀態,如果到級數的輸入在Φ2 上進行取樣,根據%代替Φ2可產生時鐘訊號與Oss。 -29- 本紙張尺度適用中國國家標準(CNS ) Μ規格(2丨0 X 297公釐) 五、發明説明(27) A7 B7 經濟部中央橾準局員工消费合作社印製 這可了解到通常時鐘訊號產生器54是要完成管線A/D轉 換器所共有的:每級都會將產生的輸出位元傳遞至時鐘訊 號產生器54。 到級數的微分輸入訊號會傳遞至開關Sl與隨附的電容器 C1 ' C2。此外,到級數的微分輸入訊號會傳遞至比較器 53的輸入端,比較器53的輸出端會連接至時鐘訊號產生器 54。電容器C1會經由隨附的開關S4、&選擇性連接至參 考訊號源(Vr、-Vr),〇pAMP 5 i的輸出端會連接至開關配 置52的輸入端,開關配置52的輸出端通常構成完整管線級 50的輸出端。因此,開關配置52的微分輸出訊號為級數的 輸出。 注意到特定級的開關配置5 2之輸出端會串連至下一級的 開關S,,此開關的串連會增加訊號路徑的阻抗,要避免此 開關的串連的方法可將開關Sl移除並且替代的是複製開關 配置52 ^在此情況内,有兩個並聯開關配置52 ’ —個直接 連接至下-個級數的電容器C1,而3 —個直接連接至下— 個級數的電容器C2。 為了簡化說明會選擇圖7内說明的選擇位相。 圖8為說明圖7完全微分認知操作内所利用時鐘訊號叫 與叫的定時之定時圖範例。轉換器級數5〇的運作由這政時 鐘訊號以及上面定義的〜與φ55所控制。更特別的是,^ S5拴制開。更進—步’ φ|啟動鎖定的比較器μ。在 此私例内,當對應的時鐘訊號處於高的狀態時開關會開致 -30 - 本紙張尺度適用中國國^準(CNS ) 丨·㈣97公釐 (請先M讀背面之注意事項再填寫本頁) ·:___:---Γ J ------訂---.--
nn I - . I . 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明(28) ,當時鐘訊號處於低的狀態時開關會關閉。 簡單來說’管線級50會如下列般運作。在第一時鐘相位 内,當Φ!處於高的狀態,到級數50的微分輸入訊號會由電 容器Cl、C2進行取樣,並且比較器53會產生第i個MSB(bi) ,OPAMP 51會重設’自動歸零。在下一個時鐘相位内, 當Φ2處於高的狀態,到級數50的輸入訊號會用2的因數放 大,並且根據前一個時鐘訊號的比較器53所產生的第丨個 MSB來加入或減掉參考訊號,這基本上是受到特定的 OPAMP 51、電容器Cl、C2以及開關s丨、S2以及隨附於 電谷器C1的開關S4、S5接合的結果。更進一步,opamp 5 1的輸出訊號會根據產生的輸出位元由開關配置5 2選擇性 反相’如此會產生級數5 0的輸出。 電容器C 1、C2與此處隨附的控制開關s 1會像可開關電 容器類型的取樣與保持電路般作用,由於此取樣與保持電 路的固定作用’以及控制比較器5 3與開關配置5 2的時鐘訊 號非重複定時,所以比較器53的位元判斷與開關配置52 的選擇性反相會在時間上分離,此時間上分離可啟動產生 的數位輸出往前供應至開關配置5 2。 這可了解到開關配置52内執行的訊號反相會利用來自比 較器53内前一個位元判斷的數位資訊,並且決定輸入至開 關配置52是否要以此資訊為基礎來反相。訊號反相最妤當 成數位控制的極性轉移來執行。在圖7的完全微分認知5〇 内’利用將數位控制的開關配置52之微分訊號極性進行交 換可執行反相作業。在這方面,可確定訊號的反相是非常 -31 - 本紙家鮮(CNS ) A4规格(2lQx2^公 - - (請先W讀背面之注意'事項再填寫本頁) 訂 經濟部中央樣準局負工消费合作社印繁 A7 B7 ;、發明説明(29) "‘ 的精確。訊號反相的高精確度進一步改善了根據本發明管 線A/D轉換器的精確性。 更進一步,了解本發明特定具醴實施例是很重要的,比 較器53所產生的輸出位元也會用來決定微分參考訊號的極 性是否應該轉移,此極性轉移是開關S4、Ss連接至參考訊 號源.(Vr、-Vr)的結果。 為了對圖7的完全微分認知有更進一步的了解,下面會 對連績時鐘相位Φι與φ2上根據本發明的管線A/D轉換器級 5〇之運作做更詳盡的說明。圖9Α-Β為連續時鐘相位上管線 A/D轉換器完全微分認知的電路圖,電路圖已經簡化到只 用來說明在考慮的時鐘相位上適當的管線級50之部份,開 啟的開關與未連接的元件通常不做說明。 圖9 Α說明當φ i處於高的狀態時鐘相位上的管線級5 〇, 開關S,與S3會開啟。第i級50的微分輸入訊號(Vpin(i)、 Vnin(i))由輸入電容器C 1與C2進行取樣: K(〇=r0〇--D : κ〇)=ν: 此處代表級數i-1的微分餘數輸出訊號, 而vpin、vnin代表到管線A/D轉換器第一級的微分輸入訊 號。 第i級的微分輸入訊號也會傳遞至比較器53的輸入端, 根據下列關係式產生第i個MSB(bi): -32- 本紙張尺度適用中國國家標準(CNS M4说格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
•1T 經濟部中央標準局貝工消費合作杜印製 A7 ---—---— ____ B7 五、發明説明(3〇) ~ ~' biJ^ ifVjO-F:(0^〇 °> ^ν:(0-ν:(0<ο (5·6) 】比較器53的輸人會微分而輸出為數位。更進—步,在 Φΐ的時鐘相位内’會重設QPAMP51來啟動QPAMP的DC 偏移之抑制。 圖9B說明當φ,處於高的狀態時鐘相位上的管線級, 開關s2會開啟。因此,電容器〇2會並聯至〇pAMp5i,參 考訊號源Vr、- Vr會切換至與電容器c i相連。根據產生的 輸g位元h ’切換至與微分結構每一側上個別的電容器ci 相連之&參考訊號的符號可為正或負,表示成方程式(52)内 的(-1) ”Vr »控制開關S4與ss的時鐘訊號d)S4與φ$5會根據 產生的輸出位元連接至電容器C1 ,所有的開關%與%都 當成開啟來說明,不過在實際上,在此時鐘相位内開關% 或開關Ss有一個會關閉。由於op AMP 5 1與電容器c i、 C2的耦合,所以在前一個時鐘相位内到達級數並取樣至電 容器Cl、C2的辑分輪入訊號會從〇pamP51的輸出端輸 出並且用2的因數放大。此外,如上所述根據比較器53產 生的輸出位元’參考訊號會到達〇PAMP 5 1的輪出(正項或 負項都有)。最後,0PAMP 5 1的輸出訊號會傳遞至開關配 置52,根據前一個時鐘相位内比較器53所產生的輸出位元 ,開關配置52會執行訊號反相。更特別的是,時鐘訊號 與Φυ會分別控制開關S4與Ss的狀態,決定開關配置52是 否將微分訊號的極性互換。因此,開關配置的輸出以及完 •33- 本紙伕尺度通用中国國家樣率(<:阳)八4说格(2丨〇><297公1) —1 Γ—· ΙΊ n n· --—f I I (請先聞讀背面之注意事項再填寫本頁) 訂 A7 五、發明説明 A7 整管線級5。的輪出可由下, Γ由下列得知: ^0(0 = (2 · yp(., { v ./,0) + (-n*. , b F:叫2卞广、".卟㈠V Κ(ι)'^·Κ+Αν(ί)}.^γ 可重窝成: 0) = 2,' (Ά r V〇(i)~T · . yn Σ >=ι i-lΣ 2,w - (-1)*·^* T~j · κ + U · Fr —1— -m tn nn nn IT— n I c (請先聞讀背面之注意事項再填寫本頁) 2"·Η)办,) 外^1)代表第1級内產生的誤差電壓。為了簡化起見,假 U 1 4内產生的誤差Δν<;⑴會導人微分認知負極側的 〇ΡΑΜΡ5ΐβ此誤差電壓代表許多誤差電壓的類型。高阻抗 沾所提供的開關通常會注入少量的電荷,也稱為時鐘降 低电荷’會提南D.C偏移誤差電壓。在微分認知内,這些偏 移誤差就理論上而言會彼此排擠。然而,與時鐘降低電荷 注入不對稱的開關對會產生一 DC偏移。一般來說,本來在 每個OP AMP内會有DC偏移,縱使利用重設OP AMP將此 -34- 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0x297公釐) 訂 經濟部中央樣準局員工消费合作社印製 A7 B7 發明説明(32) 偏移電壓最小化也一樣。在下列内,週期内所產生的所有 誤差,也包含低頻噪音,會用⑴做代表。誤差電壓Δνα) 由兩項組成:4¥5與^1⑴,其中為所有級都一樣的\見 律誤差,而AVr(i)為每個級内個別的隨機誤差。假設隨機誤
差為零,因此AVdi)等於規律誤差。在下列會用代 替 Δνε(ί)。 S 要了解n位元管線A/D轉換器,便需要η個級數。然而, 最後一級(第η級)只包含將第(n-丨)級的輸出訊號與零位階 做比較以產生第η個輸出位元(LSB)的比較器,圖8内所示 的非重複時鐘訊號通常用來控制管線A/D轉換器的運作。 如果時鐘相位Φ】上對第i級進行取樣,則時鐘相位φ2會對 至第(i+Ι)級的輸入進行取樣。第i個MSB會領先第(i-i)個 M S B半個時鐘期間。 第(η- 1)級的餘數輸出訊號可由下列得知: 丨丨:----. — o. (請先聞讀背面之注意事項再填寫本百) I— I -I.....、?Ti I I m 1^1' 經濟部中央標準局員工消费合作社印製 V:(n-l) = 2^ - (-1)^ . y^ + , V>-\) = 2^ - (-1)¾^ . y +Σ 2”—w · (-l)G . △{/
n-2 r- n>l *" Zh Σ >=ΐ r-W ·㈠广产丨 n-2 »-1 v:~< Σ 2-w. (一f L/=i _ • K +1 * K (5.9) -35- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Α7 Β7 五、發明説明(33 ) 第(n-1)級的餘數輸出訊號會當成到第11級的輸入來運作: V» = V>~1) (510) 此處的第η個輸出位元bi(LSB)會根據下列產生: b = i1-if l°> if VL(n)-V:(n)<0 (5-ll) 上述表示式(5·9)内最後一項代表根據本發明以 第二Gray編碼演算法為基礎n位元管線a/d轉換器内所產 生的總累積誤;差: —^n rn HI a^i—· i Is. f ml I (請先閏讀背面之注意事項再填寫本頁:> ’Gray Σ (-1)* ΐ-b, 丁 (5.12) 經濟部中央標準局員工消費合作社印製 表不式(5· 12)與上述已知的表示式(2 5)非f類似(在隨機 誤差假設為零的情況下)’·指數會有稍微的不同。如此顯于 (5·12)已知的累積誤差小於二進位代碼相對物的累積誤差'。 也可明白到很容易可獲得以上述完全微分認知為基礎的 單一末端A/D轉換器認知。 依照目前本發明最佳之具體實施例,會將開關&移除並 且替代的是並聯地複製開關配置52,且該並聯開心置^ ^輸出端直接連接至下一個級數的電容器c 1與C2。 模擬 决算法模擬器模擬傳統二進位代碼猶環a/d轉換器與 -36- 經濟部中央樣準局員工消費合作社印t 五、發明説明(34) 據本發明所提出的Gra代 靜態與動態性能皆有所=馬/線A/D轉換器之運作,對於 關於靜態性能,下面參照圖1〇與u對模 =效管用:簡要說明。圖1。内說明以二進位編碼㈣ 明又r 轉換器之轉換曲線,圖11說明根據本發 編碼演算法為基礎的5位元管線A/D轉換器之轉 '泉。在這兩種轉換器種類内,導入的偏移誤差大小假 設為 1.5 LSB。 從圖1 〇可看見模擬的規律偏移誤差明顯具有非線性特性 的二進位代碼A/D轉換器轉換曲線,轉換料達反理相的 階梯狀轉換曲線,並且像是代碼〗6的遗失代碼會導入二進 位代碼管線A/D轉換器。 在圖11根據本發明的Gray代碼管線A/D轉換器之轉換曲 線内,模擬規律偏移誤差值得注意的效用為小型增益誤差 的導入。轉換曲線的斜度或增加會改變,但是在^他方面 曲線的階梯狀形式並未改變。 此外,管線A/D轉換器提出的Gray代碼結構在許多方面 與傳統二進位代碼管線A/D轉換器比較起來改善了運作效 能。創新的Gray代碼A/D轉換器之積分非線性與微分非線 性要小於其二進位相對物。提出的Gray代碼轉換會顯著改 吾訊號至噪音與失真率(SNDR)及假性動態範圍(SFRD)。 概要來說’理論衍生與系統模擬會顯示提出的Gray代碼 管線A/D轉換器優於傳統管線A/D轉換器。根據本發明以 Gray編碼演算法為基礎新發明的管線a/d轉换器結構非常 -37- 本纸伕尺度適用中國囷家標準(CNS ) A4規格(210X297公釐) H.- J--I II —i-1 I (請先閲讀背面之注意事項再填寫本I) 訂 五、發明説明(35) A7B7 適合於高精確度與低失真的應用β依照本發明的第二方 ,管線A/D轉換所利用的反相原理會用於管線d/a轉== 。此外,本發明的第二方面與數位輸入訊號至類比輸出訊 號的轉換有關。在循環D/A轉換器内,位元會提供至循環 產生類比輸出訊號的同一個電路。依照本發明第二方面的 較佳之具體實施鉀,會根據下列方程式所定義的演算法將 Gray編碼的數位訊號轉換成類比輸出訊號: K(0 (6.1) 此處bg(l)代表MSB並且bg(N)代表LSB,假設為—Ν位 元D/A轉換器。此處下標所寫的g表示Gray代碼位元: vg(0代表第i個LSB隨附的中介量,此處,並且 Vg(N+l) = 〇。d/Α轉換器的輸出量為等於Vg⑴的Vs。^ , % 代表預足的參考量。D/A轉換會從LSB開始。根據特定電 路認知,中介量、參考量與輸出量可為電荷、電壓或電流 ΚΓ—t ^ϋ— lm· —^ϋ i m κ^κ I j Vi (諳先陴讀背面之注意事項再填寫本頁j 經濟部中央榡準局員工消费合作社印製 利用重複上述方程式(6.1)直到i=i,可得 Γ N 1 rb /nl μ^=Κ〇) = Σ^η·κ (6.2) 假設在產生每個中介量與輸出量内會有偏移誤差Δν^ ’參閱上述方程式(6.1)考慮誤差AVg(i),可得下列方程式= ~ [ίς〇 + 1)-^+Δ^(〇] · (6 3) -38- 本紙張尺度適用ϋ家標準(CNS ) A4規格(210x^7^ 經濟部中央樣準局員Μ消费合作社印裂 A7 _______B7_ _ 五、發明説明(36) 、· 利用重複方程式(6.3)直到i=l,可得: ^ = ^,(1) = -{|^(-D^〇)} . +{ς^γ(-1)^r<;) · Δ^Ο)} (6.4) 因此’在根據本發明完整d/a轉換内總累積的誤差會由 下列決定: Γ〇) · Δ^(/·)| (6.5) 在根據本發明D/A轉換内總累積的誤差可考慮遠低於傳 統D/A轉換。特別是,與二進位代碼循環d/a轉換比較起 來,可獲得根據本發明循環A/D轉換與傳統二進位代碼a/d 轉換之間對應的改良。 圖12為依照本發明管線D/A轉換器完全微分認知的電路 圖。圖12的電路實施確認方程式(6】)所給的演算法,就像 圖7的完全微分A/D轉換器認知,圖丨2的認知為具有數位 控制開關的可開關電容器類型,圖12内也說明控制管線 D/A轉換器運作的非重複時鐘訊號(^與①2。圖I]的n位元 D/A轉換器包含N個階梯狀級數,只有第;級有詳細的解說 。級數i中介輸出Vg(i)為級數丨_!的輸入,到級數n的輪入 Vg(N+l)等於零,級數i的輸出Vg(1)為管線D/A轉換器的 最終輸出Vg()Ut。為了正確處理資料,Gray編碼的輸入訊號 會從LSB開始便會延遲半個時鐘位元,表示法2亨指出延遲° II .~- JlruL— — ---\t^ n n - I _ —丁___·__!_ A i li"、T _^1\ ii (請先閲讀背面之注意事項再填寫本頁) -39- A7 B7 五、發明説明(37) ]一個時鐘週期,此處N>i^l。因為D/A轉換為A/D轉換的 反相,所以要對圖12的0/八轉換器有更詳盡的了解時,請 參照與圖7、8與9Α·Β 一樣的A/D轉換器說明。然而,在 根據本發明的D/A轉換内,會執行參考相減與〇 5因數的放 大。这可了解到數位訊號的Gray代碼位元會決定是否確認 反相功能。 上述具體實施例僅供參考,並且明白顯示出本發明並不 又限於此,並且只要不悖離本發明的精神當然可將本發明 尤用於特疋形式。可在本發明的精神與領域内以維持此處 公佈與申請專利的基本原則下進行進—步的修改與改良。 {請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消费合作社印裝 -40- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公着)

Claims (1)

  1. A8 B8 C8 D8 申請專利範固 L —種在具有預定數量(11個)級數串連的管線a/d轉換器 中’將類比輸入訊號vin轉換成η個輸出位元bi的方法(i 是從1到η的整數),該類比輸入訊號Vin定義為到第一 級的局部輸入訊號Vin(i=〗),該方法包含下列步騾: 在第i級内,此處i從1到η-1 : -用預定的位準將局部輸入訊號Vin(i)與該第i級做比 較,以產生第i個輸出位元bi ;及 -對該局部輸入訊號Vjn(i)做取樣與保持運算、放大2 倍、根據該產生的第i個輸出位元選擇性地做訊號反相 、並且加入預定的參考訊號以產生下一個局部輸入訊號 Vin(i+1);及 在第η級内: -用預定的位準將局部輸入訊號Vin(n)與該第η級做比 較’以產生第η個輸出位元bn。 2. 如申請專利範圍第丨項之方法,進一步包含將該數位輸 出值數位轉換成規律二進位代碼輸出訊號的步驟。 3. —種管線A/D轉換方法,利用預定的參考訊號、將類比 輸入訊號Vin轉換成預定數量(n個)輸出位元…數位輸出 經濟部中央標準局貝工消費合作社印褽 訊號(1是從1到η的整數),該方法包含下列步騾: 利用下列万程式所定義的Gray編碼演算法來產生輸 出位元bi : Vin(i=l) = Vin V。⑴={2飞⑴+(办.V朴f)bl(此n_1); v咖㈣。⑴ 及 -41 - 本紙張尺度適用中國國家揉準(CNS ) A4说格(2丨οχ2”公釐 A8 B8 C8 D8 六、申請專利範圍 b =i^ |〇, ifVin(i)<0 (1-1-n)。 4· 一種管線A/D轉換器,利用預定的參考訊號將類比輸入 訊號數位輸出訊號,該管線A/D轉換器具有許多階梯狀 連接的級數,如此每級的輸出會連接至下—級的輸入, 第一個該級數的輸入會反應類比輸入訊號,該每個級數 包含: -一比較器’用來產生輸出位元以回應供應至該級輸入 的訊號;及 • 一裝置,用於對加至該級的輸入之該訊號做取樣與保 持運算、放大2倍、根據該產生的輸出位元選擇性地做 訊號反相、並且加入預定的參考訊號以產生該級的輸 出訊號。 5. —種管線A/D轉換器的管線級,該管線級具有一類比輸 入端、一類比輸出端以及一數位輸出端,類比輸入端會 個別回應類比訊號,該管線級包含: 比較器’用來產生一輸出位元以回應該類比訊號, 並且用來將該輸出位元供應至該數位輸出端; 經濟部中央搮準局員工消費合作社印裝 (請先《讀背*之注意事項再填寫本育) -一裝置,用於對該類比訊號做取樣與保持運作 '放大2 倍’根據該產生的輸出位元選擇性地做訊號反相,並 丑加入預定的參考訊號以產生該級的輸出訊號;及 •一裝置’用於將該類比輸出訊號供應至該類比輸出端3 6. —種管線A/D轉換器,利用預定的參考訊號將類比輸 入訊號Vin轉換成預定數量(n個)輸出位元bi數位輸出訊 -42- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公羡) D8 中請專利範圍 號(i是從1到η的整數),該管線鳩轉換器包含. 利用下列万程式所定義的① 出位元比的裝置: ^异法來產生輸 Vin(i=l)=Vin !) : Vin(i+l)=V0(i) (請先《讀背面之注意事項再填寫本頁) V0(i)={2 · Vin(i)+(.l^ . Vr } . 及 1 [〇, ifVjn(i)<0 (!^ι^η) ο 7.如申請專利範圍第6項之管線A/D轉換器,丨中該管線 A/D轉換器的類型為可開關電容器。 8· —種皆線A/D轉換器的管線級,利用預定的參考訊號將 類比輸入訊號轉換成數佟輸出訊號,該管線級包含: -一比較器,用於產生輸出位元以回應類比輸入訊號; -一取樣與保持電路,用來重新取樣與保持類比輸入訊 號; -一放大電路,用因數2放大該取樣與保持的訊號; 經濟部中央標準局貝工消費合作社印裳 裝置’根據該產生的輸出位元將該預定的參考訊號 選擇性地自該放大電路的輸出訊號中加入及減掉; -一裝置’根據該產生的輸出位元選擇性地將該放大電 路的輸出訊號反相; 其中該比較器、該取樣與保持電路、該選擇性加入與減 掉的裝置、以及該選擇性地反相的裝置均是由一時鐘訊 號產生器所產生的時鐘訊號來控制。 43 本紙張尺度適用中國國家標丰< CNS ) A4規格(210X297公釐) is8 夂、申請專利範圍 ', (請先《讀背面之注項再填寫本頁) 9. 如申請專利範圍第8項之管線A/D轉換器的管線級,進 一步包含重設該放大電路的裝置。 10. —種管線類比至數位(A/D)轉換器的管線級,其中該管線 級回應微分類比輸入訊號與預定的微分參考訊號,該管 線級包含: 比較器,用來產生輸出位元以回應微分輸入訊號; -多個可開關電容器單元,其對微分輸入訊號及預定的 微分參考訊號回應,並具有第一電容器與第二電容器 、用於選擇性地連接該微分輸入訊號至該第一及第二 電容器之第一控制開關' 以及根據該產生的輸出位元 來選擇性地轉移微分參考訊號的極性以及選擇性地連 接該選擇性極性轉移之微分參考訊號至該第—電容器 之第二控制開關,該第一與第二電容器會回應微分輸 入訊號與該選擇性極性轉移的微分參考訊號而充電; 運算放大器,具有兩個輸入端與兩個輸出端,每個 違輸入端以遠可開關電容器單元之每一該第二電容器 連接至個別的遠可開關電容器單元’而該可開關電 容器單元會選擇性地與該運算放大器的每個對輸入輸 出端並聯; 經濟部中央標隼局員工消費合作社印製 -一開關配置,連接至該運算放大器的該輸出端,根據 該輸出位元選擇性互換該運算放大器的輸出訊號極性; 其中该比較器 '孩第一及第二控制開關、以及該開關配 置均是由一時鐘訊號產生器所產生的時鐘訊號來控制。 11. 如申請專利範圍第1〇項之管線A/D轉換器的管線級,進 一步包含重設該運算放大器的裝置。 -44- 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐)
TW086118910A 1996-12-16 1997-12-15 Pipeline analog-to-digital conversion TW388147B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9604616A SE9604616L (sv) 1996-12-16 1996-12-16 Analog-digitalomvandling av pipelinetyp

Publications (1)

Publication Number Publication Date
TW388147B true TW388147B (en) 2000-04-21

Family

ID=20404989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086118910A TW388147B (en) 1996-12-16 1997-12-15 Pipeline analog-to-digital conversion

Country Status (8)

Country Link
US (1) US6028546A (zh)
AR (1) AR008942A1 (zh)
AU (1) AU5422698A (zh)
CA (1) CA2275644A1 (zh)
CO (1) CO4771135A1 (zh)
SE (1) SE9604616L (zh)
TW (1) TW388147B (zh)
WO (1) WO1998027655A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127148A (ja) * 1997-07-02 1999-01-29 Tadahiro Omi 半導体集積回路
US6222471B1 (en) * 1998-01-15 2001-04-24 Texas Instruments Incorporated Digital self-calibration scheme for a pipelined A/D converter
DE19847662A1 (de) * 1998-10-15 2000-04-20 Siemens Ag A/D-Wandler
US6124818A (en) * 1998-10-21 2000-09-26 Linear Technology Corporation Pipelined successive approximation analog-to-digital converters
US6532370B1 (en) * 1999-09-30 2003-03-11 Skyworks Solutions, Inc. Cellular handset with adjustable analog to digital conversion
US6323791B1 (en) * 1999-10-13 2001-11-27 Analog Devices, Inc. Control systems and methods for reducing residue signal offset in subranging analog-to-digital converters
US6486820B1 (en) 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator
US6577185B1 (en) 2001-03-19 2003-06-10 Cisco Systems Wireless Networking (Australia) Pty. Limited Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter
US6600440B1 (en) * 2001-08-15 2003-07-29 National Semiconductor Corporation Capacitor mismatch independent gain stage for pipeline analog to digital converters
JP4368223B2 (ja) * 2003-03-26 2009-11-18 三洋電機株式会社 バイアス電圧生成回路および増幅回路
US6914549B2 (en) * 2003-09-12 2005-07-05 Texas Instruments Incorporated Reconfigurable analog-to-digital converter
ATE311041T1 (de) * 2003-09-23 2005-12-15 Cit Alcatel Pipeline analog-digital-wandler
US7356424B2 (en) * 2003-09-26 2008-04-08 Texas Instruments Incorporated Diagnostic compiler for pipeline analog-to-digital converter, method of compiling and test system employing the same
JP2007509564A (ja) * 2003-10-23 2007-04-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 双対残渣パイプライン型ad変換器
US7348906B2 (en) * 2004-09-10 2008-03-25 Analog Devices, Inc. INL curve correction in a pipeline ADC
US7161521B2 (en) * 2004-11-29 2007-01-09 Texas Instruments Incorporated Multi-stage analog to digital converter architecture
US7002506B1 (en) * 2004-12-23 2006-02-21 Texas Instruments Incorporated Providing pipe line ADC with acceptable bit error and power efficiency combination
US7746261B2 (en) * 2007-08-01 2010-06-29 Denso Corporation Variable gain amplifier and D/A converter
JP5243352B2 (ja) * 2009-06-17 2013-07-24 シャープ株式会社 Ad変換装置、固体撮像装置および電子情報機器
US8018370B2 (en) * 2010-02-01 2011-09-13 Linear Technology Corporation Time-multiplexed residue amplifier
US8947142B2 (en) 2012-05-16 2015-02-03 Cypress Semiconductor Corporation Common mode trimming with variable duty cycle
CN109728817B (zh) * 2017-10-27 2022-10-14 瑞昱半导体股份有限公司 流水线式模拟数字转换器
US12107594B2 (en) * 2022-04-25 2024-10-01 Dunmore Circuits, LLC Differential to single ended pipeline analog to digital converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3035258A (en) * 1960-11-14 1962-05-15 Bell Telephone Labor Inc Pulse code modulation encoder
US3187325A (en) * 1962-07-02 1965-06-01 Bell Telephone Labor Inc Analog-to-digital converter
US4599602A (en) * 1983-08-03 1986-07-08 Matsushita Electric Industrial Co., Ltd. Serial-type A/D converter utilizing folding circuit cells
US4691190A (en) * 1986-01-27 1987-09-01 General Datacomm, Inc. Analog-digital converter
US4745394A (en) * 1987-04-03 1988-05-17 Motorola, Inc. Pipelined A/D converter
US4931797A (en) * 1987-11-11 1990-06-05 Matsushita Electric Industrial Co., Ltd. Folding circuit and serial-type A/D converter
JPH04371025A (ja) * 1991-06-19 1992-12-24 Nec Corp A/d変換回路
US5550492A (en) * 1994-12-01 1996-08-27 Analog Devices, Inc. Analog to digital converter using complementary differential emitter pairs

Also Published As

Publication number Publication date
WO1998027655A2 (en) 1998-06-25
CA2275644A1 (en) 1998-06-25
AR008942A1 (es) 2000-02-23
SE9604616D0 (sv) 1996-12-16
US6028546A (en) 2000-02-22
SE9604616L (sv) 1998-06-17
WO1998027655A3 (en) 1998-08-06
AU5422698A (en) 1998-07-15
CO4771135A1 (es) 1999-04-30

Similar Documents

Publication Publication Date Title
TW388147B (en) Pipeline analog-to-digital conversion
US7102558B2 (en) Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US6784814B1 (en) Correction for pipelined analog to digital (A/D) converter
JP5358829B2 (ja) Δς型a/d変換器
TWI278185B (en) Cyclic pipeline analog to digital converter
TW388146B (en) Cyclic analog-to-digital conversion
JPWO2014141350A1 (ja) Ad変換器
TW200300630A (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US10284222B1 (en) Delta-sigma converter with pre-charging based on quantizer output code
US10651811B2 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
US6501412B2 (en) Analog-to-digital converter including a series of quantizers interconnected in cascade
JP3844510B2 (ja) デジタル・アナログ変換
US9191021B1 (en) Analog-to-digital converter with controlled error calibration
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
JP6632425B2 (ja) インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器
JP6739485B2 (ja) ノイズ除去を備えたアナログデジタル変換器
JPS5948569B2 (ja) 高速アナログデジタル変換装置
Bakhtar et al. Design and implementation of low power pipeline ADC
CN102545905A (zh) 数模转换器
Watabe et al. Digital calibration for a 2-stage cyclic analog-to-digital converter used in a 33-Mpixel 120-fps SHV CMOS image sensor
TW202127805A (zh) 訊號轉換裝置與訊號轉換方法
Kennedy A nonlinear dynamics interpretation of algorithmic A/D conversion
Mittal A sampling jitter tolerant continuous-time pipeline ADC
JPH05268097A (ja) D/a変換器、及びオーバーサンプルa/d変換器
JPH0427222Y2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees