TW382751B - Semiconductor element with a small contact-resistance to the highly-doped areas and its production method - Google Patents

Semiconductor element with a small contact-resistance to the highly-doped areas and its production method Download PDF

Info

Publication number
TW382751B
TW382751B TW086108568A TW86108568A TW382751B TW 382751 B TW382751 B TW 382751B TW 086108568 A TW086108568 A TW 086108568A TW 86108568 A TW86108568 A TW 86108568A TW 382751 B TW382751 B TW 382751B
Authority
TW
Taiwan
Prior art keywords
titanium
semiconductor device
region
fluorine
scope
Prior art date
Application number
TW086108568A
Other languages
English (en)
Inventor
Volker Penka Dr
Reinhard Mahnkopf Dr
Helmut Wurzer
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW382751B publication Critical patent/TW382751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

五、發明説明（1 ) 本 或 A7 B7 之在 中， 體阻 本電 體觸 導接 半的 與低 其有 ，具 件間 組之 體區 導雜 半摻 種高 一 之 於型 關電 像導 明+ 3. 發 中 孔 觸 接 的 間 之 屬 金 阑 接 之 .1 S ο 相層 線之 導鈦 部有 外含 與層 及一 區有 雜設 摻少 高至 或構 層鎮 障由 位好 1 最 單 一 作至 當散 傜擴 層體 鈦本 化體 氮導 或半 \ 止 及防 層便與 鈦以。 中 ，中 孔層層 觸障觸 接位接 在種之 各成 \ 鈦 化 氮 / 鈦 列 序 層 例 觸 接 ej1 種 此 這 但 〇 0 成度 形厚 之上JIf之所層 極孔_矽化層 汲觸肖於矽鈦 及接申用成高 區之}適變提 極比值樣應慮 源横比同反考 之縱的況鈦可 體高高情與 ， 晶謂有此矽阻 電所具 ，由電 0S有間大是觸 CM具之變域接 在在度式區少 置是寬方散減 設別和之擴了 是持度期種為 如 高預此 之 孔 觴 接 (請先閱讀背面之注意事項再填寫本頁) 裝. 胆 可 不 域 區 散 擴 由 ml 理 之 化 型 微 和 料 材 省。 節小 由減 獨該 單應 因度 乃厚層 此之化 ，需氣 的所的 迎層薄 歡鈦 ， 受，後 不 ^s最 是而 觸 接 在 成 形 須 必 中 程 過 溫 加 在 其 提 之 阻 I Ι^ΒΓ 觸 接 致 導 會 是 別 特 且 用 作 擾干 成 造 會 亦 )/ 中 0 孔高 訂 經濟部中央橾準局員工消費合作杜印製 式一 準 S 對 。 種阻 一 電 行觸 進接 須少 ，減 外可 以就 度樣 厚 這 層 ， 之層 層鈦 鈦成 高形 提便 述以 上鍍 了噴 除鈦 的 火以 退式 及方 驟決 步解 鍍之 噴提 它所 其後 用 最 .m > I 偾種 是二 式此 方 C 決化 解矽 的部 阻底 電孔 觸觴 接接 低使 降驟 種步 用效 費的 在低 ，夠 化足 矽至 及降 以阻 鍍電 噴觸 鈦接 的使 I 式式 3 準方 > 對易 ， 簡 即 以 ，在 阻且 電貴 觸較 接對 少相 減上 本紙張尺度適用中國國家標準（CNS ) A4規格（210>< 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 2 ) 1 1 用 上 並 未 帶 來 所 預 期 之 結 果 〇 I 1 因 此 本 發 明 之 的 是 提 供 一 種 半 導 體 組 件 ， 其 中 以 簡 i 易 之 方 式 使 至 高 擴 散 區 中 或 矽 化 之 擴 散 區 中 之 接 觸 電 胆 請 1 i 1 藉 減 小 之 鈦 層 厚 度 來 降 低 且 不 會 干 擾 薄 的 氧 化 層 〇 先 閲 1 1 讀 1 1 依 據 本 發 明 t 在 半 導 體 組 件 中 此 —* 百 的 依 據 串 請 專 利 背 面 1 1 之 1 範 圍 第 1 項 之 前 V- 部 份 以 下 述 方 式 達 成 9 即 $ 將 鹵 素 引 注 意 1 1 入 接 觸 孔 區 域 中 之 高 摻 雜 區 矽 化 區 中 > 此 種 鹵 素 是 種 事 項 1 I 再 1 以 較 佳 方 式 植 入 之 氟 (F )〇 填 裝 本 在 本 發 明 之 半 導 體 組 件 中 亦 可 将 氟 藉 離 子 植 入 法 引 頁 ·>.y 1 I 入 高 摻 雜 區 或 矽 化 區 中 〇 於 是 此 氟 使 稍 後 噴 鍍 至 接 觸 孔 1 1 中 之 鈦 的 功 能 提 高 〇 在 接 觸 孔 中 可 能 存 在 之 氣 化 層 (其 1 1 係 在 加 溫 過 程 中 形 成 )可藉少量之鈦來中斷， 這樣有助 1 1 訂 於 在 接 觸 孔 中 形 成 矽 化 鈦 9 整 體 而 這 樣 可 降 低 接 觭 電 1 阻 〇 1 I 氟 利 用 大 約 1 0 12 至 10 16 離 子 / C & 2 之 劑 量 而 被 植 入 〇 1 1 較 大 濃 度 之 氟 不 會 使 接 觸 電 阻 有 重 大 之 改 進 9 而 較 小 之 1 1 度 則 不 足 以 提 高 已 噴 鍍 之 鈦 的 功 能 〇 、.-I 在 接 觸 孔 中 之 層 序 列 在 較 佳 方 式 中 係 以 鈦 薄 膜 » 沈 積 1 1 於 其 上 之 氮 化 鈦 薄 膜 以 及 鎢 層 所 構 成 0 1 1 鐘1 離 子 經 由 接 觸 孔 利 用 大 約 5 至 5 0 k e V之加速電壓而 1 I 植 入 半 導 體 本 體 中 於 是 就 這 樣 以 普 通 方 式 塗 佈 一 層 鈦 1 1 層 且 在 半 導 體 本 體 上 之 接 觸 口 中 塗 佈 一 層 m 層 〇 1 I 藉 氟 離 子 植 入 高 摻 雜 區 或 矽 化 區 中 亦 可 使 接 觸 孔 中 所 1 I 噴 鍍 之 鈦 的 功 能 提 高 〇 使 得 4 可 能 已 存 在 之 氣 化 層 可 Μ 少 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公嫠） A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（3 ) 量之钛而中斷以及易於在接觸孔中形成矽化鈦，藉此可 使接觸電阻明顯地降低。 本發明以下將依據圖式作詳細描述。圖式簡單說明如 下： 第1圖在半導體組件中經由一接阑孔之切面 第2圖本發明和先前技藝比較時研究結果之圖解。 第1圖顯示一經由半導體本體1中之CMOS電晶體的源 極-或汲極區2的區域之切面圖。區域2是高摻雜的區域 且摻雜濃度大約為2〇2i原子/ ，其可為區域或 P+區域。半導體本體1除了對區域2之接觸孔4以外 ，其它部份以遮罩層3覆蓋。區域2例如能以一般方式 藉經由接阑孔4之擴散作用而引入至半導體本體1中。 本發明現在基本上是：氟離子值入於表面區域中區域 2之接觸孔4之區域中。區域2中之氟劑量大約為1012 至10 16 ^在區域2中此種以氟植入之區域是以虛線5表 不〇 植入氟之後，在接觸孔4中以一般方式形成鈦層6, 氤化鈦層7及鎢層8。然後在鎢層8上沈積鋁軌以作為 外部導線。 已經證實的是：氟對減低接觸電阻待別有效。.但亦可 考慮其它鹵素以達成可相對比之結果。 植入區域2中之氟在作用上至少是：在接觸孔4中存 在之氧化層可藉少量之鈦而中斷，使鈦層6在整體上能 以較薄之方式噴鍍。亦可在區域2和鈦層6之間的區域 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中WW家標♦ ( CNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 '68iC t άχ A7 __B7_ 五、發明説明（） 中有利地形成矽化鈦，這樣又可減低接觸電咀。 本發明之優點現在依據第2圖作詳細說明，第2圖顯 不研究之結果。 在65ηιη厚之緊密TEOS(四乙基正矽酸鹽）（TEOS = Tetraethylorthosilicate)上之40ηιη厚之駄層噴鍍在總 共有4個樣品之大平面測試結構上且隨後進行矽化。在 P綫摻雜之擴散區域上，具有氟植入之樣品1和 2所在 晶圓顯示一種降低很多之層電阻（大約介於5和9Ώ / 口 之間），而沒有氟植入之晶圓（即，樣品3和4以及樣品 2中之一個測量值）則顯示一種和平常一樣大之層電阻 (其數值大約為100Ω / 口）。藉氟之植入事實上可降低 層電阻，使其相當於沒有位障層之純矽區的層電阻。 本發明亦可製成一種半導體組件，其中介於高摻雜區 和鈦-位障層之間的接觸電阻可大大地減低。由於此處 只 需 要 氟 植 入 (其另外 可經 由高 摻雜 區 擴 散 時 總 是 存在 之 接 觸 視 窗 來 進 行）， 則接 觸電 阻之 降 低 能 以 最 簡 易之 方 式 逹 成 〇 對 準 式 之 鈦 -噴鍍或 接觸 孔底 部之 矽 化 是 不 需 要 的。 另 外 亦 可 防 止 鈦 層厚度非預期性的增加， 而不會減低其 中 斷 接 觸 孔 中 所 形成之氧化層的能力。 符 號 對 照 表 1 半 導 體 本 體 5 虛 線 2 區 域 6 鈦 層 3 趣 罩 層 7 化 鈦 層 4 接 觸 孔 8 鎢 層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2i>7公釐） 批衣------11------.^ (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 申請專利範圍 Α8 Β8 C8 D8 f 修正 經濟部中央梂準局員工消費合作社印製 第86108568號「與高摻雜區之間具有低接《電阻之半導體 組件及其製造方法」專利案 （88年1月修正） 杰申請專利範圍 1. 一種與半導體本體（1)中之n+ -或P+ -導電型高摻雜 區（2)或矽化區之間具有低接觸電阻之半導體組件， 在介於高摻雜（或矽化）區（2)和與外部導線相連接之 接觸金屬（8)之間的接觸孔（4)中至少設有含鈦之層 (6, 7)，其特擻為： 在此種高摻雜（或矽化）區（2)中使鹵素導入接觴孔 (4)之區域中。 2. 如申請專利範圍第1項之半導體組件，其中鹵素是可 植入之氟。 3 .如申饋專利範圍第2項之半導體組件，其中氟以劑量 行植入過程。 4. 如申請專利範圍第2或第3項之半導體組件，其中氟 以能量5至50keV來進行植入過程。 5. 如申請專利範圍第2或第3項之半導體組件，其中含 鈦之層由鈦薄膜（6)和沈積於其上之氡化鈦薄膜（7)所 構成。 6. 如申請專利範圍第4之半導體組件，其中含鈦之層由 鈦薄膜（6)和沈積於其上之氮化鈦薄膜（7)所構成。 7. 如申請專利範圍第5項之半導體組件，其中鈦薄膜
    '面之注意事項再填寫本π -/奸丨 ί------/--------- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 申請專利範圍 Α8 Β8 C8 D8 f 修正 經濟部中央梂準局員工消費合作社印製 第86108568號「與高摻雜區之間具有低接《電阻之半導體 組件及其製造方法」專利案 （88年1月修正） 杰申請專利範圍 1. 一種與半導體本體（1)中之n+ -或P+ -導電型高摻雜 區（2)或矽化區之間具有低接觸電阻之半導體組件， 在介於高摻雜（或矽化）區（2)和與外部導線相連接之 接觸金屬（8)之間的接觸孔（4)中至少設有含鈦之層 (6, 7)，其特擻為： 在此種高摻雜（或矽化）區（2)中使鹵素導入接觴孔 (4)之區域中。 2. 如申請專利範圍第1項之半導體組件，其中鹵素是可 植入之氟。 3 .如申饋專利範圍第2項之半導體組件，其中氟以劑量 行植入過程。 4. 如申請專利範圍第2或第3項之半導體組件，其中氟 以能量5至50keV來進行植入過程。 5. 如申請專利範圍第2或第3項之半導體組件，其中含 鈦之層由鈦薄膜（6)和沈積於其上之氡化鈦薄膜（7)所 構成。 6. 如申請專利範圍第4之半導體組件，其中含鈦之層由 鈦薄膜（6)和沈積於其上之氮化鈦薄膜（7)所構成。 7. 如申請專利範圍第5項之半導體組件，其中鈦薄膜
    '面之注意事項再填寫本π -/奸丨 ί------/--------- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）
TW086108568A 1996-07-15 1997-06-19 Semiconductor element with a small contact-resistance to the highly-doped areas and its production method TW382751B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19628459A DE19628459A1 (de) 1996-07-15 1996-07-15 Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten

Publications (1)

Publication Number Publication Date
TW382751B true TW382751B (en) 2000-02-21

Family

ID=7799860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086108568A TW382751B (en) 1996-07-15 1997-06-19 Semiconductor element with a small contact-resistance to the highly-doped areas and its production method

Country Status (7)

Country Link
US (1) US6232220B1 (zh)
EP (1) EP0912995B1 (zh)
JP (1) JP2000514602A (zh)
KR (1) KR100421300B1 (zh)
DE (2) DE19628459A1 (zh)
TW (1) TW382751B (zh)
WO (1) WO1998002914A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US6451633B1 (en) * 1998-11-20 2002-09-17 Seiko Instruments Inc. Method for manufacturing semiconductor integrated circuit
TW522513B (en) * 2001-10-09 2003-03-01 Winbond Electronics Corp Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor
US7439123B2 (en) * 2005-10-31 2008-10-21 International Business Machines Corporation Low resistance contact semiconductor device structure
EP3804768A4 (en) * 2018-06-01 2022-03-09 Kyocera Corporation COMPOSITE AND BIOIMPLANT

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645088B2 (ja) * 1988-07-15 1997-08-25 株式会社東芝 半導体装置の製造方法
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US5296386A (en) * 1991-03-06 1994-03-22 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistor structures
JP2672199B2 (ja) * 1991-05-21 1997-11-05 シャープ株式会社 半導体装置の製造方法
JP2834344B2 (ja) * 1991-07-17 1998-12-09 シャープ株式会社 半導体装置の絶縁膜の製造方法
US5225357A (en) * 1992-01-02 1993-07-06 Chartered Semiconductor Manufacturing Low P+ contact resistance formation by double implant
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
JPH07249763A (ja) 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2621821B2 (ja) * 1995-03-06 1997-06-18 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5591672A (en) * 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
US5605848A (en) * 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate

Also Published As

Publication number Publication date
EP0912995B1 (de) 2002-05-29
DE59707373D1 (de) 2002-07-04
EP0912995A1 (de) 1999-05-06
KR20000023765A (ko) 2000-04-25
WO1998002914A1 (de) 1998-01-22
JP2000514602A (ja) 2000-10-31
DE19628459A1 (de) 1998-01-29
US6232220B1 (en) 2001-05-15
KR100421300B1 (ko) 2004-03-10

Similar Documents

Publication Publication Date Title
TW538536B (en) Method for fabricating a semiconductor device
TW301020B (zh)
US6287964B1 (en) Method for forming a metallization layer of a semiconductor device
JP2569327B2 (ja) シリコンベースの半導体装置のためのコンタクト構造
TW541659B (en) Method of fabricating contact plug
TW550750B (en) Semiconductor device and manufacturing method thereof
TW402741B (en) Method of producing a molybdenum nitride barrier layer for the copper process
JPS60195975A (ja) 半導体装置
JPS6260812B2 (zh)
TW303491B (zh)
TW201250926A (en) Self-aligned silicide formation on source/drain through contact via
TW471049B (en) Metal gate structure and manufacturing method for metal oxide semiconductor
TW382751B (en) Semiconductor element with a small contact-resistance to the highly-doped areas and its production method
JP2004515908A (ja) 半導体デバイス並びにその形成プロセス
TW503570B (en) Semiconductor device having capacitive element and manufacturing method thereof
TW311249B (en) Multi-layered tungsten depositions for contact hole filling
TW314654B (en) Manufacturing method of conductive plug
US6156655A (en) Retardation layer for preventing diffusion of metal layer and fabrication method thereof
US20050087815A1 (en) Semiconductor resistance element and fabrication method thereof
TW531803B (en) Electronic circuit structure with improved dielectric properties
TW404007B (en) The manufacture method of interconnects
CN108573911B (zh) 半导体结构及其形成方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
TW432620B (en) Manufacturing method for damascene local interconnect
TW454303B (en) Method and structure for forming barrier layer in a contact hole

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent