TW320781B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW320781B
TW320781B TW085112422A TW85112422A TW320781B TW 320781 B TW320781 B TW 320781B TW 085112422 A TW085112422 A TW 085112422A TW 85112422 A TW85112422 A TW 85112422A TW 320781 B TW320781 B TW 320781B
Authority
TW
Taiwan
Prior art keywords
nitrogen
electrode
insulating film
region
film
Prior art date
Application number
TW085112422A
Other languages
English (en)
Inventor
Takashi Kuroi
Hirokazu Sayama
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW320781B publication Critical patent/TW320781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

320781 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（1 ) 本發明係有關於半導體裝置及其製造方法，特別是有 關於一種藉由氮引入於閘絕緣膜之一區域之中，因而改善 了可靠度之半導體裝置及其製造方法。 在半導體裝置之製造方法中，本發明之主要目的是爲 了 嫁保在 MOSFET (Metal 〇xlde Semiconductor Field Effect
TnmS1St〇r)中之閘絕緣膜的可靠度。閘絕緣膜之可靠度產 生惡化的其中一個因素是在於熱]栽^子被噴入閘絕缘膜之 内。當半導體裝置的尺寸減少時，在半導體裝置中沿著通 道區之方向上的電％則被提鬲，並且呈現於通道區中的载 子可藉由電場而加速，因而具有高能量。然而，具有如此 高能量的載子並不是熱載子。所謂的熱载子是除了具有高 能量之外，並且能夠輕易地超過能量障礙而被噴入於閘絕 緣膜，此能量障礙係指介於半導體基底及聞絕緣膜之間的 界面。 喷入於閘絕緣膜之裁子產生了表面高度，或是部分地 被捕獲而進入閘氧化膜，藉此而改變半導體裝置之臨界電 壓或降低電流驅動能力。 爲』避免由於熱裁子而降低半導體裝置之可靠度的降 低，藉由氮氧化物薄膜做閘絕緣膜來防止的方法是已經被 提出了。使用氮氧化物薄膜做爲閘絕緣膜可增加對於熱载 子之阻抗，並且一直到閘絕缘膜產生崩潰爲止時會増加注 入的電荷量，因而可以防止在閘極中的摻質穿過間絕緣 膜’並且在半導體基底中產生擴散。 於第69圖中將簡要地敘述傳統的結構。在 4 本紙張^度適用中g家標準（⑽）M規格（別心7公董） ------- (請先閲讀背面之注意事項再填寫本頁) 裝· 經濟部中央標準局負工消費合作社印装 物781 A7 ------ B7 五、發明説明（2 ) 办成於N型半導體基底丨、u+型&極擴散區％及型源 極擴散區3b内的p井區之中係在彼此之間形成有一指定空 間的通道區。在通道區側邊上而相鄰於：型汲極擴散區％ 及n+型源極擴散區扑的區域中，形成了 一具有ldd結構 的】Γ淡摻雜沒極看2a及2b。在通道區上，閘極5形成有 —閘絕緣膜4b，而於閘極5與閘絕緣膜朴之間形有一氮 氧化物薄膜。 於第70圖到第73圖中將簡要地敘述M〇SFET的製造 方法。 請參閲第70圖，一元件隔離絕緣薄膜6係藉由選擇性 氧化而形成於η型半導體基底之上,，並且在控制m〇sfet 的臨界電壓的同時，將諸如硼離子的p型雜質以數次之不 同移植能量移入了: n型半導體基底之中，因而形成了 區。 請參閲第71圖，藉由熱處理將出型半導體基底之表面 進行氧化而形成了閘氧化膜4。n型半導體基底I係取決 於在含有二氧化氮之氣體中進行的熱處理過程，其目的是 爲了將開絕緣膜進行氮化處理後而形成氮氧化物薄膜 4b ° 請參閲第72圖，摻雜有磷之複晶矽薄膜形成於氮氧化 物薄膜4之上，並且藉由微影成相而將，圖形定義出指定 形狀的抗蝕層薄膜形成於複晶矽薄膜之上。複晶矽薄膜係 經由抗蝕層薄膜的圖形定義而形成閘極5。隨後，將臨界 電壓移除，並藉由閘極做爲罩幕，以諸如砷的物質移植到 本紙張尺度適用中國國家標準（CNS ) Μ規格（2丨〇 X 297公釐） J丨 4'— ------^裝------訂------^.ν (請先閱讀背面之注意事項再填寫本頁) r
32C 經濟部中央樣準局員工消費合作社印策 A7 B7 五、發明説明（3 ) p井區8而形成n-淡掺雜汲極層2a&2b。 請參閲第73圖，側壁氧化膜7形成於閘極5的側壁 上’隨後並以側壁氧化膜7及閘極5做爲罩幕，以坤來移 植於p丼區而形成沒極擴散區及源極擴散區3b，繼而 以指定的熱處理來完成如第69圖所示的MOSFET。不揮 發的半導體裝置是半導體積體電路裝置中的一種。眾所周 知的，MOSFET (Electrically Erasable and Programmable
Read Only Memory)係允許資料的任意規劃，以及電子式 的寫入與拭除。於U.S. PatentNo. 4,808,619中已揭露出在 MOSFET中的快閃EEPR0M是允許在其内部寫入及資料之 批次檔的拭除。 在快閃EEPROM中，當資料被寫入及拭除時，電子便 藉由隧道效應而通過閘絕緣膜，並且捕獲了噴入於閘絕緣' 膜中之電子中的一部分電子，或是在介於閘絕緣膜與半導 體基底< 間的界面上產生了表面高度。因此，快閃:E-EpR〇M 之臨界電壓產生變化時，其電流的驅動能力便因此而降 低。爲了防止閘絕緣膜之可靠度的降低，藉由氮氧化物薄 膜做爲閘絕緣膜的方法已被提出了。 於第74圖中將簡要説明在傳統快閃EEpR〇M的結構 中，藉由氮氧化物薄膜做爲閘絕緣膜的方法。 傳統的快閃EEPROM包括有一汲極擴散區1〇3a及一 源極擴散區l〇3b，在此汲極擴散區〗03a及源極擴散區1〇3b 又間相互隔開而具有一通道區形成於p型半導體基底1〇1 <上。在通道區之上，通道區與電荷聚集電極ι〇5之間形 6 本紙法尺舰财賴家縣（)ϋ (21GX297公羞] (請先閱讀背面之注意事項再填寫本頁) '裝.
'II 經濟部中央榡隼局員工消費合作杜印製 3207S1 A7 -- --~~- _ B7_ 五、發明説明（4 ) 成有-閘絕緣膜1Q4b ;在電荷聚集電極1Q5之上，—内層 絕緣膜107形成於控制電極]〇8與電荷聚集電極⑽之 間，藉由控制電極108以電的形態來隔離電荷聚集電柘 105。一側壁氧化膜11〇係形成於電荷聚集電極如及控 制電極]0 8的側壁上。 於第75〜7:9圖中將簡要敘述快閃EEpR〇M之製造方 法。 . "清參閲第75 ，p型半導體基底1〇1的表面藉由熱而 氧化形成間氧化膜。隨後，閘氧化膜藉由在含氨氣體中進 行熱處理而氮化形成一氮氧化物薄膜1〇仆。 4爹閲第76圖，在氮氧化物薄膜1〇4b之上形成了摻 雜有磷的第—複晶矽薄膜，於氮氧化物薄膜104b之上形成 了氧化膜及氮化膜所組成之内層絕缘膜。並且，掺雜有磷 的第—複晶矽薄膜形成於内層絕緣膜之上。 以定義圖案而成爲預定形狀之抗蝕脣薄膜藉由微影成 相而屯成於第一複晶秒薄膜之上。藉由抗蚀屬薄膜做爲摹 幕，並將第二複晶矽薄膜、内層絕緣膜及第一複晶矽薄膜 進行蝕刻，因而在抗蝕層薄膜移除之後，形成了控制電極 1〇8、内層絕緣膜1〇7及電荷聚集電極1〇5。 請參閲第77圖，抗蝕屠薄膜1〇9覆蓋於一區域而形成 汲極擴散區，並且以控制電極1〇8及抗蝕層薄膜1〇9做爲 罩幕’ p型半導體基底101藉由砷離子來移植，因而在p 型半導體基底1〇1中形成了源、極擴散區1〇3匕。 請參閲第78圖，在移除抗蝕層薄膜1 〇9之後，側壁氧 —_ - (請先閱讀背面之.注意事項再填寫本頁)
^ ά.-------IT ( CNS ) ( 210X297^ ) '~~ --- 經濟部中央標準局員工消費合作社印製 320781 A7 ----------B7_.__ 五、發明説明（5 ) 化膜110形成於控制電極1〇8及電荷聚集電極1〇5的側壁 上’隨後並形成了覆蓋於源極擴散區103b上的抗蝕層薄膜 111 ’並且以控制電極108及抗蝕層薄膜U1做爲罩幕， 以及將P型半導體基底101採用坤離子來移植。因此，汲 極擴散區103a便形成於p型半導體基底ι〇1之中，如第79 圖所示’半導體基底經由熱處理後便完成了快閃 EEPROM、 - 在MOSFET的製造過程中，藉由氮氧化物薄膜做爲閘 絕緣膜會遭遇到下列許多問題。 氮氧化物薄膜係用於增加MOSFET對抗熱载子的電 阻。然而’針對閘絕緣膜所增加的氮濃度範圍從數個 atm% 到 lOatm% 多， (1)藉由氮進;入閘絕緣膜時，在閘絕缘膜之中造成應力 的形成；及 (π)介於閘絕緣膜及半導體基底之間的界面粗糙度增 加。 由於上述各項原因可知’表面高度係產生於MOSFET 的通道區之中，並且產生了栽子陷丼及降低了裁子的遷移 率’其結果造成了 M0SFET之電流驅動能力及操作速度的 降低。 基於MOSFET之相同原因，在快閃EEPROM中的寫 入速度也同樣降低。 本發明之目的係在於藉由增加於閘絕缘膜之指定區域 中氮的溫度，並且防止在通道區中载子之遷移率的降低， (請先聞讀背面之注意事項再填寫本頁) 裝-
、1T 8 Α7
因而^了高可靠度之半導體裝置及其製造方法。 320781 五、發明説明（ 之半導體裳置包括有第二型傳導係數之二=域本;明 =區域係相對於第—型傳導係數而在 = ::膜::於通道區之上，第-電極形二= 厚度<絕緣薄膜的兩端部上具有含氮區域， 、孩α级區域係與二雜質區域相接觸。 各項=本發明之半導體裝置的之製造方法中包括有下列 -絕緣薄膜形成於第—型傳導係數之半導體基底的主： 表面〈中―，並且在絕緣薄膜之上形成了第一電極。 崎薄膜及第-電極係藉由微影成相而定義圖案成爲 一、疋自、形狀’並且藉由第二型傳導係數之雜質的引入而將 -雜質區域形成於半導體基底之中，如此是相對於藉由第 電極做爲罩幕之第—型傳導係數。 含氮區域是藉由在含有氮的氣體中進行熱處理，因而 形成於絕緣薄膜的兩端部上。 '根據上述半導體裝置及其製造方法，含氮區域僅形成 於第-電極之底看邊緣部分的鄰近區域之中，也就是僅在 絕緣薄膜的區域中移植有熱載子。因此，雖然表面高度被 保留而形成於半導體基底與移植有熱载子之第一電極底層 邊緣部分之鄰近區域的絕緣薄膜之間，而在第—電極底層 邊緣部刀之鄰近區域的载子陷并則可減少。所使 • - —1 - I I I · ------^ft.-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局員工消費合作社印衷 訂------^4--------— 9 五、發明説明（7 ) 用的半導體基底可以降低嘴入的熱载子，因此可以減少絕 緣薄膜的變質。 此外，雖然含氣區城並不是形成於第一電極之底廣區 域的中心位置，因此在通道區中裁子遷移率的減少情況是 可以預防的。所以，一種具高驅動能力之高可靠度的 MOSFET是可以實行的。 於半導體挺置中的絕缘薄膜具有均一厚度，而在傳統 技術中，經由開極鳥嘴狀物所造成之電流驅動能力降低的 問題是可以避免的。 藉由半導體裝置做爲快閃EEPR〇M可以降低經由對 決閃EEPROJvi之寫入及拭除所造成絕緣薄膜的變質。此 外，因爲在通_區中之裁子遷移率的減少現象是可以被抑 止的，所以一種具高驅動能力之高可靠度的MOSFET是可; 以實行的。i 較佳的方式是在含氮區域之間的絕緣薄膜具有低濃虔 的含氮區域，此區城的氮濃度是低於含氮區域。 經濟部中央標準局員工消费合作社印裝 使用上述之結構便可以防止在第一電極中的掺質通過 絕緣薄膜，進而傳送及擴散到半導體基底之中，並且半導 體裝置的操作特性是相當穩定的。 較佳的方式是經由形成於絕緣薄膜之中的含氮區域， 延伸到半導體基底所產生的氮雜質層是形成於二雜質區域 之中。 以具有氮雜質層的結構爲例，如果此結構是可以應用 到包含有LDD結構之半導體裝置，並且在ldd區域的雜 10 (210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .I II - _ μ氏張尺度適用中國 32〇 B7 經濟部中央榡準局員工消費合作社印裝 五、發明説明（8 二：:止，因…⑽中—應 並且，在較佳的方式中第一電極是包 的第-電接中，換質的擴散係數變得相當小，因而抑7 捧質擴散進入半導體基底的情況發生。 J了 :據本發明之另一觀點，絕緣薄膜具有—低濃 乳區域，該含氣區域之兩端部包含有氣區 域相互接觸’細農度之含氮區域的氮雜質丄 亂區域中之氮雜質激度，而低濃度之含氮區域的厚度 ，大於含氮區域之厚度。藉由定位在第—電極之兩端^ k供了較厚的含氮區域，因此對於熱载子的電阻値是可以 得到改善的。 於配合圖式説明本發明時，前面所述及之本發明的各 項目的、特徵、樣式及優點將會更爲清楚。_圖式之簡要説明： 第】圖係依據本發明第—實施例之半導體裝置結構的 側視圖； 第2圖係表示在閘絕緣膜中的氮濃度之圖示； 第3〜7圖係依據第一實施例，表示半導體裝置之製 造方法之第一〜五步踩的剖視圖； 第8圖係依據本發明第二實施例之半導體裝置結構的 剖視圖； 第9圖係表示在閘絕緣膜中的氮濃度之圖示； 第10〜14圖係依據第二實施例，表示半導體裝置之 —------f 裝-- (請先閱讀背面之注意事項再填寫本頁) -3 4. 11 本紙張尺度適用中國國家梯準（CMS) A4規格（210X297公釐）
Α7Β7 經濟部中夬橾準局員工消費合作社印製 、發明說明（9 ) ---- 製造方法、# 决又第一〜五步驟的剖視圖； 第 1 、 的側视_圖係依據本發明第三實施例之半導體裝置結構 .製作' 16〜20圖係依據第三實施例，表示半導體裝置之 方式之第一〜五步驟的剖視圖； 的飼ί_21圖係㈣本發明第四實施例之半導體裝置㈣ 第22〜26圖係依據第四實施例，表示半導體裝置之 %方法之第 五步驟的剖視圖； 第27圖係依據本發明第五實施例之 的刮視圖；： 第28〜32圖係依據第五實施例，表示半導體裝置之 方法之第勹〜五步驟的剖視圖； 第33圖係;依據本發明第六實施例之半導體裝置結構 的剖梘圖；！ 第34〜39圖係依據第六實施例，表示半導體裝置之 迨方法之第--六步驟的剖視圖； 第40圖係依據本發明第七實施例之半導體裝置結構 的剖視圖； 第41〜46圖係依據第七實施例，表示半 製造方法之第-〜六步驟的剖視圖； 第47圖係依據本發明第八實施例之半導體裝置結構 的剖視圖； 第48〜53圖係依據第八實施例，表示半導體裝置之 12 本紙張纽賴巾S1 ϋ( CNS ) KA^M- (~2l〇X297^.^ ) (請先閱讀背面之注意事項再填寫本頁) .裝- 、1Τ 經濟部中央樣準局貝工消費合作社印裝 __ A7 τ ---- Β7五、發明説明(10) I造方法之第一〜五步驟的剖視圖； 第54圖係依據本發明第九實施例之半導體裝置結構 的剖視圖； 第55〜60圖係依據第九實施例，表示半導體裝置之 製造方法之第一〜六步驟的剖梘圖； 第61圖係依據本發明第十實施例之半導體裝置結構 的剖視圖； 「 第62〜68圖係依據第十實施例，表示半導體裝置之 良造方法之第--七步驟的剖視圖； 第69圖係表示傳統金氧半場效電晶體m〇SFET之結 構的剖視圖；ΐ , , 第7〇〜73圖係表示傳統金氧半場效電晶體mosfET 之製作方式之第]一〜四步驟的剖視圖； 第74圖係表示傳統快閃eEPr〇m之結構的側視圖； 及 : 第75〜79圖係表示傳統快閃EEpR〇M之製作方式之 第一步驟的剖視圖； 較佳實施例之説明 現在，茲配合圖式説明本發明半導體裝置之製造方法之各實施例。 第一實施例 根據本發明及其製造方法之半導體裝置將配合下列圖 式説明。 第1圖係依據本發明第—實施例之金氧半場效電晶體 13 本紙張财關( CNS ) Α4^#- ( 210x797^ ) (請先閱讀背面之注意事項再填寫本頁) 裝_
、1T Κ 4 經濟部中央橾準局員工消費合作社印製 i 320781 A7 , ________ B7 五、發明説明（11 ) MOSFET的刹面示意圖。 一 P井區形成於如矽基底的n型半導體基底}之上， 並且一王動區係由一元件隔離絕緣薄膜6來界定其範圍。 在P丼區中，n+型汲極擴散區〜與〆型源極擴散區扑係 以一指定的空間彼此分離，而在二者中間形成一通道區。 N+淡摻雜汲極層2a、2b分別形成於n+型汲極擴散區％及 n+型源極擴散區3b之個別的通道區的側邊上。 閘極5形成於通道區之上，並且在此二者之間具有一 閘絕緣膜4a的氧化膜。 此外，一閘絕緣膜4d形成並接觸於閘極5之下層邊緣 部份’亦即閘絕、緣膜4a以其附近的區域而與n+型汲極擴散丨 區3a之η淡摻雜汲極層以相互接觸，並且在n+型源極擴 散區3b的n-淡摻雜汲極層3b包括有含氮區域44，如第2 圖中所示爲對於閘絕緣膜4a的氮濃度之曲線。 在第3〜7圖中將同時敘述半導體裝置之:製造方法。j π參閲第3圖，元件隔離氧化薄膜6係藉由選擇性氧化的 方式形成於η型半導體基底i之上，當對於的臨 界電壓進行控制時’糊離子便可以各種的移植能量方式而 採多級的移植步驟來形成P丼區8。 ，哨參閲第4圖，n型半導體基底^係經由熱而氧化形 成一閘氧化膜4a，此閘氧化膜乜厚度介於4〇A到1〇〇人之 中〇 第5圖中形成了掺有磷的複晶矽薄膜5，以及將抗蝕 層凡王應用在複晶矽薄膜5上的薄膜之中，並且薄膜微影 本财關 te—---It-- ~___ (請先閱請背面之注意事項再填寫本頁)
X f A7 B7 五、發明説明（12 ) 成相來圖示定義出指定的形狀。 藉由抗蚀層薄膜做爲罩幕，使得複晶矽薄膜5及閉氧 化膜4均被蚀刻，隨後將抗蝕層薄膜移除則可得到完成的 閘極5及閘絕緣膜4a。此後，便採用閘極5做爲罩幕，ρ 丼區8經移植砷離子而形成11-淡摻雜汲極層2&及21)。 請參閲第6圖’在含有氨的氣體中，閘絕緣膜4a進行 溫度介於60TTC到90CTC(以800 t較佳）的熱處理:過程，並 且在與閉極5之下層邊緣部分相互接觸的閘氧化膜如區域 在經過氮化後形成了含氮區域4d。 在第7圖中’藉由閘極5及側壁氧化膜7做爲罩幕， 因而使得閘極5的側壁上形成側壁氧化膜7，p丼區8經 移植砷離子而形成n+型汲極擴散區3a及n+型源極擴散區 3b ’並且在.第3圖所示之MOSfET是藉由熱處理而完成 的。 根據第一實施例中的]^〇灯£丁，含氮區域4.d是僅形 成於閘極5之下層邊緣部分的鄰近區域，亦即其僅限於移 植有熱载子的區域。 因此，在閘絕緣膜4a之移植有熱裁子之閘極5的下層 邊緣部分的鄰近區域型半導體基底丨兩者之間的表面 鬲度的成長便受到限制，而在閘極5之下層邊缘部分的鄰 近區域之閘絕緣膜4a中的载子陷丼則可被降低，並且受到 熱載子移植而造成之M〇SFET的退化現象也可以減少。 因爲含氮區域4d僅形成於閘絕緣膜4a的兩端部上， 所以载子的流動性刊此而受到限制而降低。此外，具有 本紙張尺歧财_
(請先閱讀背面之注意事項再填寫本頁) -裝_
*1T ί 線 經濟部中央梂準局貝工消費合作社印裝 S2G781 五、發明説明（13 ) 均勻厚度的閘絕緣膜4a可以減少在傳統結構下所面臨到 因爲閘極鳥嘴狀物所造成之電流驅動能力降低的現象產 生。因此，根據第一實施例之半導體裝置，一種具有高驅 動能力之高可靠度的MOSFET是可以實行的。 第二實施例 現在，茲配合圖式説明本發明半導體裝置之製造方法 之實施例。 -. 一 第8圖係依據本發明第二實施例之半導體裝置結構的 剖面視圖。 請 先 閱 之 注 意 事 項 再 填 % 本 頁 裝 經濟部中央揉準局負工消費合作杜印裝 根據第二實施例之MOSFET的結構，於整體上是與第 1圖中所示之第-實施例的Mqsfet結構相同的，而實質 上的差異係在於提供了一具有氮雜質濃度之低濃度含氮區 域’其濃度是低於如第9圖所示聞絕緣膜中之氮濃度輪廊 曲線上的濃度，並且在閘絕緣膜中的含氮區域4d之間的區 域也是具有相同的情況。基本上，在其他圖形的 同於第-實施例所提出M0SFET的結構，並且在相同或相 對應的部份係採用相同的符號及文字來表示。 於第10 14圖中將説明根據本發明第二實施 MOSFET的製造方法。 "請參閲第1〇圖，一元件隔離氧化薄膜6係藉由選擇性 氧化的方式而形成於n型半㈣基底丨之上，並且 M〇SFET的臨界電壓進行控制時，硼離子便可以各:的移 植能量万式而採多級的移植步驟來形成p丼區8。 請參閲第11圖。n型半導體基底1係經由熱而氧化形 16
訂 經濟部中央標準局員工消費合作杜印策 A7 -———__________B7____ 五、發明説明(14) ' — ~— 成含氮區域，其藉由在溫度範圍介於600到9〇0。〇之含 氨氣體中進熱處理而形成氮氧化物薄膜4b。 請參閲第12圖。摻雜有磷的複晶矽薄膜係形成於氮氧 化物薄膜4B之上，並藉由抗蝕層薄膜做爲罩幕，則複晶 矽薄膜及閘氧化膜4B均被蝕刻，在將抗蝕層薄膜移除後， 便可得到完成的閘極5及氮氧化物薄膜4b。 以閉極5蜱爲罩幕，p丼區8-則藉由坤離子—你移植而 形成if淡摻雜汲極層2a及2b。 請參閲第13圖。氮氧化物薄膜4b在溫度範圍介於6〇〇 °(：到900 °C的含氨氣體中進行熱處理，在與閘極5之下層 邊缘部分相互接觸之區域的氮氧化物薄膜4b是被氮化 的，並且在含氮區域4d中閘極5之下層邊缘部分之鄰近區 域是比中央區域具有較高的氮濃度。 在第14圖中，側壁氧化膜7形成於閘極5的側壁上之 後，藉由閘極3及側壁氧化膜7做-爲罩幕，將分彿區8以 坤離子來移植而形成n+型汲極擴散區3a及n+型汲極擴散 區3b，隨後並經由熱處理而完成了 m〇SFet。 在上所述之製造過程中値得注意的是，閑氧化膜係經 由η型半導體基底的氧化作用而形成，此過辁是緊接著在 恤度介於600 C到900 °C之含氨氣體中的熱處理程序之後 而產生，纟目的是爲了藉由對閘氧化膜進行氮化而形成氮 氧化物薄膜4b，然而閘氧化膜可在溫度约於9〇〇 π之—氧 化氮的氣體中進行熱處理，其目的是爲了要將閘氧化膜2 行氮化而形成氮氧化物薄膜4Β。η型半導體基底I可吉接 17 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公楚） (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 / 線_ 經濟部中央標準局員工消费合作社印製 32〇78ί Γ Α7 ， ___Β7 五、發明説明（i 5 ) ' ~ —- 在溫度约於900 °C之一氧化氮的氣體中進行氮氧化處理， 或是採用在溫度於1000。(：之二氧化氮的氣體中來形成氮 氧化物薄膜4B。 根據本發明之第二實施例中的半導體裝置具有一含氰 區域，該含氮區域在與閘絕緣膜之閘極的下層邊緣部分之 鄰近區域中包含有大量的氮，也就是説在此區域中移植有 熱载子。因此，在閘絕緣膜4a之移植有熱载子之閘極5的〜 下層邊缘部分的鄰近區域與n型半導體基底丨兩者之間的 表面高度的成長便受到限制，而在閘極5之下盾邊缘部分 的鄰近區域之閘絕緣膜4a中的載子陷丼可被降低，並且受 到熱载子移植而造成之MOSFET的退化現象也可以減少。 此外’形成有氮氧化物薄膜的閘絕緣膜可以增加移植 的犯量，一直到閘絕緣膜產生崩潰爲止，並且使得在閘極」 中的摻雜物被限制而無法擴散到矽基底内部。再者，包含 有高濃度氮的含氮區域僅形成於崩絕緣膜的兩璃部上，並 且可藉由將閘極進行氮化而限制裁子的流動性持續的降 低。因此，一種具有高驅動能力之高可靠度的M〇SFE丁是 可以實行的。 第三實施例 現在’茲配合圖式説明本發明半導體裝置之製造方法 之實施例。 第15圖係依據本發明第三實施例之半導體裝置結構 的剖面視圖。 根據第三實施例之MOSFET的結構於整體上是與第8 18 本紙張又度適用中國國家標準（CNS ) Α4規格（210X297公釐） r請先閲讀背面之注意事項再填寫本頁〕 -裝 訂 /
經濟部中央標準局員工消費合作社印製 五、發明説明（16 圖中所示之第二實施例的M0SFET結構相同的，而實質上 的差異係在於閘絕緣膜的含氮區域4d具有一含氮區域 ，該含惠區域如的厚度是大於择疼度的含氮區 基本上’在其他圖形的結構是相同於根據第二實施例 所提出MOSFET的結構，並且在相同或相對應的部分係採 用相同的符號及文字來表示。 於第16圖到第20圖中將説明根據本發明第三實施例 之MOSFET的製造方法。 叫參閲第16圖。元件隔離氧化薄膜6係藉由選擇性氧 化的方式形成於n型半導體基底i之上，隨後在控制 MOSFET之臨界電壓下，將硼離子採用多級的移植步驟來 形成P丼區8。 請參閲第17圖。η型半導體基底1的表面經由熱而氧 化形成閘··惠J^，此過程是緊接著在溫度介於60(rca 900 C之含氨氣體中的熱處理之後而形成氧氧化物薄膜4杉。 請參閲第18圖。掺雜有磷的複晶矽薄膜係形成於氮氧 化物薄膜4B之上’隨後並藉由微影成相而將具有指定形 狀的抗餘層薄膜形成於複晶矽薄膜之上。 隨即以抗蚀層薄膜做爲罩幕，複晶矽薄膜及氮氧化物 薄膜4B均被餘刻，將抗蝕層薄膜移除後則可得到完成的 閘極5及氮氧化物薄膜4b。 請參第19圖。氮氧化物薄膜仆是在大約1000。(：的 含二氧化(氣氣體中進行熱處理，並且在與閘極5之下層邊 ' + ·.- ‘ ..... 緣部分相接觸的區城進行氮氧化物薄膜的氮化處理，以及 本紙張尺度ϋ财關雜 (請先閲讀背面之注意事項再填寫本頁〕 裝· 、-° ❾ 0781
A7
IT 線
A7 經濟部中央橾準局員工消費合作社印策 五、發明説明（18 ) 緣膜產生崩潰之則的電荷量是可以減少的，並且可以防止 在閘極1中的摻質擴散進入η型半導體基底之中。 ;包含有向濃度氮的含氮區域僅形成於閘絕緣膜的兩端 部’而栽子之遷移率的降低是可以藉由將開絕緣膜進行氮 化而抑止。 再者，於閣極之下廣邊緣部分的閉氧化膜係藉由氮氧 處理而氧化，並-且因而將氧引A，如此則彳以修補對於。 型半導體基底進行餘刻時在n型半導體基底上所造成的损 裘因此’—種具有尚驅動力之高可靠度的MOSFET是可 以實行的。 如上述的説明中，閘务色膜的氮氧處理是在η-淡捧雜 ;及楚n感之後举& ’然而氮氧處理也是可以在η-淡掺雜 沒極看形成ϋ來進行，並且藉由在氮氧處理中之熱處理 所造成之η淡摻雜汲極層的擴散是可被抑制的。 第四實施例 — _ 現在，茲配合圖式説明根據本發明之第四實施例 MOSFE丁及其製造方法。 第21圖係表示根據本發明之第四實施例的剖面示 圖。 第四實施例之結構於整體上是與第】圖中所示第一” 施例的MOSFET具有相同結構，而實質上的差異係在於^ 氣區域4f是形成於閘絕緣膜4a的㈣免占，以及氮雜^ liJlg從含务區城竹向n-淡掺雜汲極層?兔、孔中之一延 吁.—.ϋ。其他的結構是與根據第一實施例之MOSFET相 η 的 意 實 (請先閲讀背面之注意Ϋ項再填寫本頁} 裝 訂 線 21 本紙張尺度逋财關家轉（CNS )八4驗（2丨Qx297公廣） 8^0781 五、發明説明（j 9 同的’並且在相同的部分係採用相同的符號及文字來表 示0 在第22〜26圖中將説明本發明第四實施例之 MOSFET的製造方法。 〃明參閲第22圖。—元件隔離氧化薄膜6係藉由選擇性 ^化而七成於n型半導體基底i <上，随後並且元件隔離 乳化薄膜6係藉:由選擇性氧化的方式形成於n型半導體基 展1之上，當對於MOSFET的臨界電壓進行控制時，硼離 子便可以各種的移植能量方式而採多級的移植步棵來形成 p丼區8。 在第23圖中’ n型半導體基扁1的表面係經由熱而氧 化形成閘氧化膜4A。 在第24圖中’掺雜有磷之複晶秒薄膜是形成於閘氧化 膜4A之上，隨後並且藉由微影成相來圖形定義出指定形 狀之抗蝕層薄膜20。 以抗蝕層薄膜20做爲罩幕，則複晶矽薄膜及閘氧化膜 4A均可藉由蝕刻而形成閘極5及閘氧化膜。 隨後，在n型半導體基底！形成期間而抗蝕層薄膜汕 繼續保留時，將氮離子以相對於垂直η型半導體基底i表 面，而以角度30。到45。傾斜的位置來進行移植，因此氮則 被引入到閘極5及閘絕缘膜4a的側壁上’並且也引入到η 型半導體基底1之閘極5的下層邊緣部分之鄰近區城之 中，因此形成氮引入區4g。此時氮離子的移植量是介於丄 X 101：)到1 X I016cm-2之間，其移植能量則是介於5到 22 本紙張尺度適用中國國家橾準（CNS )人4規格（21〇><297公釐） 請 kj 閱 讀 背 項 再 寫 本 頁 經濟部中央標準局貝工消費合作社印製
經濟部中央橾準局員工消費合作社印製 2〇KeV之間，氮引人區4g之雜質濃度大約是介於i χ 1〇2〇Cm·3到1 X 1〇21cm_3之間，以及自η型半導體基底1 <表面上氮引入區4g所形成的厚度大約是介於50人到 200A之間。 吨參閲第25圖。在移S抗蚀層薄膜2Q後，以開極5 做爲罩幕，p丼區8藉㈣離子的移植而形成η·淡捧雜放 極層2a及2b。— , 請參閲第26圖。側壁氧化膜7形成於闊極5之側壁 上，並且以閘極5及側壁氧化膜7做爲罩幕，則p井區8 藉由坤離子的移植而形成，型祕擴散區仏及n+型源極 擴散區3b。 隨後，藉由硌處理的實施而完成了 m〇sfet。移植進 入到閘極5之_及n型半導體基底丨的氮則經由熱處理 而析出於閘極4a的兩端部上，並且含氮區域竹是形成於 閘極4a的兩端部丄。 , 根據第四實施例中的M0SFET，含氮區域僅形成於閑 極之下看邊緣部分㈣輕域，㈣在移财熱裁子的區 域。因此，在閘絕緣膜如之移植有熱載子之閘極5的下層 邊缘部份的鄰近區域與}1型半導體基底i之間的表面高^ 的成長便受到限制，而在_5之下廣邊緣部份的鄭^ 域之閘絕緣膜4a中的裁子陷丼可被降低，並且受到熱裁子 移植而造成之MOSFET的退化現象也可以減少。 再者，含氮區域僅形成於閘絕缘膜的兩端部上，而萨 由將間絕緣膜朴氮化而遊成裁子移率減少的情況^ 23 本紙狀度適财關家鱗（CNS)幻 (請先«讀背面之注意事項再填寫本頁) '訂 —C 4----------- fill In
ί I I 經濟部中央揉隼局肩工消費合作社印製 320781 A7 --------B7 五、發明説明(2'~~ ' :以被抑止m緣膜藉㈣子㈣植及熱處理而進行 氮化’其目的係在將源極/沒極擴散區進行活化。因此，僅 需以-额外之離子移植步驟的簡單程序便可以實行於本實 施例之MOSFET結構之巾。所以，一種具有驅動高能力之 高可靠度的MOSFET是可以容易地實行。 第五實施例 現在，茲年合圖式説明根據本發明之第.五實施例的 MOSFET及其製造方法。 第2?圖係表示根據本發明之第五實施例之m〇sfet 的剖面示意圖。 根據第五實:施例之MOSFET;結構於整體上是與第Μ 圖中所示第四實施例的M〇SFET具有相同結構，而實質上 的差異係在於低濃度含氮區域4b具有—低於含氣區域奸 的氣雜質濃度。並且，在間氧化膜中的含氮區域之間的區 域及在閘極中同樣包含有氮〇 5 因爲其他的結構是與根據第四實施例之M0SFET相同 的，並且在相同的部分係採用相同的符號及文字來表示。 在第28〜32圖中將説明本發明第五實施例之 MOSFET的製造方法。 請參閲第28圖。一元件隔離氧化薄膜6係藉由選擇性 氧化的方式形成於n型半導體基底！之上，當對km〇sfet 的臨界電壓進行控制時，硼離子便可以各種的移植能量方 式而採多級的移植步驟來形成P丼區8。 請參閲第29圖。n型半導體基底！的表面係經由熱而 本紙張尺度適用中國國家梯準（CNS〉( 21GX297公釐） r----^.丄 t —— (請先閲讀背面之注意事項再填寫本頁) -β 1
經濟部中央棟準局員工消費合作杜印裝 五、發明説明（22 ) 氧化形成閘氧化豸，並且形成摻入有冑的複晶妙薄膜。然 後，在複晶矽薄膜之上層部分以氮離子移植後而完成了複 晶矽層5B，該複晶矽層5B在其上層部分包含有氮。 靖參閲第30圖。藉由微影成相所製作出指定形狀的抗 敍層薄膜罩幕形成於複晶續薄膜之上，並且以抗餘層 薄膜21做爲罩幕，則複晶矽薄膜5B及閘氧化膜4 a均可 以圖形定義而形-成閘極5b及閘氧化膜4a。 隨後，在η型半導體基底1形成期間而抗蝕層薄膜21 繼續保留時，將氮離子以相對於垂直η型半導體基底1表 面，而以角度35。到40。傾斜的位置來進行移植，因此氮則 被引入到閘極5b的側壁部份及在;11型半導體基底丨之閘極 5b之下層邊緣部分的鄰近區域，因而形成氮引入區4g。 請參閲第31圖。以，閘極外做爲罩幕，則p并區8便 藉由坤離子的移植而形成n-淡摻雜汲極層2&及2b。 請參閲第32圖。在側壁氧化膜7形成於閘極5b之側 壁上後，以閘極5b及側壁氧化膜7做爲罩幕，則p井區8 便藉由砷離子的移植而形成11+型汲極擴散區3&及n+型源 極擴散區3b，隨後並且經由熱處理的實施而完成本發明第 五實施例之NMOS場效電晶體。 熱處理會使得在閘極5b及n型半導體基底i中的氮在 閘氧化膜4a上析出，並且低濃度含氮區域仆係具有低於 含氮區域4f的氮濃度是形成於含氮區域4f之間的區域。 根據第五實施例的MOSFET，包含有大量氮之含氮區 域形成於閘極之下層邊緣部分的鄰近區域，亦即在噴入有 25 1—---—一—____ 張中國國家標準（CNS )姆陳（加幻们公楚）" ------- (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 A7 B7 五、發明説明（23 ) 熱栽子的區域。因此，在閘絕緣膜4a之移植有熱載子之閘 極5的下層邊緣部分的鄰近區城與η型半導體基底1之間 的表面高度的成長便受到限制，而在閘極5之下層邊緣部 分的鄰近區域之閘絕緣膜4a中的栽子陷井可被降低，並且 受到熱栽子引入而造成之M〇SFET的退化現象也可以減 少。 再者’因爲閘絕緣膜爲一氮氧化物薄膜，在閘絕緣膜二 引入崩潰前之前的電荷量是可以減少的，並且在閘極中摻 質的擴散進入n型半導體基底之中的情況是可以被抑上 的。 (請先閲讀背面之注意事項再填寫本頁) 裝
經濟部中央標準局男工消費合作社印裝 閘絕緣膜僅需以二個额外之離子移植步騍，因而可藉. 由簡單的程序將閘絕緣膜進行氣化，並且具有高驅動能力 之高可靠度的MOSFET是可以容易地實行。.； 現在，茲配合圖式説明根據本發明之第六實施例的 MOSFET及其製造方法。 第33圖係表示根據本發明之㈣EEpR〇M的剖面示 意圖。在形成有如秒基底之？型半導體基底1〇1上，型 >及極擴散區103a與n+型源極擴散區嶋之間形成有一通 1區㈣定空間。在通道區上，電荷聚集電極Η)5形成於 與電荷聚集電接1〇5之下犀邊缕却八in Α 〈Γ層遺，彖邓分相接觸的閘絕 104a具有含氮區域l〇4d。 控制電成於電荷聚集電極⑽之上，兩以 間具有-内看絕緣膜107，以内看絕緣膜ι〇7做爲與電荷 26 本紙張尺度1---——____________
、1T 線 經濟部中央樣準局員工消费合作社印聚 A7 ' ----—_____B7 五、發明説明（24 ) ~ - 聚集電極105之電絕緣盾。在電荷聚集電極1〇5及控制電 極108的側壁上形成有側壁氧化膜11()。 於第34〜39圖中將敘述根據本發明之介於之快閃 EEPR〇M的製造方法。請參閲第34 ®，閘氧化膜麗係 藉由將P型半導體基底1〇1進行熱氧化而形成於p型半導 體基底101之上。 在第35圖中形成了捧雜有鱗之第一複晶碎薄膜，以及， 在内廣絕賴切成了氧化膜及氮化膜所構成的合成膜， 隨後並在内層絕緣膜之上形成有第二複晶矽薄膜。 在以抗蝕層薄膜做爲罩幕，並藉由微影成相而使得抗 餘看薄膜圖案定義出指定的形狀而形成於第二複晶碎薄膜 之上’而間氧化们04A、第一複晶沙薄膜、内層絕缘膜 及第二複晶矽薄膜均經由圖案定義而完成I閘絕緣膜 l〇4a、電荷聚集電極1〇5、内層絕緣膜1〇7及控制電極 108 ° ； 請參閲第36圖，在含氨氣體中以溫度大約在8〇〇 ^下 進行熱處理，在與電荷聚集電椏底側邊缘相接觸區域之閘 絕緣膜104a經氮化後，於閘絕缘膜104a的兩端部上形成 了含氣區域l〇4d。 請參閲第37圖，藉由抗蝕層薄膜1〇9的形成而將一區 域覆蓋而成爲快閃EEPROM之汲極擴散區，並且以抗蝕層 薄膜109及控制電極1〇8做爲罩幕時，p型半導體基底1〇1 藉由砂離子的移植而形成源極換散區l〇3b。 請參閲第38圖，在移除抗蝕層薄膜109之後，側壁氧 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210X297公着） R---------c -裝—, (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局貝工消費合作社印製 3^〇7Sl :谓::.. A7 ------___________ B7 五、發明説明（25 ) 化膜110則形成於電荷聚集電極1〇5及控制電極1〇8的側 壁上’隨後並形成抗餘層薄膜U1*覆蓋於η型源極擴散 區103b之上。 隨後’在以控制電接108與抗蝕層薄膜111做爲罩幕 時，藉由砷離子的移植而形成n型半導體基底1〇3a。請參 閲第39目，根據本發明之第六實施例，在抗餘廣薄膜m 移除後’藉由熱處理的進行而完成了快閃EEpR〇M。 在快閃EEPROM之中，含氮區域僅形成於電荷聚集電 極底層邊緣鄰近區域的,開絕緣膜之中，也就是間絕緣膜之 中於通過在電子隨道寫入及拭除時的區域。因此，在電荷 聚集電極之邊緣部分的閘絕緣膜於通過電子隧道與半導體 基底之間的表面尚度之成長是可以被抑的，而在閑絕緣膜 中之電荷聚集電極底屬《緣部分鄰近區域的载子陷并是可 以減少的，並且經由寫入及拭除時所造成快閃eepr〇m之 損害也是同樣可以降低。 ^ 再者’含氮區域僅形成於閘絕緣膜之兩端部部分，並 且在閘絕緣膜進行氮化所造成载子之遷移率的降低是可以 減少的。因此，一種具有高驅動能力之高可靠度的快閃 EEPROM是可以實行的。 第七實施例 兹配合圖式説明根據本發明之第七實施例中 裝置及其製造方法。 胃 第40圖係表示根據本發明之第七實_中 EEPROM的剖面示意面。 人1 28 本紙張尺度適用中國國家棋準（CNS ) Α4規格（210X297公着） (請先閲讀背面之注意事項再填寫本頁) --訂"-- 線-------：------- 經濟部中央標準局貝工消費合作社印裝 五、發明説明（26 根據第七實施例之快閃EEPR〇M的結構於整體上是 與第33圖中所示之介於具有相同的結構，然而實質上的差 異係在於低濃度含氣區域4b具有—低於含氣區域4d之氮 雜質濃度，該氮雜質濃度也同樣提供於閱絕緣膜中的含氮 區域乏間。其他的結構是與根據本發明第*實族例之快閃 EEPROM是相同的’並且在與第33圖中之快閃EEpR〇M 具有相同的部分係採用‘同-的符號及文字來表示二。 第41〜46圖中將説明本發明第七實施例之快閃 EEPROM的製造方法。 請參閲第41圖，.開氧化膜係藉由熱氧化而形成於p型 半導體基底ιοί的表面上，並且在氨氣中以介於6〇(rc到 900 C的’皿度範圍來進行熱處理，因此對於閘氧化膜產生 氮化而形成氮氧化物薄膜][〇4B p . ； 請參閲第42圖。在氮氧化物薄膜1〇4B上形成有掺入 Μ之第一複晶矽薄膜，並且在内層絕緣膜上形成*有一氧化 膜與氮化膜所構成的複合膜。因此，摻雜有磷的第二複晶 續薄膜便形成於内層絕緣膜之上。 其次，藉由微影成相而圖案定義出指定形狀的抗蝕層 薄膜形成於第二複晶矽薄膜之上，在以抗蝕層薄膜做爲罩 幕後，絕緣膜、第一複晶秒薄膜、内層絕緣膜及第二複 s曰秒薄膜均產生餘刻，並且在抗餘層薄膜移除後便完成了 閑絕緣膜104b、電荷聚集電極1〇5、内層絕緣膜1〇7及控 制電極108。 請參閲第43圖。在含氨氣體中以介於6〇〇。(：到9〇〇τ： 29 卜紙張尺舰财關家297公釐 Γ----------C -裝-- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央榡準局貝工消費合作社印製 A7 B7 五、發明説明（27 ) 的溫度範圍來進行熱處理，藉由熱處理的實行而將與電荷 聚集電極105邊緣部分相互接觸之區域的閘極進行氮化， 並且形成了具有高氮濃度之含氮區域 104d。 請參閲第44圖。抗蝕層薄膜1〇9的形成係用於覆蓋一 區域而成爲快閃EEPROM之η型汲極擴散區，並且以控制 電極108及抗蝕層薄膜1〇9做爲罩幕，藉由砷離子來移植 於P型半導體基?底，因而形η型源極擴散區1〇3b。 清參閲第45圖。將抗蝕層薄膜109移除後，側壁氧化 膜110則形成於電荷聚集電極1〇5及控制電極108的侧壁 上’並且形成了於外部覆蓋有η型源極擴散區1〇3b之抗蝕 層薄膜111，以控制電極丨〇8及抗蝕層薄膜i H做爲罩幕 時’藉由钟離子移植於p型半導體基底1〇1以形成η型汲 極擴散區103 a 請參閲第46圖;，在移除抗飯層薄膜ιη 之後，根據本,明第七實施例之熱處理的實施而完成了快 閃 EEPROM。1 於前述説明中，閘氧化膜是藉由p型半導體基底的氧 化而形成，並且在氨氣中以溫度介於600到900。〇的範 圍中對於閘氧化膜來進行氮化，以形成戴氧化物薄膜，然 而閘氧化膜也可藉由在溫度约爲90(rc之一氧化氮的氣體 中’或疋溫度約爲1 ο 〇 〇 的二氧化氮的氣體中對於間氧化 膜來進行熱處理，因而將閘氧化膜氮化而形成氮氧化物薄 膜因此，可藉由在一氧化氣氣體中以溫度於彻。C來對 P型半導體基底1G1直接進行氮化處理，或.是在二氣化氣 氣體中以溫度約於测。(：來進行熱處理而形成氮氧化 30 家標準(CNS ) ~---— (請先閱讀背面之注意Ϋ項再填寫本頁) 裝· • ft'-'-p'···1? t A7 ________B7_·_^_ 五、發明説明（28 ) · 物薄膜104。 根據本發明第七實施例之半導體裝置中形成有氮氧化 物薄膜’該氮氧化物薄膜在電荷聚集電極底層部分鄰近區 域之閘絕緣膜中包含有大量的氮，也就是在寫入及拭除時 通過此電子隧道所在之區域。 因此’在p型半導體基底與電荷聚集電極底層邊緣部 分鄰近區域的閘絶缘膜之間的表面’高度是可以抑喇其成長 ， 的’並且在閘絕緣膜中之電荷聚集電極底層邊缘部分鄰近 區域的载子陷丼是可以減少的。因此，藉由在快閃 寫入及拭除時所造成的損害可以降低的。 含有高濃度氮的含氮區域僅形成於閘絕緣膜兩端部 分，並且可以抑止在藉由氮化閘絕緣膜時所造成载子之遷 移率降低的問題？因此，一種具有高驅動能力之高可靠度 的快閃EEPROM是可以實行的。 第八實施例 4 ”· , 茲配合圖式説明根據本發明之第八實施例中之半導體 裝置及其製造方法。 經濟部中央標準局員工消費合作社印製
In. !--1 LI ί - I 1 - 国^i -----I (請先閱讀背面之注意事項再填寫本頁) 線 第47圖係表示根據本發明之第八實施例中，快閃 EEPROM的剖面示意圖。 根據第八實施例之快閃EEPR〇M的結構於整體上是 與第40圖中所示之第七實施例具有相同的結構，然而實質 上的差異係在於低濃度氣雜質區域1 〇扑兩端部所形成之 含氮區域的寬度是大於低濃度含氮區域1〇仆的寬度。其他 的結構是與根據本發明第七實施例之快閃eepr〇m是相 本紙張跋適用（CNS )以雜（ 經濟部中央揉準局員工消費合作社印製 A7 ------ B7 五、發明説明（29 ) 1 — 同的’因而在相同的部分係採用相同的符號及文字來表 示。 第48〜53圖中將説明本發明第八實施例之快閃 EEPROM的製造方法。 請參閲第48圖，開氧化膜係藉由熱而氧化形成於p型 半導體基底101的表面上，並且在氨氣中以介於60(TC到: _ cn度範歸騎祕理，、因此對於贱化膜產生1 氮化而形成氮氧化物薄膜104B。 在第49圖中形成有一捧入鱗之第一複晶妙薄膜，於其 部具有由氧化膜及氮化膜所組成之複合膜而形内屬絕緣 膜°隨後’第二複W薄膜便形成於内|絕緣膜之上。, 在第二複晶秒薄膜上，藉由微影成相圖案定義出指定 形狀的抗餘層薄梃，隨後以抗蚀層薄膜做爲罩幕，則氣心 化物薄膜104B ;、第—複晶石夕薄膜、内層絕緣膜及第二複丨 曰日秒薄膜均產生姓刻，在將,抗蚀層薄膜移除费，便形成了、 篆氧化物薄膜1G4b、電荷聚集電板1G5、内層絕缘膜107 及控制電極108。 在第50圖中係藉由以溫度約在丨〇〇〇。〇之二氧化氮氣 體中來進行熱處理，並且在電荷聚集電極1()5底盾邊緣部 分〈鄭近中形成有高氮濃度的含氮區域iQ4e。此時，部分 的電荷聚集電極105及部分的n型半導體基底ι〇ι藉由在 二氧化氮中的氧而氧化，並且在與電荷聚集電極ι〇5底層 邊緣部分相接觸之含氮區域1〇4的厚度是大於低濃度含氣 區域104b的厚度。 3 2 (請先閲讀背面之注意事項再填寫本頁) 裝------訂^----^---^ .踩-- (CNS )八料桃（210X297公釐） A7 B7 經濟部中央榡準局員工消费合作社印製 五、發明説明（30 ) 在第51圖中形成有一抗蝕層薄膜109，該抗蝕層薄膜 109覆蓋著一區域而成爲快閃EEpR〇M之n型汲極擴散 區，藉由控制電極1〇8及抗蝕層薄膜1〇9做爲罩幕，則採 用坤離子來移植的p型半導體基底1〇1便形成了 η型源極 擴散區103b。 ' 請參閲第52圖，在#除抗蝕層薄膜1〇9之後，側壁氧 化膜110便形成-於電荷I；:集電極1〇5及控制電極1〇8的側 i上，IW後形成了覆蓋著11型源極擴散區1〇儿的抗蝕層薄 膜in，並且以控制電極1〇8及抗蝕層薄膜lu做爲罩幕， 並藉由碎離子來移植的p型半導體基底1G1，因而形成了 源極擴散區1〇3a。請參閲第53圖，在移除抗餘廣薄膜U1 〈後’根據第八實施例中藉由熱處理的實行而完成快閃 EEPROM。 ， _ . . * -: /如前所述，二氧化氮係用於對閘極之底層邊緣部分來 進仃虱耙處理。然而，相同的結構是可以經由溫度約在'9的 f的一氧化氮氣體中來進行熱處理，或是在包含有一氧化 氮及氨等氣體中的至少兩種氣體中進行熱處理而得到。 根據本發明之第八實施例中的快問，含氣區 /僅y成於電荷聚集電極底層部分鄰近區域<閘絕緣膜之 中’也就疋在寫人及拭除時通過電子道所在之區域。 因此’在電子随道通過電荷聚集電極之底廣邊緣部分 的閘絕緣膜與p型半導體基底之間表面高度的成長是被抑 制的’則在間絕緣膜中之電荷聚集電極的底廣邊緣部分鄰 近區域之裁子陷丼則可以減少。因此，在藉由寫入及拭除 33 (請先閱讀背面之注意東項再填寫本頁) ---C -裝.
、1T 線 μ氏張尺度逋用 (210X297公釐） —.^1 經濟部中央橾準局員工消费合作杜印策 Α7 , Β7 五、發明説明（31 ) 時所造成快閃EEPROM之惡化情況便可以降低。 再者，因爲含氮區域僅形成於閘絕緣膜之兩端部上， 所以經由將閘絕緣膜進行氮化所造成裁子之遷移率降低的 現象是可以被抑制的。在閘極兩邊缘部分之閘氧化膜是藉 由氮氧化處理而氧化，亦即將氧引入於其中，並且在藉由 蝕刻而對電荷聚集電極所產生的損害是可以修補的。^因 此，.種具夸向驅動说力之高可靠度的快閃宜它是可3 以實行的。 在本實施例中的氮氧化物薄膜更是做爲閘絕缘膜，於 邊緣部分是受到氮氧化的，因而在其含氮區域中具有較閘 絕緣膜之中心部分爲高的氮濃度。因此，直到絕緣薄膜產 生崩潰爲止，其所射入的電荷量是可以減少的，並且在電 荷聚集電極進行矽基底中之摻質的擴散是可奴抑制的。. 第九實施例 丨 茲配合h式説明根據本發明之第九實施如中之半導體4 裝置及其製造方法。 a 第54圖係表示根據本發明第九實施例中之快閃 EEPROM的剖面示意圖。 根據第九實施例之快閃EEPR〇M的結構於整體上是 與第33圖所π之第六實施例具有是相同的結構，然而實質 上的差異係在於氮雜質層104h由形成於閘絕緣膜1〇乜兩 端部的含氮區城104d而延伸朝向於p型半導體基底1〇1。 其他的結構是與第六實施例之結構相同，並且在相同的部 分係採用相同的符號及文字來表示。 ° 3 4 本紙張尺度適财關$縣（CNS )八4祕（2ι〇Χ297公Ρ (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央榡準局貝工消费合作社印製 A7 B7 五、發明説明（32 ) 第55〜60圖中將説明本發明第九實施例之快閃 EEPROM的製造方法。 請參閲第55圖，閘氧化膜1〇4A藉由熱而氧化形成於 P型半導體基底101的表面上。 於第56圖中形成有一摻雜有磷的第一複晶矽薄膜，於 其上形成有氮化膜與氧化膜所組成之内層絕緣膜，而第二 複晶矽薄膜形成於内層絕緣膜之上。 - 藉由微影成相圖案定義出指定形狀之抗蝕層薄膜是形 成於第二複晶矽薄膜之上，而藉由將複晶矽薄膜、閘氧化 膜104A、第一複晶矽薄膜、内層絕缘膜及第二複晶矽薄 膜進行蝕刻，因而在將抗蝕層薄膜移除後，便完成了閘絕 緣膜104a、電荷聚集電極1〇5、内層絕緣膜1〇7及控制電 極108… 4參閲第57圖，將抗蝕層薄膜2〇保留，因而在迴轉 基底時，以氮離子來移植之p.型半導體基底1〇1的位置係 在於角度介於30。到40。的範圍中，此角度範圍係以垂直於 P型半導體基底爲參考，並且因而將氮引人了閘絕緣膜 104a、電荷聚集電極105及控制電極1〇8的側壁上，以及 引入了 p型半導體基底之指定的深度之中。 於第58圖中所形成之抗餘廣薄膜1〇9覆蓋於一區域 上’因而形成快閃EEPROM之極擴散區，藉由举制 電極108及抗蝕曆薄膜109做爲罩幕，則以砷離子來移植 < 口型半導體基底的表面便形成了 n型汲極擴散區1〇讣。 4參閲第59圖，在將抗蝕層薄膜1〇9移除之後，側壁 本紙張认逋用中國國家縣（CNS) A4· ( (請先閱讀背面之注意事項再填寫本頁) ------卜----*----ί·ίί,ί^ -裝------ 訂 Ί------卜線----------^--·— 3207S1 A7 B7 經濟部中央樣準局貝工消費合作杜印製 五、發明説明（33 ) 氧化膜110則形成於電荷聚集電極1〇5及控制電極1〇8之 側壁上’並且形成有覆蓋在η型源極擴散區1031)上的抗蝕 盾薄膜111 ’藉由控制電極1〇8及抗蝕層薄膜U1做爲罩 幕，則以坤離子來移植之p型半導體基底的表面便形成y η 型源極擴散區l〇3a。 請參閲第60圖，在將抗蝕層薄膜U1移除之後，藉由 或處理的實行;而根據本發明之第九實施例文成了快閃 EEPROM 〇 在藉由熱處理後，於電荷聚集電極1〇5之側壁部分的 氮，以及在P型半導體基底1〇1中之電荷聚集電極1〇5的 底層邊緣部分析出於閘氧化膜川牝上，並且因而形成了高 濃度的含氮區域l〇4f。 根據第九金施例中的快閃EEPR〇M，閘絕缘膜僅形成 於電荷聚集電極之底層邊緣部分鄰近區域的:開絕緣膜之 中，也就是在寫入及拭除時通過電子隧道所在，之區域。 因此，在電子隧道通過電荷聚集電極之底層邊缘部分 的閘絕缘膜與P型半導體基底之間表面高度的成長是被抑 制的，則在閘絕緣膜中之電荷聚集電極的底層邊緣部分鄰 近區域之載子陷丼則可以減少，因此在藉由寫入及拭除時 所造成快閃EEPROM之惡化情況便可以降低。 再者，因爲含氮區域僅形成於閘絕緣膜之兩端部上， 所以經由將閘絕緣膜進行氮化所造成載子之遷移率降低的 現象是可以被抑制的。因爲閘絕緣膜的氮化是藉由離子之 移植及熱處理步驟的實行而來將源極/汲極進行活化，此種 36 私紙佚尺度遑用t國國家襟準（CNS) A4· (2iQx297公 (請先閲讀背面之注意事項再填寫本頁) ------f -裝------訂 —-------^----,__i__ I —ί
..'•V贫：' 五、發明説明（34 僅採用一额外之離子移植步驟的簡單程序便可以實行而提 供出具有高驅動能力之高可靠度的快閃EEpR〇M。 第十實施例 茲配合圖式説明根據本發明之第十實施例中之半導體 裝置及其製造方法。. 第61圖係表示根|本發明第十實施例中之快閃 EEPROM的剖面示意圖。f 根據第十實施例之快閃EEPR〇M的結構於整體上是 與第54圖所示之第九實施例是具有相同的結構含氮濃度 低於含氮區域104f之含氮濃度的低濃度含氮區域i〇4b^ 形成於含氮區域l〇4f之間的區城，並且在電荷聚集電極 10 5 b也包括有氮。其他的結構是與根據本發明第九實施例 之快閃EEPROM.是相同钱，並且在與第33圖中之快閃 EEPROM具有相同的部分係採用相同的符號及文字來表 (碕先閑讀背面之注意事項再填寫本頁) .裝- •訂 在第62〜68圖中將説明本發明第十實施例之快閃 EEPROM的製造方法。 於第62圖中的閘氧化膜1〇4人是藉由熱而氧化形成於 p型半導體基底1〇1之上。 ' ^請參閲第63圖，一摻雜有磷的第一複晶矽薄膜形成於 閘氧化膜之上’並且在第—複晶料膜的上廣形成了移植 有氮離子的第一複晶續薄膜1 〇5Β。 請參閲第64圖，在第—複晶續薄膜_上形成於第 二複晶秒薄膜之上，而藉由隸層薄膜21做爲罩幕，則間 37 本紙張尺度逍用中國國家揉準(CNS )八4«^77〇;<297公^· 線 經濟部中央標準局貝工消费合作社印製 A7 B7 .^忠 $ Γ 經濟部中央標準局員工消费合作社印裝 五、發明説明（35 ) 氧化膜104A、第一複晶矽薄膜i〇5B、内層絕緣膜及第二 複晶秒薄膜均可經由圖案定義而完成了閘絕緣膜1〇4a、電 荷聚集電極105b、内層絕缘膜1〇7及控制電極1〇8。 請參閲第65圖’將抗蝕層薄膜21保留，因而在迴轉 基底時，以氮離子來移植之p型半導體基底1〇1的位置係 在於角度介於30。到4〇。的範圍中，此角度範圍係以垂直於 p型半導體基底1〇1爲;^考，並且在閘絕緣膜丨〇4a、電荷 聚集電極105b及控制電極1〇8的側壁上均形成有氮引入區 104g，以及形成了 p型半導體基底1〇1之指定的深度。 於第66圖中之抗蝕層薄膜1〇9覆蓋於一區域上而形成 決門EEPROM ^^型沒極擴散區.，ϋ由控制電極1〇8及抗 蝕層薄膜109做爲罩幕，則以砷離子來移植之ρ型半導體 基底的表面便形成了 η型汲極擴散區1〇3b。 請參閲第67圖，在將抗蝕層薄膜1〇9移馀之後，側壁 氧化膜110則形成於電荷聚集電極職及控制電極1〇8之 側壁上’並且抗蚀盾薄膜⑴的形成係用於覆蓋在n型源 極擴散區《上’以及藉由控制電極與抗蚀層薄膜U1做爲 罩幕，則以坤離子來移植之P型半導體基底ΠΠ來形成1 形汲極擴散區l〇3a。 如第68圖所示，在根據本發明第十實施例中將抗触看 Γ膜111 #較後，藉*熱處理的實行而 EEPHOM。 値得注意的是，在藉由熱處理之後，電荷聚集電接娜 中的紙，以及在p型半導體基底1〇1之中電荷聚集電杨⑽ 38 祕尺度國家楯率( (請先閲讀背面之注意事項再填寫本頁) 裝. 'IT1 4 320781
'4 :;.;:tK::: 五、發明説明（36 ) 之底層邊緣部分的氮便析出於閘氧化膜上。因此，在開氧 化膜之中間部分形成有低濃度含氮區域1〇4b，以及具有較 濃度含氮區域l〇4b爲高的氮濃度之含氮區域1〇4f形成於 閘氧化膜之兩端部上。 根據本發明第十實施例之半導體裝置，包含有大量氮 的含氮區域形成於電荷聚集電極之底層邊緣鄰近區域的閘 絕緣膜之+，也就是在寫入:及拭除時通過電子隨運所在之 區城。因此，在電子隧道通過電荷聚集電極之底層邊緣部 分的閘絕緣膜與半導體基底之間表面高度的成長是被枰劐 的，則在閘絕緣膜中之電荷聚集電極的底層邊緣部分鄰近 - . . — · 藉由寫入及拭除時所 造成快閃EEPROM之惡化情況便可以降低。 再者、因爲含氮區域僅!形成於閘絕、緣膜之兩端部上， 所以經由蔣閘絕緣膜進行氮化所造成载子之遷移率降低的 現象是可->i被抑制的。閘絕:緣膜的氮化是藉由.離子的移植 及硌處理而將源極/汲極進行活化，此種僅採用一额外之離 子移植步驟的簡單程序便可以實行而提供出具有高驅動能 力之鬲可靠度的快閃EEPROM。 根據上述的第一到第五實施例，n型通道之M〇SFET 的製造方法已經詳述，但是掺質之傳導係數的型態是可能 會改變’因而形成p型通道之MOSFET。 39 ^適用中國國豕標隼（CNS ) ^規格（2⑺X別公楚 ,u---Γ—te------f 1裝-------iT--- (請先閲讀背面之注意事項再填寫本頁) 丨/ 經濟部中央揉準局β;工消費合作社印装 線------hiLli,____

Claims (1)

  1. '申請專利範圍 1.一種半導體裝置，包括： 於第-型傳導係數之—半導體基底（11G1)的主表面 上，第二型傳導係數的：雜質區域(2a 2b 3a，3b，⑻a，咖) 相對於該第—型傳導係數，其形成一指定的空間而彼此相 互分離； —通道區’形成於該二雜質區域之間； —絕緣薄膜（4a34b l〇4a l〇4b)，形成於該通道區之上以 包括該通道區；及 第電極（5,5b，105,105b)，形成於該絕緣薄膜之 上； 該絕缘薄膜（4M〇4a)具有一均勻厚度及含氮區域 (4a，4f，l〇4f，]〇4f)，於該含氮區域的兩端部上包含有氮，並 且與該—雜質區域相互接觸。， 2. 如申請專利範圍第1項所述之半導體裝置，其中， 該絕緣薄膜(4b，104b)具有一低濃度含氮區域，該」低 濃度含氮區域之中的氮雜質濃度低'於在該含氮區域的氮雜 質濃度，此區域是介於該含氮區域(4d l〇4d)之間。 3. 如申請專利範圍第丨項所述之半導體裝置，其中， 該二雜質區域（2a，2b 1〇3a ；1〇3b)具有一氮雜質廣 (4h，104h) ’該氮雜質層係由該含氮區域(4f，1〇4f)延伸朝= 於該半導體基底（1,101)而形成。 4. 如申請專利範圍第3項所述之半導體裝置，其中， 該絕緣薄膜(4b，104b)具有一低濃度含氮區域，該低濃 度含氮區域之中的氮雜質濃度低於在該含氮區域的氮雜 f：-M /·. r-y· …t專範圍 /、度該—低濃度含氮區域的區域介於該含氮區域，l〇4 之間；及 該第一電極（5b,l〇5b)包含有氮。 5.—種半導體裝置，包括： 於第一型傳導係數之-半導體基底（11〇1)的主表面 j ’第二型傳導係數的二雜質區域以心一购咖） 對殄該華一型傳導係數，；其形成一指定的空間而彼此 互分離； 裝 '"'"―通道區，形成於該二雜質區域之間； —絕緣薄膜(4b，l〇4b)，形成於該通道區上以包括該通 道區；及 第-電極（5，1G5)，形成於該絕緣薄膜(4b lQ4b)上， 訂 —該絕緣薄膜(4b，104b)具有含氮區域(4ei〇4e)，而在該 含氮區域(4e,104e)的兩端部包含有氮，用與該二雜質區域 相接觸，並且在-低濃度含氮區域(4b l〇4b)具有—氣雜質 漢度，該氣雜質濃度是低於在該含氮區域之間的該含氮區 域(4e,l〇4e)之氮雜質濃度， 經濟部中央標隼局員工消費合作社印製 該低濃度含氮區域(4b,l〇4b)的濃度是大於該含氮 (4e，104e) 〇 6. 如申請專利·第！項所逑之半導體裝置，其中， 於該半導體裝置之該第—電極（1G5)上具有—第 極（1〇8)’該第一電極（1〇5)與該第二電極（108)之間有I内 層絕缘膜。 $内 7. 一種半導體裝置之製造方法，包括有下列步綠： 41 本紙張尺纽财關家縣(CnT) A4^ ( 210>7i^f5· 經濟部中央梯準局員工消費合作社印褽 A8 B8 C8 D8 申請專利範圍 形成一絕緣薄膜（4A,4B，104A，104B)於第一型傳導係 數之半導體基底（1，1〇1)的主表面上； 形成一第一電極（5,105)於該絕緣薄膜 (4A，4B,104A,104B)上； 藉由微影成相技術將該絕緣薄膜（4A 4B，1〇4A1()4B> 及該第一電極（5，1〇5)圖案定義爲一指定的形狀.； 將相對於該第一型傳t係數之:第二型傳導係數的雜質 引入於藉由該第一電極（51〇5)做爲罩幕的該半導體基底 (ι，ιοι)之中，因此而形成二雜質區域（2a2b l〇3a l〇3b);及 在包含有氮的氣體中進行熱處理，因而在該絕緣薄膜 (4a，4b，104a，H)4b)的兩端部上形成了一含氮區域 (4d，4e，104d，104e)。 8. 如申請專利範圍第；7項所述:之半導體裝置之製造方 法，其中， 形成該第一電極（105)的該方法包括有將一第二電極 (108)形成於該第一電極（1〇5)之一步驟，於該第二電極（ι〇8) 與該第一電極（105)之間具有一内層絕緣膜（1〇7); 形成第一電極（1〇5)之該步驟包括有同時圖樣定義該 第二電拖（107)之一步驟；及 形成該二雜質區域（1〇3a l〇3b)之該步驟包括有該第二 型傳導係數之雜質進行移植的—步驟，其同樣也是藉由該 第二電極（108)做爲罩幕。 9. 如申請專利範圍第7項所述之半導體裝置的製造方 法，其中， 42 咏張尺度逋--- (請先閏讀背面之注$項再填寫本貫) .裝· 、-° 經濟部中央標準局負工消費合作社印策 320781 A8 &8 - C8 __________ D8 六、申請專利範圍 形成該絕緣薄膜(4b)之該步驟可以讓該絕缘薄膜具有 低於該含氮區域(4d)的氮濃度。 10_如申請專利範圍第9項所述之半導體裝置的製造方 法，其中， 包含有氮氣的該氣體是由包括一氧化氮、二氧化氮有 及氨的氣體組合中至少選出一種氣體；及 熱處理之該步驟係藉由溫度约在800 T之熱處理而將 含氣區域形成於該絕緣膜之兩端部上。 】1_如申請專利範圍第9項所述之半導體裝置的製造方 法，其中， 以該氣體中包含有氮之該熱處理步驟是採用溫度約在 900 °C之一氧化氮中，以及溫度约在1000 °C之二氧化氮中 的其中一種方式來進行。， 12. —種半導體裝置之製造方法，包括有下列方法· 形成二絕緣薄膜（4A，104A)於第一型傳導係數之半導 體基底（1,101)的主表面之上； 形成一第一電極（5，105)於該絕緣薄膜（4Α,1〇4Α)之 上； 藉由微影成相的技術因而在該第一電極（5,105)上形成 了指定形狀的抗蝕層薄膜（20)，以及採用該抗蝕層薄膜做 爲罩幕而圖案定義出該絕緣薄膜（4A,l〇4A)及該第—電極 (5,105) 將與該第一電極（5,105)、該絕緣薄膜（4a，1〇4a)的側 璧，以及該絕緣薄膜(4a，104a)的側壁相接觸之該半導體基 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁)
    A8 、 B8 - C8 ' --- --D8 六、申請專利範圍 底以氮來移植而形成一氮移植區（4g l〇4g)，並且是在該抗 蝕層薄膜(20)保留時，以偏斜離子的迴轉方法來完成； 在移除該抗蝕層薄膜（2〇)之後，藉由該第一電極（5，1〇5) 做爲罩幕，將相對於該第一型傳導係數之第二型傳導係數 的雜質引入該半導體基底（11〇1)之中，因而形成二雜質區 域 〇,31)，1(^，1031));及 、對於該氮移植區（4&1〇4g)進行熱處瑾，藉此方式而在 该絕緣薄膜（4a，l〇4a)的兩端部上形成了含氮區域 (4f，104f) 〇 13.如申請專利範圍第12項所述之半導體裝置之製造 方法，其中， 將該斤—電極（5，105)形成於該絕緣薄膜（4A，104A)之 =该万法更包括有一步驟，該步驟係藉由將氮移植到該 Γ_)電接(5,1〇5)的上層部分而形成了 一氮移植區讽 方法^中申請專利範圍第12項所述之半導體裝置的製造 形成該第—電極(1〇5)的該方法包括有 係將該第二電極〇〇8、形ώ I此步驟 第第—電鄉咐上，而在該 膜； 电个間具有—内層絕緣 包括有一同時 圖案定義該第一電極（1〇5)的該方法 圖案定義該第二電極⑽)的步驟；及 形成兹二雜質區域的方法中包括有對於該第二型傳導 44 320781 A8 B8 C8 D8 經濟部中央橾準局貝工消費合作社印製 々、申請專利範圍 係數之雜質進行移植的一步驟，其同樣也是藉由該第二電 極（108)同時做罩幕。 >111 mfl i^n- ^ —^ϋ 1^1 (請先閱讀背面之注意事項再填寫本頁) 、1T 線 本紙張尺度逋用中國國家標準（CNS )八4規格（210Χ297公釐）
TW085112422A 1996-05-22 1996-10-11 Semiconductor device and manufacturing method thereof TW320781B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8127127A JPH09312393A (ja) 1996-05-22 1996-05-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW320781B true TW320781B (en) 1997-11-21

Family

ID=14952286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112422A TW320781B (en) 1996-05-22 1996-10-11 Semiconductor device and manufacturing method thereof

Country Status (5)

Country Link
US (1) US6232187B1 (zh)
JP (1) JPH09312393A (zh)
KR (1) KR100351073B1 (zh)
DE (1) DE19642746B4 (zh)
TW (1) TW320781B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041506A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置及びその製造方法
JP3949211B2 (ja) * 1997-03-06 2007-07-25 富士通株式会社 半導体装置の製造方法
JP3967440B2 (ja) 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2001015748A (ja) * 1999-07-01 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP3538081B2 (ja) * 1999-08-24 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US6342734B1 (en) * 2000-04-27 2002-01-29 Lsi Logic Corporation Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
JP2002208645A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6620714B2 (en) * 2002-01-14 2003-09-16 Macronix International Co., Ltd. Method for reducing oxidation encroachment of stacked gate layer
US6777281B1 (en) * 2002-08-08 2004-08-17 Advanced Micro Devices, Inc. Maintaining LDD series resistance of MOS transistors by retarding dopant segregation
KR20040026246A (ko) * 2002-09-23 2004-03-31 아남반도체 주식회사 반도체 소자 제조시 핫 캐리어 효과 방지 게이트 형성 방법
JP3851896B2 (ja) 2002-09-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR100557531B1 (ko) * 2004-03-11 2006-03-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2005303087A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100663002B1 (ko) * 2005-12-28 2006-12-28 동부일렉트로닉스 주식회사 비휘발성 기억 장치의 제조 방법
JP4901452B2 (ja) * 2006-12-19 2012-03-21 株式会社東芝 不揮発性半導体メモリ
JP2009010417A (ja) * 2008-09-05 2009-01-15 Renesas Technology Corp 半導体装置の製造方法
US8486781B2 (en) * 2010-04-07 2013-07-16 United Microelectronics Corp. Method of manufacturing flash memory device
CN102222645B (zh) * 2010-04-15 2015-07-08 联华电子股份有限公司 制作快闪存储器元件的方法
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2010278464A (ja) * 2010-08-06 2010-12-09 Sharp Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698787A (en) 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS63213867A (ja) * 1987-03-03 1988-09-06 Minolta Camera Co Ltd 混色防止方法
JPH04116869A (ja) 1990-09-06 1992-04-17 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
US5237188A (en) * 1990-11-28 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device with nitrided gate insulating film
JP2652108B2 (ja) 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
JP3229003B2 (ja) 1992-04-28 2001-11-12 株式会社東芝 不揮発性半導体記憶装置
WO1994027325A1 (en) * 1993-05-07 1994-11-24 Vlsi Technology, Inc. Integrated circuit structure and method
JPH0730113A (ja) 1993-07-09 1995-01-31 Sony Corp Ｍｏｓ型トランジスタの製造方法
US5674788A (en) 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US5516707A (en) * 1995-06-12 1996-05-14 Vlsi Technology, Inc. Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5780330A (en) * 1996-06-28 1998-07-14 Integrated Device Technology, Inc. Selective diffusion process for forming both n-type and p-type gates with a single masking step

Also Published As

Publication number Publication date
JPH09312393A (ja) 1997-12-02
KR100351073B1 (ko) 2002-12-28
DE19642746A1 (de) 1997-11-27
DE19642746B4 (de) 2005-05-04
KR970077334A (ko) 1997-12-12
US6232187B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
TW320781B (en) Semiconductor device and manufacturing method thereof
TW306071B (en) Semiconducting device and its manufacturing method
US6194272B1 (en) Split gate flash cell with extremely small cell size
TWI297208B (en) Shared contact structure, semiconductor device and method of fabricating the semiconductor device
TW417298B (en) Non-volatile semiconductor device and its fabricating method
TW463374B (en) EEPROM memory cell and method of fabricating the same
TW498557B (en) A method of manufacturing a semiconductor device
TWI247347B (en) Method of forming a source/drain and a transistor employing the same
TWI320954B (en) Semiconductor component and method of manufacture
TW495988B (en) Nonvolatile semiconductor memory device and method for fabricating the same
TW561532B (en) Salicided gate for virtual ground arrays
US5960291A (en) Asymmetric channel transistor and method for making same
US7488634B2 (en) Method for fabricating flash memory device
JP2003209194A (ja) 半導体装置及びその製造方法
US6017792A (en) Process for fabricating a semiconductor device including a nonvolatile memory cell
TWI320234B (en) Nonvolatile memory cell with multiple floating gates and a connection region in the cannel
EP1456885B1 (en) Monos device having buried metal silicide bit line and manufacturing method thereof
TW586191B (en) Method of forming a system on chip
US6492234B1 (en) Process for the selective formation of salicide on active areas of MOS devices
US6730957B1 (en) Non-volatile memory compatible with logic devices and fabrication method thereof
US7211859B2 (en) Semiconductor device and manufacturing method thereof
TW510045B (en) Nonvolatile semiconductor memory device and process for same
TWI248675B (en) Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory
TWI313497B (en) Methods for making a nonvolatile memory device comprising a shunt silicon layer
TW461092B (en) Masked ROM and manufacturing process therefor