TW319915B - - Google Patents

Download PDF

Info

Publication number
TW319915B
TW319915B TW084108869A01A TW084108869A01A TW319915B TW 319915 B TW319915 B TW 319915B TW 084108869A01 A TW084108869A01 A TW 084108869A01A TW 084108869A01 A TW084108869A01 A TW 084108869A01A TW 319915 B TW319915 B TW 319915B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
item
patent application
electrode
capacitor
Prior art date
Application number
TW084108869A01A
Other languages
English (en)
Original Assignee
At & T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & T Corp filed Critical At & T Corp
Application granted granted Critical
Publication of TW319915B publication Critical patent/TW319915B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

319915 A7 B7 五、發明説明（1 ) 發明部份 (請先閱讀背面之注意事項再填寫本頁) 本發明一般係有關積體電路，且更明確言之，係有關 使用小巧之薄膜電容器之積體電路，電容器在廣大之偏壓 及頻率範圍上具有線性電容。 發明背景 近來，無線通信及有關之工業需要工作於高頻率上之 電容器，具有低損失，並具有大致不受對應偏壓影響之電 容值。分離式電容器具有此特性，且普通用於此工業中， 作爲旁通及饋通電容器，以及開關電容濾波器之電容器。 此工業中需要使用薄膜電容器較之分離式組成件爲甚，因 爲其製造成本低，體積小，及接線較不複雜。然而，現有 之薄膜電容器過大，或具有使其不能用於此工業上之其他 特性。 經濟部中央橾準局員工消費合作社印裝 一典型之薄膜電容器構製於一積體電路半導體晶片上 ，並具有一平行板電容器結構，具有一薄膜介質材料包夾 於頂及底板之間。在一普逋金氧半導、體（Μ 0 S )電容器 中，鋁之一表面薄膜爲頂板。底板由一重度摻雜之η +區 構成，此在積體電路半導體之射極擴散之期間中製造。電 容值與介質薄膜之相對介質常數以及電容器之表面積成正 比，及與介質薄膜之厚度成反比。 具有薄膜S i 〇2介質之薄膜電容器爲本藝中所熟悉 ，且目前使用於許多積體電路應用及一些無線通信應用上 。然而，由於Si02之相對介質常數在約3. 9之較低 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -於- 經濟部中央標準局貝工消費合作社印製 A7 ____B7_ 五、發明説明（2 ) 值上，故該等電容器可需要積體電路晶片之高至7 0%之 面積，以達成在毫微米階層之電容值。故此，此種電容器 遠較分離式電容器爲小，但在無線通信應用上仍嫌太大。 薄膜S i 02電容器更詳細說明於I EEE初級固態電路 ，卷 SC — 16，第 6 號，第 608-616 頁（ 198 1年12月），麥克利所作之''MOS電容器之匹 配性質，及電壓及溫度影響"，此列作參考。 使用高介質常數薄膜，諸如鈦酸鋇（BaTi03 ) 或鈦酸鋇緦（B ai_xS rxT i 03 )之小巧薄膜電容器 爲所知。B a i_xS rxT i 03薄膜電容器已使用於高密 度動態隨意進出記億器（DRAM)中。鐵電材料，諸如 B a T i 03普通具有約1 〇 0 0或更高之非常高之介質 常數，且故此，由此材料所製之電容器具有非常小巧之體 積。然而，BaT i 03及Bai_xS rxT i 03薄膜電 容器二者呈現不需要之電壓依賴行爲，其中，其電容值隨 偏壓而變化。B a T i 03及B ai_xS rxT i 03薄膜 電容器更詳細說明於基亞等所著之"^薄固態膜’第2 3 0 —239頁（1992) ，磁控管濺散所沈積之
BaTi03薄膜電容器〃，及日本初級應用物理學，卷 32 第 1 部第 9B 號第 4126 — 4130 頁（1993 年9月），堀川等所著之、由RF濺散所沈稹之（B a， Sr)Ti03薄膜之介質性質〃，此等列作參考。 B a T i 03電容器另具有不需要之低滾落頻率，且故此 ，在普通10MHz之頻率上具有髙損失。 -V- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) '裝· 、tx 經濟部中央梯準局貝工消費合作社印裝 319915 A7 B7 五、發明説明（3 ) 具有較高之介質常數，低介質損失，及良好之溫度穩 定性之非薄膜介質材料用於微波工業上，用以製造微波裝 置，諸如諧振器及振盪器。然而，一般言之，微波材料並 不用於製造薄膜或薄膜電容器。用於製造大部份微波材料 爲薄膜之方法不能與積體電路半導體製法相容。更明確言 之，在積體電路之半導體製造期間中，普通加有8 0 0 °C 之一上溫度限度，及微波材料需要較高之製造溫度，通常 大於1 3 0 0 °C，以製造一化學結構，具有電容器之低損 失及低溫度係數。雖使用特定之添加劑可促進化合物在較 低之溫度上形成，但添加劑通常不與半導體積體電路之製 法相容。故此，微波材料仍未使用於製造薄膜電容器上。 B a2T i 9〇2。爲一非薄膜材料，發展用於微波裝 置上，諸如介質諧振濾波器，微波導波線電路，各種振盪 器及移相器，此等均非薄膜裝置。此材料具有較高之介質 常數，低介質損失，及良好之溫度穩定性。 B a2T i 902〇之在微波應用上之製造及使用之更詳細 之討論見之於美專利4，563，661號，4，337 ，446號，及3，938，064號中，此等讓渡給本 發明之受讓人，並列作參考。 需要小巧之薄膜電容器，在廣大之偏壓範圍中在高頻 上呈現線性電容，並可在較低之成本製造於普通矽積體電 路上。 發明概要 (請先閱讀背面之注意事項再填寫本頁) ----f 袭------tT------ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） _ 經濟部中央標準局員工消費合你 A7 B7 五、發明説明（4 ) 本發明之一積體電路包含一主動裝置，諸如一電晶體 ’電連接至一電容器，其中，電容器使用一介質區，此包 含BaxTiyOz 之一薄膜，X，Y，及Z之值分別約 爲2，9，及20之比率。此一薄膜具有在25至40範 圍中之一較高之介質常數。電容器另包含第一及第二電極 包夾介質薄膜區。在一實施例中，第一電極置於介質薄膜 區及半導體基體之間，並用作一障壁，大致防止介質薄膜 區及半導體基體之材料間之化學反應。適當之第一電極包 含例如钽在鉑下面之一雙層結構。 本發明之積體電路之電容器具有優點特性，即較爲小 巧之體積，在廣大之頻率及偏壓範圍上之線性電容，低損 失正切，非常低之漏流，及高滾落頻率。該電容器之應用 包含旁通及饋通電容器，及開關電容濾波器之電容器，用 於無線通信系統之積體電路上及DRAM中。 自以下之詳細說明及附圖，可更易明瞭本發明之其他 特色及優點。 附圖簡述 圖1顯示本發明之一積體電路中之一示範之主動裝置 及線性薄膜電容器之斷面圖；及 圖2顯示圖1之薄膜電容器之所製之實例之電容與偏 壓相對變化之曲線。 說明 月中國國家標準（CNS) A4規格（210X29*7公釐） (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 A7 — B7_ _ 五、發明説明（5 ) 本發明係根據一項發現，即B axT i yOz之薄膜（ 且X，Y，及Z之值分別約爲2，9 ’及20之比率）可 在積體電路之製造過程之期間中沈積’以形成電容器之介 質區。此一薄膜具有一優點，即相對介質常數在3 0至 4 0相當高之範圍中。故此’可製造小巧之電容器。此等 電容器具有另有利之特性，即近乎線性之電容值’此在廣 大之頻率及偏壓範圍中大致恆定不變；約4 X 1 〇-9 A / β πΐ之非常低之漏流；及遠大於2 0 0MHz之滾落 頻率。電容值通常在一 1 0至+ 1 0 V之偏壓範圍中變化 不超過1. 6%，具有損失正切約〇· 0001。 經濟部中央揉準局員工消費合作社印製 本發明之一示範之積體電路半導體晶片1之一部份顯 示於圖1。所示之積體電路1之部份包含一第一主動裝置 10，諸如一普通金氧半導場效電晶體（MOSFET) ，及一電容器5，使用構製於一基體15，諸如一矽基體 上之B axT i yOz之介質薄膜層。並顯示一第二電晶體 2 0之吸極區。該特定型式之主動裝置不管是使用 NMOS，PMOS，或CMOS，均係根據積體電路之 所需之作用，且對本發明之實施並無關要。其他適當之主 動裝置包括例如雙極接面電晶體及G a A s Μ E S F E T。 電晶體1 0及2 0可例如由普通處理方法製造，諸如 詳細說明於司西之'VLS I技術"第1 1章第466 — 515頁（麥克勞希1988)，此列作參考。在圖1中 ，電晶體1 0及2 0包含場氧化物區2 5及3 0，此例如 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁) 一 ,9一 319915 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（6 ) 由S i 02構成，並用作電晶體1 0及相鄰裝置（諸如電 晶體20)間之絕緣體。電晶體1 0之源及吸極區3 5及 4 0由η型雜質（諸如用於NMOS上之砷或磷）摻雜製 成。一可選擇之矽化物層4 5沈積於源及吸極區上3 5及 4 0上，以降低源及吸極電阻，此使電晶體1 0可輸出較 大之電流。 電晶體1 0之閘極5 0包含例如複矽5 5，由η型雜 質摻雜，諸如由植入或蒸氣摻雜。閘極複矽5 5沈積於 5 i 02間隔層60上。一可選擇之矽化物層62亦沈積 於閘複矽5 5上，以降低閘極5 0之電阻。例如P玻璃（ 此爲由磷摻雜之氧化物）之一絕緣層6 5然後沈積於電晶 體10及20上，以保護電晶體10及20，並方便電連 接。接觸窗6 6然後蝕刻於絕緣層6 5中，以露出裝置之 閘極50及源及吸極區，諸如區35及40。雖在圖1所 示之積體電路之斷面中，僅電晶體1 0及2 0之吸極區露 出，但應容易明瞭，閘極及源極區在積體電路1之其他區 域處露出，此在所示之斷面外。 在普通先行技藝之積體電路製造方法中，一導電互接 層（諸如鋁）然後可以特定之圖形沈積於絕緣層6 5之表 面6 7上，俾以所需之方式電連接通過蝕刻區至裝置及其 他電路組成件。然而，依據本發明，在製造互接層之前， 構製至少一電容器，諸如圖1所示之電容器5於積體電路 上，諸如絕緣層表面6 7上。 電容器5包含一第一電極7 0構製於絕緣層表面6 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）
(請先閱讀背面之注意事項再填寫本頁) ------V 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明（7 ) 上’ B axT i yOz之一介質薄膜區7 5沈積於第一電極 7 0上，及一第二電極8 0構製於介質薄膜區7 5上，與 第一電極7 0相對。第一電極7 0可具有一雙層結構。此 一結構例如爲一鉑層構製於一钽層上面。鉑爲一適當之電 極材料，然而，此與矽有不利之化學反應。結果，使用〜 擴散障壁，諸如钽作爲第二電極層，此與絕緣層表面6 7 接觸，以大致防止鈾及基體1 5之矽間之化學反應。該雙 層結構之每一層之適當厚度在0. 0 1至0. 5 Mm範圍 〇 第一電極7 0且可爲導電性材料之一單層結構，包含 鉬，鉑，鈀，鈦氮化物，或釕之化合物。第一電極7 0之 整個適當厚度不管是單層或雙層結構，在約0. 1至 0. 5//m範圍》厚度不宜低於〇. l//m，因爲其電阻 高，同時厚度大於〇. 5 //m通常亦不利，固其製造成本 高及附著性差。第一電極7 0大於第二電極8 0，以提供 電連接至第一電極7 0，其方式更詳細說明於下。 沈積之B axT i yOz介質薄膜區7 5具有一化學計 量，其值X，Y，及Z分別爲約2，9 ’及20之比率， 諸如Ba2Ti902。。介質薄膜層75中之Ba及Ti 之克分子量百分率在1 0%及2 0%，及對應之9 〇%及 8 0%之間》介質薄膜區7 5應具有一厚度在約5 0至 1 5 0 nm之範圍。厚度不宜低於5 〇 nm，因爲介質會 破裂。厚度大於1 5 0 nm通常不利’因爲每單位面積之 電容低，導致電容器需要較大之表面積來提供特定之電容 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} •裝· 訂 -I0' 經濟部中央揉準局貝工消費合作社印製 A7 _B7___ 五、發明説明（8 ) 值。具有B a2T i β02。薄膜介質區（具有相對介質常 數3 5及厚度7 〇 nm)之電容器普通所需之表面積普通 爲 1 0〇xl〇〇em 至 500x500；am，以達成在 44pF至1.InF範圍之電容。電容器不宜小於 1 〇4 ，因爲所產生之電容值在大部份之積體電路應 用上通常太小。 用以製造介質薄膜區7 5之適當之沈積方法包括例如 射頻（RF)磁控管濺散，CVD，真空蒸發，雷射移除 ，及溶膠-凝膠。RF磁控管濺散法用之一適當之 B a2T i 902。陶瓷源可由已知之方法製造。用以製造 B a2T i 902。之適當方法詳細說明於上述之美專利 4，563，661 號，4，337，446 號，及 3，938，064號中。由RF磁控管濺散法沈積介質 薄膜層所用之B a2T i 9〇2〇靶子之製造方法在以下有 關本發明之積體電路中電容器之製造實例中加以說明》 介質薄膜區7 5可具有非晶質或複晶結構，同時維持 在約2 5至4 0範圍之較高介質常數。複晶一辭之意義包 含不同大小，形狀，及結晶組織之介質之結晶形狀。薄膜 區7 5中結晶之存在可使用X射線繞射法測定。可由介質 薄膜區7 5接受約6 5 0 °C之溫度來獲致該薄膜區中之結 晶。而且，由於鋁會在6 5 0 °C之溫度上熔化，故介質薄 膜區7 5應在鋁互接層製造之前製成》 一大致非晶質之介質薄膜區7 5產生約2 5至3 5範 圍之一有利介質常數。鑒於前述之複晶薄膜區7 5，此一 本紙張尺度逋用中國國家標準（CNS ) A4規格（21〇X_2,97公釐） '' Ί··:-----ί ·裝-- (請先閱讀背面之注意事項再填寫本頁) 訂
UT 經 部 中 央 標 準 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明説明（9 ) 介質常數範圍實爲可驚。大致非晶質介質薄膜區7 5可使 用一低溫沈積法製造，使用在約4 0 〇°C — 5 0 〇°C之溫 度。此一溫度且產生具有大致平滑表面之一介質薄膜區 7 5。可使用X射線繞射法偵得在區7 5中大致無結晶。 而且，依據本發明，可使介質薄膜區7 5接受超過 6 5 0°C之溫度，以產生更多之結晶及較大之介質常數。 然而，當使用普通積體電路處理方法時，此溫度對電極 70及基體15間之附著力及反應有不利之影響。 B a2T i 902。介質材料具有約5 P pm/°C之電 容之低溫度係數（T c c )。然而，如需要較大或負 T c c ’則B a2T i 902。通常可由錫取代介質中之鈦 之一部份，或提供稍爲過少或過多之鈦來加以改變，如詳 細說明於上述之美專利4，5 6 3，6 6 1號中》 沈積於介質薄膜區7 5上之第二電極8 0之適當之導 電性材料包括例如鋁，鉑，鉅，鈀，鈦氮化物或金。如在 第一電極7 0之情形，第二電極8 0之適當厚度在約 0.1至0_ 5em範圍。第二電極80亦可爲雙層結構 ’諸如金在鈦上。此雙層結構之適當厚度爲〇· 1至1 ym範圍之欽，及〇 1至〇 5μιή之金。第一及第二 電極7 0及8 0亦可爲具有電阻低於2 Ω/且可與對應之 積體電路之製造方法相容之各種材料之任一種。 依據本發明，在製造電容器1 〇後，沈積—絕緣材料 85 (諸如Si 02 )於電容器5之邊緣區9〇，91 ， 及9 2上，俾當製造互接層時，防止第一及第二電容器電 本紙張尺度適用巾關家標準（CNS ) 210X297公I ) ' ----— -12- (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 經濟部中央標準局貝工消費合作社印製 319915 A7 _B7_ 五、發明説明（l〇 ) 極7 0及8 0間短路。然後製造一互接層9 5於絕緣層 6 5及對應之蝕刻接觸窗6 6上，使裝置1 0及2 0及電 容器5以所需之方式在電氣上相連接。互接層9 5之適當 材料包括鋁及銅。在積體電路1中，電晶體1 0之吸極 4 0在電氣上連接至電容器8 0之第一電極7 0，及電容 器之第二電極8 0在電氣上連接至電晶體2 0之源極。 用於互接層3 0及9 5上之材料對實施本發明並無關 要，且普通可爲與用於電容器電極7 0及8 0上相同之材 料，或普通用於積體電路製造上之其他導電性材料。故此 ，第一互接層可提供積體電路組成件間之電互接，及形成 第一電極。同樣，第二互接層可提供另外電路組成件之互 接，及形成電容器之第二電極。在此一實施例中，可適當 使用絕緣材料（諸如S i 02 )，以防止第一及第二互接 層相疊處短路。在相同之另一實施例中，第一互接層用作 雙層之第一電極結構之一層》 所述用以製造主動裝置及電容器之特定方法僅供圖解 之用，且並無限制本發明之意。普通精於本藝之人士應容 易明瞭，可使用其他之裝置及電容器製造方法，以製造本 發明之積體電路。而且，圖1所示之電容器5具有一平行 板構形，此僅供例解。本發明之電容器可具有其他構造或 構形。諸如同平面結構，桶形電容器結構，或波形結構。 且電容器亦可構製於積體電路之不同區域中，諸如當使用 多互接及絕緣層時，構製於一第二或更高之絕緣層上。而 且，電容器可構製成桶形於基體內之或其他積體電路區中 氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " — - (請先閱讀背面之注意事項再填寫本頁) I訂------ • nn In— —^ϋ· 經濟部中央標準局貝工消費合作社印製 本紙張又度適用中國國家標隼（CNS ) A4規格（210X297公釐） A7 _ ___ΒΊ 五、發明説明（11 ) 〇 具有B a2T i 9〇2。介質之薄膜電容器之例。 具有B a2T i 9〇2。介質薄膜之一薄膜電容器之例 構製於積體電路半導體中。介質薄膜之厚度約爲1 4 0 nm，及量得之介質常數約爲4 0。所製之例在D C電壓 範圍自一 1 0V至1 0V中對零伏偏壓所量得之電容之正 規化變化（△(：/(：)顯示於圖2。如圖2所示，所製之 例呈現正及負最大相對電容變化分別爲0. 002及
-0 . 014。故此，所製之例達成在—10V至10V 之廣大之20V範圍中低於1. 6%({〇· 002+ 0. 014} X100)之較優之整個相對變化》 在製造薄膜電容器之期間中，使用具有1 0 cm直徑 之一矽晶圓基體。晶圓含有一第一敷金屬電極層，此爲钽 在鉑上之雙層結構所構成。基體之一底非敷金屬部份由一 不鏽鋼環支持於一室中，該環具有一 9 cm之直徑，此構 成一 3 0 0 0W石英燈加熱器之一面。基體由彈簧夾保持 於環上。具有6 cm直徑之一B a2T i 902。陶瓷靶子 置於基體之電極表面上方8 c m處。一射頻信號射向 B a2T i 902。靶子，以濺散及沈積材料於電極基體表 面上。在沈積之前，靶子預濺散約1 0分鐘。 在B a2T i 902。沈積之期間中，濺散參數爲基體 溫度，氣體壓力，Ar/02比率，RF功率，及基體之 偏壓》基體之底面由來自燈加熱器之直接輻射加熱至 400 — 7〇〇°C之範圍中之一溫度。人1*及〇2之比率 -1/-
Ur (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央標準局貝工消費合作社印製 該 A7 _B7_____ 五、發明説明（12 ) 約爲2比1及壓力約爲40至6〇mTo r r之一大氣維 持於沈積室中。RF磁控管電壓爲3 kV ’具有1 3 0 m a之屏極電流，及淨功率1 5 0W。濺散時間爲7 〇分 鐘，以達成介質薄膜層厚度爲1 4 0 nm » 基體在沈積過程中在約5分鐘中迅速加熱’同時基體 可在數小時中冷卻至2 0 0 t以下。在冷卻期間維持A r 及02大氣，直至400°C，施加10VDC之偏壓於基 體上，唯其效果並不明顯。 然後構製具有1 0 0 nm之鈦在2 0 0 nm之金上之 —雙層結構之一第二電極於介質之頂表面上4 7 4 v m X 4 7 4 之一區域中，使用普通之電子束蒸發方法。所 製成之電容器具有電容值0. 56nf。 在薄膜電容器之例之製造期間中，所用之 B a2T i 902。陶瓷靶子依以下方式製造。高純度之 B a T i 0 3 ( 級 HPB)及 Ti02( TAM#59030 — L〇 t 8135)粉料（二者由紐 約之尼加拉瀑布區之ΤΑΜ陶瓷公司供應）混合成1 K g 之一批，具有程式BaTi03 +4. 4 2 T i 0 批粉料在媒質Z r 02中加2w t %之分散劑在水下磨製 混合1 6小時。所用之分散劑爲Darvan分散劑8 2 1 A 號’由康州紐瓦克城之R. T. Vanderbilt公司供應。該 混合物然後過濾，乾燥，及通過5 0號網加以粒化，以形 成粉料。此粉料然後在氧之大氣中在1 1 3 5ΐ上預反應 6小時。 衣紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -V- 1.5- (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 A7 ___ B7_ 五、發明説明（13) 經預反應之粉料然後在Z r 02媒質中在水下進行第 二次磨製混合9小時。其結果再經過濾，乾燥，及通過 5 0號網粒化，以形成一第二粉料。一 4 5 0 g之第二粉 料然後在2 5，0 0 〇 p s i上均衝壓製，並在氧之大氣 中以1 3 9 0 °C燒製1 2小時，以形成具有直徑6 cm之 一圓柱體。所製成之圓柱體然後在氧之大氣中在1 1 5 0 °C上退火1 2小時，以產生B a2T i 902。燒結之圓柱 體。 自燒結之圓柱體上切下約2 mm之一切片，由銦焊料 裝於一銅支持板上，以形成B a2T i 902。靶子。靶子 具有密度9 6 — 9 9%，及近乎單相之微結構之9 8% B a 2T i s 02。。所量得之該陶瓷之微波損失在4. 5 GHz上爲Q = 9000，及該陶瓷在一 20至60°C之 溫度範圍中具有諧振頻率之溫度係數爲2 X 1 〇-β /°C。 雖該批計算中所用之程式產生富鋇之化合物，但該原料之 實際分析及鋇在介質處理期間之損失產生一化學計量複合 物。 經濟部中央標準局貝工消費合作社印製 -V- (請先閱讀背面之注意事項再填寫本頁) 雖以上已詳細說明本發明之一實施例，但可作許多修 改而不脫離其述說。所有此等修改在以下申請專利之範圍 內。例如，雖圖1顯示一金屬一絕緣體一金屬（Μ I M) 式之電容器，但應明瞭，依據本發明，亦可製造多種其他 之薄膜電容器構形及型式，包括金靥-絕緣體一半導體（ Μ I S )薄膜電容器。 Μ I S電容器之構造大致與圖1所示之Μ I Μ電容器 本纸張又度適用中國國家揉準（CNS ) Α4規格（210X 297公釐） - A7 B7 五、發明説明（14 ) 構造相似’唯第一電極7 〇並非金靥所製，而是基體1 5 之一部份，此例如由η型雜質摻雜至一高濃度，俾可用作 電導體。由於B axT i y〇z介質區7 5及金屬之第—電 極間之介面提供較之重度摻雜之半導體電極爲低之電阻及 較佳之導電性’故Μ I Μ式電容器普通具有較之對應之 Μ I S式電容器爲高之滾落頻率。故此，此一 μ I Μ式電 容器可更適用於高頻電路應用上。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 準 揉 家 國 國 中 用 適 I釐 公 - Α7

Claims (1)

  1. 319915 Α8 Β8 C8 D8 κ、申請專利範圍 1.—種積體電路，包含： 一主動裝置，及 一電容器，電連接至主動裝置，電容器具有一介質區 受包夾於第一及第二導電性電極之間，介質區包含 B a XT i yO z之一薄膜，具有大致複晶結構，其中，X ，Y，及Z之值分別約爲2，9 ，及20之比率^ 2 .如申請專利範圍第1項所述之積體電路，其中， 該區包含1 0%至2 0%範圍之B a之一克分子比率，及 9 0%至8 0%對應範圍之T i之一克分子比率。 3 .如申請專利範圍第1項所述之積體電路，其中， 該介質區具有在第一及第二電極間之厚度在約5 0至 1 5 0 nm之範圍中。 4 .如申請專利範圍第3項所述之積體電路，其中， 該介質區之厚度大於1 0 0 nm。 5 .如申請專利範圍第1項所述之積體電路，其中， 第一電極構製於半導體晶片之一絕緣層上。 經濟部中央標準局貝工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 6.如申請專利範圍第1項所述之積體電路，其中， 第一電極爲一障壁，用以大致防止積體電路之半導體基體 之材料及介質薄膜間之化學反應。 7 .如申請專利範圍第6項所述之積體電路，其中， 第一電極爲鉅在鉑下之一雙層結構。 8 ·如申請專利範圍第1項所述之積體電路，其中， 該電容器具有金屬-絕緣體-金屬構造。 9 .如申請專利範圍第1項所述之積體電路，其中， 本鎌纽適用中賴家標準（CNS ) Μ胁（210X297讀） A8 B8 C8 D8 六、申請專利範圍 該電容器具有一平行板結構。 1◦. 一種用以製造積體電路電容器於半導體基體上 之方法，包括： 製造一第一電極； 製造一介質區於第一電極上，包含B axT i y〇z之 —薄膜，其中，X，Y，及Z值分別在約2，9，及20 之比率上；及 構製一第二電極於介質薄膜層上，與第一電極相對。 1 1 如申請專利範圍第1 0項所述之方法，其中， 該構製介質區之步驟另包含由射頻磁控管使用 BaxTiyOz靶子沈積該薄膜。 1 2 .如申請專利範圍第1 0項所述之方法，其中， 第一電極構製於積體電路之一區上，且另包含步驟··使具 有第一電極之該積體電路接受在4 〇 〇至6 5 0。(：範圍中 之一溫度，同時沈積B a XT i yOz薄膜。 經濟部中央梂準局貞工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 1 3 ·如申請專利範圍第1 2.項所述之方法，其中， 加熱積體電路之步驟接受該溫度約3至1〇分鐘之時間， 且另包括步驟：使經加熱之積體電路在沈積後冷卻數小時 之時間。 1 4.如申請專利範圍第1 0項所述之方法，另包括 在Ar及〇2之環境中構製介質區》 1 5 .如申請專利範圍第1 4項所述之方法，其中， 構製介質區之步驟另包括維持A r/〇2環境於約3 0至 5〇mTorr範圍之壓力。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 319915 B8 C8 D8 六、申請專利範圍 1 6 .如申請專利範圍第1 〇項所述之方法，其中， 該複晶結構由介質區之退火步驟達成。 17.如申請專利範圍第10項所述之方法’其中， 第一電極構製於積體電路之一區上’並另設置一障壁，用 以大致防止積體電路之材料及介質區間之化學反應。 1 8 .如申請專利範圍第1 7項所述之方法，其中， 製造第一電極之步驟另包含·製造鉑及鉅之一雙層結構，其 中，鉅構製與積體電路之該區接觸，及鉑與介質區接觸。 1 9 .如申請專利範圍第1項所述之積體電路，其中 ，該介質區包含大致非晶質結構。 2 0 .如申請專利範圍第1 0項所述之方法，其中， 所製之介質區包含大致非晶質結構。 2 1 .如申請專利範圍第1 0項所述之方法，其中， 所構製之介質區包含包含1 0%至2 0%範圍之B a之一 克分子比率，及9 0%至8 0%範圍之T i之一對應克分 子比率。 (請先閱讀背面之注意事項再填寫本頁) 丨裝· 訂 經濟部中央棵準局只工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ go
TW084108869A01A 1995-06-07 1996-05-03 TW319915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47405095A 1995-06-07 1995-06-07
US61797696A 1996-03-15 1996-03-15

Publications (1)

Publication Number Publication Date
TW319915B true TW319915B (zh) 1997-11-11

Family

ID=27044330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084108869A01A TW319915B (zh) 1995-06-07 1996-05-03

Country Status (3)

Country Link
JP (1) JPH09116093A (zh)
KR (1) KR970004100A (zh)
TW (1) TW319915B (zh)

Also Published As

Publication number Publication date
KR970004100A (ko) 1997-01-29
JPH09116093A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
CN1974472B (zh) 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
US5122923A (en) Thin-film capacitors and process for manufacturing the same
KR100268643B1 (ko) 용량소자 및 이것의 제조방법
KR20000053364A (ko) Ｂｅｏｌ 감결합 커패시터
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
JPWO2008149622A1 (ja) キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
Yoon et al. (Ba0, 5, Sr0. 5) TiO3 thin film preparation by rf magnetron sputtering and its electric properties
JP2015195342A (ja) 誘電体組成物および電子部品
CN100431066C (zh) 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
EP0571948A1 (en) Donor doped perovskites for thin film dielectrics
KR100753777B1 (ko) Ｚｒ-Ｇｅ-Ｔｉ-Ｏ 또는 Ｈｆ-Ｇｅ-Ｔｉ-Ｏ의 유전체 물질을 포함하는 물품 및 그 제조 방법
CN114388693A (zh) 电介质材料以及包括其的器件和存储设备
JPH092869A (ja) ＴｉＯ２を添加したＴａ２Ｏ５を含む誘電体材料及びそれを用いるコンデンサ
US5754392A (en) Article comprising a relatively temperature-insensitive Ta-oxide based capacitive element
TW319915B (zh)
KR20050070009A (ko) 온도 보상 강유전성 커패시터 장치 및 그 제조
JPH0687493B2 (ja) 薄膜コンデンサ
US5721043A (en) Method of forming improved thin film dielectrics by Pb doping
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
US6432473B1 (en) PB substituted perovskites for thin films dielectrics
JPH0644601B2 (ja) 薄膜コンデンサおよびその製造方法
US6700145B1 (en) Capacitor with high charge storage capacity
EP2871649B1 (en) Dielectric composition, dielectric film, and electronic component
JPH0624222B2 (ja) 薄膜コンデンサの製造方法