TW316330B - Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction - Google Patents
Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction Download PDFInfo
- Publication number
- TW316330B TW316330B TW085116198A TW85116198A TW316330B TW 316330 B TW316330 B TW 316330B TW 085116198 A TW085116198 A TW 085116198A TW 85116198 A TW85116198 A TW 85116198A TW 316330 B TW316330 B TW 316330B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- manufacturing
- metal oxide
- complementary metal
- diffusion source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000000295 complement effect Effects 0.000 title claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 16
- 150000004706 metal oxides Chemical class 0.000 title claims description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 239000007943 implant Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 10
- -1 Boron ions Chemical class 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000002079 cooperative effect Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 241000196324 Embryophyta Species 0.000 claims 1
- 244000061176 Nicotiana tabacum Species 0.000 claims 1
- 235000002637 Nicotiana tabacum Nutrition 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/03—Diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/123—Polycrystalline diffuse anneal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
A7 B7 經濟部中央橾準局員工消費合作社印袋 五、發明説明(1 ) 本發明係有關於-種互補式金氧半電晶體(0福)的 製造方法,特別是有關於一種可適用KCM〇s中形成非常 淺之接面的製造方法,其可以降低深次微米製程的短通道 效應。 隨著半導體技術之進步,積體電路元件之尺寸大小也 一直朝深次微米而前進。而由於元件縮小所引起之問題也 接矮而至’最常見<問題即爲短通道效應。在深次微米 CMOS技術中,爲了降低或防止短通道效應之料,超淺 且低阻値之接面是必須之條件。然而由實驗證明,利用離 子佈植法想得到小於500人之P型接面深度幾乎是不可能 的。因此,一般皆採用其他方法,例如固態擴散法,氣體 擴散法。其中固態擴散常被採用的是利用硼矽玻璃BSG當作p型之擴散源。 第1A至第1D圖係顯示一種習知利用蝴秒玻璃Bsg 當作P型之擴散源製造CMOS淺接面之流程。製造流程開 始於一半導體基底【上,其已形成N丼區2、p丼區3、 以及場氧化層4 ,且已分別形成複晶矽閘極(p〇lysili⑶n gate)5、6於上述N丼區2以及P丼區3之上。首先,形 成一光阻層7於N丼區2之上,再施行例如是砷離子之離 子佈植8,以在p丼區3形成N型淺接面9,如第1A圖所 示。去除光阻層7後,接著沈積一氧化層10於上述N丼區 2、P井區3、場氧化層4、以及閘極5、6之上,再加以 部份回蝕使得上述氧化層10僅留存在P丼區3之上方區 域,如第1B圖所示。下一步,沈積一 BSG層U,再加以 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂
X 本紙張尺度適用中國國家榡準(CNs > A4規格(21〇X297公瘦) 316330 經濟部中央標準局員工消費合作杜印製 A7 __B7 五、發明説明(2 ) 回蝕,結果如第1C圖所示。最後,分別對n并區2以及P 丼區3施行P型以及N型離子佈植,然後實施加熱製程, 以形成CMOS中PMOS以及NMOS之汲/源極12、13,其 中N丼區2中之淺接面14係在加熱製程時由BSG層丨丨之 硼離手擴散出來而形成,而P丼區3由於BSG層11與P 丼間有氧化層10隔絕故其N型淺接面9,不會受到影響, 結果如第1D圖所示。 上述之方法雖然可以順利▲CM〇s中製造出淺接面, 然而,因爲BSG之形成是全面沈積,故要將不需p型淺接 面之N型電晶體使用一氧化層保護,因而需额外增加了一 道光罩。若非如此,則需先完成電晶體之製作,然後 再去使用固態擴散法以形成P型電晶體之p型淺接面,但 如此一來將使得製程更形複雜。 有鑑於此,本發明之一目的係爲提供一種互補式金氧 半電晶體淺接面的製造方法,適用於深次微米製程中使得 CMOS得以獲致-超淺且低阻値之接面,以降低短通道效 應以及防止通道短路。 本發明之另-目㈣爲提供_種互補式金氧半電晶體 淺接面的製造方法’其製作方法不與傳統cm〇s製程衝 笑,而且製程簡單,不會增加額外之製程光罩。 ~依據本發明可獲致-超淺且低阻値接㈣—種互 金乳半電晶體(CMOS)淺接面的製造方法,可適用於 上述半導體基底上具有时區、P丼區、、隔離上 迷N井區和W區之場氧化層、以及分別形成於上述时
請 kj 閲 讀 | I 面 1' 之I 注i 意 事ί 項 i 再 寫 本 頁 裝 訂 B7 經濟部中央標準局員工消費合作社印" 五、發明説明(3 ) 區和P丼區中之閘極,上述CMOS之製造方法步驟如下: (a)使用例如是低壓化學氣相沈積法(LPCVD)形成一複晶 砂(polysilicon)層或是一非晶矽(amophous silicon)層於上述 N丼區、p井區、場氧化層、以及上述閘極之上;(b)形成 一光阻層於上述P丼區之上;(c)施行P型離子佈植法,例 如採用能量介於1〇〜30KeV、濃度介於1014〜1〇15之硼離子 來施行佈植,以將P型離子植入上述位於N井區上之擴散 源層之中;(d)去除上述P丼區上之光阻層;(e)形成一光阻 看於上述N丼區之上;(f)施行N型離子佈植法,例如採用 能量介於10〜40KeV、濃度介於1014〜1015之硼離子或是磷 離子來施行佈植,以將N型離子植入上述位於p丼區上之 擴散源層之中;(g)去除上述N井區上之光阻層;(h)使用濕 氧化法或是乾氧化法來氧化上述擴散源層,並將摻雜其中 之離子分別趨入(drive in)上述p丼區以及n丼區中,以形 成淺接面。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,做詳細説明如 下: 圖式之簡單説明: 第1A圖至第id圖係顯示一種習知利用硼矽玻璃BSg 當作P型之擴散源製造CM〇s淺接面之流程; 第2A圖至第2E圖係顯依據本發明之一種互補式金氧 半電晶體淺接面的製造方法;以及 第3圖係表示依據本發明之一實驗結果。 (請先閲讀背面之注意事項再填寫本頁) .裝
、1T h Μ氏張尺度適用中 經濟部斗夬標準局貝工消費合作社印製 ^16S30 A7 ----—__B7 五、發明説明(4 ) 實施例: 、本發明之一種互補式金氧半電晶體淺接面的製造方 可適用於一半導體基底21,在其基底21上已形成有 丼區22、一 N丼區23、以及分隔上述p丼區22和^ 丼區23之場氧化物24,而在p丼區22中以及n并區u 中已分別形成一閘極結構25、26,如第2A圖所示。接著 使用低壓化學氣相沈積法沈積一厚度介於5〇〜ι〇〇人之複晶 矽層21於上述P丼區22、N丼區2S、場氧化物24、以 及閘極結構25、26之上’以作爲所謂之擴散源層,結果 如第2B圖所示。 凊參照第2C圖,在P丼區22之上形成一光阻層28, 以作爲離子植入之罩幕’對N井區23進行能量介於 〜3〇KeV、濃度介於1014〜1015之硼離子佈植29,以使得 N丼區23上之擴散源層帶有p型離子。接著,請參照第2d 圖,先去除P丼區22上形成之光阻層28,而在N丼區23 <上形成一光阻層30,以作爲離子植入之罩幕,對N并 區22進行能量介於1〇〜4〇KeV、濃度介於l〇M〜ι〇Η之坤離 子佈植31,以使得p丼區22上之擴散源層帶有離子。 最後去除光阻層30之後,在溫度介於8〇〇〜9〇〇χ之範 圍下進行濕氧化製程。上述氧化製程將上述之複晶矽層氧 化並將其中所帶之N型以及P型離子分別趨入p丼區二N 井區之中,而形成一超淺之淺接面,其中32表示N型接 面,33表示p型接面,如第2E圖所示。 第3圖係表示依據本發明之實驗結果。圖中之橫座標 (請先閏讀背面之注意事項再填寫本頁) 裝------訂-- ___—^1 — 本紙張尺度適用中國國家_標準( CNS ) A4規格(210X297公釐) 1
五、發明説明(5 ) 係表示接面之深度,其縱座標表示濃度。接面之濃度由表 面逐次減少,深度愈深濃度愈低,而一般定義所謂接面之 深度係以該接面之濃度達到約1〇丨8時其距.離表面之距離爲 深度。所以由第3圖曲線A可知其N+/P接面深度約介於 400〜500A之間。 請參照表一,其顯示未來半導體技術之進程以及規格 要求,其中接面深度單位爲A。 __表一 年度 1995 1998 2001 2004 2007 2010 製程範圍 〇.35μιη 〇.25μιη 0.18μιη 0- 13um 0.10|im 電源 3.3V 2.5V 1.8V 1.5V 1.2V 0 9V 接面深度 700-1500 500-1200 300-800 200-600 150-450 100-300 --------.-<1 J_1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 由上表對照上述之實驗結果可知,應用本發明所製作之淺 接面,除了可防止短通效應之外,其又已領先符合未來 (2004年)之製程對於接面深度之要求,頗具前瞻性,況且 本發明製程簡單,與傳統(:1^〇8製程相容,更是符合經濟 之效益可提昇競爭力。 雖然本創作已以較佳實施例揭露如上,然其並非用以 限定本創作,任何熟悉本項技藝者,在不脱離本創作之精 神=範圍内,當可做些許之更動和潤飾,因此本創作之^ 護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度逋财HU家榡準(CNS ) A4祕(21()><297公董) 訂
Claims (1)
- Α8 Β8 C8 D8 經濟部中央梂準局貝工消費合作社印製 、申請專利範圍 1·—種互補式金氧半電晶體(CMOS)淺接面的製造方 法,可適用於一半導體基底,上述半導體基底上具有}^井 區P丼區、隔離上述N丼區和p丼區之場氧化廣、以及 分別形成於上述N井區和p丼區中之閘極,上述CM〇s之 製造方法步驟如下: (a) 形成一擴散源層於上述n丼區、p丼區、場氧化 層、以及上述閘極之上; (b) 形成一光阻層於上述p丼區之上; (c) 施行p型離子佈植法,以將p型離子植入上述位於 N丼區上之擴散源層之中; (d) 去除上述p并區上之光阻層; (e) 形成一光阻層於上述n丼區之上; (f) 施行N型離子佈植法,以將n型離子植入上述位於 P井區上之擴散源層之中; (g) 去除上述N丼區上之光阻層; (h) 氧化上述擴散源層,並將掺雜其中之離子分別超入 (drive in)上述p丼區以及n丼區中,以形成淺接面。 2. 如申請專利範圍第1項所述一種互補式金氧半電晶 體的製造方法,其中上述擴散源層係使用低壓氣相沈積法 (LPCVD)形成。 3. 如申請專利範圍第1項所述之一種互補式金氧半電 晶體的製造方法,其中上述擴散源層爲厚度介於5〇至1〇〇人 二之間的複晶矽廣。 .4.如申請專利範圍第1項所述之一種互補式金氧半電 本紙張尺度適用中國國家;-------------- I (請先閲讀背面之注意事項再填寫本頁) 菸' 、言 線 經濟部中央標隼局員工消費合作社印製 S16S30π、=請專利範囷 晶體的鼓造方法,其中上述擴散源層爲厚度介於50至1〇〇A 之間的非晶矽層。 5.如申請專利範圍第1項所述之一種互補式金氧半電 晶體的製造方法,其中上述p型離子植入法係使用能量介 於10〜3〇KeV,濃度介於1014〜1015之硼離子,來進行佈植。 6·如申請專利範圍第1項所述之一種互補式金氧半電 W體的製造方法,其中上述N型離子植入法係使用能量介 於10〜40KeV,濃度介於1〇14〜1〇4之坤離子,來進行饰植。 7·如申吨專利範圍第1項所述之一種互補式金氧半電 晶體的製造方法,丨中上述N型離子植入法係使用能量介 於10〜40KeV,濃度介於10H〜1015之磷離手,來進行佈植。 8. 如申請專利範圍第1項所述之二種互補式金氧半電 晶體的製造方法,其中氧化上述擴散源層,係在800〜900。(: 之度粑圍下進行濕氧化法(wet oxidation)。 9. 如申請專利範圍第1項所述之一種互補式金氧半電 晶體的製造方法,其中氧化上述擴散源層,係在800〜900。(: 之μ度範圍下進行乾氧化法(dry 〇xidati〇n)。 10. 如申請專利範圍第丨項所述之一種互補式金氧半電 卵體的製造方法,其中亦可以先進行步驟(e)、(f)、(g)後再 進行步驟(b)、(c)、⑷。 11. 種互補式金氧半電晶體元件,其具有源/沒極淺 接面,係依據申請專利範圍第1項所述之製造方法製造而 得。 10 本纸狀纽财關雜^ (請先聞讀背面之注意事項再填寫本頁) 裝 '1T
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085116198A TW316330B (en) | 1996-12-28 | 1996-12-28 | Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction |
US08/996,292 US5981321A (en) | 1996-12-28 | 1997-12-22 | Forming CMOS transistor using diffusion source and wet/dry oxidation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085116198A TW316330B (en) | 1996-12-28 | 1996-12-28 | Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction |
Publications (1)
Publication Number | Publication Date |
---|---|
TW316330B true TW316330B (en) | 1997-09-21 |
Family
ID=21625649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085116198A TW316330B (en) | 1996-12-28 | 1996-12-28 | Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction |
Country Status (2)
Country | Link |
---|---|
US (1) | US5981321A (zh) |
TW (1) | TW316330B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127271A (ja) * | 1999-10-29 | 2001-05-11 | Nec Corp | 半導体製造装置の製造方法 |
US6265255B1 (en) * | 2000-03-17 | 2001-07-24 | United Microelectronics Corp. | Ultra-shallow junction formation for deep sub-micron complementary metal-oxide-semiconductor |
US6521493B1 (en) * | 2000-05-19 | 2003-02-18 | International Business Machines Corporation | Semiconductor device with STI sidewall implant |
US6586289B1 (en) * | 2001-06-15 | 2003-07-01 | International Business Machines Corporation | Anti-spacer structure for improved gate activation |
KR100397370B1 (ko) * | 2001-10-29 | 2003-09-13 | 한국전자통신연구원 | 얕은 접합을 갖는 집적회로의 제조 방법 |
KR100425582B1 (ko) * | 2001-11-22 | 2004-04-06 | 한국전자통신연구원 | 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162245A (en) * | 1988-06-28 | 1992-11-10 | Texas Instruments Incorporated | Self-aligned bipolar transistor using selective polysilicon growth |
US5395787A (en) * | 1993-12-01 | 1995-03-07 | At&T Corp. | Method of manufacturing shallow junction field effect transistor |
US5478776A (en) * | 1993-12-27 | 1995-12-26 | At&T Corp. | Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate |
US5710054A (en) * | 1996-08-26 | 1998-01-20 | Advanced Micro Devices, Inc. | Method of forming a shallow junction by diffusion from a silicon-based spacer |
US5856226A (en) * | 1997-12-19 | 1999-01-05 | Texas Instruments-Acer Incorporated | Method of making ultra-short channel MOSFET with self-aligned silicided contact and extended S/D junction |
-
1996
- 1996-12-28 TW TW085116198A patent/TW316330B/zh not_active IP Right Cessation
-
1997
- 1997-12-22 US US08/996,292 patent/US5981321A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5981321A (en) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW293935B (zh) | ||
TW319900B (zh) | ||
KR0130549B1 (ko) | Cmos 장치의 제조방법 | |
TW416152B (en) | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same | |
JPS62242358A (ja) | 最適化cmosfet回路の製造方法 | |
TW502319B (en) | Semiconductor device with an integrated CMOS circuit with MOS transistors having silicon-germanium (Si1-xGex) gate electrodes, and method of manufacturing same | |
TW434834B (en) | Method of manufacturing a complementary metal-oxide semiconductor device | |
TW316330B (en) | Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction | |
JP2953897B2 (ja) | 半導体装置の製造方法 | |
TW297949B (zh) | ||
TW382789B (en) | Method for manufacturing CMOS | |
US6121124A (en) | Process for fabricating integrated circuits with dual gate devices therein | |
TW504752B (en) | Process for fabricating semiconductor device and photolithography mask | |
JPS6225452A (ja) | Cmosトランジスタの製造法 | |
TW399303B (en) | Fabrication method of CMOS device | |
TW392311B (en) | Manufacturing method for high pressure metal oxide semiconductor device | |
US4481705A (en) | Process for doping field isolation regions in CMOS integrated circuits | |
US4749662A (en) | Diffused field CMOS-bulk process | |
TW506080B (en) | Manufacture method of deep sub-micro complementary metal oxide semiconductor with ultrashallow junction | |
JP2000269357A (ja) | 半導体装置の製造方法 | |
TW483071B (en) | Manufacture process of metal oxide semiconductor transistor | |
TW415040B (en) | Method for fabricating CMOS devices in integrated circuit | |
TW406339B (en) | Manufacturing dual gates for semiconductor | |
TW411585B (en) | Method of forming CMOS transistors with self-aligned planarization twin-well | |
TW409424B (en) | Field effect transistors with vertical gate side walls and method for making such transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |