TW308741B - Micro-coil structure of integrated circuit and process thereof - Google Patents
Micro-coil structure of integrated circuit and process thereof Download PDFInfo
- Publication number
- TW308741B TW308741B TW085114440A TW85114440A TW308741B TW 308741 B TW308741 B TW 308741B TW 085114440 A TW085114440 A TW 085114440A TW 85114440 A TW85114440 A TW 85114440A TW 308741 B TW308741 B TW 308741B
- Authority
- TW
- Taiwan
- Prior art keywords
- ohmic contact
- patent application
- item
- region
- field
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
308741 0663twf/Mulder/002 五、發明説明(丨) 本發明是有關於積體電路製程,且特別是有關於一種 積體電路上之微線圈結構及其製造方法。 本發明是提供一積體電路線圈結構,可以產生磁場, 磁場之大小可以由輸入線圈之電流來控制;其結構包含: 一半導體基底;一場氧化區,位於該基底上用以作爲中心 物質;複數個平行相隔之場擴散區,位於該場氧化區下之 基底內;一絕緣層,位於該場氧化區上,其在對應於該場 擴散區之兩側並含有雜質佈植窗口:複數個第一歐姆接觸 區及第二歐姆接觸區分別位於該些場擴散區兩側之基底 表面,使每一場擴散區兩側均含有一第一歐姆接觸區及一 第二歐姆接觸區;一上導線,位於該絕緣層上,依序連接 一場擴散區旁之第一歐姆接觸區,及其相臨之另一場擴散 區旁之第二歐姆接觸區;以及一保護層,位於該導線及該 絕緣層上;形成一以絕緣層及場氧化區爲中心物質,以場 擴散區連接兩側之歐姆接觸區構成下導線,然後以上導線 依序連接場擴散區之第一歐姆接觸區及其相鄰場擴散區 之第二歐姆接觸,而形成一以上、下導線包含中心物質之 螺旋線圈結構。 經濟部中央標隼局貝工消費合作社印裝 (請先鬩讀背面之注意事項再填寫本頁) 此線圈之製造方法如下:提供一半導體基底,並形成 一墊氧化層於該基底上;形成一第一絕緣層於該墊氧化層 上,並形成複數個平行相隔之開口裸露出該墊氧化層表 面,以作爲後續之雜質佈植窗口;以該第一絕緣層爲罩幕, 佈植第一雜質進入該些佈植窗口之基底表面; 形成一 場氧化區及複數個平行相隔之場擴散區於該佈植窗口之 _3 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐) -剛轉 _';丨,_..| ·,.▼,哪_辦-”:'. 「货嘴亨.'鄭辦:η·. · -剛轉 _';丨,_..| ·,.▼,哪_辦-”:'. 「货嘴亨.'鄭辦:η·. · A7 B7 308741 0663twf/Mulder/002 五、發明説明(2·) (請先閱讀背面之注意事項再填寫本頁) 基底表面,其中場氧化區下方是由該第一雜質所構成的場 擴散區;依序去除該第一絕緣層;形成一光阻層於該墊氧 化層及該場氧化區上,其在對應於該些場擴散區兩側並包 含有複數個佈植窗口;以該光阻層爲罩幕,佈植第二雜質 進入該些窗口下之基底表面,並施一熱處理,分別形成一 第一歐姆接觸區及一第二歐姆接觸區於該場擴散區兩 側;去除該光阻層;形成一第二絕緣層於該墊氧化層及該 場氧化區上,其上並包含有複數個第一歐姆接觸區及一第 二歐姆接觸區之接觸窗口;形成一導線於該第二絕緣層 上,經定義後形成連接一場擴散區之第一接觸區及其相鄰 場擴散區之第二接觸區之上導線;形成一保護層於該導體 線及該第二絕緣層上。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明’· 第1圖是根據本發明所形成之螺旋微線圈部份結構 圖。 經濟部中央標準局員工消費合作社印製 第2圖是根據第1圖之剖面線II-II剖開之部份剖片示 意圖。 第3A〜3F圖是根據本發明之微線圈結構之剖面製造 流程圖。 實施例 首先,請參照第1圖,其所顯示的是根據本發明所形 墨 墨 A7 B7 308741 0663twf/Mulder/002 五、發明説明(> ) 成的一種會產生磁場且應用於積體電路之螺旋線圈結構 10 ’其包括有一場氧化區38 ;複數個平行相隔之場擴散 區36位於場氧化區下;及位於場擴散區兩側之第一歐姆接 觸區42al〜42an及第二歐姆接觸區42bl〜42bn ;以及連 接相鄰場擴散區旁第一、第二歐姆接觸區之上導線48 ;其 磁場之大小及方向可由輸入線圈之電流方向及大小來決 定。 其次,請參照第2圖,其所顯示的是根據第1圖之剖 面線II-II.剖開之部份剖面示意圖,顯示微線圈之結構主要 包含有一半導體基底30 ; —場氧化區38,位於該基底上 用以作爲中心物質;場擴散區36,位於該場氧化區下之基 底內;墊氧化層及絕緣層32、44,位於基底及場氧化區 上,其對應於場擴散區兩側並含有雜質佈植窗口;第一歐 姆接觸區42a4及第二歐姆接觸區42b4分別位於場擴散區 兩側之基底表面;一上導線48,位於絕緣層44及歐姆接 觸區上之基底表面,依序連接場擴散區旁之第一歐姆接觸 區及其相臨之另一場擴散區旁之第二歐姆接觸區’形成一 連接 42bl/42a2 、 42b2/42a3 、 42b3/42a4 、 42b4/42a5....42bn-l/42an之上導線構造;以及一保護層50, 位於該上導線及該絕緣層44上:形成一以絕緣層44及場 氧化區38爲線圈之中心物質,而以場擴散區36連接其兩 側之歐姆接觸區42a及42b構成微線圈之下導線,然後以 上導線依序連接場擴散區之第一歐姆接觸區42a及其相鄰 場擴散區之第二歐姆接觸區42b,而形成一以上、下導線 本紙浪尺度適用中國國家標準(CNS ) A4说格(210X297公釐)
In· m «41 —if 1^1 ^^1 ^^1 ^^1 ^^1 —l_l —mu In rn nbr In n 1^1 «n ^^1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 3 Q ^ ^ * 06«f^f^lulder/002 A7 B7 經濟部中央樣準局貝工消費合作社印製 五、發明説明(t) 包含中心物質之螺旋線圈結構》 接著,請參照第3A圖,此微線圈結構之製程如下: 提供一矽基底例如是P型矽基底30,然後以熱氧化法形成 〜塾氧化層32例如是二氧化矽層於該基底上,再形成一絕 緣層34例如是氮化矽層於該墊氧化層上以作爲後續雜質 佈植之罩幕;氮化矽層34並以微影成像及蝕刻技術在墊氧 化層表面定義出一開口 35,並佈植N型雜質例如是砷或磷 進入佈植窗口之基底表面,形成一 N型擴散區36 ; N型雜 質之劑量約介於1〇13〜1〇14 at〇ms/m2,且其能量約介於60 〜lOOKeV,較佳能量約爲80KeV。 其次,請參照第3B圖,先以區域場氧化法(LOCOS) 形成一場氧化區38,並使場擴散區36向上彎曲、.向下位 @ ’使其位於場氧化區38下方;之後,再以例如熱磷酸溶 液去除作爲雜質佈植罩幕之氮化矽層34。然後,利用微影 成像技術形成一光阻層40於該墊氧化層及場氧化區上,並 在場擴散區兩側形成佈植窗口,裸露出預定形成歐姆接觸 區之基底表面。 然後,請參照第3C圖,再佈植N型雜質例如是磷或 砷進入佈植窗口之基底表面,在場氧化區及場擴散區之兩 側分別形成複數個第一歐姆接觸區42al〜42an及第二歐 姆接觸區42b 1〜42bn :以其中之一歐姆接觸區爲例,第 —及第二N型歐姆接觸區42a4及42b4,分別位於場氧化 區兩側之基底表面,其並與N型場擴散區36相連,構成位 於基底內之下導線;其中,N型雜質之劑量約介於1〇13〜 (請先閲讀背面之注意事項再填寫本頁) " 訂I· n! 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 6_____
經濟部中央榡準局員工消費合作枉印製 五、發明説明(> ) 1014 atoms/m2,且其能量約介於60〜lOOKeV,較佳能量約 爲 80KeV 。 然後,請參照第3D圖,先以化學氣相沈積法形成另 一絕緣層44例如是二氧化矽層於基底上,再以微影成像及 蝕刻技術定義絕緣層44,裸露出歐姆接觸區之接觸窗口 45 ;其中,絕緣層44之厚度約介於6〜15KA,且其較佳 厚度約爲10KA。 然後,請參照第3E圖,形成一導線例如是金屬鋁層於 該接觸窗口之基底表面及二氧化矽層上,經定義後形成連 接一場擴散區之上導線48,其依序連接一場擴散區旁之第 一歐姆接觸區及其相臨之另一場擴散區旁之第二歐姆接 觸區,形成一連接歐姆接觸區42bl/42a2、42b2/42a3、 42b3/42a4、42b4/42a5...42bn-l/42an 之上導線構造。 最後,請參照第3F圖,形成一保護層50於該上導線 上,保護其下方之半導體元件,以抵擋外界水氣’鹼金屬 離子的穿透及汙染物,保護元件免於遭受永久性的機械傷 害;構成保護層之材料可選自於二氧化矽、硼砂玻璃、硼 磷矽玻璃、氮化矽及氮氧矽化合物(SiO*Ny)。 藉此,根據本發明完成一以N型場擴散區36連接其 兩側之N型歐姆接觸區42a及42b構成下導線’並以上導 線48依序連接相鄰歐姆接觸區42bn-l/42an ’構成線圈之 導線主體,並將場氧化區38及絕緣層44構成之中心物質 包覆,形成一如第1圖所示之螺旋線圈結構。 本發明之優點在於此微線圈結構尺寸小’在現代積體 7 „__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Ί!Γ—----l-ί~於1----I 訂 I*--,0---ί~ι (請先閲讀背面之注意事項再填寫本頁) |I__P酬丨.1>|_『阳^乂 A7 0663twf/Mulder/002 β? 五、發明説明(t ) 電路製程上是可行且相容的,且其磁場與入射電流成正 比,可由入射電流大小來調整微線圏所產生之磁場。此微 線圈結構可應用於在混合液之磁性物質分離,或者是應用 於醫學及生物方面之微小儀器之零件,或者是應用於積體 電路之磁場感應器。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 經濟部中央標準局員工消费合作社印製 六、申請專利範圍 1.一積體電路之微線圈結構,其包括有: 一半導體基底; 一場氧化區,位於該基底上用以作爲中心物質; 複數個平行相隔之場擴散區,位於該場氧化區下之基 底內; 一絕緣層,位於該場氧化區上,其在對應於該場擴散 區之兩側並含有雜質佈植窗口; 複數個第一歐姆接觸區及第二歐姆接觸區分別位於 該些場擴散區兩側之基底表面,使每一場擴散區兩側均含 有一第一歐姆接觸區及一第二歐姆接觸區; 一上導線,位於該絕緣層上,依序連接一場擴散區旁 之第一歐姆接觸區,及其相臨之另一場擴散區旁之第二歐 姆接觸區;以及 一保護層,位於該上導線及該絕緣層上; 形成一以絕緣層及場氧化區爲中心物質,以場擴散區 連接兩側之歐姆接觸區構成下導線,然後以上導線依序連 歐姆接觸區,而形成一以上、下導線包含中心物質之螺旋 線圈結構。 2. 如申請專利範圍第1項所述的結構,其中該半導體 基底是P型矽基底。 3. 如申請專利範圍第1項所述的結構,其中該場氧化 區是二氧化石夕。 4. 如申請專利範圍第1項所述的結構,其中該絕緣層 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐〉 (請先W讀背面之注意事項再填寫本頁) -裝. 订 L fife I#土叠 Αδ Bg C8 D8經濟部中央橾率局貝工消费合作社印製 是二氧化矽,其厚度約介於6〜15A。 ~一 5. 如申請專利範圍第4項所述的結構,其中該絕緣層 之較佳厚度約爲丨ΟΚΑ。 6. 如申請專利範圍第2項所述的結構,其中該場擴散 區之雜質特性是Ν型》 7. 如申請專利範圍第6項所述的結構,其中該第一、 第二歐姆接觸區之雜質特性是Ν型。 8. 如申請專利範圍第1項所述的結構,其中該上導線 之材質是金屬鋁。 9. 如申請專利範圍第1項所述的結構,其中該保護層 係選自於由二氧化矽、磷矽玻璃、硼磷矽玻_、氮化矽及 氮氧矽化合物所購成之族群· 10.—積體電路之微線圈結構之製造方途,其步驟包括: 提供一半導體基底,並形成一墊氧化層於該基底上; 形成一第一絕緣層於該墊氧化層上,並形成複數個平 行相隔之開口,裸露出該墊氧化層表面,以作爲雜質佈植 窗口; 以該第一絕緣層爲罩幕,佈植第—雜質進入該些佈植 窗口之基底表面: 形成一場氧化區及複數個平行相隔之場擴散區於該 佈植窗口之基底表面,其中場氧化區下方是由該第一雜質 所構成的場擴散區: 去除該第一絕緣層: 形成一光阻層於該墊氧化層及該場氧化區上,其在對 (請先閲讀背面之注意事項再填寫本頁) *π 線 本紙張尺度逋用中國國家樣率(CNS) A4说格(2丨0X297公釐) 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 應於該些場擴散區兩側並包含有複數個佈植窗口; 以該光阻層爲罩幕,佈植第二雜質進入該些窗口下之 基底表面,並施一熱處理,分別形成一第一歐姆接觸區及 一第二歐姆接觸區於該場擴散區兩側; 去除該光阻層; 形成一第二絕緣層於該墊氧化層及該場氧化區上,其 上並包含有複數個第一歐姆接觸區及一第二歐姆接觸區 之接觸窗口: 形成一導線於該第二絕緣層上,經定義後形成連接一 場擴散區之第一接觸區及其相鄰場擴散區之第二接觸區 之上導線; 形成一保護層於該上導線及該第二絕緣層上。 11. 如申請專利範圍第10項所述的方法,其中該墊氧化 層是二氧化矽層。 12. 如申請專利範圍第10項所述的方法,其中該第一絕 緣是氮化矽層。 13. 如申請專利範圍第10項所述的方法,其中該半導體 基底是Ρ型。 14. 如申請專利範圍第13項所述的方法,其中該第一雜 質是選自於砷或磷所組成的Ν型雜質族群。 15. 如申請專利範圍第14項所述的方法,其中該場擴散 區是一 Ν型擴散區。 16. 如申請專利範圍第15項所述的方法,其中佈植之第 一雜質劑量約介於Ε13〜Ε14 atoms/m2,且其能量介於60〜100 11 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 哪哪囑 · _ 哪哪囑 · _ A8 B8 C8 D8 308741 0663twf/Muider/002 六、申請專利範圍 KeV。 17. 如申請專利範圍第16項所述的方法,其中該第二雜 質是選自於砷或磷組成的N型雜質族群。 18. 如申請專利範圍第π項所述的方法,其中該佈植之 該第一雜質劑量約介於E13〜E14 atoms/m2,且其能量介於 60~100 KeV。 19·如申請專利範圍第18項所述的方法,其中該第一、 第—·歐姆接觸區是N型。 20. 如申請專利範圍第1〇項所述的方法,其中該第二絕 緣層是二氧化矽,其厚度約介於6~15KA。 21. 如申請專利範圍第20項所述的方法,其中該第二絕 緣層之較佳厚度約爲10KA。 22. 如申請專利範圍第1〇項所述的方法,其中該導線之 材質是金屬鋁。 23. 如申請專利範圍第1〇項所述的方法,其中該保護層 係選自於由二氧化矽、磷矽玻璃、硼磷矽玻璃 '氮化矽及 氮氧矽化合物所購成之族群。 I 111,11 r 裝— I (請先閲讀背面之注$項再填寫本页) 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標牟(CNS ) A4規格(2丨0 X 297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085114440A TW308741B (en) | 1996-11-22 | 1996-11-22 | Micro-coil structure of integrated circuit and process thereof |
US08/787,123 US5863806A (en) | 1996-11-21 | 1997-01-22 | Method of forming microcoil structure for integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW085114440A TW308741B (en) | 1996-11-22 | 1996-11-22 | Micro-coil structure of integrated circuit and process thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW308741B true TW308741B (en) | 1997-06-21 |
Family
ID=21625565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085114440A TW308741B (en) | 1996-11-21 | 1996-11-22 | Micro-coil structure of integrated circuit and process thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US5863806A (zh) |
TW (1) | TW308741B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19830161B4 (de) * | 1997-09-29 | 2004-07-22 | Lg Semicon Co. Ltd., Cheongju | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250225B1 (ko) * | 1996-11-19 | 2000-04-01 | 윤종용 | 집적회로용 인덕터 및 그 제조방법 |
US6278352B1 (en) | 1999-07-26 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | High efficiency thin film inductor |
KR100369347B1 (ko) * | 2000-12-28 | 2003-01-24 | 주식회사 하이닉스반도체 | 코일의 제조 방법 |
SG142160A1 (en) * | 2001-03-19 | 2008-05-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
US7038294B2 (en) | 2001-03-29 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planar spiral inductor structure with patterned microelectronic structure integral thereto |
US6639298B2 (en) | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
US6667536B2 (en) | 2001-06-28 | 2003-12-23 | Agere Systems Inc. | Thin film multi-layer high Q transformer formed in a semiconductor substrate |
US8824161B2 (en) | 2012-06-15 | 2014-09-02 | Medtronic, Inc. | Integrated circuit packaging for implantable medical devices |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686347A (en) * | 1994-12-27 | 1997-11-11 | United Microelectronics Corporation | Self isolation manufacturing method |
KR0179823B1 (ko) * | 1995-05-13 | 1999-04-15 | 문정환 | 반도체장치의 제조방법 |
KR0161885B1 (ko) * | 1995-12-26 | 1999-02-01 | 문정환 | 반도체 소자와 그의 제조방법 |
-
1996
- 1996-11-22 TW TW085114440A patent/TW308741B/zh active
-
1997
- 1997-01-22 US US08/787,123 patent/US5863806A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19830161B4 (de) * | 1997-09-29 | 2004-07-22 | Lg Semicon Co. Ltd., Cheongju | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung |
Also Published As
Publication number | Publication date |
---|---|
US5863806A (en) | 1999-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW308741B (en) | Micro-coil structure of integrated circuit and process thereof | |
US5504036A (en) | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material provided on a support slice | |
TW205112B (zh) | ||
TW303491B (zh) | ||
TW392246B (en) | Insulation layer forming method and insulation layer structure for semiconductor device | |
TW380320B (en) | Semiconductor device and method of manufacturing the same in which degradation due to plasma can be prevented | |
TW268141B (zh) | ||
TW396435B (en) | Semiconductor and its method | |
TW444375B (en) | Integrated circuit-arrangement and its production method | |
TW412835B (en) | Semiconductor device with decoupling capacitance and method thereof | |
TW406356B (en) | A method of manufacturing shallow trench isolation structure | |
TW560008B (en) | Method for manufacturing mask ROM | |
TW513805B (en) | Vertical read only memory and the process thereof | |
JPS5922344A (ja) | 半導体装置の製造方法 | |
TW301788B (zh) | ||
TW301055B (en) | Fabrication method of dynamic random access memory with vertical channel and structure thereof | |
KR960026594A (ko) | 반도체 장치의 소자 분리방법 | |
TW308736B (zh) | ||
TW436943B (en) | Bonding pad structure for integrated circuit | |
TW393735B (en) | Process for producing spatially patterned components | |
TW504831B (en) | Manufacturing method of single chip system | |
TW392253B (en) | Semiconductor device and its manufacture | |
TW432718B (en) | Semiconductor device having a capacitor element, and method for making the same | |
JPH10132846A (ja) | 加速度センサおよびその製造方法 | |
TW488034B (en) | Structure of complementary metal oxide semiconductor image sensor and its manufacturing method |