TW303484B - - Google Patents
Download PDFInfo
- Publication number
- TW303484B TW303484B TW85100488A TW85100488A TW303484B TW 303484 B TW303484 B TW 303484B TW 85100488 A TW85100488 A TW 85100488A TW 85100488 A TW85100488 A TW 85100488A TW 303484 B TW303484 B TW 303484B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- acid
- residence
- active substrate
- name
- Prior art date
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
經濟部中央橾準局貝工消費合作社印製 ^03484 A7 ___B7_____ 五、發明説明(i ) 〔產業上之利.用領域〕 >4 本發明係關於將作爲支持基板之半導體晶_,與作爲 活性基板之半導髏晶貼合,對活性基板的周緣作平 '滑面 處理後,將平台(terrace)殘留層以蝕刻(etchi-ng) 方式除去之S 0 I基板的製造方法。 〔先行技術〕 近年來對於高性能之半導體裝置用基板,由高耐壓性 或高速性等之觀點而選擇S 0 I基板。能滿足此種要求之 大面積且結晶缺陷較少之SO I基板,若是以2片晶園貼 合的話較易作成。關於貼合,一般是以如圖2所示般的工 程來進行。首先如圖2 ( a )所示般,將作爲支持基板1 之半導體晶園的接合面作銳面處理後,以熱處理之使其形 成氧化膜3。接著對活性基板2的接合面作鏡面處理後叠 於其上。在此兩基板1、2的鏡面完成面洗淨、親水處理 、乾燥後,趁其尙保持親水性的狀態下加以接合,再度施 以熱處理,如圖2 ( b )所示般,當接合面貼合時,活性 基板2亦形成氧化膜4而得到SO I原基板。此時,接合 面的氧化膜3會成爲中間氧化膜.餍3 a。由於熱處理是在 保持親水性的狀態下進行,所殘留氫氧基或氫離子會聚集 在接合面的外周面成爲氣泡,在周緣會發生不完全接著部 (void)(在圖上未曾標示)。由於不完全接著部較其它 部位的强度爲弱,會成爲在往後的工程中發生碎屑(chip ping )或微粒(particles)的原因。因此如圖2 (c) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) — ~ ^ ---:--:------{衣-- (請先閱讀背面之注意事項再填寫本頁)
,1T 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(2 ) 所示般,對包不完全接著部之活性基板2的周緣部加以 硏削作光滑面處理。光滑面處理在硏削時使其不傷到中間 氧化膜3 a的情形下,令其殘留厚約數十^ m程度的活性 基板2 a。光滑面處理部的平台殘留層2 a,是將SOI 原基板1裝塡於容器內浸溃於蝕刻液內,如圖2 (d)所 示般加以除去。活性基扳2,是如圖2 (e)所示般,至 於所定厚度爲止施以硏削或硏磨使其薄膜化。支持基板1 的氧化膜3如圖2 ( f )所示般,以氟化氫溶液加以除去 。最後對活性基板2加以硏磨使之愈形薄膜化,如圖2 ( g )所示般得到S 0 I基板。 以往,SO I原基板上活性基板2的殘留層2 a之去 除,是以浸溃蝕刻液的方式進行。此時因將基板全體浸溃 於蝕刻液內,所以需得選擇矽(S ί )與氧化膜(
S I 〇2)的蝕刻速率比很大之蝕刻液,於是使用鹸金靥 的氫氧化溶液,例如氫氧化鉀溶液。然而鹸金屬的氫氧化 溶液,雖上述之蝕刻速率比很大,但蝕刻速率太慢生產性 很差。且隨著爲SO I基板的絕緣膜之中間氧化膜層3 a 之薄膜化,在活性基板殘留層2 a完全除去前,支持基板 1的氧化膜3會被溶解,在支持基板1的平台的園周方向 上容易發生V溝,助長裹面的傷痕。即因此所導致的缺陷 不良品很多,造成成品率的低下。反過來而言此成了由中 間氧化膜的一層薄膜化所致之高性能S 0 I基板製造之阻 害。再者,鹸金屬氫氧化物在熱處理時鹸金属有可能以不 純物發散。且在此浸溃法若使用蝕刻速率快之酸的話,貝IJ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---——;------{.衣---—-^訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(3 ) 不僅是活性基板2的殘留層2 a,連氧化膜3及4亦會遭 »4 到腐蝕。 〔發明所欲解決之課題〕 本發明能解決上述之問題點,其目的在於提供一能使 用蝕刻速率快之酸,而能有高生產性高品位之S 0 I基板 的製法。 〔用以解決課題之手段〕 能達成上述目的之本發明的S 0 I基板的製法其特徽 爲:使爲支持基板之半導髏晶圓與爲活性基板之半導體晶 圓貼合,對活性基板的周緣作平滑面處理後,以蝕刻除去 平滑面處理部的殘留層,在製作S 0 I基板時,回轉所貼 合的半導髏晶園,混酸在活性基板上面距略中央一定的宽 度邊移動邊嗔灑,利用回轉所產生的離心力使其往半導體 晶_的周綠而流動,使平滑面處理部的殘留靥就如同施與 蝕刻一般。 所謂的混酸,是使用包含氟化氫酸、硝酸、硫酸及正 磷酸之4種酸。所使用酸之澳度爲:氟化氫5 0%,硝酸 7 0%,硫酸9 6%,正磷酸8 5%之程度。酸的混合比 可爲任意之選擇。 半導體晶園的回轉,是利用回轉台的眞空卡盤( CHUCK)以三方或四方吸附的方式進行。且由半導想 晶圓的內側向外園吹出不活性氣體,以防止混酸往支持基 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家揉準(CNS ) A4规格(210 X 297公釐〉 Α7 Β7 經濟部中央橾準局员工消费合作社印製 五、發明説明(4 ) 板的內側回流,。 〔作用〕 本發明是以使用蝕刻速率快速之混酸以提高生產性。 即,S i的蝕刻速率,在浸潰法的蝕刻液中所使用的氫氧 化鉀爲1 . 1 jum/m i η,而在本發明的混酸中則爲 1 0〜4 0 //m/m i η。混酸的施加雖因裝置其機構上 的限制而由活性基板上面中央部開始進行,然而藉著回轉 半導體晶圓之旋轉蝕刻,混酸會藉由回轉離心力而向周綠 流動,對活性基板的周緣平滑面處理部的殘留層,可作有 效率的腐食。且混酸的施加並不僅在一點執行,而是由距 活性基板的中心一定的宽度開始邊移動邊進行,所以雖使 用蝕刻速率快之混酸,亦毋需耽心會有部分的活性基板的 氧化膜會較殘留層的矽更早被腐食。 〔實施例〕 在第1圖中,於支持基板1的接合面先作的鏡面處理 後,形成氧化膜3。於支持基板1上接合活性基板2。活 性基板2於其接合面作好鏡面處理,而後如圖2 (a)所 示般與支持基板1重叠,如圖2 (b)所示般形成氧化膜 ,如圖2 ( c )所示般加以硏削作平滑面處理。2 a爲作 完平滑面處理後活性基板平台(terrace)殘留層,3 a 所示爲接合面的中間氣化膜曆。 活性基板2的平台殘留層2 a之蝕刻,其蝕刻液是使 本紙張又度逋用中國國家梂準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 、«* Γ 經濟部中央標準局負工消費合作社印製 A7 B7_ 五、發明説明(5 ) 用蝕刻速率快混合酸。因此蝕刻是採由噴嘴(nozzle) 6將蝕刻液噴灑於活性基板2上,以取代將基板浸溃於蝕 刻液內。蝕刻液理想上最好僅對活性基板1的平台殘留層 2 a噴瀾,然因裝置上機構的限制,而由活性基板1的中 央部開始進行。因此在本發明中,支持基板1的周側以回 轉台(圖上未曾棋明)的眞空卡盤5加以吸附支持,邊回 轉S 0 I原基板全體,邊將混酸由設在回轉中的活性基板 2的上方中央部之喷嘴6嘖灑。回轉速度爲8 0 0〜 1 2 0 Orpm,最好是1 0 0 0 rpm。眞空卡盤約設 3〜4個部分。噴嘴6令丼只能在一定的宽度作往復移動 ,混酸集中於活性基板1的一點上,防止此部分的氧化膜 4會較平台殘留層2 a更早被腐蝕。所噴灑的混酸,藉由 回轉所產生的離心力往活性基板1的周緣流動使平台殘留 層2 a作效率良好地腐蝕,如圖2 (b)所示般被除去。 最後使平台的S i殘留厚度在1 0 0//m以下。此時,將 氮氣7由支持基板1的裹面往周側吹出,以防止混酸向支 持基板1的裹面回流。 接下來,活性基板2就依一般方法如圖2 ( e )所示 般,以硏削或硏磨的方式薄膜化至所定厚度。支持基板1 的氧化膜3 ,如圊2 ( c )所示般,以氟化氫溶液除去。 最後硏磨活性基板2使其更加薄膜化,如圖2 ( g )所示 般得到S 0 I基板。 〔發明之效果〕_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) n -----^------^ .衣------1T------( (請先閱讀背面之注意事項再填寫本頁) 303484 經濟部中央揉準局員工消费合作社印製 五、發明説明(6 ) 採用本發明之旋轉蝕刻法會較傳統的浸溃法有下列的 »·« 優點。 (1 )可使用蝕刻速率快之混酸,提高生產性。每一 片的加工時間,即使包含搬送時間亦約爲1 2 0分。 (2)由於蝕刻液是邊在活性基板上面移動邊施加, 即使是蝕刻速率快之混酸,亦不必耽心活性基板的氧化膜 (S i 〇2)會有部分較S丨殘留層更早被腐蝕,而成爲 缺陷品。 (3 )藉由不活性氣體的噴出,由於可防止混酸向支 持基板的裹面回流,因此不會產生傷痕或助長傷痕的加深 0 〔圖面之簡單說明〕 第1圊係本發明之S 0 I基板的製法的一例以模型所 示之側斷面圖。 第2圖係於一般的SO I基板製造流程中,SO I基 板中間品的推移所示之側斷面圖。 〔圖號說明〕 1 :支持基板 2 :活性基板 2 a :殘留層 3 :氧化膜 3 a_ :中間氧化膜層 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) A 7 B7 五、發明説明(7 ) 4 :氧化膜 • 4 t 5 :眞空卡盤 6 :混酸噴嘴 7 :気氣。 I —.--„------{私------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準(CNS ) A4規格(210 X 297公釐) -10 -
Claims (1)
- s〇S484 A8 B8 C8 D8 六、申請專利範圍 1 .—種S 0 I基板的製法:使爲支持基板之半導《 >4 晶圓,與爲活性基板之半導體晶園貼合,在對活性基板的 周緣作平滑面處理後,以蝕刻除去平滑面處理部的殘留層 ,當製作S 0 I基板時,回轉所貼合的半導體晶園令混酸 由距活性基板上面的略中央一定宽度處邊移動邊嘖灑,藉 由回轉所產生的離心力往半導髏晶圓的周緣流動,對平滑 面處理部的殘留層作蝕刻處理。 2.如申請專利範圍第1項之SOI基板的製法,其 中之混酸包含氟化氫酸、硝酸、硫酸及正磷酸。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度逋用中國國家標隼(CNS ) A4規格(210X297公釐)-11.- 公告本 303484 申請曰期 年 1 q 1R R 案 號 只·Μ_«只 類 别 (以上各欄由本局填註) A4 C4 補. Int.-Cl 3034S4 經濟部中央標準局貝工消费合作社印袋 雪翌專利説明 書C修正本) Ι/f ^ 一、發明 中 文 so I基板之裂造方法 -新螌土栴 英 文 姓 名 (1) 中吉雄一 0 石井明洋 (3) 福永寿也 國 籍 (1) 日本 (2 日本 (3 日本 一發明人 (1) 曰本國宮崎縣北諸縣郡山之口町大字花木二〇 -'創作土 五七--- 住 、居所 (25 曰本圃宮崎縣宮崎郡清武町大字木原三二〇七 -一木原寮三一七號 (3 曰本國宮崦縣宮崦市恒久六丁目一 -八MA C 城亇崦3 -卜四〇五號 姓 名 (1) 小松«子金思股份有限公司 (名稱) 37”霣子金屏株式会社 國 籍 (1) 曰本 三、申請人 住 、居所 (1) 曰本國神奈川縣平塚市四之宮二六一二 (事務所) 代 表人 姓 名 (1) 中西英介 订 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27417694A JPH08107091A (ja) | 1994-09-30 | 1994-09-30 | Soi基板の製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW303484B true TW303484B (zh) | 1997-04-21 |
Family
ID=17538098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85100488A TW303484B (zh) | 1994-09-30 | 1996-01-16 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH08107091A (zh) |
TW (1) | TW303484B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721824B2 (en) | 2015-05-13 | 2017-08-01 | Industrial Technology Research Institute | Wafer bonding method and device with reduced thermal expansion |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
US6265328B1 (en) * | 1998-01-30 | 2001-07-24 | Silicon Genesis Corporation | Wafer edge engineering method and device |
WO2001006564A1 (en) * | 1999-07-15 | 2001-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded wafer and bonded wafer |
CN101124657B (zh) * | 2005-02-28 | 2010-04-14 | 信越半导体股份有限公司 | 贴合晶圆的制造方法及贴合晶圆 |
JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2009071128A (ja) * | 2007-09-14 | 2009-04-02 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
JP5978764B2 (ja) | 2012-05-24 | 2016-08-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5862521B2 (ja) | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
CN103258778B (zh) * | 2013-05-14 | 2016-02-24 | 上海新傲科技股份有限公司 | 带有空腔的衬底的制备方法 |
JP2017004989A (ja) * | 2015-06-04 | 2017-01-05 | 株式会社ディスコ | ウエーハの製造方法及びウエーハ製造装置 |
CN117241654A (zh) * | 2023-11-14 | 2023-12-15 | 北京青禾晶元半导体科技有限责任公司 | 一种基于机械减薄技术制备复合压电衬底的方法 |
-
1994
- 1994-09-30 JP JP27417694A patent/JPH08107091A/ja active Pending
-
1996
- 1996-01-16 TW TW85100488A patent/TW303484B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721824B2 (en) | 2015-05-13 | 2017-08-01 | Industrial Technology Research Institute | Wafer bonding method and device with reduced thermal expansion |
Also Published As
Publication number | Publication date |
---|---|
JPH08107091A (ja) | 1996-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW303484B (zh) | ||
JPS62154614A (ja) | 接合型半導体基板の製造方法 | |
JPH0964321A (ja) | Soi基板の製造方法 | |
CN108828898B (zh) | 改善光刻胶涂覆过程中晶边缺陷的方法 | |
TW473948B (en) | Semiconductor device and method of manufacturing the same | |
US20200051847A1 (en) | Carrier plate removing method | |
JPH0750234A (ja) | 半導体ウェーハ製造装置および製造方法 | |
JPH044742B2 (zh) | ||
JPS63117445A (ja) | 半導体ウエハ−の加工方法 | |
JPH08274286A (ja) | Soi基板の製造方法 | |
JPS62132324A (ja) | ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具 | |
JPH10135161A (ja) | ウエーハの研磨方法 | |
JPH0389519A (ja) | 半導体基板の製法 | |
TW303483B (zh) | ||
JPH0319336A (ja) | 半導体ウェーハの研磨方法 | |
JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
JPH03224249A (ja) | 接合ウエーハの製造方法 | |
JPS6077148A (ja) | ガラス基板の加工方法 | |
JP2510038B2 (ja) | 半導体装置の製造方法 | |
TW589686B (en) | Wet etching method of sputtered gold layer for fine spacing gold bump process | |
TW392240B (en) | Manufacturing method for SOI substrate | |
JP2719276B2 (ja) | 張り合わせsoiウェーハの製法 | |
CN114242569A (zh) | 一种用凹口型晶圆加工设备对平边型晶圆加工的方法 | |
JPS5972139A (ja) | 薄板材の加工方法 | |
KR20070041184A (ko) | 기계적 연삭과 화학적 식각을 이용하는 웨이퍼 후면 연마공정 및 장치 |