JPS5972139A - 薄板材の加工方法 - Google Patents
薄板材の加工方法Info
- Publication number
- JPS5972139A JPS5972139A JP18129282A JP18129282A JPS5972139A JP S5972139 A JPS5972139 A JP S5972139A JP 18129282 A JP18129282 A JP 18129282A JP 18129282 A JP18129282 A JP 18129282A JP S5972139 A JPS5972139 A JP S5972139A
- Authority
- JP
- Japan
- Prior art keywords
- thin plate
- thickness
- plate material
- wafer
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 47
- 238000003672 processing method Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 claims description 40
- 230000001070 adhesive effect Effects 0.000 claims description 40
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000004744 fabric Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えばシリコン・ウェハなどの単結晶からな
る薄板材の加工方法に関する。
る薄板材の加工方法に関する。
従来一般に、薄板を仕上げ加工するには、第１図に示す
ように、接着基盤（１）に例えばワックスなどの接着剤
（２）を塗布し、その塗布面上に両面ラッピングによシ
粗研摩された円板状の薄板材（３）を重ね合わせたのち
、薄板材（３）を上から加圧するとともに、接着基盤（
１）上を摺動させることにより、接着剤（２）を接着基
！ （１）と薄板材（３）との間から排出させて接着し
ている。しかして、薄板材（３）の接着基盤（１１への
接Ｎ面とは反対側の面を研摩して、接着基盤（１）の接
着面と平行になるような平面に仕上げる。片面の研摩加
工後、薄板材（３）を接着基盤（１）から剥離し、つぎ
に、薄板材（３）の未加工面を平行平面に加工するため
に、前と同様にして、接着基盤（１）に接着剤（２）に
よ）接着している。ところで、最初に行う片面の接着は
精度を要しないが、既研摩面（４）を接Ｎ：Ｍ、盤に接
着するとき高精度で接着されねばならない。したがって
、大きな圧力を薄板材（３）に加えて、接着精度がよく
なる程度の極薄接着層を得るとともに、薄板材（３）の
接着基盤（１）Ｋ対する傾きを無くす８賛がある。しか
るに、薄板材（３）が０．１ｎ以下である場合には、片
面の研摩加工後薄板材（３）を接着基盤（１）から剥離
すると、既研阜面（４）と反対側に残留している残留応
力によシそりが発生する。このそシが発生した薄板材（
３）の既加工面（４）側を接着基盤（１）に接着すると
、薄板材（３）の周辺部においてめくれが生じる。その
結果、第２図に示すように、薄板材（３）の中央部の接
着層と外周部の接着層を均一にすることが困難となる。
ように、接着基盤（１）に例えばワックスなどの接着剤
（２）を塗布し、その塗布面上に両面ラッピングによシ
粗研摩された円板状の薄板材（３）を重ね合わせたのち
、薄板材（３）を上から加圧するとともに、接着基盤（
１）上を摺動させることにより、接着剤（２）を接着基
！ （１）と薄板材（３）との間から排出させて接着し
ている。しかして、薄板材（３）の接着基盤（１１への
接Ｎ面とは反対側の面を研摩して、接着基盤（１）の接
着面と平行になるような平面に仕上げる。片面の研摩加
工後、薄板材（３）を接着基盤（１）から剥離し、つぎ
に、薄板材（３）の未加工面を平行平面に加工するため
に、前と同様にして、接着基盤（１）に接着剤（２）に
よ）接着している。ところで、最初に行う片面の接着は
精度を要しないが、既研摩面（４）を接Ｎ：Ｍ、盤に接
着するとき高精度で接着されねばならない。したがって
、大きな圧力を薄板材（３）に加えて、接着精度がよく
なる程度の極薄接着層を得るとともに、薄板材（３）の
接着基盤（１）Ｋ対する傾きを無くす８賛がある。しか
るに、薄板材（３）が０．１ｎ以下である場合には、片
面の研摩加工後薄板材（３）を接着基盤（１）から剥離
すると、既研阜面（４）と反対側に残留している残留応
力によシそりが発生する。このそシが発生した薄板材（
３）の既加工面（４）側を接着基盤（１）に接着すると
、薄板材（３）の周辺部においてめくれが生じる。その
結果、第２図に示すように、薄板材（３）の中央部の接
着層と外周部の接着層を均一にすることが困難となる。
その結果、板厚のばらつきの少ない平面度の良い、均一
な薄板を得ることはすこぶる困難となる。のみならず、
加圧によシ強制的にそりを矯正して、接着層を均一にし
ようとすると、しばしば薄板材（３）の破損を惹起して
しまう。その結果、半導体装置用のシリコン・ウェハの
歩留と信頼性の低下を招いていた。そこで、従来におい
ては、上記問題を解決するために種々の手法が用いられ
ているが、いずれも煩雑な工程が増加する／ヒめ、能率
向上に逆行するものであった。
な薄板を得ることはすこぶる困難となる。のみならず、
加圧によシ強制的にそりを矯正して、接着層を均一にし
ようとすると、しばしば薄板材（３）の破損を惹起して
しまう。その結果、半導体装置用のシリコン・ウェハの
歩留と信頼性の低下を招いていた。そこで、従来におい
ては、上記問題を解決するために種々の手法が用いられ
ているが、いずれも煩雑な工程が増加する／ヒめ、能率
向上に逆行するものであった。
本発明は、上記事情を参酌してなされたもので、簡単な
工程で、薄板Ｉを平行度及び厚さ寸法において尚精度か
つ均一に加工することのできる薄板材の加工方法を提供
することを目的とする。
工程で、薄板Ｉを平行度及び厚さ寸法において尚精度か
つ均一に加工することのできる薄板材の加工方法を提供
することを目的とする。
薄板材を両面ボリシング力ロエして薄板材の両面に生じ
ている残留応力を解除するとともに所要の平面度を得た
のち、片面のみを接着基板に接着して所定の板厚になる
までラッピング加工し、さらにこのラッピング加工によ
シ発生した残留応力をボリシング加工によ如除去して、
所定の板厚になった薄板材を接着基板から剥離するよう
にしたものである。
ている残留応力を解除するとともに所要の平面度を得た
のち、片面のみを接着基板に接着して所定の板厚になる
までラッピング加工し、さらにこのラッピング加工によ
シ発生した残留応力をボリシング加工によ如除去して、
所定の板厚になった薄板材を接着基板から剥離するよう
にしたものである。
以下、本発明を図面を参照して、実施例に基づいて詳述
する。
する。
第３図は、本実施例の両面ボリシング装置を示すもので
、土足盤（５）及び下定盤（６）は、互に対向配設され
、それぞれの対向面には、研摩布（力、（７）が、のシ
付けによシ一体内に装着されている。研摩布（力、（７
）は、表面がスェード状の樹脂層からなっていて、層の
厚さ０．２〜０．５龍で開孔部間隔が１０〜５０μｍの
なめらかなりロス全周いるのが好ましい。
、土足盤（５）及び下定盤（６）は、互に対向配設され
、それぞれの対向面には、研摩布（力、（７）が、のシ
付けによシ一体内に装着されている。研摩布（力、（７
）は、表面がスェード状の樹脂層からなっていて、層の
厚さ０．２〜０．５龍で開孔部間隔が１０〜５０μｍの
なめらかなりロス全周いるのが好ましい。
さらに、下定盤（５）と下定盤（６）との間には、キャ
リア（８）に遊挿支持された例えばシリコン・ウェハな
どの薄板材（９）が介挿されている。
リア（８）に遊挿支持された例えばシリコン・ウェハな
どの薄板材（９）が介挿されている。
しかして、本実施例においては、半導体装置用のシリコ
ン・ウェハである薄板材（９）を両面ラッピング装置に
て、板厚３５０μｍになるように粗研摩加工する（第４
図工程００））。この状態では、加工時に付加された残
留応力によシ、両面に歪が生じている。つぎに、両面ラ
ッピング加工された薄板材（９）を、前記両１ｋｌボリ
シング装置にて両面ボリシングする（第４図工程←υ）
。すなわち、研摩布（７）、 （７）間に５ｉＱ２）ｉ
）含有するボリシング液を介在させ、キャリア（８）を
矢印（ＩＺ方向に移動させると、薄板材（９）は同方向
に、研摩イ５（７）、 （７）ｌＩＪｆｆを移動し両面
が同時にボリシンダ加工される。しかして、片面につき
例えば厚さ２０μｍ程度除去すると、両面ラッピング加
工時に生じた表面歪層は除去され、はとんど無歪状態の
そりのない良好な平面度を有する薄板材（９）を得るこ
とができる。、また、この薄板材（９）の両面の平行度
も高くなっている。このそシのない両面ボリシング加工
された薄板材（９）を、例えばワックスなどの接着剤［
４）が塗布された千面屁の高い接着面を有する接着基盤
α（至）上に重ね合わせる（第５図参照）ｕしかして、
この薄板板（９）を上から加圧するとともに、接着基盤
（１増上を摺動させることによシ、余分の接着剤α乃を
接着基板（ｔｊと薄板材（９）との間から排出する。す
ると、加圧される薄板材（９）には、そシが生じていな
いので、接着基盤Ｈと薄板材（９）との間には、膜厚が
均一な極薄の接着層が形成される（第４図工程叫）。ま
た、この際に薄板材（９）に破損が生じることがない。
ン・ウェハである薄板材（９）を両面ラッピング装置に
て、板厚３５０μｍになるように粗研摩加工する（第４
図工程００））。この状態では、加工時に付加された残
留応力によシ、両面に歪が生じている。つぎに、両面ラ
ッピング加工された薄板材（９）を、前記両１ｋｌボリ
シング装置にて両面ボリシングする（第４図工程←υ）
。すなわち、研摩布（７）、 （７）間に５ｉＱ２）ｉ
）含有するボリシング液を介在させ、キャリア（８）を
矢印（ＩＺ方向に移動させると、薄板材（９）は同方向
に、研摩イ５（７）、 （７）ｌＩＪｆｆを移動し両面
が同時にボリシンダ加工される。しかして、片面につき
例えば厚さ２０μｍ程度除去すると、両面ラッピング加
工時に生じた表面歪層は除去され、はとんど無歪状態の
そりのない良好な平面度を有する薄板材（９）を得るこ
とができる。、また、この薄板材（９）の両面の平行度
も高くなっている。このそシのない両面ボリシング加工
された薄板材（９）を、例えばワックスなどの接着剤［
４）が塗布された千面屁の高い接着面を有する接着基盤
α（至）上に重ね合わせる（第５図参照）ｕしかして、
この薄板板（９）を上から加圧するとともに、接着基盤
（１増上を摺動させることによシ、余分の接着剤α乃を
接着基板（ｔｊと薄板材（９）との間から排出する。す
ると、加圧される薄板材（９）には、そシが生じていな
いので、接着基盤Ｈと薄板材（９）との間には、膜厚が
均一な極薄の接着層が形成される（第４図工程叫）。ま
た、この際に薄板材（９）に破損が生じることがない。
したがって、接着基盤（［（支）の接着面とこの接着向
に対向している薄板材（９）の而とは、平行度において
、極めて高くなっている。しかして、接着基盤０■に接
着された薄板材（９）を所定の厚さ例えば厚さ３００μ
ｍになるまで片面ラッピング加工する（第４図工程００
）。この場合接着基盤（１階の接着面とこの接着面に対
向している薄板板（９）の面とは、高い平行度を有して
いるので、板厚のばらつきがない全面にわたって所望の
板厚を有する薄板材（９）に加工することができる。つ
ぎに、片面ラッピング加工された表面あらさＲｍａｘ
０．５μｍ程度の薄板材（９）の面を片面について厚さ
１０〜２０μｍ程度片面ボリシング加工し、表面あらさ
Ｒｍａｘ Ｏ，００２μｍ程度の面を得る（第４図工程
αＤ）。すると、片面ラッピングによ）形成された残留
応力が生じている歪層は除去される。したがって、接着
基板ｕ漕に接着されている薄板材（９）はほとんど無歪
状態になシ、この薄板材（９）を接着基盤μ四から剥離
しても（第４図工程０ａｔ）、そシは生じない。その結
果、所望の表面あらさを有し、かつ板厚のばらつきがｌ
μＩｎ以下の薄板材（９）を得ることができる。
に対向している薄板材（９）の而とは、平行度において
、極めて高くなっている。しかして、接着基盤０■に接
着された薄板材（９）を所定の厚さ例えば厚さ３００μ
ｍになるまで片面ラッピング加工する（第４図工程００
）。この場合接着基盤（１階の接着面とこの接着面に対
向している薄板板（９）の面とは、高い平行度を有して
いるので、板厚のばらつきがない全面にわたって所望の
板厚を有する薄板材（９）に加工することができる。つ
ぎに、片面ラッピング加工された表面あらさＲｍａｘ
０．５μｍ程度の薄板材（９）の面を片面について厚さ
１０〜２０μｍ程度片面ボリシング加工し、表面あらさ
Ｒｍａｘ Ｏ，００２μｍ程度の面を得る（第４図工程
αＤ）。すると、片面ラッピングによ）形成された残留
応力が生じている歪層は除去される。したがって、接着
基板ｕ漕に接着されている薄板材（９）はほとんど無歪
状態になシ、この薄板材（９）を接着基盤μ四から剥離
しても（第４図工程０ａｔ）、そシは生じない。その結
果、所望の表面あらさを有し、かつ板厚のばらつきがｌ
μＩｎ以下の薄板材（９）を得ることができる。
なお、上記実施列における片面ラッピング加工において
、遊離砥粒の６就を仕上がシ状態に応じて、例えば、”
１０００→＃１２００→”１５００と順次細くすること
によシ、加工によシて生成する歪層の厚さを小さくする
ことができる。また、片面ボリシング加工に２い−〔、
遊離砥粒とともにアルカリ溶液を添加すれば、研摩効果
を助長することがで倦るとともに、過度の応力発生を防
止することができる。さらに、上記実施例においては、
両面ボリシングされる薄板材（９）は、両面ラッピング
によシ粗研摩された状態のものであるが、とくにこれに
限定することなく、スライシングによシ直ちに両面ラッ
ピング後とほぼ同じ板厚の薄板材を切出したのち、エツ
チングによシ歪を除去した薄板材に対して、本発明の加
工方法を適用してもよい。この場合も、両面ボリシング
によシ凹凸及びそシが除去され、所要の平ｔｈ度を有す
る薄板材を得ることができるので、上記実施例と同一の
作用効果を奏する。また、この場合は、両面ラッピング
工程が省略でき、工程簡素化が可能となる。
、遊離砥粒の６就を仕上がシ状態に応じて、例えば、”
１０００→＃１２００→”１５００と順次細くすること
によシ、加工によシて生成する歪層の厚さを小さくする
ことができる。また、片面ボリシング加工に２い−〔、
遊離砥粒とともにアルカリ溶液を添加すれば、研摩効果
を助長することがで倦るとともに、過度の応力発生を防
止することができる。さらに、上記実施例においては、
両面ボリシングされる薄板材（９）は、両面ラッピング
によシ粗研摩された状態のものであるが、とくにこれに
限定することなく、スライシングによシ直ちに両面ラッ
ピング後とほぼ同じ板厚の薄板材を切出したのち、エツ
チングによシ歪を除去した薄板材に対して、本発明の加
工方法を適用してもよい。この場合も、両面ボリシング
によシ凹凸及びそシが除去され、所要の平ｔｈ度を有す
る薄板材を得ることができるので、上記実施例と同一の
作用効果を奏する。また、この場合は、両面ラッピング
工程が省略でき、工程簡素化が可能となる。
以上のように、本発明の薄板材の加工方法は、薄板材を
両面ボリシング加工して、薄板材に所要の平行度及び平
面度を付与するもので所望の板厚を得るために薄板材を
接着基盤上に接着する場合、薄板材と接着基盤との間に
介在する接着層の厚さを均一にすることができるので、
片面をラッピング加工しても、薄板材の板厚を均一にす
ることができ板厚にばらつきが生じることがない。また
、そりが生じていないので薄板状を接着基盤に加圧して
も破損することがない。したがって、本発明の薄板状の
加工方法は、比較的蘭単な工程で確実に所定の板厚の薄
板材を得ることができるので、半導体装置用のシリコン
・ウェハの製造に適用した場合、シリコン・ウェハの歩
留及び信頼性が向上するとともに、工程の合理化をはか
ることができるという格別の効果を奏する。
両面ボリシング加工して、薄板材に所要の平行度及び平
面度を付与するもので所望の板厚を得るために薄板材を
接着基盤上に接着する場合、薄板材と接着基盤との間に
介在する接着層の厚さを均一にすることができるので、
片面をラッピング加工しても、薄板材の板厚を均一にす
ることができ板厚にばらつきが生じることがない。また
、そりが生じていないので薄板状を接着基盤に加圧して
も破損することがない。したがって、本発明の薄板状の
加工方法は、比較的蘭単な工程で確実に所定の板厚の薄
板材を得ることができるので、半導体装置用のシリコン
・ウェハの製造に適用した場合、シリコン・ウェハの歩
留及び信頼性が向上するとともに、工程の合理化をはか
ることができるという格別の効果を奏する。
第１図は従来における薄板材の接着基盤への接着を示す
図、第２図はそ如が生じている薄板、材の接着基盤への
接着を示す図、第３図は両面ボリシング装置の要１１１
ｔｓ断面図、第４図は本発明の一実施例の工程図、第５
図は両面ポリシング加工された薄板材の接着基盤への接
着を示す図である。 （１１，（１３１：接着基盤、 （２）、（１４１
：接着剤（接着層）、（３） 、 （９） ：薄板材。 代理人 弁理士 則近憲佑 （ほか１名）Ｔ１０ Ｔ２０ 輩４０ 筆５０
図、第２図はそ如が生じている薄板、材の接着基盤への
接着を示す図、第３図は両面ボリシング装置の要１１１
ｔｓ断面図、第４図は本発明の一実施例の工程図、第５
図は両面ポリシング加工された薄板材の接着基盤への接
着を示す図である。 （１１，（１３１：接着基盤、 （２）、（１４１
：接着剤（接着層）、（３） 、 （９） ：薄板材。 代理人 弁理士 則近憲佑 （ほか１名）Ｔ１０ Ｔ２０ 輩４０ 筆５０
Claims (1)
- 薄板拐の両面を同時にボリシングする工程と、上記両面
をボリシングされた薄板材を接着基盤に接着層を介して
接着する工程と、上記接着基盤に接着された薄板材の片
面をラッピングして所望の板厚を得る工４呈と、上記ラ
ッピングされた薄板材の片面をボリシングする工程と、
上記片面をボリシングされた薄板材を上記接着基盤から
剥離する工程とを具備することを特徴とする薄板材の加
工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18129282A JPS5972139A (ja) | 1982-10-18 | 1982-10-18 | 薄板材の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18129282A JPS5972139A (ja) | 1982-10-18 | 1982-10-18 | 薄板材の加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972139A true JPS5972139A (ja) | 1984-04-24 |
Family
ID=16098127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18129282A Pending JPS5972139A (ja) | 1982-10-18 | 1982-10-18 | 薄板材の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| EP0588055A2 (en) * | 1992-09-18 | 1994-03-23 | Mitsubishi Materials Corporation | Method for manufacturing wafer |
| KR100457718B1 (ko) * | 1995-07-03 | 2005-04-06 | 미쓰비시 마테리알 가부시키가이샤 | 실리콘웨이퍼의제조방법과그장치 |
-
1982
- 1982-10-18 JP JP18129282A patent/JPS5972139A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| EP0588055A2 (en) * | 1992-09-18 | 1994-03-23 | Mitsubishi Materials Corporation | Method for manufacturing wafer |
| EP0588055A3 (en) * | 1992-09-18 | 1994-08-10 | Mitsubishi Materials Corp | Method for manufacturing wafer |
| US5429711A (en) * | 1992-09-18 | 1995-07-04 | Mitsubishi Materials Corporation | Method for manufacturing wafer |
| KR100457718B1 (ko) * | 1995-07-03 | 2005-04-06 | 미쓰비시 마테리알 가부시키가이샤 | 실리콘웨이퍼의제조방법과그장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055401B2 (ja) | ワークの平面研削方法及び装置 | |
| JPH0376118A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH0413568A (ja) | バッキングパッド、その精密平面加工方法およびそれを用いた半導体ウェーハの研磨方法 | |
| TWI424484B (zh) | Wafer grinding method and wafer | |
| JPH09270401A (ja) | 半導体ウェーハの研磨方法 | |
| JP2004510334A5 (ja) | ||
| JP2013507764A (ja) | ウェーハ支持部材、その製造方法及びこれを備えるウェーハ研磨ユニット | |
| US20040137697A1 (en) | Method and apparatus for separating composite substrate | |
| JPS6222439A (ja) | ウエ−ハ保護テ−プ | |
| JPS5972139A (ja) | 薄板材の加工方法 | |
| JPH08274285A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3839903B2 (ja) | 半導体ウエーハの研磨装置および研磨方法 | |
| JP3326841B2 (ja) | 研磨装置 | |
| JPH02208931A (ja) | 化合物半導体基板の研磨方法 | |
| TW200403739A (en) | Method of machining silicon wafer | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05315305A (ja) | ウェーハ研磨方法 | |
| JPH09262761A (ja) | 半導体ウェーハの研磨方法 | |
| JPH10156710A (ja) | 薄板の研磨方法および研磨装置 | |
| JPS62264864A (ja) | 基体の研摩方法 | |
| JP3821944B2 (ja) | ウェーハの枚葉式研磨方法とその装置 | |
| JPH05152263A (ja) | 両面研磨機によるシリコンウエーハの片面研磨方法 | |
| JPH07320995A (ja) | 研磨装置および研磨方法と張り合わせ方法 | |
| JP2000308961A (ja) | 貼付プレートおよびその製法 | |
| JPH02267951A (ja) | 半導体基板の製造方法 |