TW302517B - - Google Patents

Download PDF

Info

Publication number
TW302517B
TW302517B TW085106812A TW85106812A TW302517B TW 302517 B TW302517 B TW 302517B TW 085106812 A TW085106812 A TW 085106812A TW 85106812 A TW85106812 A TW 85106812A TW 302517 B TW302517 B TW 302517B
Authority
TW
Taiwan
Prior art keywords
soi
eyebrow
polycrystalline silicon
layer
oxide
Prior art date
Application number
TW085106812A
Other languages
English (en)
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW302517B publication Critical patent/TW302517B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

經濟部中央標準局員工消费合作社印装 A7 B7_ 五、發明説明（/ ) 發明領域： 本發明係關於半導體元件中的電晶體及其製法，更仔細地說， 係關於在半導體元件中製造電晶體的方法，先在SOI (絕緣體上的 矽）眉上形成一眉複晶矽眉，然後植入雜質離子，使所形成的接面 區域厚於通道和LDD區域，可以提高驅動速度。 發明背景： 一般說來，隨著半導體元件的高度集積化，SOI電晶體就成了 下一代的電晶體。SOI電體的電子特性，諸如突穿特性和臨界電壓 等，與傳統的MOS (金氧半）電晶體相較之下要優越許多。SOI電 晶體需製作在SOI晶圓上。SOI晶圓的結構上具有SOI膜眉，常是一 層底部的矽眉、一眉絕緣眉和一層頂面的矽層堆疊而組成的，與傳 統所用條塊(bulk)型的晶圓不同。底下將參照圖1 A和圖1 B，來說 明在半導體元件中製造電晶體的傳統方法。 圖1 A中，矽層卜絕緣層2和SOI層3形成堆叠結構，即爲SOI 晶圓20，在其上的場區並形成場氧化膜4。形成場氧化膜4之後，在 所得的結構上連纘形成閘極氧化膜5和複晶砂眉6。此後，再制定閘 極氧化膜5和複晶矽膜6，形成閘極6A。在閘極6A的兩側植入低濃 度的雜質離子，就在SOI層3內形成了LDD (淡摻雜汲極）區域7。 然後如圖1 B，先在閘極6A的兩側壁上形成氧化膜空間子8，然後 植入高满度的雜質離子，而在露出來的SOI層3內形成了接面區域 9。在上述製程所製作的SOI電晶體中，SOI層3很薄，約厚500至 1500埃。因此，接面區域9的深度很淺，使接面區域9中的電阻爲之 昇高。結果，電晶體的驅動速度下降，影響元件的特性。 發明的簡單說明： 因此，本發明的目的是提出一種半導體元件中的電晶體，及其 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央橾準局負工消费合作社印It A7 _______B7_ 五、發明説明（工） 製法，在SOI (絕緣體上的矽）層中之接面區域的上面部份，形成 一眉複晶矽眉，然後植入雜質離子，使所形成的接面區域厚於通道 和LDD區域，來克服以上的問題。根據本發明的提出之電晶體結構 係包含：一眉場氧化雇，位在一面由矽層、絕緣眉和SOI屑堆叠組 成的SOI晶圓的場區上；一眉閘極氧化眉，位在SOI晶圓主動區選 定的部位上；一個閘極，位在閘極氧化眉上；氧化物空間子，位在 閘極的兩側壁上；一層複晶矽層，位在場氧化物層和SOI雇露出的 部份上，而且複晶矽層與其下的SOI層藉植入雜質離子形成了第一 接面區域，而氧化物空間子底下的SOI眉藉植入雜質離子形成了第 二接面區域。 根镰本發明所提出製造電晶體的方法，其步驟係包含：有一面 矽眉、絕緣屑和SOI眉所堆叠組成的SOI晶圓的場區上，形成一層 場氧化層；在形成場氧化眉後所得的結構上，形成第一複晶砂雇； 制定第一複晶矽層，露出部份的SOI屑；在制定第一複晶矽層後所 得的結構上，連續形成氧化層和第二複晶矽眉；蝕去選定部位的第 二複晶矽屑和氧化層；在SOI眉中形成LDD區域；在閘極的兩側壁 上形成氧化物空間子；並且在第一複晶矽層和底下之SOI屑內植入 雜質離子。 附圖的簡要說明： 爲能更完全地瞭解本發明的內容與目的，底下將參照附圖詳細 說明本發明，所附附圈爲： 圖彳A和圖〗B的元件橫剖面圖，說明了在半導體元件中製造 電晶體的傳統方法。 圖2 A至圖2 E的元件橫剖面圖，說明了本發明在半導體元件 中製造電晶體的方法。 >紙張尺度適用中國國家揉隼（〇~5>八4規格（210父297公釐） "" (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 A7 B7 經濟部中央標率局員工消费合作社印裝 五、發明説明（3?) 在各附圖中，相似的編號代表了相似的組件。 發明的詳細說明： 底下將參照附圖，詳細說明本發明。 圖2 A至2 E的元件横剖面圖，說明了本發明在半導體元件中 製造電晶體的方法。 圖2 A的元件橫剖面圖中，先在一面由矽層10、絕緣眉12、和 SOI眉13堆叠組成的SOI晶圓20A的場區上，形成一眉場氧化膜14， 然後在它整個上面部份上，連續形成第一複晶矽雇15和第一光阻 16。制定第一光阻16之後，將形成接面區域的第一光阻16部位維持 不動。第一複晶矽眉15厚約3000至4000埃，而絕緣屑12是由氧化 膜形成的。 圖2 B中，用第一光阻16作爲蝕刻光軍，蝕刻第一複晶矽層 15。去除第一光阻16後，在所得的結構上連續形成閘極氧化眉17、 第二複晶矽層18和第二光阻19。然後用閘極的光罩，制定第二光阻 19。因爲連接於SOI眉13的第一複晶矽層15，覆蓋住部份的場氧化 膜14，提高了主動區域的面積。 圖2C的元件橫剖面圖中，利用第二制定後之光阻19作爲光 罩，連續餓刻第二複晶矽眉18和閘極氧化膜17，然後去除第二光阻 19，形成了閘極18A。 圖2D的元件橫剖面圖中，接著在圖2C所得的SOI層13內，經 由第一複晶矽層15和閘極18A之間的開口植入低濃度的雜質離子， 形成了 LDD區域20。 圖2E中，在形成LDD區域20後所得的結構上形成了氧化膜。 接著全面性地蝕刻氧化膜，露出閘極18A的表面，而在閘極18A的 側壁與LDD區域20上面部份之上，形成了氧化膜空間子22。然後植 (請先聞讀背面之注意事項再填寫本頁) 東· 訂 __I. 本紙張尺度逋用中國國家揉準（CNS ) A4规格（2丨0X297公釐} A7 B7 五、發明説明（屮） 入高潘度的雜質離子，而在第一複晶矽眉15和其下的SOI眉13中形 成接面區域21。 因爲根據上述製程所製造的SOI電晶體中，接面區域包含了 SOI層和複晶矽眉，所以足以降低接面區域的電阻。 如上述，根據本發明的方法，在SOI眉上形成複晶矽眉，並植 入雜質離子，使得所形成的接面區域厚於通道和LDD區域，增加了 接面區域的深度，降低接面區域的電阻。而且，本發明既然能增加 接面區域的深度，並降低接面區域本身的電阻，所以在提高電晶體 的驅動速度上極具效益。 以上的說明雖是透過具體特定的實施例來說明，但只是說明本 發明的原則。應可瞭解，本發明並不限於所揭露和所說明的具體實 施例。因此，所有在本發明的範圍和精神底下，所作細節上的變 化，都應視爲本發明進一步的實施例。 V---------』裝-- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局員工消费合作社印製 本紙張尺度適用中國國家棣準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. 經濟部中央樣準局員工消費合作社印製 2 〆，，·卜- A 8 如'Ά7 ιι _ D8 六、申請專利範圍 1. —種半導體元件的電晶體，係包含： 一屑場氧化層，位在一面由矽層、絕緣層和SOI層堆叠組成 的SOI晶圓的場區上； 一眉閘極氧化雇，位在該SOI晶圓主動區選定的部位上； 一個閘極，位在該閘極氧化眉上； 氧化物空間子，位在該閘極的兩側壁上；以及 —層複晶矽層，位在該場氧化物眉和該SOI眉露出的部位 上，而該複晶矽與其下的SOI靥藉植入雜質離子形成了第一接面 區域，且該氧化物空間子底下的SOI眉藉植入雜質離子形成了第 二接面區域。 2. 根據申請專利範圍第1項之電晶體，其中該絕緣眉係氧化物。 3. 根據申請專利範圍第1項之電晶體，其中該SOI眉厚約500至1500 埃。 4. 根據申請專利範圍第1項之電晶體，其中該閘極厚約3000至4000 埃。 5. 根據申請專利範团第1項之電晶體，其中該複晶矽層並加以制定 而露出部份的該場氧化層。 6. 根據申請專利範園第1項之電晶體，其中該第一接面區域是由植 入高濃度之雜質離子而形成的。 7. 根據申請專利範圍第1項之電晶體，其中該第二接面是由植入低 潘度之雜質離子而形成的。 8. —種在半導體元件中製造電晶體的方法，其步戰係包含： 在一面由矽眉、絕緣眉和SOI層所堆叠組成的SOI晶圓的場區 上，形成一眉場氧化眉； 在形成該場氧化層後所得的結構上，形成第一複晶矽層； 本&浪尺度適用中國國家檁準（CNS ) A4規格（210X297公釐） (請先W讀背面之注意事項再填寫本頁) Jr 訂 ABCD 穴、申請專利祀圍 制定該第一複晶矽層，露出部份的該SOI眉； / 在制定該第一複晶矽眉後所得的結構上，連纜形成氧化層和 第二複晶矽眉； 蝕去該第二複晶砂眉和該氧化層上選定的部份，形成閘極； 在該SOI層中形成LDD區域； 在該閘極的兩側壁上形成氧化物空間子；並且 在該第一複晶矽和底下之該SOI層內植入雜質離子。 9. 根據申請專利範圍第8項之方法，其中該絕緣靥係氧化物。 10. 根據申請專利範圍第8項之方法，其中該SOI眉厚約500至1500 埃。 11. 根據申請專利範圍第8項之方法，其中該閘極厚約3000至4000 埃。 12. 根據申請專利範圍第8項之方法，其中該第一複晶矽眉制定後 不僅露出部份的該SOI眉，也露出部份的該場氧化眉。 Π---77-----A 袈-- (請先閲讀背面之注意事項再填寫本頁) 、?τ 經濟部中央標準局員工消费合作社印装 本紙張尺度適用中國國家橾準（CNS〉Α4规格（210X297公釐）
TW085106812A 1995-06-20 1996-06-06 TW302517B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016404A KR0150105B1 (ko) 1995-06-20 1995-06-20 반도체 소자의 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
TW302517B true TW302517B (zh) 1997-04-11

Family

ID=19417575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106812A TW302517B (zh) 1995-06-20 1996-06-06

Country Status (5)

Country Link
US (1) US5700700A (zh)
JP (1) JP2951893B2 (zh)
KR (1) KR0150105B1 (zh)
CN (1) CN1050700C (zh)
TW (1) TW302517B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255907A (ja) * 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
JP3296975B2 (ja) * 1996-08-22 2002-07-02 シャープ株式会社 薄膜トランジスタ及びその製造方法
BR9812051A (pt) * 1997-09-08 2000-09-26 Unilever Nv Processos para acentuar a atividade de uma oxidorredutase e para inibir a transferência de um corante têxtil a partir de um tecido tingido, composição alvejante, e, uso de um acentuador
US6162688A (en) * 1999-01-14 2000-12-19 Advanced Micro Devices, Inc. Method of fabricating a transistor with a dielectric underlayer and device incorporating same
JP2004079790A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd 完全空乏型ｓｏｉ−ｍｏｓトランジスタおよびその製造方法
US7022575B2 (en) * 2003-10-29 2006-04-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
JP2006173538A (ja) * 2004-12-20 2006-06-29 Oki Electric Ind Co Ltd 半導体装置
CN101183666B (zh) * 2007-12-13 2011-07-20 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
US20150093650A1 (en) 2012-04-26 2015-04-02 Lenzing Aktiengesellschaft Battery separator
JP2016511511A (ja) 2013-02-22 2016-04-14 レンツィング アクチェンゲゼルシャフト 電池セパレータ
CN105931968B (zh) * 2016-05-27 2018-12-18 上海集成电路研发中心有限公司 一种全耗尽绝缘层硅晶体管的形成方法
CN116157572A (zh) 2020-07-29 2023-05-23 兰精股份公司 莱赛尔纤维的用途

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805546A (en) * 1986-01-21 1989-02-21 Kransco Manufacturing, Inc. Retractable water board fin
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JP3186056B2 (ja) * 1990-09-12 2001-07-11 セイコーエプソン株式会社 半導体装置の製造方法
JP2660451B2 (ja) * 1990-11-19 1997-10-08 三菱電機株式会社 半導体装置およびその製造方法
US5405795A (en) * 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact

Also Published As

Publication number Publication date
US5700700A (en) 1997-12-23
CN1050700C (zh) 2000-03-22
JP2951893B2 (ja) 1999-09-20
KR0150105B1 (ko) 1998-12-01
JPH098321A (ja) 1997-01-10
KR970003688A (ko) 1997-01-28
CN1148272A (zh) 1997-04-23

Similar Documents

Publication Publication Date Title
US5573961A (en) Method of making a body contact for a MOSFET device fabricated in an SOI layer
US8629023B2 (en) CMOS image sensor having double gate insulator therein and method for manufacturing the same
US6846709B1 (en) Vertical gate CMOS with lithography-independent gate length
US4566175A (en) Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
TW302517B (zh)
JP2004111900A (ja) 超微細ｓｏｉｍｏｓｆｅｔ及びその製造方法
US5880496A (en) Semiconductor having self-aligned polysilicon electrode layer
JPH06204414A (ja) Ｃｍｏｓ集積回路のチャネルストップ構造
US5723879A (en) Thin film transistor with vertical channel adjacent sidewall of gate electrode and method of making
US5525533A (en) Method of making a low voltage coefficient capacitor
JP3195618B2 (ja) 超高集積半導体メモリ装置の製造方法
US5430317A (en) Semiconductor device
JP3079369B2 (ja) 半導体素子の製造方法
US7169660B2 (en) Lithography-independent fabrication of small openings for forming vertical mos transistor
KR0151053B1 (ko) Soi 구조를 갖는 반도체장치의 제조방법
JPH0712058B2 (ja) 半導体装置およびその製造方法
TW301034B (zh)
US5145798A (en) Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
JP2734434B2 (ja) 半導体装置およびその製造方法
TW513755B (en) Manufacture method of semiconductor device with self-aligned inter-well isolation
JPS6244853B2 (zh)
JP3007765B2 (ja) 半導体装置及びその製造方法
JP2992312B2 (ja) 半導体装置
EP0455338A1 (en) Dram cell structure
KR100201775B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees