TW298693B - - Google Patents
Download PDFInfo
- Publication number
- TW298693B TW298693B TW083109443A TW83109443A TW298693B TW 298693 B TW298693 B TW 298693B TW 083109443 A TW083109443 A TW 083109443A TW 83109443 A TW83109443 A TW 83109443A TW 298693 B TW298693 B TW 298693B
- Authority
- TW
- Taiwan
- Prior art keywords
- pulse
- edge
- clock
- data
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0278—Band edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
經濟部中央標準局員工消费合作社印製 298633 A7 B7 五、發明説明(1 )
本發明有關時鏡脈及賫料時序回復尤指精確之時鐘 及資料時序回復#例如使用於電信者_。資料及時鐘回復操 作通常_係使用於非同步收發器系。特別是接收器時序參 考,^即所接收賫料脈波的時$回復須與接收器時序#參考重 定時對準或同考。ρ鐘回復可利用如類比相鎖環/ P L L )或一數位資料及採用過取樣時鏡的時鐘回復電路 # ^ --- -----—----~
X C L K 〇過取樣時鐘一詞@指參考時鐘的速度或取樣率# 比所接收信號標準載波頻率快。此種數位資料及時鏟H 無須顬|整電®或胃流&制的 振盪器(VCO/ICO),時序回復不會產生錯誤鎖定 ,亦不會有矽處理,溫度及電源的變化問題,上述僅是其 4 Φ *
中數項舉例說明而已。另外#,此種數位賫料及時鐘回復氰 路較類比P L L易於製造及測試。I Ι'〇·Ι ^llifl'lt m τηΜΗ>·Πιί·ΐ|| j I.vri'fir 但此種數位賫料及時鐘回復電路的相量差g啤動在, 〇 等別是 則n 回復愈隹之因過取樣造成的公知的相置差與声過取樣比率 *^***^ …〜 ---------All------------------ --- · 一 成反比i過取樣率係過取樣時鏟頻率X C L K與所接收信 ___ ______—--------—-- 號載波頻率的比値。因此增加過取樣頻率2則相量差減少 - --—— -- _ — _ · ----- ---- 。但高頻參考時鐘源很難設計4且在低髦Μ的環境所耗的 ^ _______________ 電源極大I故需有一技術f用以減少數位時鐘及資料時序 回後系統的相置差,Jiff不僅僅只是增加過取樣頻率而已。 __-___ .· — __ - - 一 · 根據本發明一實施例j —積體電路包含i 一精確時序 回復電路(2 0 0 ) ,_用以重定時一回復之賫料信雔,包 含:一資料脈波緣偵測器(2 5 0 )魏。回復寳料信號係得 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I I n n I n I I 裝 I I I I 訂 I I I 線 (請先閲讀背面之注意事項再填寫本頁) A 7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(2 ) 自接收之資料脈波 >資料脈波緣偵測器(2 5 0 )耦合於 過取樣時鏡&賫料脈波緣偵測器另用以感測下個時鏡脈波 緣#即當時最鄰近於選擇接收資料的脈波緣-根嫌、本發明 另一實施例馨一種減少由接收資料脈波回復資料屑號所產 ·- — — 一 生的相置差的方法,自第一實質預定頻率以^數位時鐘脈波 〆-------: ---------- 取樣,其步驟包含以數位時鏡脈波在第二實質預定頻率 取樣所接收資料脈波,以想測數位時鐘脈波當時最鄰近接_________ ^ - ___ _ 收賫料脈波遘擇緣的下個時鐘脈波厶第二實質預定頻率約 爲第一實質預定頻率的Μ倍L及重定時之回復資料倌號實 ——— — ---- 1 1 ---- 質符合所感測的下個時鐘脈波緣〜 本發明之結構及操作方法y特點^優點及目的可由以 下的圖示說明而更加瞭解。_ 發明之精確時序回復氰路> 第2圖f本發明精確時序回復電路# —實施例的工作 方塊圖, 11»^ 第1 圚iunmuiJL的 hjlsjl 圖〇 4*»麟, 第4圖係第7圖電路實施例工作的時序方塊% 第5及6圓分別說明本發明精確時序回復一資料脈波 緣偵測器實施例部分工作的流程及狀態圖i 第7圖係本發明精確時序回復電路採用—資料脈渖緣 偵測器寅施例的電路。 第8及9圔分別爲說明本發明精確時序回復電路使— (請先閲讀背面之注意事項再填寫本頁) -裝_
、1T 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明(3 ) 更新控制電路實施例工作的流程及狀態圖# 第1 0#係本發明時序回復系統再定時器實施例部分 的電路。# 第12圖#本發明時序回後系統接收資料脈波及回復 資料信號的時序圖。 第1圖4本發明時序回復系統係使用於非同步收發器系
I 統,包含角k一或粗時序回復電路1 0 〇,》—第二或精確時 餐 \ 序回復電路2 0 0签一重定時器3 0 0_。本文二精確時序 回復電路'#一詞係指電路利用另一時序回復電路^如時序 回復m路1 〇 〇,je時序回復更加精ji。如前4,時序回 復電路1 0 0可由第1圓之過取樣時鐘XCLK羼動_。有 實質預定過取樣比率的X C L K時鏟脈波此處稱潘 Ο S AM P#。同樣y時鐘及資料回復亦無酱髙頻的參考時 鐘X C L K。爆如,B R Y S T A L半導體公司出品之# SMART ANALOG DATABOOK採用一CS 6 1 5 8 的時鏡及賫 料時序回復電路,而無需如X C L K的高頻時鐘。但在第 1圓中,時序回復電路1 0 0以XCLK時鐘脈波取樣接 3f^ _ 收之正或負資料脈波,如第1圖之SDP及SDN。道些 資料脈波包含一槺準單極性信號脈波,具有升緣,落緣及 0 必· 資質預定的振幅3電路亦可回復時序參考,如第1圖 COUT,、及I重新定時〃所接收之正负資料脈波,與其 % 與C P U T實質同步〜此重新定時脈波係導自資料脈波, 如 1 第圖 PDATA,NDATA 示。SDP 及 SDN 的 · ' 極性可在接收資料脈波的時序回復電路1 0 0的输入埠加 f . 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 7 c . : ' — — — — — — I _ 裝 1 I I I 訂— I I 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A 7 B7五、發明説明(4 ) 以表示。SDP及SDN信號可由AMI信號導出j如 AT&T1 9 9 1M0S傅输I C賫料手冊所示。併此供 赛 參考。文中COUT,PDATA及NDATA併稱爲回 復之資料信號,其中SDP及SDN稱爲接收之資料脈波 。同樣vCOUT稱回復時鐘僧號及PDATA及· NDATA分別稱爲回復賫料倌號部分,即由重新定時正 負接收賫料脈波所導出。S D P及S DN接收賫料脈波的, 實施例如第1 2圚示,但本發明並不僅限於此一方面。圖 鳴 磉 示信號僅供說明而已♦同樣s第12豳亦說明一回復賫料 倌號,包括回復之時鏟信號% C OUT,·及資料脈波 ▲ PDATA及NDATA ^分別對應所接收之賫料脈波 SDP 及 SDN。** 如前述,減少回後資料信號與接收資料脈波的相置差 嶋 須增加X C L Kf提供的時鐘脈波頻率的速度丨此種方法 的缺點在該時序回復電路1 〇 〇及其餘電路亦須以此一增 加速度或頻率工作J如此會增加功率損耗及引入其他技術 設計的問題。本發明之時序回後系統,《如包含第1園精確 時序回復《路2 0 0 λ即可用來減少所回復資料信號的置 差¥無須增加XCLK的頻率。- 如第1圓示雇在此實施例中精確時序回復電路 2 0 0係由一外部導出的時鏟YCLKJBl,爲XCLK 的Μ倍。在本文中,Μ係正整數,但本發明並不受限於此 Φ 一方面,樣,本發明精確時序回復電路在Μ等於1的情 形亦能減少相董差,但YC LK通常較XC LK爲高。以 (請先閲讀背面之注意事項再填寫本頁) -裝. .,訂 線 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ297公釐) 經濟部中央標準局員工消费合作社印裝 A7 B7五、發明説明(5 ) 下將詳細說明YC LK時鏟脈波與XC LK的相對頻率 可用以改善精確度,、卩將接收資料脈波邊緣或甚至將接收 賫料脈波中心包容於時序中。· 第2圖即爲此種方法之一,特別是其賫料脈波侰號或 賫料脈波DATA由YC LK的兩邊緣取«L,以测定最接 近YC LK時鎗脈波升或落緣的資料脈波落嫌雖第2圖 僅表示資料脈波的落緣,但亦可採用其落維L,如第1 1圔 示。以下將詳細說明,Θ料脈波緣接近賫訊-,經接收後可 用來重定時由時序回復電路1 〇 〇所得到的回復資料信號 。如第2圖示,C L K係X C L K的四倍,但本發明並 不受此限制‘第2圖之DATA A係声X C L K時鐘脈 波取樣之接收資料脈波%由YC L K升緣取樣之接收資料 脈波以D A T A B表示,LK落緣取樣之接收資 料脈波以DATA C表示%檢視第2 1[可知YCLK時 鐘脈波升緣取樣所產生之賫料脈波DATA的相置差在上 述三種方法中最少^故重新定時與YC LK升緣同步的接 收賫料可減少時序回復電路1 〇 〇所產生的相量差》同樣 ,增加YCLK的頻率亦可進一步減少相量盖•,第1 1圖 說明有關接收資料脈波升緣的類似方法*。 第2 BB %明利用接收資料脈波及過取樣時鏡YC LK 獲得脈波緣接近信號,以減少時序回復電路1 〇 〇所產生 讓 之回復資料信號相關的相置差。在以下詳細說明中包括用 以產生接近信號的電路λ但本發明範明並不受限於此。 第3圚係第1圓本發明精確時序回復《路2 0 0的細 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 298693 A7 B7 五、發明説明(6 ) 部實施例。如上述、時序回復《路2 0 0包括一資料脈緣 偵測器2 5 0。本文中,* ^資料脈緣偵測器# —詞表示選 擇接收資料脈緣之後,《*用以感測當時最接近之過取樣時鐘 所提供數位時鐘脈波之下個時鐘脈緣$同樣,亦可測定下 上升或落下的時鐘脈緣。~如上述,*賫料脈緣偵測器2 5 0 係耦合於過取樣時鐘,I以實質預定的過取樣頻率提供時鐘 脈波。故資料脈緣偵测器2 5 0如前述係耦合於時序回復 系統的信號路徑中,以獲取接收賫料脈滤。另如第3圓所 述,確時序回復電路2 0 0亦包括更新控制電路3 5 0 。P下說明本發明精確時序回復電路的特別實施例一利用 更新控制電路3 5 0發出更新信號•,重新定時回復之賫料 信號。若更新控制電路3 5 0告知更新•回復賫料信號即 實質根據偵測器2 5 0提供之資料脈緣接近侰號重新定時 0 # 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 提供此一更新控制電%的原因係因獲得接收資料脈波 及獲得回復資料信號之間有一時序延遲的關係-特別是此 種延運與時序回復電路1 〇 〇的處理有關·,而精確時序回 復電路2 0 0亦在與時序回復氰路10 0實質相同的時間 使用此接收資料脈波。因此,.確時序回復電路2 0 0亦 包括更新控制電路▲用以告知時序回後電路1 〇 〇處理接 收資料脈波之後是否須重定時回復之資料信號#因爲此實 施例中之接收資料脈波可能已由偵測器2 5 0處理過接近 僧號資訊。如第1及3圚所述产時序回復電路1 〇 〇提 供一資料有效信號給精確時序回復電路2 0 0 %另第3圈 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ:297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明( 7 ) 1 I 中、 更 新 控 制 路 3 5 0 以 賫 料 有 效 倍 號告知 回 復 資 料 信 1 1 號更 新 重 定 時 。肩 1 圖 亦 脫 明 C 0 U Τ 重定時 時 序 回 復 « 1 1 路2 0 0 9 . 未 明 示 於 第 3 圚 中 如 第 1圖炎, 更 新 控 制 電 /^―S 1 1 路2 5 0 利 用 回 復 時 鏡 回 復 C 0 U Τ 解 決會影 響 重 定 時 器 先 閱 1 | 3 0 0 信 猇 的 不 同 延 邏 的 傅 遞 延 遲 的 問 題•。利 用 C 0 U T 讀 背 面 1 I 定時 更 新 即 可 解 決 此 一 問 題 伹本 發 明 之精確 回 復 電 路或 之 注 意 1 [ I 時序 回 復 系 統 並 不 m 要 此 種 方 式 0 上 述 更新在 重 定 時 回 復 事 項 再 1 U 資料 信 猇 的 信 號 出 現 時 才 有 效 而 根 據 回復時 鐘 信 號 填 寫 1 裝 C 0 U T 所 提 供 的 時 序 亦較 穩定 頁 _____· 1 1 有 關 更 新 控 制 電 路 3 5 0 重 定 時 回 復資料 信 號 的 說 明 1 | 如第 3 圖 示 ,#其 中 賫 料 脈 緣 偵 測 器 2 5 0產生 —- 接 近 信 號 1 1 ' 0 R 難 0 提 供 當 時 資 料 脈 波落 緣接 近 Y C L K 時 鐘 倌 號 1 訂 升或落 緣 的 有 關 賫 訊 〇 f本 文 中 ♦ 接近信號0 R 與傅 統 數 1 1 位邐輯 閘 之 布材 0 R 功能 不 同 ) 接近信 號0 R 可 顯 示 下 個 1 1 發生 於 資 料 脈 波落緣之後 的 時 鐘 脈 緣 是 升或落緣 ·〇 此 下 個 1 1- 落緣 係 由 — 過 取 樣 時 鐘 產 生 € 同 樣 9 .更 新控制 電 路 3 5 0 線 I 提供 — 更 新控制 信 號 R F E N' m 0 在 此 實 施例中 〜接近信號 1 I OR 係 組 合 R F E N 產 生 一 重 定 時 脈 緣 信號,^*如 第 3 圚 之 1 1 R F % 在 此 特 別 的 實 施 例 中 當 R F Ε Ν低位 時 f 可 保持 1 1 R F 提 供 給 重 定 時 器 3 0 0 的 最 後 的 値 t故不 會 發 生 回 復 1 1 資料 信號 重 定 時 的 更 同 樣 R F Ε N高 位時 > 重 定 1 1 時脈 緣信號 R F 即 更 新 爲 偵測器 2 5 0 所提供 的 接近信號 Ί I OR 的 値 1 圖 重 定 時器 3 0 0 利 用R F 僧 號 選 擇 1 I Y C L K 脈 緣 9 亦 如 第 3 圖 示提供 至 重 由昧3& 足時潘 3 0 0. m 9 用 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 -1〇 _ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 以重定時時序回復電路1 〇 〇的回復資料信號#本文中, %重定時器*或、時鐘及賫料重定時器4^指用以重新定時 回復資料信號的電路。在此特別實施例中,象重定時器 3 0 0由脈緣重定時信號RF告知來而重定時回復資料僧 號,瓞其同步於選擇之YCLK的脈緣。· 第5圖係本發明精確時序回後電路使用之資料脈緣偵 測器實施例的部分工作流程t同樣*1第6圖係說明本發明 用於精確時序回復電路之賫料脈緣偵測器實施例的部分工 作狀態圖及第7圖母脫明本發明精確時序回復電路賫料脈 緣偵測器實施例部分的氰路。#流程及狀態圖係以賫料脈 波落緣偵測器爲例一但在另外的方法中亦可採用資料脈波 升緣偵測器#«另外,#第4圖之m路亦可作爲資料脈波升或 落緣偵測器的一部分,其脫明如下。f 第5圖爲一镰路實施例,*與第4圔相同可先重置,同 樣,胲電路亦等待接收資料脈波―若接收脈波爲低信號, 如流程圓中以零表示夢則目前回復之資料倌號實質以上一 個回復賫料信號的重時爲重新定的參考-。如流程圖中保持 先前接近信號OR的値,似下詳細說明。另外,當接收脈 波並不低,篆路即可感測到脈波升緣t以本例而言)。因 此,邊路會等待該資料脈波的落緣。感測到落緣時,電 路先測定所偵測之落緣係Y C L K時脈的升或落緣气若 YC LK升緣先偵測到賫料脈波的落緣,則將接近信號設 定爲高位。同樣,者由YC L K落緣偵測到資料脈波的落 緣,則將接近信號設定爲低位。若先由YC L K升緣偵測 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) ! I 訂 11.11 n 線 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明( 9 ) 1 I 到賫 料 脈 波 落 緣 费則 接近 信 號 設 定 爲 高 • 位 0 同 樣 9 若 1 1 I Y C L K 落 緣 先 偵 測 到資 料 脈 波 落 緣 9 則 接近信 號 設 定 爲 1 1 低位 ,•如 第 7 圓 示 ,一接 收 資 料 脈 波 D A T A 及 過 取 樣 時 1 1 鍊的 Y C L K 的 時 鐘 脈波 夢 如 外部 « 動 之 過 取 樣 時 鐘 9 提 先 閱 1 1 供至 資 料 脈 緣偵 測 器 2 5 0 的 % 前端 部 分 Τκ 背 1 | 第 4 Ψ 係 說 明 四 種输 入 賫 料 脈 波 或 賫 料 脈 波 倌 號 式 樣 之 注 意 f I A, B t C 及 D 的 時 序V 及 由 第 7 圖 m 路 產 生 之 相 關 信 號 事 項 再 1 1, 1 ,R S 9 F S > R 及 F 在 此 實 施 例 中 9 信 號 式 樣 A 及 B 4 禽 本 1 表先 落 後 升 ( F Β R )式 樣 即 該 兩 信 號 之 落 緣 在 頁 1 1 Y C L K 升 緣 之 前 由 Y C L K 落 緣 先 行 閂 鎖 〇 • 因 此 9 1 I Y C L K 的 落 緣 即 爲當時 最 接近 資 料脈 波 落緣 之 下 -* 時 鐘 1 I 脈緣 ιΡ 同 樣 號 式 樣E 及 D 表 先升後落 ( R B F ) 式 樣 訂 | ,即 信式樣落緣在 Y C L K 落緣 之前 先 由 Y C L K 升 緣 閂 1 1 1 鏔 Y C L Κ 升 緣 即爲 當 時 最 接近 賫 料 落 緣 的 下 個 時 鏡 1 1 脈緣 〇 • I 第 4 圖 詳細 說 明 四種信 號 式樣 及 第 7 圖 4 本 0^ 發 明 精確 時 線 | 序回 復 電 路使 用 之 賫 料脈緣偵測 器 電 路所提供之信號 對應 1 I 順序 第 7 β 實 施例包括 電 路 用 以 提 供 當 時 最 接近 賫 料 脈 1 1 I 波落緣 之 下 ~~- 時 鐘 脈 緣。 0^ 如 第 3 圖 所 > 由 該 電 路信號 取 1 1 得之 接近信號 與 更 新控制 電 路 取 得 之 R F E N 信號 組合 產 1 1 生一 脈 緣 重 定 時 信 號 (R F ) 0 送 至 重 新 定 時 器 3 0 0 〇 1 1 以 下 說 明 第 7 圚 提供 之 信 號 順 序 9 以 表 示 當 時 最 接 近 1 | 資料 脈 波 落 緣 之 下 個 時鐘 脈 緣 9 由 圖 中 正 反 器 達 成 0 接 1 1 收之 資 料 脈 波 送 至 正 反器 1 0 及 3 0 的 賫 料 ( D ) 埠 0 黪 同 1 1 1 本紙張尺度適用中國國家標準(CNS)A4说格( 210X297公釐) -12 - 經濟部中央標準局員工消费合作社印製 298693 A7 __B7______ 五、發明説明(10) 樣,fCLK信號送至正反器3 0時鐘(CK)埠3 0,_ 反相後送至正反器1 0的時鏡(CK)埠1J。如此正反 器1 0及3 0 —起工作的有效頻率爲YCLK的兩倍即正 反器1 0及3 0之一各閂鎖YCLK的另一脈緣,其中正 反器1 0及3 0的頻率與YCLK相同〇故正反器1 0及 3 〇输出(Q)及產生有關當時最接近接收賨料脈波落緣 之下一時鐘脈緣的資料信號。但道些信號產生的頻率爲 Y C L K兩倍秦故第7圚之R S及F S可提供至時序回復 系統的其他電路,並以YC LK的兩倍頻率工m。此種方 式可利用正反器2 0及4 0加强A有效的減少正反器1 0 及3 0的接近信號頻率爲1/2、以提供接近信號於 Y C L K的升緣上〜如第4圚•當然本發明並不受限於此 —特別實施例。》 信號轉移順序RS,FS,R及F與相關式樣A,B ,C&D如第4圖示。*第6圚脫明第7圖電路所提供的信 號可來感測選擇資料脈緣<後當時最接近的下個時鐘脈緣 ,即資料脈波的落緣•第7圖電路亦可作爲賫料脈波升緣 偵測器,採用第6圖另一狀態圓》如A及C式樣組成 FBR式樣,而式樣B及D組成RFB,-RBF式樣。 第6圖狀態圓2 5 5 #包括四種狀態2 5 1,2 5 2, 2 5 3及2 5 4。本發明精確時序回復《路所使用之賫料 脈緣偵測器,特別是根據第6圓狀態的落緣偵測器可用來 Φ 感測RBF或FBR的狀況〆如第4圚前述銳明。 雖然可使用本實施例電路作爲賫料脈波升緣偵測器時 本紙張尺度適用中固國家橾準(CNS)A4規格(210X297公釐) -Ή - (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 線 B7五、發明説明(11) 經濟部中央標準局員工消費合作社印裂 可採用相同的信號轉移順序R S二F S ,.R及Fj但須使 用與第6圖狀態不同的狀態圖二例如,a及C可組成 F B R式樣,而B及D式樣可組成rb F式樣。 如第6圖示,狀想圖2 5 5包括四種狀態Γδ 1 , j» 2 5 2,2 5 3及2 5 4 $本發明精確時序回復電路採用 之賫料脈緣偵測器,^特別是根據第6圖狀態圖的賫料脈波 落緣偵測器即可用來感測R B F或F B R的狀況,如前述 第4圇的關係#其中感測一R B F狀況#;5,偵測器提供一高 位OR接近信號#,如第3圖邏輯電路4 5 0,或感測一 FBR狀況,所提供者爲低位OR接近僧號。當然,本發 明並不受限於此一特定的信號方式,同樣如前述,本實施 例中之信號可提供當時最接近接收資料脈波落緣之 YC LK時鏟脈波的下一時鏡脈緣的相關倌號資齡。 本發明精確時序回復電路中此一賫料脈緣偵測器的特 別實施例、根據第6圖狀態的输入信號係由第7圖電路所 提供之R及F信號,其中亦可提供一RESET信號。前 述之输出信號係接近信號0 R纟第6圖之狀態圖採用各狀 態轉移弧來表示狀態轉移的输入/輸出信號値^ 第6圖的個別狀態以下詳細脫明: 狀態2 5 4 :本實施例之初始狀態#。在狀態2 5 4, 接近倌號(R高位用以造知一 RBF的啓動狀況。當感测 到一資料脈波的升緣時,脈緣偵測器即轉移至狀態2 5 3 。同樣,當R E S ET動作或賫料脈波低位時,此狀態即 定址其狀況。〃而脈緣偵測器則保留於道些狀況的狀態中。 (請先閱讀背面之注意事項再填寫本頁) 」, .裝_ *·ιτ 線 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -14 · 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(12) 狀態2 5 3 #:此狀態表示獏取或接收到一賫料脈波。 只要資料脈波保持商位,脈緣偵測器即保持其狀態。當偵 測到資料脈波落緣唛,脈緣偵測器即視感測到的是R B F 或FBR狀況而轉移移至狀態2 5 4或2 5 2。 狀態252:此狀態254相似,但本狀態係對應於 R B F狀況除外。概緣偵測器只要賫料脈波爲保持低位即 保持於種狀態,並在感測到資料脈波的升緣時轉移至狀態 2 5 1 〇 ’ 狀態2 5 1 f此狀態表示感測到一資料脈波的升緣。 只要資料脈波保持高位,脈緣偵測器即保持此一狀態#。當 偵測到一落緣時〆偵測器即轉移至狀態2 5 4或2 5 2, 一 端視所感測到的是RBF或FBR狀況。 第8圖靡更新控制電路實施例工作的流程,如本發明 精確時序回復電路所採用者,、9圖爲其狀態圖。須知本 發明並不受限於道些圖示的更新控制電路範曝,而且,本 發明精確時序回復m路並非必須採用更新控制電路,道要 視實施例而定#。第8圓中友只要資料脈波低位,更新控制 電路即"重置',,即更新控制僧號RFEN保持低位。此 種作用可保持目前的脈緣重定時信號R F値。‘道是此種情 況較佳的情形/因時序回復系統並未獲得其他資料脈波保 持低位的時序信號賫訊。#但當接收資料脈波髙位時/電路 即等待一有效資料信號的出現\如述時序回復電路1 0 0 所提供。若賫料有效信號接收到t則更新控制鼇路即提供 更新控制信號RFEN,並設定爲髙位然後於第3圖由 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15 - — ~~ I-------1---裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(13) 繡辑電路4 5 0根據RFEN更新脈緣重定時信號RF爲 接近僧號0 R値。更新之脈緣重定時信號R F提供至重新 定時器3 0 0,如第1圖示。同前述,本發明並不受限於 此特定實施例的特別信號方式, 如前述第9圖係本發明精確時序回復電路使用之更新 0 控制電路的狀想圓,第3圔中,更新控制電路输入信號包 括一接收賫料脈波DATA,,一賫料有效信猇DAV (得 自時序回復電路1 0 0 )及一重置倌號RESET。同樣 ,更新控制信號RF E B係其输出信號。,第9圈中採用、 DATA,DAV/RFEB,於各狀態轉移弧,以表示 狀態轉移中的输入/输出信號値。 0 以下詳述各狀態#: 狀態3 5 1 本資施例之初始或內定狀態,在此狀態 0 中,更新控制電路等待接收資料脈波或資料有效倌號。同 樣,R E S E T動作或資料脈波低位丨m路保持此一狀態 f RFEN的初始內定値爲低値*當感測到資料脈波的升 緣時,更新控制電路轉移至狀態3 5 2〃。在狀態3 51中 ,若資料有效信號高位,#並與下一資料脈波升緣或資料脈 波落緣同時接收到時#更新控制電路即提供髙位更新控制 信號RFEB至邏辑電路4 5 0,·以更新脈緣重定時信號 RF並轉移至狀態3 5 5 f。 狀態3 5 2*此態振示賫料脈波已開始。即感測到資 料脈波的升緣$只要感测到賫波升緣^,且賫料有效信號低 位,則更新控制電路即保持於此一狀態。""若落緣是在賫料 I Γ I裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) -16 - 經濟部中失標準局員工消費合作社印裝 A7 _B7_ 五、發明说明(14 ) 有效信號之前感測到,則會發生一告知的〜閃訊'。更新 控制電路轉移至狀態3 5 4進行下一程序當資料脈波高 位,若資料有效侰號接收到/更新控制電路即轉移至狀態 3 5 3,俵示已收到一有效資料脈波並等待寳料脈波的結 束。若賫料脈波落緣與賫料有效信號同時發生·,則轉移至 狀態3 5 5並將RFEB設定高位以告2更新重定時倌號 RF脈緣,使其成爲接近倍號OR的値。 狀態3 5 3 ;此狀態信號告知已收到有效資料侰號> 只要賫料脈波髙位,*更新控制氪路即保持於此一狀態身當 感測到資料脈波的落緣*發生轉移至狀態3 5 5並設定更 新控制信號R F E N高位_以告知更新脈緣重定時信號 RF,使其成爲位近信號OR値多 狀態3 5 4 此態提供更新控制《路拒絕/容忍閃訊 。由上述狀態3 5 2 #,閃訊可使更新控制電路由狀態 3 5 2轉移至本狀態*進入本狀態後,若賫料脈波底位v 而資料有效脈波亦低^並在一YC LK周期內收到離則更 新控制電路轉移到狀態3 5 1,#以確認已發生一閃訊。在 本文中此表示 '閃訊拒絕# ^或者,•若資料脈波高位,資 料有效信號低位*表示賫料脈波告知已在一短暫閃訊後又 回復。在此種情況,,更新控制電路回至狀態3 5 2Γ。本文 中此表示%閃訊容忍# 當進入狀態3 5 4後< 若賫料有 效倌號與目前資料脈波落緣或下一資料脈波升緣一同發生 ,*更新控制僧號R F EN設定爲高倍以告知更新脈緣重定 時信號RF並轉移至狀態3 5 5。# ----------^ I裝-- (請先閱讀背面之注意事項再填寫本頁) 、-'° 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17 - A7 B7 經濟部中央橾隼局員工消費合作社印製 五、發明説明(15) 狀態3 5 5 >此態表示一有效資料脈波的終了。#當進 入狀態時 >一低資料脈波使更新控制《路轉移至狀態 3 5 1 >而髙位的資料脈波促成轉移至狀態3 5 2。. 本發明並不受限於此一範園,第3圖之邐輯電路 4 5 0可包含一傳統的正反器》其中備有接近信號OR#, 以提供至正反器的資料(D )埠並提供更新控制僧號 RFEN至正反器的致能"埠#。利用此一組態**正反器 的输出埠(Q)產生脈緣重定時信號RF *另外·》,如上述 ,若RFEN低低位,#則脈緣重定時信號R F並不更新爲 接近信號0 R的値* 第1 0圖係重新定時器3 0 0實施例的電路_。第1 圖及第1 0圖中,**RF及YCLK提供至重新定時器 3 0 0同樣,後之賫料信號亦提供至重新定時器 3 0 0 *根據道些信號•,重新定時器3 0 0可重定時回復 之資料信號,其與YC LK的脈緣對齊'第10圖之重 新定時器3 0 0說明時鐘價號COUT的重定#。雎未在 第10圖中說明,妲相似的方法亦可產生PDATA及 NDATA信號。#前述正反器3 2 2及3 2 4重定時信號 C OUT分別與YC LK升緣及YC LK落緣同步>。同樣 ,道些另外重定時的CΟUT信號事實上係由塊326根 據脈緣重定信號R F加以乘積。# 本發明第3圖之精確時序回復電路亦可用來感測當時 最接近一選擇接收資料脈緣的下一時鏟脈波_如賫料脈波 之升或落緣#然而,*本發明並不受限於採用此種方式的兩 (請先閱讀背面之注意事項再填寫本頁) --— -0
本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) -Ig - B7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(16) 兩的時鏟脈緣。例如•本發明亦可感測具有當時最接近選 揮接收資料脈緣之下一升或落緣。•此一本發明實施例仍可 與增加X C L K時鏟脈波頻率一樣的保有其優,但其解 析度較第3圖所述的兩時脈緣方法較低 回復資料信號的相置差可根據以下方法加以減少回 復資料信號係以本文X C L Κ的第一寶質預定頻率數位時 鏡脈波取樣接收接收資料脈波而得*接收之資料脈波亦可 由第二實質預定頻率數位時鏡脈波取樣^以第二實質預定 頻率數位時脈感測下一時脈當時最接近接收賫料脈波的下 —時鐘脈波=選擇脈緣可包含賫料脈波的升或落緣。第二 實質預定頻率約等於第一實質預定頻率的Μ每。Μ爲正整 數,但本發明並不受限於*此如上述此可由本發明精確 «r 時序回復電路的賫料脈緣偵測器完成。例如,在第3圓中 ,接近信號OR倌號顯示當時最接近接收賫料脈波選擇脈 緣的下一時鏡脈緣。f 同樣回復賫料信號亦可實質以第二預定頻率同齊或 同步於數位時鐘脈波而重新定<•時鐘脈緣用以對齊或重定 時接收資料信號係對應當時最接近接收賫料脈波選擇脈緣 之下一時鐘脈緣。#故回復資料信號實質根據感測之當時最 接近的下一時鐘脈緣來重定時?。此可由多種方式完成,如 前述之資施例^在骸實施例中*,重新定時器3 0 0所獲得 之脈脈緣重定時信號R F可表示是否在Y C L K的升或落 緣重定時回復之賫料信¥。一當收到這些侰號&如R F及 YCLK頻率的時鏡脈波,#重新定時器3 0 0即可用脈緣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 A7 S98693 B7_____ 五、發明説明(17) 重時信號R F指示的YC LK的脈緣對齊或同步回復之賫 料信號$故第12圖之信號COUTtPDATA及 NDATA全部以YC LK的脈緣對齊或同步,以提供重 定時時鏡及賫料信號。、樣,*如前述,在本實施例之精確 時序回復電路2 0 0中亦包括更新控制氰路3 5 0。在此 特別實施例中1更新控制電路3 5 0可延遲其重定時步騄 直至其資料成爲有效後i本例即指時序回復《路10 0。 或者,,不論其是否爲有效,蕾對回復資料侰號進行重定時 〇 本發明的上述某些特點及許多修改,替換,改變或等 效對熟悉技藝人士而言至爲顯然?故以下之申腈專利範園 應涵董本發明精神內之所有道些修改及改變》。 I I 1 ,—裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家梯準(CNS ) A4規格(210;X297公釐) -20·
Claims (1)
- 六、申請專利範圍 1 . 一種積髗電路包含: —精確時序回復電路(2 0 0 )用以定時一回復之資 料僧號包含: —賫料脈緣偵測器(2 5 0 ),胲脈緣偵測器( 2 5 0 )耦合於過取樣時鏡,具有互定時實質預定頻率的 系列時鐘脈波; 賅脈緣偵測器另可用以感測選擇接收資料脈緣之後當 時最接近之下一時鐘脈緣。 2.如申腈專利範園第1項之精確時序回復《路( 2 0 0 ),其中該資料脈緣偵測器(250)包含一資料 脈波落緣偵測器(2 5 0 )。 3 .如申請專利範圍第2項之精確時序回復氰路( 200),其中胲賫料脈波落緣偵測器(250)包括兩 正反器(1 0,3 0 ): 各賅兩正反器之賫料埠經耦合可接收收到之資料脈波 » 經濟部中央標準局員工消費合作社印製 各該兩正反器(1 0,3 0 )時鐘埠經耦合可接收過 取樣時鏡的數位時鏡脈波; 該兩正反器(1 0,3 0 )經耦合可閂鋇,至少爲該 兩正反器之一,接收資料脈波落緣於過取樣時鐘的升及落 緣中之一上。 4 .如申請專利範園第3項之精確時序回復電路,另 包含另兩個正反器(2 0,4 0 )耦合於前述正反器( 1 0 » 3 0 ); -21 - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Β8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 該另兩個正反器(20,40)各有賫料埠耦合於賅 前述正反器(1 0,3 0 )的個別输出埠及其個別時鐘漳 耦合可用以接收過取樣時鐘所產生的時鐘脈波,賅另兩個 正反器(20,40)耦合至前述正反器(10,30) 以提供前述正反器(1 0,3 0 )產生的输出信號於過取 樣時鐘的升緣上。 5 . —種減少由時鐘脈波以第一實質預定頻率取樣接 收資料脈波而導出之回復資料僧號相置差的方法, 胲方法包括步驟: 以第二實質預定頻率時鏡脈波取樣接收賫料脈波,以 感測接收資料脈波選擇脈緣後當時最接近之下一數位時鐘 脈波的時鐘脈緣,第二實質預定頻率約爲第一實質預定頻 率的Μ倍:及 實質根據感測之下一時脈緣重新定時回後資料信號。 6 .如申請專利範園第5項之方法,其中取樣步驟包 含取樣接收資料脈波,用以感測接收賫料脈波選擇脈緣之 後當時最接近之下個時鐘脈波升緣。 7 ·如申腈專利範園第5項之方法,其中重新定時步 騄包含:取樣接收賫料脈波,以感測接收赍料脈波選擇脈 緣之後當時最接近之下一時鐘脈波落綠。 8.如申請專利範園第5項之方法,其中重新定時步 騄包含: 以第二實質預定頻率的時鐘脈緣對齊回復資料信號的 波緣,上述脈緣對應所感測之接收資料脈波選擇脈緣當時 (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 線- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -22 - A8 B8 C8 D8 六、申請專利範圍 最接近之下一時鏡脈緣。 9 .如申請專利範園第5項之方法,其中取樣接收賫 料脈波步驟包含以第二實質預定頻率取樣接收賫料脈波於 其數位時鐘脈波的升及落緣上。 (請先閲讀背面之注意事項再填寫本頁) -裝· 、1T .1 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -23 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/315,783 US5539784A (en) | 1994-09-30 | 1994-09-30 | Refined timing recovery circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW298693B true TW298693B (zh) | 1997-02-21 |
Family
ID=23226037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW083109443A TW298693B (zh) | 1994-09-30 | 1994-10-12 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5539784A (zh) |
EP (1) | EP0705003A3 (zh) |
JP (1) | JPH08125647A (zh) |
KR (1) | KR960012814A (zh) |
CN (1) | CN1126331A (zh) |
TW (1) | TW298693B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3347848B2 (ja) * | 1993-11-08 | 2002-11-20 | 株式会社ゼネラル リサーチ オブ エレクトロニックス | 多値信号復号回路 |
US5692166A (en) * | 1996-04-19 | 1997-11-25 | Motorola, Inc. | Method and system for resynchronizing a phase-shifted received data stream with a master clock |
JP3729366B2 (ja) * | 1996-11-29 | 2005-12-21 | 株式会社ゼネラル リサーチ オブ エレクトロニックス | パケットfsk受信機用クロック再生回路 |
US6044122A (en) * | 1997-01-23 | 2000-03-28 | Ericsson, Inc. | Digital phase acquisition with delay locked loop |
US6148038A (en) * | 1997-03-31 | 2000-11-14 | Sun Microsystems, Inc. | Circuit for detecting and decoding phase encoded digital serial data |
US6249555B1 (en) | 1997-07-14 | 2001-06-19 | Grass Valley (Us) Inc. | Low jitter digital extraction of data from serial bitstreams |
WO1999044327A2 (en) * | 1998-02-26 | 1999-09-02 | Koninklijke Philips Electronics N.V. | Clock recovery circuit and a receiver having a clock recovery circuit |
US6377575B1 (en) | 1998-08-05 | 2002-04-23 | Vitesse Semiconductor Corporation | High speed cross point switch routing circuit with word-synchronous serial back plane |
US6198700B1 (en) * | 1999-06-04 | 2001-03-06 | Level One Communications, Inc. | Method and apparatus for retiming test signals |
US6292554B1 (en) * | 1999-10-07 | 2001-09-18 | Simplified Telesys | System and method for communicating with and controlling disparate telecommunications devices in a telecommunications network |
US6775345B1 (en) | 1999-12-30 | 2004-08-10 | Intel Corporation | Delay locked loop based data recovery circuit for data communication |
US6639956B1 (en) * | 1999-12-31 | 2003-10-28 | Intel Corporation | Data resynchronization circuit |
WO2001095120A1 (en) * | 2000-06-06 | 2001-12-13 | Vitesse Semiconductor Corporation | Crosspoint switch with switch matrix module |
US8155256B2 (en) * | 2000-10-23 | 2012-04-10 | Texas Instruments Incorporated | Method and apparatus for asynchronous clock retiming |
GB2397733B (en) * | 2000-12-06 | 2004-10-06 | Fujitsu Ltd | Clock recovery circuitry |
US6768385B2 (en) * | 2001-05-11 | 2004-07-27 | Mstar Semiconductor, Inc. | Intelligent phase lock loop |
US7103125B1 (en) * | 2001-05-16 | 2006-09-05 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in serial communications |
US7139344B2 (en) * | 2001-05-16 | 2006-11-21 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications |
DE60125360D1 (de) * | 2001-09-18 | 2007-02-01 | Sgs Thomson Microelectronics | Abfrageprüfgerät, das Überabtastung zur Synchronisierung verwendet |
US6888905B1 (en) * | 2001-12-20 | 2005-05-03 | Microtune (San Diego), Inc. | Low deviation index demodulation scheme |
DE10207315B4 (de) * | 2002-02-21 | 2007-01-04 | Infineon Technologies Ag | Vorrichtung zur Datenrückgewinnung aus einem empfangenen Datensignal |
US7349498B2 (en) * | 2002-10-07 | 2008-03-25 | International Business Machines Corporation | Method and system for data and edge detection with correlation tables |
CN100352194C (zh) * | 2003-04-23 | 2007-11-28 | 华为技术有限公司 | 调节采样时钟保障同步数据可靠接收的方法及其装置 |
EP1544633B1 (en) * | 2003-12-17 | 2008-10-01 | STMicroelectronics (Research & Development) Limited | Tap multiplexer |
CN100481236C (zh) * | 2005-01-26 | 2009-04-22 | 宏阳科技股份有限公司 | 全数字式频率/相位恢复电路 |
DE102005006172A1 (de) * | 2005-02-10 | 2006-08-24 | Siemens Ag | Schaltungsanordnung und Verfahren zur Datenübertragung |
JP4213132B2 (ja) * | 2005-03-28 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | タイミングリカバリ回路及び間引きクロック生成方法 |
KR100819097B1 (ko) * | 2006-12-05 | 2008-04-02 | 삼성전자주식회사 | 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법 |
JP4942195B2 (ja) * | 2007-02-27 | 2012-05-30 | キヤノン株式会社 | データ通信装置、データ通信システム及びデータ通信方法 |
CN101610083B (zh) * | 2009-06-19 | 2012-10-10 | 中兴通讯股份有限公司 | 一种高速多路时钟数据恢复电路 |
CN102347813B (zh) * | 2011-09-26 | 2015-11-25 | 华为技术有限公司 | 一种选取采样时钟信号的方法和设备 |
US9520989B2 (en) * | 2014-07-28 | 2016-12-13 | Texas Instruments Incorporated | Phase detector and retimer for clock and data recovery circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2536610A1 (fr) * | 1982-11-23 | 1984-05-25 | Cit Alcatel | Equipement de transmission synchrone de donnees |
US4663769A (en) * | 1985-10-02 | 1987-05-05 | Motorola, Inc. | Clock acquisition indicator circuit for NRZ data |
US4821297A (en) * | 1987-11-19 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital phase locked loop clock recovery scheme |
US4972443A (en) * | 1987-11-24 | 1990-11-20 | Siemens Aktiengesellschaft | Method and arrangement for generating a correction signal for a digital clock recovery means |
US4847870A (en) * | 1987-11-25 | 1989-07-11 | Siemens Transmission Systems, Inc. | High resolution digital phase-lock loop circuit |
US4821295A (en) * | 1987-11-30 | 1989-04-11 | Tandem Computers Incorporated | Two-stage synchronizer |
US4862482A (en) * | 1988-06-16 | 1989-08-29 | National Semiconductor Corporation | Receiver for Manchester encoded data |
US4912730A (en) * | 1988-10-03 | 1990-03-27 | Harris Corporation | High speed reception of encoded data utilizing dual phase resynchronizing clock recovery |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
US5491713A (en) * | 1993-04-28 | 1996-02-13 | Hughes Aircraft Company | Minimized oversampling Manchester decoder |
-
1994
- 1994-09-30 US US08/315,783 patent/US5539784A/en not_active Expired - Lifetime
- 1994-10-12 TW TW083109443A patent/TW298693B/zh not_active IP Right Cessation
-
1995
- 1995-09-20 EP EP95306620A patent/EP0705003A3/en not_active Withdrawn
- 1995-09-27 JP JP7272101A patent/JPH08125647A/ja active Pending
- 1995-09-27 KR KR1019950032007A patent/KR960012814A/ko not_active Application Discontinuation
- 1995-09-29 CN CN95117369A patent/CN1126331A/zh active Pending
-
1996
- 1996-01-11 US US08/584,497 patent/US5689533A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR960012814A (ko) | 1996-04-20 |
JPH08125647A (ja) | 1996-05-17 |
CN1126331A (zh) | 1996-07-10 |
EP0705003A3 (en) | 1997-07-23 |
US5689533A (en) | 1997-11-18 |
EP0705003A2 (en) | 1996-04-03 |
US5539784A (en) | 1996-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW298693B (zh) | ||
EP1293888B1 (en) | Methods and circuitry for implementing a first-in first-out structure | |
TW214585B (en) | Digital serializer and time delay regulator | |
US7684531B2 (en) | Data recovery method and data recovery circuit | |
US8085893B2 (en) | Low jitter clock recovery circuit | |
US7746971B2 (en) | Data recovery method, data recovery circuit, data transmitting/receiving apparatus and information processing apparatus | |
EP0226017B1 (en) | Data synchronizer between a source system and a sink system | |
US7567629B2 (en) | Multiphase clock recovery | |
WO1991005422A1 (en) | Phase detector for phase-locked loop clock recovery system | |
US20060001464A1 (en) | Digital PLL circuit | |
US5579352A (en) | Simplified window de-skewing in a serial data receiver | |
US5689530A (en) | Data recovery circuit with large retime margin | |
TW200915727A (en) | Adjustable digital lock detector | |
US20030112913A1 (en) | Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal | |
TWI329995B (en) | Lock detecting circuit and method for phase lock loop systems | |
US7254205B2 (en) | Signal processing method and apparatus for ensuring a desired relationship between signals | |
US5592519A (en) | Dual frequency clock recovery using common multitap line | |
US20100281289A1 (en) | Bidirectional Memory Interface with Glitch Tolerant Bit Slice Circuits | |
JP2005506798A (ja) | 遷移検出、妥当正確認および記憶回路 | |
TWI279114B (en) | A system and method for generating de-serializing timing signals | |
TW504903B (en) | Frequency shift detection circuit with selectable granularity | |
US7382163B2 (en) | Phase frequency detector used in digital PLL system | |
TWI293733B (en) | Asynchronous bus processing apparatus | |
US6956921B1 (en) | Clock and data recovery circuit | |
GB2336732A (en) | Frequency comparator and PLL circuit using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |