TW293162B - - Google Patents

Download PDF

Info

Publication number
TW293162B
TW293162B TW085101933A TW85101933A TW293162B TW 293162 B TW293162 B TW 293162B TW 085101933 A TW085101933 A TW 085101933A TW 85101933 A TW85101933 A TW 85101933A TW 293162 B TW293162 B TW 293162B
Authority
TW
Taiwan
Prior art keywords
opening
metal
item
filling
channel
Prior art date
Application number
TW085101933A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW293162B publication Critical patent/TW293162B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明( 1) 1 I 發 明 之 技 術 領 域 1 1 1 I 本 發 明 係 與 半 導 體 製 造 方 法 有 關 尤 其 是 有 關 於 半 /·—V 1 1 I 請 1 I 導 體 之 相 鄰 表 面 或 階 層 間 的 間 隙 充 填 處 理 方 法 〇 先 閱 1 I 讀 1 背 1 I 之 1 I 發 明 背 景 >王 意 1 I 事 1 項 I 再 捧 1 將 半 導 體 進 — 步 縮 小 在 技 術 上 存 在 極 多 的 障 礙 其 中 寫 本 裝 頁 1 包 含 金 屬 互 連 層 充 填 以 保 證 裝 置 可 適 當 運 作 0 金 屬 互 連 '—^ 1 1 信 號 線 可 經 由 在 絕 緣 層 上 形 成 穿 口 而 與 積 體 電 路 下 導 體 1 1 相 接 觸 〇 般 希 望 能 利 用 形 成 互 連 層 的 金 屬 完 全 充 填 穿 口 1 1 , 因 此 保 證 裝 置 可 適 當 地 操 作 0 訂 1 為 了 成 本 物 性 及 可 用 性 上 的 考 量 目 今 積 體 電 路 1 | 金 屬 互 連 線 以 鋁 為 製 造 材 料 0 基 本 上 這 些 互 連 線 由 濺 射 處 1 I 理 形 成 但 其 在 接 觸 穿 口 的 充 填 上 並 非 最 適 者 〇 絕 緣 層 的 1 | 旅 上 表 面 上 相 當 大 的 鋁 粒 子 將 導 致 一 些 問 題 0 在 接 觸 穿 α 端 1 緣 上 累 積 的 巨 大 粒 子 將 在 鋁 穿 過 前 鎖 住 或 阻 擾 穿 口 導 1 1 致 穿 口 内 形 成 空 泡 或 不 均 勻 結 構 〇 當 積 體 電 路 製 尺 寸 小 時 1 1 9 此 問 题 益 形 明 顯 〇 小 接 點 用 於 小 的 裝 置 中 如 0. 5 β m 的 1 1 裝 置 但 下 一 代 的 大 型 積 體 電 路 需 要 比 大 裝 置 更 大 的 方 1 I 位 比 ( 即 高 與 寬 的 比 値 ) 因 此 加 重 上 述 穿 口 充 填 的 困 難 1 I 0 例 如 不 平 坦 的 大 空 泡 接 觸 電 阻 極 大 小 設 計 上 所 要 求 者 1 1 1 〇 另 外 與 穿 口 充 填 區 相 鄰 之 鋁 薄 區 將 承 受 電 子 遷 移 而 使 1 1 電 路 可 能 產 生 開 V 而 使 裝 置 失 效 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) , 一 4 - 經濟部中央標準局員工消費合作社印製 293162 A7 B7五、發明説明(会 已提出多種不同的方法,以保證下金屬位階中的適當 金屬接觸,例如,已應用防火金屬層連接鋁互連層改進穿 口之通過量。另外穿口侧壁形成斜坡以改進進入穿口的金 屬步階涵蓋。但是傾斜侧壁的使用,當工業上採用較小的 裝置尺寸時已變得較沒有必要。甚至對於尺寸約0.5//m的 技術,上述技術並無法完全克服穿口充填上的困難。確信 過去在穿口充填問題至少部份係由相當低的溫度所產生, 在該溫度下鋁可經處理而進行穿口充填。此溫度基本上低 於500 °C,某些製造商確信此有助於過度而不適於穿口充 填之銘粒子形成。 1 9 9 2年10月28號由Chen等人所提的U.S. Patent No. 5 ,108,951中打算處理由於過大之鋁粒子流所引起的穿口 充填問題。在此專利中,在鋁沉積商用前,將積體電路加 熱至約400 °C。在晶圓加熱至500 °C期間,鋁沉積入穿口。 在晶圓加熱期間鋁以約30— 80埃/秒的速率沉積於穿口中 ,此習知技術之系統有多項與前述的習知系統相同的缺點 。另外,在約50^1附近進行穿口充填,因此在積體電路 上無法使用聚合材料作為介質,因為基本上這些聚合材料 在如此高溫下將會fj。 由於上述習知技術中的缺點,因此有必要對接點及穿 口提供積體電路充填方法,該方法可在低溫下,最好在 250-450 °C之間提供可信賴的充填效果。在如此低溫下的 接點及穿口充填將允許使用最適當的介質材料,此類材料 在次0.5微米技術的發展上深具重要性。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -5 - 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(9 發明概述 由於上述習知技術上的缺點,因此必須提供一種積體 電路接點及穿口的充填處理,此項處理可在約250 °C 450 °C 的相當低溫下進行,此溫度範圍可允許使用低介電常數聚 合物,在以前充填處理所需要的高溫下,無法使用此類聚 合物。 使用相當低溫充填處理優點為可充填鋁,鋁t金, 及銅合金。將充填此金屬之接點及穿口可依需要由物理蒸 汽沉積(” PVD” )或化學蒸汽沉積(” CVD” )反火金屬 及/或金屬合金加以襯裡。此間隙亦可使用不同介質或介 質的組合形成。 依據本發明,提供一改進之充填方法,可在積體電路 的介質中增強接點,穿口及渠道的充填工作,尤有用於次 .~60. 5 # m的技術。本發明中的一項較佳理念為在約1 Q至10 Torr時溫度介於250 °C至450 °C間,且處理壓力在300- 1 000大氣壓下進行充填處理。此項處理方法與習知技術中的處 , φ 理方法形成強烈對比,在習知技術中處理只有大氣體 的幾分之一,眞空度基本上約l-4mTorr,度基本上超 過500 °C。本發明的方法可用於不同的金屬及金屬合金, 可依據所欲充填之對應間隙,洞口及渠道金屬的不同物性 及化性而調整上述處理參數。 在本發明中所使用的適當金屬及金屬合金包含下列材 料(但不受限於此材料内):(1 ) A卜Ti ( 0. 1 % ) -Cu (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度逋用中國國家橾準(CNS ) A4規格(2丨0><297公嫠) -6 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 1 | ( 0. 5% ) ( 2) Al-Cu ( 0. 5% ) (3 )A1-C (0 .196 1 I ) (4) A1- Si (0.1%) -Cu ( 0. 5% ) ; 及鋁 。另外, 1 1 I 本 發 明的 方 法 適 於使用防火金 屬 或 金屬 合 金 如 ( 1 ) 純 —S 請 1 1 I 銅 ( Cu ) ( 2 ) 銅及鎂(Mg ) ,金(Au ) 及銀 (Ag ) 中 先 閱 ik 1 1 •— 或 多項 的 合 金 ;&A1-Sc-Cu 〇 本 發明 的 方法亦 可 用 於不 背 1 I 之 1 I 同 的 防火 覆 套 如由鈦(T i ) Ti N , Ti及 TiN的 組 合 9 注 意 辜 1 1 TiW 及鎢 ( W) 所形成者。 項 再 1 填 裝 對於 處 理 含 聚合絕緣體的 積 體 電路 本發明 方 法 別具 馬 本 頁 1 優 點 ,因 此 絕 緣 體基本上在溫 度 約 350°C或更大的時候會 '—^ 1 I 分 解 。在 聚 合 絕 緣體包含(但 不 受 限於 此 )聚四 氟 乙 稀( 1 1 1 t* PTFE" ) 族化合物的限制, PTFE化合物介電常數為1.9 _ ----------— < - 1 1 訂 1 9 因 此極 具 吸 引 力,因為此化 合 物 有能 力 減低互 連 結 的寄 生 電 容。 1 1 本發 明 的 處 理技術亦可保 證 通 過不 同 介質材 料 或 介質 1 | 材 料 之組 合 的 洞 口及/或渠道 的 完 全充 填 。因此 本 發 明的 技 術 可用 於 刻 紋 (damascene ) 或雙刻紋處理技術組, 其 Τ I 中 在 氧化 物 或 其 他介質中形成 凹 槽 ,或 由 蝕刻形 成 > 然後 1 1 依 適 當的 充 填 如 化學蒸汽沉積 ( ” CVD” ) 金屬 (通常為 1 1 僞 或 銅) , 此 後 將金屬拋光, 因 此 沖洗 介 質。在 一 雙 刻紋 1 1 方 法 中, 不 只 蝕 刻之或在介質 中 所 形成 的 凹槽, 且 除 外尚 1 1 上 圖 樣(patte r η )且蝕刻一穿口 >使該穿口從金屬之上階 1 I 通 過 介質 至 下 階 金屬中"本發 明 中 所用 的 適當介 質 包 含聚 1 I 合 旋 上玻 璃 ( ” S 0 G ” )材料邊 如由A 1 1 ied Si gna 1 1 1 I Co ΓΡ .所製造的1 5 0 0系列,PTEF族 par y 1 ene,聚胺, 三 1 1 本紙張尺度適用中國國家樣準(CNS ) A4規格(21™们 293162 A7 B7 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 氧二氫矽,膠,及表面修飾氣凝膠,如氟化或甲醉氣 凝膠,上列諸例可見於下列專利申請案之一或多案中,下 列申請案並列為本文之參考案:(1)案號08/234,100* 1 994年 10 月 28號列檔,標題” Self-Aligned Via Using Low Permittivity Dielectric” ,所有人Ser. ; (2)案 號 08/286, 761,1994年 8 月 5號列檔,標題” Porous Dielectric Layer with a Passivation Later for Electronics Applications",所有人 Ser; (3)案號 08 /294,290,1994年 8 月 23號列檔,標題” Self-Aligned Contact Using Organic Dielectric Materials",所有 人Ser; (4)案號08/246, 432,1994年5月20號列檔,標 題” Interconnect Structure with an Intergrated Low Density Dielectric ",所有人Ser; (1)案號 08/233, 015’ 1994年 11 月 1號列檔’標題” Pillars for Improved Damascene Conductor Fabrication” ,所有人Ser° 圖形簡述 經濟部中央標準局員工消費合作社印製 對於嫻熟本技術者可由下列本發明的説明及其附圖而 更進一步瞭解本發明,其中: 本發明的嶄新特徵及目的可由下列説明及附圖中得知 ,其中: 圖1為可用於本發明之實施例的增強遷移系統(” ETM ”)的示意圖; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8 - 專利申請案第85101933鹚 ROC Patent Appln. No.85101933 説明書梦正頁中文本一附件一 i Pages of Specification in Chinese - En^^. (民國85年6月卟马送呈) (Submitted on June '少-19! 1996) B7
z ¥fF\ 声“,I 煩請委3二 經濟部中央標準局員工消費合作社印製 五、發明説明(6 ) 圖2A及2B為本發明中空腔充填程序的示意圖; 圖3為ETM模组的示意圖: 圈4A及4 B示0.5微米3 : 1方位比開孔之充填能力丄的處 理壓力及溫度。 圖5示不同開孔方法於處理後的板電阻; 圖6A及6B為充填高方位比之掃瞄電子顯微鏡(SEM) 的截面圖; 圖7A及7B示本發明中Ti/TiN/ETM鋁充填處理的接觸 電阻及接點洩漏。 圖8A及8B示鎢(W)充填’傳統回流,及本發明中新的 鋁充填之穿口電阻的關係圖: 圖9A及9B示鎢(W)充填,傳統回流,及本發明中新的 鋁充填之穿口鏈良率比較圖: 圖10A及10B為兩濺射處理所形成之鎢及鋁充填穿口 (10A)及金屬引導(10B)中電子壽命分佈的關係圖;且 圖11及12説明本發明之不同基體的間陳充填。 較佳實施例之詳細説明 須知在下文中所説明的方法步驟及結構並無法形成完 整的積體電路製程》本發明可應用現有的積體電路製造技 術完成,而且僅用文中所涵蓋的一般常用技術,即足以瞭 解本發明。附圖並非本發明所特定使用者,且其中表示積 體電路製造部份的截面圖並不依原物體之尺寸,其目的僅 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 9 - 293162 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( T) 1 I 在 説 明 與 本 發 明 相 關 之 特 點 〇 1 I 目 前 已 證 明 0. 5微米 (β m ) 應 用 中 使 用 接 點 / 穿 U 之 1 1 I 鋁 回 流 方 法 〇 但 由 於 沉 積 溫 度 相 當 高 而 且 無 法 完 全 充 填 /-V 請 1 1 VLSI 電 路 中 高 方 位 比 接 點 及 穿 口 因 此 鋁 回 流 方 法 並 沒 有 先 閱 1 I 讀 I 廣 為 使 用 0 對 於 次 0. 5 W m 應 用 中 的 70 全 充 填 尤 受 矚 曰 因 η 面 1 I 之 1 I 為 與 傳 統 的 鎢 充 填 技 術 比 較 再 生 鋁 回 流 技 術 必 需 要 能 注 $ 1 1 達 到 對 等 或 更 好 的 良 率 及 可 信 度 0 本 發 明 的 方 法 可 證 明 > 項 再 1 填 裝 I 在 溫 度 小 於 450 °C時的增強鋁充填的確是次0 .5 β m應用的 爲 本 Έ 再 生 程 序 0 '—^ 1 1 I 與 積 體 W-充 填 / 鋁 導 引 技 術 相 比 較 鋇 充 填 技 術 的 優 1 1 1 點 為 低 電 阻 接 點 / 穿 口 製 程 步 驟 較 少 且 電 子 遷 移 性 能 1 1 訂 1 改 善 0 傳 統 鋁 回 流 方 法 的 缺 點 在 於 對 於 表 面 狀 況 及 洞 型 態 之 回 流 的 敏 感 性 〇 傳 統 上 熱 濺 射 沉 積 及 / 或 回 流 方 法 視 增 1 1 原 子 ( adatom ) 的 擴 散 性 遷 移 而 定 0 較 高 的 接 點 / 穿 口 方 1 I 位 比 及 洞 口 入 口 處 減 射 障 壁 屬 的 典 型 突 穿 將 對 回 流 特 性 產 丄 生 不 好 的 效 應 〇 結 果 在 一 規 則 可 複 製 的 基 礎 上 很 難 達 ’丨 I 到 完 全 充 填 0 1 1 另 一 方 面 本 發 明 提 供 - 完 全 的 鋁 開 孔 或 間 隙 充 隙 技 1 1 術 因 此 可 在 溫 度 低 於 45 0。。下 對高方位比的次0 .5 β m 1 1 開 孔 或 間 隙 達 到 完 全 充 隙 〇 可 應 用 不 使 用 物 理 準 直 器 的 高 1 1 產 量 T/ T i N 障 壁 金 屬 充 填 方 法 完 成 鋁 開 孔 或 間 陈 之 完 全 充 1 I 填 〇 由 大 型 穿 口 鏈 所 產 生 的 數 據 做 為 與 傳 統 積 體 W充填/ 1 1 I 鋁 導 引 傳 統 鋁 回 流 及 增 強 鋁 充 填 方 法 的 比 較 標 準 〇 相 1 1 I 同 的 A1 -Cu合金可用於各種例子中 >用於金屬導引或穿口 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10 - A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明 ( 1 的 電 子 遷 移 可 信 賴 數 據 亦 提 供 以 用於 新舊 方法 的比 較 〇 1 1 現 在 請 參 考 附 圖 9 不 同 囷 中 的 相同 组件 以相 同標 示 號 1 1 碼 表 示 在 圖 1中為- -增強遷移系統(" ETM” ), 以數 字 20 1 | 表 示 如 英 圃 Br is to 1 的 E1 e c t r 〇 t e c h 公 司所 製造 的Si gma 請 先 1 I ETM系統 ,ETM 系 統 一 般 為 六 角 形 〇 裝置 20包 含卡 匣處 理 器 讀 背 1 I 22 其 傳 送 一 或 多 個 卡 匣 ( 圖 中 無 示) ,從 卡匣 負載 區 24 之 注 意 1 1 經 變 壓 負 載 台 26 當 卡 匣 依 據 下 文 所説 明的 方式 在不 同 的 事 項 £ 1 1 處 理 空 腔 中 傳 送 時 台 26可 於 不 同 眞空 度下 循環 使用 〇 卡 丹 t % 本 裝 匣 處 理 器 型 如 一 可 轉 動 可 伸 展 之 臂, 操作 此卡 匣可 將 晶 頁 1 1 圓 從 卡 匣 向 處 理 空 腔 傳 送 當 晶 圓 為該 裝置 所處 理之 後 > 1 1 可 再 回 至 一 空 腔 中 〇 最 初 卡 匣 由 處 理器 22送 至加 熱站 28進 1 | 行 初 級 處 理 當 晶 圓 達 到 預 定 溫 度 時, 再為 處理 器22傳 送 訂 I 物 理 蒸 汽 沉 積 ( ” PVD" ) 站 以 沉 積適 當的 金屬 材料 如 1 I 鋁 鋁 合 金 銅 銅 合 金 及 其 他 適當 材料 。在 PVD站 處 1 1 1 理 後 處 理 器 22將 晶 圓 送 至 ETM站32進行高壓/高溫處理 1 丄 > 其 方 式 見 下 文 之 説 明 0 在 ETM處理完成後 晶圓送至高 丨 功 率 物 理 蒸 汽 沉 積 ( ” PVD" ) 空腔36 在此應用鈦或錫 1 1 進 行 處 理 〇 當 完 成 Ti / Ti N物理蒸汽沉積後 處理器22將 1 1 晶 圓 送 到 空 腔 38 中 進 行 軟 減 射 蝕 刻。 室38 包含 加熱 站 ( 1 1 圖 中 無 示 ) 可 在 蝕 刻 期 間 簡 化 晶 圓 的熱 處理 。減 射蝕 刻 在 1 I 約 1 000 伏 的 相 當 低 能 量 下 處 理 〇 監 視器 40連 接不 同的 控 制 1 1 I 裝 置 以 顯 示 裝 置 20 中 的 晶 圓 處 理 〇 1 1 1 處 理 矽 晶 圓 使 通 過 0. 35 β mCMOS雙階金屬(DLM ) 流 ( 1 1 圖 中 無 示 ) 其 使 用 免金 屬 介 質 (PMD) 及位 準間丨 金屬 介 質 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格J 21 OX 297公釐) -责丨¢) - 11 - 1 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明($ (IMD)的化學機械平面化。接點及穿口 44在電漿蝕刻後使 用移相I線石版刷上圖樣(pattern)。由一少準直器處理 濺射沉積一 Ti/TiN障壁,該處理對高方位孔之底部提供 改進的涵蓋量。本方法的優點包含高產量及較少的粒子, 此係因物理準直器不使用於沉積路徑中。由一雙步驟處理 達成鋁洞充填。傳統上使用400 °C下的A卜Cu合金46的濺射 沉積以對金屬及每一洞頂架橋,而在洞中留下空洞,如圖 2A所示。然後晶圓42在眞空下向ETM ( Enhanced Transfer Mobility)系統20的ETM模組32遷移(見圖1)。阖3中詳示 ETM模組32,包含兩輻射50a及50b加熱器的高壓空腔48, 以精確控制晶圓溫度。然後應用通過入口 52的氬JL g空腔 4 8施壓使架橋Al— Cu進入洞4告中。基本操作壓力及溫度為 60MPa及400°C。當Al— Cu合金由於外部壓力而突穿入洞中 (圖2B)時,即完成洞口充填。 圖4 A及4B對此技術充填能力上的壓力及溫度效應予以 彙總。圖4B説明開孔或洞口充填程序為晶圓溫度(。(:)及大 氣壓力的函數。本發明之溫度及壓力適用範園為溫度介於 250°C至450°C之間,壓力則在300- 1000atm間(眞空壓力 約10至10lT〇rr)。控制樣本亦使用傳統的蝕刻背W充填方法 及高溫度(525 °C)鋁回流方法處理。在所有的例子中,在 (請先閲讀背面之注意事項再填寫本頁) 裝_ 訂 沉 圓 射晶 濺使 上 層 頂雙 鋁氮 在 \ 前物 刻化 蝕氧 漿積 電 沉 及漿 樣電 用 上使 的後 引最 導。 二 層 第蓋 化 論 討 及 果 結 張 紙 本 CN /V 準 標 家 國 國 中 用 適 公 7 9 2 293168 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明(10 ) 1 1 圖 6 A及 6 B為 由 本 發 明 之 增 加 鋁 充 填 技 術 所 -製 造 的 高 方 1 1 1 位 比 SEM截面 甚至當最小洞口徑為0 .2.5 U m 時 仍 能 完 全 充 1 | 請 1 1 填 而 且 不 為 障 壁 薄 膜 突 穿 所 阻 擾 〇 為 了 估 計 整 個 洞 充 填 先 閱 1 1 處 理 中 最 大 晶 圓 溫 度 在 第 二 階 的 鋁 洞 充 填 處 理 後 0 最 測 背 1 1 之 1 下 階 金 屬 的 板 電 阻 0 圖 5示應用標华W充 填 處 理 晶 圓 後 金 意 1 1 屬 的 板 電 阻 分 阻 圖 本 發 明 的 ETM A 1 一 充 填 處 理 為 傳 統 的 事 項 1 | 屬 中 應 導 再 填 熱 射 鋁 〇 由 於 金 堆 Ti N/A 1 合 金 層 間 熱 作 用 反 寫 本 I 致 板 電 阻 間 的 差 異 0 由 此 圖 中 可 明 顯 看 到 傳 統 上 熱· 沉 積 鋁 頁 1 1 的 尚 晶 圓 溫 度 而 W充蜞及ETM處 理 晶 圓 顯 示 相 似 的 板 電 阻 1 1 且 此 可 確 認 新 的 鋁 充 填 處 理 可 在 高 溫 度 下 進 行 (約 4 0 0 〇C 1 I ) 〇 1 訂 I 圖 7A及 7B為 本 發 明 之 ETM A 1 充 填 的 接 觸 電 阻 及 接 點 洩 1 1 I 漏 特 性 〇 與 標 準 的 W充填方法相比較 本發明中的T i / T iN 1 1 1 障 壁 及 新 的 AI 充 填 方 法 可 得 到 良 好 的 接 觸 電 阻 及 接 點 特 性 丄 0 應 用 A1 充 填 製 造 的 大 型 接 觸 鍵 也 顯 示 良 率 優 於 晶 圓 充 填 1 處 理 〇 1 1 圖 8A及 8B 比 較 傳 統 上 鎢 沉 積 / 蝕 刻 背 所 形 成 之 充 填 穿 1 1 a 電 阻 及 本 發 明 的 增 強 鋁 充 填 處 理 所 形 成 鋁 回 流 的 穿 電 1 I 阻 〇 在 兩 例 中 > 增 強 A1 充 填 處 理 產 生 更 緊 的 穿 V 電 阻 分 1 1 I 部 甚 至 當 洞 口 徑 小 於 0. 5 // m 時 仍 一 樣 0 失 敗 分 析 指 示 不 1 1 I 完 全 充 填 使 傳 統 鋁 回 流 所 觀 測. 到 的 穿 電 阻 分 佈 更 寬 » 1 1 而 介 面 及 核 心 層 的 變 動 則 認 為 由 於 鎢 充 填 中 所 觀 測 的 更 寬 1 1 廣 1 皆 佈 所 引 起 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-13 293162 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ii 當 接 點 及 穿 尺 寸 增 加 時 由 於 本 質 上 較 高 的 電 阻 率 而 使 鎢 的 電 阻 餘 裕 ( 及 處 理 餘 裕 ) 小 於 鋁 〇 在 穿 口 電 阻 中 所 觀 測 到 的 變 動 直 接 導 到 參 數 良 率 損 失 0 且 穿 電 阻 規 格 可 放 鬆 以 補 充 處 理 上 的 缺 點 因 此 電 路 設 計 將 在 性 能 上 產 生 影 響 0 因 此 使 穿 口 電 阻 最 小 化 至 技 術 規 格 所 要 求 者 > 為 一 相 當 重 要 的 要 求 〇 圖 9A及 9B為 0. 6 // m 及 0. 4 β m 之 大 穿 cr 鏈 的 良 率 〇 對 於 0. 6 ^ m 的 穿 口 而 言 已 知 晶 圓 充 填 及 增 強 充 填 處 理 可 產 生 相 當 好 的 良 率 則 傳 統 的 回 流 處 理 則 較 差 〇 在 0. Α β m 下 比 之 於 W充填及傳統回流處理 增強A1充填處理可得到較 高 的 穿 口 鏈 良 率 〇 良 好 的 金 屬 導 引 及 穿 口 信 賴 度 ( 圖 1 0A 及 1 0B ) 與 傳 統 的 低 溫 度 ( 3 0 0。。) 鋁金屬化及W充 填 穿 相 比 較 仍 可 完 成 增 強 充 填 處 理 〇 鋁 充 填 穿 口 的 優 良 特 性 確 信 係 由 於 受 聚 積 電 流 減 低 的 影 響 此 係 因 與 傳 統 的 W 充 填 結 構 相 比 較 , A1 充 填 提 供 低 電 阻 及 電 阻 較 少 之 介 面 〇 此 種 的 鋁 性 能 之 改 進 主 要 得 之 於 鋁 充 填 處 理 中 金 屬 的 顆 粒 較 大 0 在 本 發 明 的 另 — 設 計 理 念 中 如 圖 11 所 示 提 供 一 含 外 表 面 61 的 穿 口 60 該 表 面 在 多 傳 介 質 62之 體 内 形 成 該 介 質 62覆 蓋 在 半 導 體 晶 圓 中 形 成 的 金 屬 層 64 0 介 質 62可 提 供 多 個 覆 蓋 層 圖 中 示 三 層 66 68及 70 〇 例 如 最 低 的 介 質 層 66可 包 含 一 電 漿 氧 化 物 其 上 則 沉 積 一 層 三 氧 二 矽 28 〇 在 中 間 層 68上 沉 積 一 電 漿 四 乙 氧 化 矽 ( t e tr ac th1oxy si lane ) 層 70 以 形 成 介 質 的 上 表 面 〇 上 述 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14 - 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(])2 多層介質係用於説明之用,其中階數及階組合中之一或二 者可加以變更,此仍在本發明之範圍内。一可穿口 60之内 表面提供一適當襯裡72,如圖中虛線所示。襯裡66可使用 傳統方式形。如由Ti,T|N,或二者之組合,其由PVD或 CVD處理後應用到穿口表面61。 在本發明的另一設計理念中,如圖12所示,其中示一 含穿口 60及渠道的半導體本體,其在一單一或多重介質體 82中形成。穿口 60部份通過介質82,而渠道80完全穿過介 質60而下層金屬進行84,以與金屬表面導通。最好沿上述 穿口及渠道的内表面提供一螂裡86。如上述之鋁或適當的 鋁合金及/或其他的金屬/金屬合金可導入穿口 60及渠道 80,然後在超大氣壓下壓縮/變型至約1000 ATM,因此使 所加金屬變型而充填穿口及渠__道。在完成穿口 /渠道充填 之前,超大氣壓使穿口 /渠道為金屬粒予有效地阻擾,如 同所加壓力突穿或指向加入穿口渠道之加入材料而使穿口 渠道充填有效。 本發明已提出一有效的鋁充填6 ,可在相當適當的處 理溫度450 °C下對於高方位比(74: 1)的接點及小至0.25 的穿口提供完全的充填。與傳統的W充填/鋁導引相比 較鋁充填處理大大地改進了可信度。這些結果建立了次 0.5Min製造技術之增強鋁處理之多樣性。 雖然上文中應用較佳實施例説明本發明之優點,須知 可對該實施例加以更改,修訂及變換而不偏離在申請專利 範園中所定義的本發明之精神及觀點。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ----------------訂------( (請先聞讀背面之注意事項再填寫本頁) -15 -

Claims (1)

  1. ^2162 鉍 C8 D8 六、申請專利範圍 1. 一種充填一半導體開孔的方法,包含下列步驟: 提供一含一表面及至少一開孔的半導體本體,該開孔 至少部份通過該本體且遠離該表面,該開孔含一開口端; 將一金屬加到該開孔之開口端; 將該晶圓加熱至溫度介於約250 °C至約450 °C之間;及 對該金屬加壓,使該金屬變形,且將金屬導入開孔中 而大致上使該金屬充填該開孔,且該半導體本體之溫度維 持在約2 5 0 °C至4 5 0 °C之間。 2. 如申請專利範圍第1項之方法,其中所加壓力介於 約3 0 0氣-1000大氣壓力間。 ,>t ;-4> 3. 如申請專利範圍第1項之方法,其中在,餐至|〇托 耳(Torr)的眞空下加入該金屬。 4. 如申請專利範圍第1項之方法,其中該金屬包含下 列成份中的一或多項:(1) A卜Ti(0.1%)-Cu(0.5%); (2 ) Al-Cu ( 0. 5% ) : (3) Al-Cu ( 1% ) ; ( 4 ) Al-Si (1 % ) -Cu ( 0. 5% ) ; ( 5 )鋁;(6)銅;(7)Cu及下列金 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 屬中之一或多種金屬的合金:(i) Mg,(ii)Au,及(iii) Ag; (8)Al-Su-Cu;(9)TiN;及(ii)Ti 及下列組成中 一或多項之組合:TiN,TiW,及W。 5. 如申請專利範圍第1項之方法,其中該在含聚合絕 緣體的半導體中形成該開孔。 6. 如申請專利範圍第5項之方法,其中該聚合絕緣體 基本上包含下列化合物族中的一或多項:聚四氟器稀(” PTFE” ),聚旋上玻璃(” S0G” )化合物;parylene; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16 - A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印製 六、 申請專利範圍 1 1 聚 胺 三 氧 二 氫矽 (hydrogen S ilsesquioxane ) 及氣 1 I 凝 膠 ( aerogel) 及表面修飾氣凝膠。 1 I 7. 如 中 請 專 利 範 圍 第 6 項 之 方 法 其 中 聚 合 絕 緣 體 的 /--N 請 1 1 型 態 有 如 一 含 至 少 兩 不 同 階 的 堆 疊 體 該 階 數 基 本 上 包 含 先 閱 讀 背 面 之 1 1 上 述 聚 合 絕 緣 體 中 不 的 絕 緣 體 0 1 1 8. 如 中 請 專 利 範 園 第 5 項 之 方 法 其 中 襯 裡 之 提 供 注 意 事 1 1 係 應 用 化 學 蒸 汽 或 物 理 蒸 汽 沉 積 方 法 中 之 一 方 法 加 上 去 〇 項 再 1 U 9. 如 中 請 專 利 範 園 第 8 項 之 方 法 其 中 該 開 孔 為 穿 口 本 頁 裝 1 形 式 因 此 可 從 上 階之金屬通過介質 至 下 階 金 屬 中 〇 1 1 10. 如 中 請 專 利 範 圍 第 1 項 之 方 法 其 中 該 開 孔 為 渠 道 1 1 I 形 式 〇 1 1 訂V 1 1 1. 如 中 請 專 利 範 圍 第 1 項 之 方 法 更 包含在將金屬 加 到 開 孔 之 前 將金屬襯裡加到 開 孔 的 步 驟 〇 1 1 1 2. 如 中 請 專 利 範 園 第 1 項 之 方 法 更 包 含 在 將 金 屬 加 1 | 到 該 開 孔 前 清 除 氣 體 穣 物 的 步 驟 0 k 1 3. 如 中 請 專 利 範 園 第 1 項 之 方 法 更 包 含 在 將 金 屬 加 ’丨 I 到 該 開 孔 前 將 介 質 襯 裡 加 到 該 開 孔 的 步 驟 0 1 1 14. 如 中 請 專 利 範 圍 第 1 項 之 方 法 當 該 半 導 體 表 面 曝 1 1 露 於 含 惰 性 元 素 的 大 氣 中 時 加 上 壓 力 0 1 1 15. 如 中 請 專 利 範 圍 第 1 項 之 方 法 其 中 在 該 介 質 材 料 1 1 中 形 成 開 孔 且 提 供 金 屬 wL 裡 此 係 應 用 化 學 蒸 汽 或 物 理 1 I 蒸 汽 沉 積 方 法 加 入 者 〇 1 1 I 1 6. 如 中 請 專 利 範 圍 第 1 項 之 方 法 > 其 中 該 開 孔 在 沒 有 1 1 I 氧 化 物 侧 壁 的 情 況 下 形 成 〇 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ29?公釐) -17 - 293162 A8 B8 C8 D8 々、申請專利範園 17. 如申請專利範園第1項之方法’更包含在壓力空腔 中定位該導體,且將流體壓力加到該金屬以驅動該金屬進 入該開孔的步驟。 18. —種充填一半導體穿口或渠道的處理,包含下列步 驟: 提供一包含聚合物絕緣體的半導體本體,且含一表面 及至少一穿口或渠道,可至少部份進入該本體,而離開該 表面,該穿口或渠道在該表面上有一開口; 加熱該半導體本體至溫度約250 °C及約450 °C之間,且 將金屬導入該穿口或渠道中,其中液體壓力介於300-1000 大氣壓之間,而半導體本體溫度範園維持在約250 °C至約 45 0°C之間。 19. 一種將金屬導入半導體開孔的方法,包含下列步驟 提供一包含介質的半導體本體,且含一表面及至少一 穿口或渠道,可至少部份進入該本體,而離開該表面’該 穿口或渠道在該表面上及一外壁上有一開口; 將金屬襯裡加到該外壁上; 加熱該半導體本體至溫度約250 °C及約450 °C之間,且 將金屬導入該穿口或渠道中並與該襯裡相接觸,其中液體 壓力介於300-1000大氣壓之間,而半導體本體溫度範圍維 持在約25 0 °C至約450°C之間。 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公嫠) ---------{裝-- (請先閱讀背面之注意事項再填寫本頁) " 經濟部中央標準局員工消費合作社印製 18 -
TW085101933A 1994-12-12 1996-02-16 TW293162B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35459094A 1994-12-12 1994-12-12

Publications (1)

Publication Number Publication Date
TW293162B true TW293162B (zh) 1996-12-11

Family

ID=23394044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085101933A TW293162B (zh) 1994-12-12 1996-02-16

Country Status (4)

Country Link
EP (1) EP0731503A3 (zh)
JP (1) JPH08264652A (zh)
KR (1) KR960026249A (zh)
TW (1) TW293162B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042974A (zh) * 1995-05-23 1996-12-21
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5967030A (en) 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
KR100416815B1 (ko) * 1996-12-04 2004-05-10 주식회사 하이닉스반도체 반도체소자의다중금속층형성방법
US6331488B1 (en) 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
JP3165093B2 (ja) 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
JP3631392B2 (ja) 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
JP3892621B2 (ja) 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6518172B1 (en) 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69233222T2 (de) * 1991-05-28 2004-08-26 Trikon Technologies Ltd., Thornbury Verfahren zum Füllen eines Hohlraumes in einem Substrat
GB9122676D0 (en) * 1991-10-25 1991-12-11 Electrotech Ltd Processing system
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
GB9224260D0 (en) * 1992-11-19 1993-01-06 Electrotech Ltd Forming a layer

Also Published As

Publication number Publication date
EP0731503A2 (en) 1996-09-11
JPH08264652A (ja) 1996-10-11
KR960026249A (ko) 1996-07-22
EP0731503A3 (en) 1997-10-29

Similar Documents

Publication Publication Date Title
TW437044B (en) Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US7709388B2 (en) Semiconductor device with a line and method of fabrication thereof
US7393776B2 (en) Method of forming closed air gap interconnects and structures formed thereby
TW293162B (zh)
TW455990B (en) Integrated circuit device having dual damascene interconnect structure and metal electrode capacitor and associated method for making
US6794755B2 (en) Surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US6790774B2 (en) Method of forming a wiring film by applying high temperature/high pressure
US20080122103A1 (en) Embedded nano uv blocking barrier for improved reliability of copper/ultra low k interlevel dielectric electronic devices
US8749064B2 (en) Semiconductor device with a line and method of fabrication thereof
TW201101448A (en) Interconnection structure of semiconductor integrated circuit and method for making the same
JPH0680737B2 (ja) 半導体装置の製造方法
JP2004006748A (ja) 銅配線の信頼性を向上させるための銅遷移層
TW302513B (zh)
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
TW200414352A (en) Side wall passivation films for damascene cu/low k electronic devices
KR20080039349A (ko) 강화층을 제공함으로써 낮은-k 유전체에 내장되는 구리함유 라인들을 형성하기 위한 기술
TW469502B (en) Lithographic method for creating damascene metallization layers
US20080054454A1 (en) Semiconductor device and method for manufacturing semiconductor device
TW516203B (en) Chromium adhesion layer for copper vias in low-k technology
US6699749B1 (en) Method for manufacturing a metal-insulator-metal capacitor
US20050242430A1 (en) Multi-level semiconductor device with capping layer with improved adhesion
JP4943111B2 (ja) 半導体装置の製造方法
TW200531208A (en) Damascene process for fabricating interconnect layers in an integrated circuit
TW200527541A (en) Semiconductor device and its manufacturing method
US7633161B2 (en) Semiconductor device and method of forming metal interconnection layer thereof