JPH08264652A - 半導体キャビティ充填法 - Google Patents

半導体キャビティ充填法

Info

Publication number
JPH08264652A
JPH08264652A JP7323353A JP32335395A JPH08264652A JP H08264652 A JPH08264652 A JP H08264652A JP 7323353 A JP7323353 A JP 7323353A JP 32335395 A JP32335395 A JP 32335395A JP H08264652 A JPH08264652 A JP H08264652A
Authority
JP
Japan
Prior art keywords
metal
aluminum
filling
opening
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7323353A
Other languages
English (en)
Inventor
Robert H Havemann
エィチ.ヘイブマン ロバート
Girish A Dixit
エイ.ディクシット ギリシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08264652A publication Critical patent/JPH08264652A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積回路中に形成されるサブ0.5ミクロン
寸法の開口部(ビアやトレンチ)を充填するための方法
を得る。 【解決手段】 半導体母体中に形成された開口部の開放
端を覆って金属を堆積させ、前記半導体母体を約250
℃と約450℃との間の温度に加熱し、前記半導体母体
を約250℃と約450℃との間の温度に保持したま
ま、前記金属に対して圧力を加えて前記金属を変形さ
せ、前記金属を前記開口部中へ押し込むことによって前
記開口部を前記金属で以て本質的に充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般的に半導体製造
プロセスに関するものであり、更に詳細には半導体の隣
接表面または隣接レベル間の空隙を充填するための方法
に関する。
【0002】
【従来の技術】半導体部品を今以上に微細化するについ
ては数多くの障害が存在する。それら障害の中には、デ
バイスの適正動作を保証するための金属相互接続層の充
填が含まれる。金属相互接続信号線は、絶縁層中に形成
されたビアを通して下層の集積回路の導電層へ接触す
る。デバイスの最適動作を保証するためには、相互接続
層を構成するために用いられる金属で以てビアを完全に
埋めることが好ましい。
【0003】そのコスト、物理的性質、および汎用性の
理由から、現在の集積回路金属相互接続線の作製のため
に選ばれている金属はアルミニウムである。相互接続線
は典型的にはスパッタプロセスによって形成されるが、
それはコンタクトビアの充填の点では最適なものとは言
えない。問題は絶縁層の表面にアルミニウムの比較的大
きな粒が累積することから発生する。コンタクトビアの
端部にそのような粒が累積することは障害になり、ビア
を完全に埋めてしまう量のアルミニウムが通過するのを
妨げ、その結果、ビア中に不均一な構造ができたり、ボ
イドが形成されたりする。この問題は、特により小さい
形状の集積回路を作製する場合に厳しい。例えば現状の
0.5ミクロンから次の世代のスケーリングされた技術
における、より小型のデバイスに用いられるより小さい
コンタクトは大型の形状のものよりも高アスペクト比
(すなわち、幅に対する高さの比)のものとなる必要が
あり、それによって上述のビア充填の困難さは更に悪化
する。例えば、過度に大きなボイドは設計値よりも顕著
に高いコンタクト抵抗をもたらすことがある。更に、ビ
ア充填領域に隣接するアルミニウム層のより薄い領域は
エレクトロマイグレーションの問題を抱えることにな
る。エレクトロマイグレーションは最終的には回路開放
をもたらし、デバイス故障につながる。
【0004】
【発明が解決しようとする課題】下層相互接続レベルに
おける最適な金属コンタクトを保証するために多数の異
なる方式が試みられてきた。例えば、ビアを貫通する伝
導性を改善するためにアルミニウム層と一緒に高融点金
属が用いられた。更に、ビア中への金属ステップカバレ
ッジを改善するためにビアの側面に勾配を持たせること
が行われた。しかしながら、傾斜した側壁を使用するこ
とは当該産業界がより小型のデバイス形状を採用し始め
るとともに好ましくないものとなっていった。0.5ミ
クロン以上の形状の場合でも、上述の技術はビア充填の
困難さを完全に克服するものではない。過去においてビ
ア充填の問題は少なくとも部分的には、ビアの充填に付
随するアルミニウムの処理が比較的低温で行われたこと
のせいであると考えられている。それらの温度というの
は典型的には500℃よりも低く、製造業者のなかには
それがビア充填のためには大き過ぎるアルミニウム粒径
の形成に寄与していると信じている者が多い。
【0005】1992年4月28日付けでチェン(Ch
en)等に対して発行された米国特許第5,108,9
51号は、過度に大きな寸法のアルミニウム粒の流れに
よって生ずる上述のビア充填の問題を解決しようと試み
ている。この特許の中で、集積回路の温度はアルミニウ
ム堆積の開始の前に約400℃の温度に加熱される。ア
ルミニウムはウエハが約500℃の温度へ加熱される過
程でビア中へ堆積される。アルミニウムはウエハ加熱過
程でビア中へ約30−80オングストローム/秒の速度
で堆積される。この従来技術のシステムは、既に従来技
術で検討したものと同じ欠点を共有している。すなわ
ち、特に小さいビア形状において不完全なビア充填にな
ってしまう。更に、ビア充填は約500℃近辺の温度に
おいて行われ、その温度のために集積回路中に誘電体と
してポリマー材料が使用できない。それは一般にそれら
のポリマー材料がそのような高温において分解するから
である。
【0006】従来技術の上述の欠点を考慮すると、好ま
しくは約250−450℃オーダーの比較的低温で、信
頼できる充填を実現する、コンタクトおよびビアのため
の集積回路充填プロセスを提供することが望まれる。そ
のような低温でコンタクトおよびビア充填が行われるな
ら、サブ0.5ミクロン技術の開発のために重要なより
最適な誘電体材料の使用が可能となるであろう。
【0007】上述の従来技術の欠点のゆえに、250−
450℃オーダーの比較的低温において動作する、集積
回路コンタクトおよびビアの充填のためのプロセスを提
供することが望ましく、そのような温度範囲であれば、
従来技術のビア充填プロセスにおいて必要とされる高温
のためにこれまで使用が不可能であった低誘電率のポリ
マーの使用が可能になる。
【0008】また、アルミニウム、アルミニウム合金、
銅、および銅合金で以て充填を許容する比較的低温のビ
ア充填プロセスを利用することも有利である。そのよう
な金属で以て充填されるコンタクトおよびビアは、オプ
ションとして物理的蒸着法(”PVD”)あるいは化学
的蒸着法(”CVD”)の高融点金属および/あるいは
金属合金で以て裏打ちされる。各種誘電体あるいは誘電
体の組み合わせ中にも空隙が形成される。
【0009】
【課題を解決するための手段】本発明に従えば、進歩し
た充填プロセスが提供され、それは特にサブ0.5ミク
ロン技術の集積回路の誘電体中に形成されるコンタク
ト、ビア、およびトレンチの拡張された充填を可能とす
る。本発明の1つの好適な態様において、充填は約10
-6−10-8Torrの真空中での約250−450℃の
温度範囲と、約300−1000気圧のプロセス圧力の
中で進行する。そのような処理は、典型的には500℃
を越える温度において、匹敵する真空レベル下で、典型
的には約1−4mTorrオーダーという大気圧の数分
の1程度の圧力で以て処理を実現するのが一般的な従来
技術のそれと比べて顕著な対比を示している。本発明の
プロセスは、上で開示したプロセスパラメーターに対し
て、空隙、孔、あるいはトレンチのそれぞれへ充填され
る材料の各種物理的、化学的特性に従う調節を施すこと
によって異なる金属および金属合金に対して適用でき
る。
【0010】本発明に使用するのに適した金属および金
属合金には、必ずしもこれらに限定するわけではない
が、(1)Al−Ti(0.1%)−Cu(0.5
%)、(2)Al−Cu(0.5%)、(3)Al−C
u(1%)、(4)Al−Si(1%)−Cu(0.5
%)、および(5)アルミニウムが含まれる。更に、本
発明のプロセスは、(1)純粋の銅(Cu)、(2)マ
グネシウム(Mg)、金(Au)、および銀(Ag)の
うちの1つまたは複数のものと銅との合金、および
(3)Al−Sc−Cu、のような高融点金属および金
属合金と一緒に用いるのに適している。本発明のプロセ
スはまた、チタン(Ti)、TiN、TiとTiNとの
組み合わせ、TiW、およびタングステン(W)から形
成されるもののような各種の高融点クラッディング(c
ladding)およびバッシャー(bassier)
の用途に使用するのにも適している。
【0011】本発明の処理処方は特にポリマー絶縁体を
備えた集積回路を処理する場合に有利である。それはそ
のような絶縁体が一般に約350℃あるいはそれ以上の
温度で分解するからである。そのようなポリマー絶縁体
には、これらに限定するつもりはないが、例えばポリテ
トラフルオロエチレン(”PTFE(polytetr
afluoroethylene)”)化合物のファミ
リーが含まれる。それらは1.9という誘電率を有し、
従って相互接続の寄生容量を減らす能力の点で非常に魅
力的である。
【0012】本発明の処理技術はまた、各種誘電体材料
または誘電体材料の組み合わせ中に形成される孔および
/またはトレンチを完全に充填することを保証するため
にも応用できる。そのため、本発明の処理技術はダマシ
ーン(damascene)およびデュアルダマシーン
プロセス技術群に対して適用できる。それらの技術群に
おいては、酸化物あるいはその他の誘電体中に溝がエッ
チまたは加工されて、次に化学的蒸着法(”CVD”)
のような適当な堆積法で金属(通常はタングステンまた
は銅)が充填され、その後に誘電体の表面と同じ高さに
なるように、堆積された金属が研磨される。デュアルダ
マシーンプロセスでは、溝が誘電体中にエッチもしくは
形成されるのみならず、それに加えて上側の金属レベル
から誘電体を貫通して下側の金属レベルへと延びるよう
にビアがパターン化およびエッチされる。本発明で使用
される適当な誘電体には、アライドシグナル社(All
ied Signal Corp.)によって製造され
ている1500シリーズのようなポリマースピン−オン
−ガラス(”SOG”)材料群、PTFEファミリー、
パリレーン、ポリイミド、水素シルセスキオキサン(s
ilsesquioxane)、エーロゲルおよびフッ
素化およびメチル化エーロゲルのような表面改質された
エーロゲルが含まれる。これらはすべてここに参考のた
めに引用する次の係属中特許出願のうちの1つまたは複
数のものの中により完全に記述されている。(1)19
94年4月28日付けの”低誘電率誘電体を用いた自己
整合ビア(Self−Aligned Via Usi
ng Low Permittivity Diele
ctric)”と題する米国特許出願第08/234,
100号、(2)1994年8月5日付けの”エレクト
ロニクス用のパッシベーション層を備えた多孔質誘電体
層(Porous Dielectric Layer
With a Passivation Layer
for Electronics Applicat
ions)”と題する米国特許出願第08/286,7
61号、(3)1994年8月23日付けの”有機誘電
体材料を用いた自己整合コンタクト(Self−Ali
gned Contact Using Organi
c Dielectric Materials)”と
題する米国特許出願第08/294,290号、(4)
1994年5月20日付けの”集積された低密度誘電体
を備えた相互接続構造(InterconnectSt
ructure with an Integrate
d Low Density Dielectri
c)”と題する米国特許出願第08/246,432
号、および(5)1994年11月1日付けの”進歩し
たダマシーン導体作製のためのピラー(Pillars
For Improved Damascene C
onductor Fabrication)”と題す
る米国特許出願第08/333,015号。
【0013】本発明のこれらおよびその他の特徴につい
ては、以下の図面を参照した詳細な説明を読むことによ
って当業者には明らかになるであろう。
【0014】本発明の新規な特徴および目的は、以下の
図面を参照した詳細な説明を読むことによって明らかに
なるであろう。
【0015】
【発明の実施の形態】以下で述べるプロセス工程および
構造は、集積回路を製造するためのプロセスの流れ全体
を構成するものではないことを理解されたい。本発明は
従来技術において現在使用されている集積回路製造技術
と組み合わせて実行することができ、従って本発明を理
解するために必要な、一般的に実施されているプロセス
工程だけをここに引用する。本明細書に引用されている
製造工程中の集積回路の断面を示す図面は正確な縮尺に
なっていない。その代わり、本発明の関連する特徴を示
すようなものになっている。
【0016】0.5ミクロン応用におけるコンタクト/
ビア充填のためのアルミニウムリフローは既に実証され
ている。しかし、アルミニウムリフロープロセスは広く
受け入れられなかった。それは、高温の堆積温度を必要
とすることと、ULSI回路の高アスペクト比のコンタ
クトおよびビアをグローバルに充填することに困難があ
るためである。グローバルな充填はサブ0.5ミクロン
応用において特に重要な関心事である。それは、有能な
アルミニウムリフロー技術であれば従来のタングステン
プラグ技術と比べて同等以上の歩留まりおよび信頼性を
達成できるものでなければならないからである。本発明
のプロセスは、450℃よりも低い温度での拡張された
アルミニウム充填が実際にサブ0.5ミクロン応用にお
いて有能なプロセスであることを実証する。
【0017】Wプラグ/アルミニウムリードの組み合わ
せと比較した場合のアルミニウム充填の特長には、より
低い抵抗のコンタクト/ビア、より少ない工程数、およ
び進歩したエレクトロマイグレーション特性が含まれ
る。従来のアルミニウムリフロープロセスの主要な欠点
の1つは、リフローが表面状態および孔の断面形状に敏
感であるということがあった。従来の高温スパッタ堆積
および/あるいはリフロープロセスは付着原子の拡散に
よる移動に依存している。コンタクト/ビアの高いアス
ペクト比と、孔入口におけるスパッタされた障壁層の典
型的な突出はリフロー特性に悪影響を及ぼす。その結
果、常に再現性高くグローバル充填を実現することは困
難であった。
【0018】本発明は、なかでも450℃よりも低い温
度において、高アスペクト比のサブ0.5ミクロン開口
部または空隙の完全な充填を実現できる、グローバルな
アルミニウムによる開口部または空隙の充填技術を提供
する。このアルミニウムによる開口部または空隙充填プ
ロセスは物理的コリメーターを使用しない高スループッ
トのTi/TiN障壁金属堆積技術によって補足され
る。大規模なビアチェーンからの歩留まりデータを指標
として用いて、伝統的なWプラグ/アルミニウムリード
の組み合わせ、従来のアルミニウムリフロー、および拡
張されたアルミニウム充填プロセスを比較することがで
きる。すべての場合に同一のAl−Cu合金が用いられ
た。新しいプロセスを従来の方法と比較するために、金
属リードおよびビアに関するエレクトロマイグレーショ
ンの信頼性のデータも提示される。
【0019】図面を参照すると、すべての図面を通して
同様な部品を示すのに同じ参照符号が用いられており、
特に図1を参照すると、英国のエレクトロテックリミテ
ッドオブブリストル(Electrotech Lt
d. of Bristol)社によって製造されてい
るシグマETMシステムのようなETM(enhanc
ed transfer mobility)システム
が一般に参照符号20で以て示されている。このETM
システム20は一般に六角形の構成を与えられる。装置
20はカセットハンドラー22を含み、それはカセット
ローディングゾーン24から圧力可変のローディングド
ック26を通って1個または複数個のカセット(図示さ
れていない)を運搬する。圧力可変のローディングドッ
ク26は以下に述べるように、異なるプロセスチェンバ
ー間でカセットが転送される時に、異なる真空レベル間
を循環するように動作する。カセットハンドラーは回転
ができ、延長可能なアームの形をしており、この装置に
よって、ウエハ処理が行われる時に、カセットとプロセ
スチェンバーとの間でウエハの受け渡しが実行される。
最初、カセットはハンドラー22によって予備的な熱処
理のために加熱ステーション28へ移送される。ウエハ
が予め指定された温度に到達すると、それらはハンドラ
ー22によって物理的蒸着(”PVD”)ステーション
30へ移送され、そこでアルミニウム、アルミニウム合
金、銅、銅合金、およびその他適当な材料のような適当
な金属的材料の堆積が行われる。PVDステーションで
の処理に続いて、ウエハはハンドラー22によってET
Mステーション32へ移送され、そこにおいて後に述べ
るように高圧/高温の処理が行われる。ETM処理が完
了した後、ウエハは大電力の物理的蒸着(”PVD”)
チェンバー36へ移送され、そこでウエハにはチタンお
よび/またはTiNが取り付けられる。Ti/TiNの
物理的蒸着が完了すると、ウエハはハンドラー22によ
ってチェンバー38へ移送され、そこでウエハは軽くス
パッタエッチされる。エッチチェンバー38はオプショ
ンとして加熱ステーション(図示されていない)を含む
ことができ、それによってエッチング中のウエハの熱処
理が容易に行える。このスパッタエッチは約200ボル
トという比較的低エネルギーのプロセスである。各種制
御装置にはモニター40がつながれていて、装置20中
でのウエハ処理の進行状況を表示できるようになってい
る。
【0020】
【実施例】シリコンウエハ42が、ポリ−金属−誘電体
(PMD)および中間レベル−金属−誘電体(IMD)
の化学−機械的平坦化を用いた、0.35ミクロンCM
OS二重レベル金属(DLM)プロセス(図示されてい
ない)によって処理された。位相シフトされたI線リソ
グラフィとそれに続くプラズマエッチによってコンタク
トおよびビア44がパターニングされた。コリメーター
を持たないプロセスによってTi/TiN障壁がスパッ
タ堆積され、高アスペクト比の孔の底部に優れたカバレ
ッジが実現された。このステップカバレッジの改善はタ
ーゲットと基板との距離を大きくしたことの結果であ
る。この方式の特長は、堆積の経路中に物理的なコリメ
ーターが挿入されていないことによるより少ない粒子数
とより高いスループットとである。アルミニウムによる
孔充填は2段階プロセスによって達成された。図2Aに
示されるように孔の内部にボイドを残しながら、約40
0℃におけるAl−Cu合金46の従来のスパッタ堆積
を用いて各孔の上に金属の橋掛けが行われる。ウエハ4
2は次に、真空下でETMシステム20(図1)のET
M(enhanced transfer mobil
ity)モジュール32へ移送される。この様子は図3
により詳細に示されている。ETMモジュール32はウ
エハ温度を正確に制御するための2つの放射ヒーター5
0aおよび50bを備えた高圧チェンバー48で構成さ
れている。橋掛けされたAl−Cuは、次に、インレッ
ト52を通してチェンバー48中へアルゴンを加圧する
ことによって孔44中へ押しつけられる。典型的な動作
圧力および温度はそれぞれ、60MPaおよび400℃
であった。Al−Cu合金が外部圧力によって孔中へ突
出することの結果、完全な孔充填が実現する(図2
B)。
【0021】図4Aおよび図4Bは圧力と温度がこの方
法の充填能力に及ぼす影響を要約して示している。図4
Bは開口部または孔の充填の範囲をウエハ温度(℃)と
雰囲気圧力の両方の関数としてグラフで示している。本
発明に従う好適な温度および圧力の範囲は、約10-6
10-8Torrの真空において約250℃−450℃の
温度と、約300−1000気圧(atm)の雰囲気圧
力とである。標準試料として従来の高温(525℃)で
のアルミニウムリフロープロセスならびに従来のエッチ
バック式のWプラグ方式で処理した試料が用意された。
すべての場合において、第2リードのパターン化および
プラズマエッチに先立って、アルミニウムの上部を覆っ
てTiNのキャップ層がスパッタ堆積された。最後に、
プラズマ堆積で作成した酸化物/窒化物二重層を用いて
ウエハのパッシベーションが行われた。
【0022】図5Aおよび図5Bは本発明の拡張された
アルミニウム充填技術によって作製された高アスペクト
比の孔のSEM断面写真を示している。最も小さい0.
25ミクロンの孔寸法においても完全な充填が達成され
ており、充填は障壁膜の突出によって妨げられていな
い。孔充填の手順を通してのウエハの最大温度を見積も
るために、第2レベルにおけるアルミニウム孔充填プロ
セスの後の下層レベル金属のシート抵抗を測定した。図
6は標準的なWプラグプロセス、本発明のETMアルミ
ニウム充填プロセス、および従来の高温スパッタアルミ
ニウムプロセスによって処理されたウエハに関する金属
1シート抵抗値(metal one sheet r
esistance)の分布状態を示している。シート
抵抗値の違いは金属スタックのTiN/Al合金層間の
熱的に励起された反応の結果を表している。従来の高温
スパッタされたアルミニウムでのウエハの高温がこのグ
ラフから明らかであり、またWプラグとETM処理され
たウエハとが同様なシート抵抗を示していることから、
新規なアルミニウム充填プロセスでの温度が低温(〜4
00℃)であることが確認される。
【0023】図7Aおよび図7Bは、本発明のETMア
ルミニウムプラグ技術に関するコンタクト抵抗値と接合
リークとをそれぞれ示している。標準的なWプラグ方式
と比べて、Ti/TiN障壁と新規なAlプラグ方式を
用いることで良好なコンタクト抵抗値および接合特性が
実現された。新規のAlプラグを用いて作製された大規
模なコンタクトチェーンもまた、Wプラグプロセスと比
較して優れた歩留まりを示した。
【0024】図8Aおよび図8Bはタングステン堆積/
エッチバックおよび/または従来のアルミニウムリフロ
ーによって形成されたプラグと、本発明の拡張されたア
ルミニウム充填プロセスによって形成されたプラグとの
ビア抵抗値をそれぞれ比較している。どちらの場合も、
0.25ミクロンという小さい孔寸法においてさえ、拡
張されたAl充填プロセスはずっと集中したビア抵抗値
分布を与えている。故障解析によれば、不完全な充填は
従来のアルミニウムリフローの場合に観察される幅広い
ビア抵抗値の分布につながり、一方、界面および核生成
層の変動がタングステンプラグにおいて観察される幅広
い分布をもたらすと考えられている。
【0025】コンタクトおよびビアの寸法が縮小する
と、固有の高抵抗率のためにタングステンの場合にはア
ルミニウムと比べて抵抗マージン(従ってプロセスマー
ジン)がより小さくなる。観察されるビア抵抗値の変動
はパラメトリックな歩留まり損失に直接的に反映され
る。プロセスの短所を補償するようにビア抵抗値仕様を
緩和することはできるが、結果の回路設計はその性能の
点で損失を被る。従って、技術がスケールダウンするに
つれて、ビア抵抗値を最小化することが重要になる。
【0026】図9Aおよび図9Bはそれぞれ0.6ミク
ロンおよび0.4ミクロンのビア寸法に関する大規模ビ
アチェーンの歩留まりを比較している。0.6ミクロン
ビアの場合、Wプラグと拡張された充填プロセスとは同
等な歩留まりを与えているが、従来のリフロープロセス
は低い歩留まりとなっている。0.4ミクロンでは、拡
張されたAl充填プロセスが、Wプラグおよび従来のリ
フロープロセスよりも一貫してより高いビアチェーン歩
留まりを与えている。
【0027】更に、従来の低温(300℃)アルミニウ
ム金属化およびWプラグビアのそれぞれと比較して、拡
張された充填プロセスは金属リードおよびビアの信頼性
の点でも優れた結果を実現している(図10Aおよび図
10B)。従来のWプラグ構造と比べてAlプラグはよ
り低い抵抗率とより少ない抵抗性の界面とを提供するこ
とから、アルミニウムを充填されたビアの優れた信頼性
は電流の集中が緩和されるためであると考えられてい
る。進歩したリードとしての性能は、主としてアルミニ
ウムプラグプロセスの場合のより大きな金属粒径によっ
ている。
【0028】本発明の更に別の態様に従えば、図11に
示されたように、半導体ウエハ中に形成された金属層6
4を覆う多重層誘電体62母体中に形成された外表面6
1を有するビア60が提供される。誘電体62は多重に
なった被覆層を持つことができるが、ここには3つの層
66、68、および70だけが示されている。例えば、
最も下の誘電体層66はプラズマ酸化物を含むことがで
き、それを覆ってシルセスキオキサンの層68を堆積す
ることができる。中間層68を覆ってプラズマ堆積のテ
トラエチルオキシシラン(tetraethyloxy
silane)層70を堆積させて誘電体の最上層とす
ることができる。ここに紹介した多重レベルの誘電体は
1つの例であって、本発明の教えるところから外れるこ
となしに層数および層の組成のうちの一方または両方を
変更することが可能である。図面に破線で示したよう
に、ビア60の内面に沿ってオプションとして適当なラ
イナー72を設けることもできる。ライナー72は、P
VDまたはCVDプロセスによってビア表面61へ取り
付けられるTi、TiN、またはそれらの組み合わせの
ように、従来のやり方で形成することができる。
【0029】本発明の更に別の態様に従えば、図12に
示されたように、単一または多重層の誘電体母体82中
に形成されたビア60およびトレンチ80を有する半導
体母体が提供される。ビア60は誘電体82を部分的に
貫通して延びており、一方、トレンチ80は誘電体82
を完全に貫通して下層の金属層84にまで延びて金属表
面84への電気的な接続を提供している。既に述べたよ
うに、ビアおよびトレンチの内面に沿ってオプションで
ライナー86を設けることもできる。ビア60およびト
レンチ80中へアルミニウムまたは適当なアルミニウム
合金、または既に述べたようなその他の金属/金属合金
を導入して、約1000ATMまでの大気圧を超える圧
力下で圧縮/変形させ、取り付けられた金属をビアおよ
びトレンチを充填するように変形させる。印加された圧
力が取り付けられた材料をビア/トレンチ中へ押しつけ
るかあるいは方向付けることによってビア/トレンチの
充填を実現する時に、大気圧を超える圧力はビア/トレ
ンチの完全な充填の前に金属粒子によって妨げられてい
たビア/トレンチ開口部の充填を実現する。
【0030】比較的穏健なプロセス温度(<450℃)
において、高アスペクト比(>4:1)で0.25ミク
ロンもの小さいコンタクトおよびビアをグローバルに充
填するための高歩留まりのアルミニウムプラグプロセス
が実証された。従来のWプラグ/アルミニウムリードと
比較して、アルミニウムプラグプロセスは信頼性の点で
も1桁の改善を示した。これらの結果は、拡張されたア
ルミニウム充填法がサブ0.5ミクロン製造技術として
有効であることを実証するものである。
【0031】本発明およびそれの特長について好適実施
例に関連して説明してきたが、特許請求の範囲に述べら
れた本発明の精神およびスコープから外れることなしに
各種の変更、置換、および修正が可能であることを理解
されるべきである。
【0032】以上の説明に関して更に以下の項を開示す
る。 (1)半導体開口部を充填するための方法であって、半
導体母体であって、表面を有し、更に前記表面から遠ざ
かるように前記母体中へ少なくとも部分的に延びて、1
つの開放端を有する少なくとも1個の開口部を有する半
導体母体を用意すること、前記開口部の開放端へ金属を
供給すること、前記半導体母体を約250℃と約450
℃との間の温度に加熱すること、および前記半導体母体
を約250℃と約450℃との間の温度に保持しなが
ら、前記金属に対して圧力を加えて前記金属を変形さ
せ、前記金属を前記開口部中へ方向付けて前記開口部を
前記金属で以て本質的に充填すること、を含む方法。
【0033】(2)第1項記載の方法であって、前記圧
力が約300−1000気圧の範囲において印加される
方法。
【0034】(3)第1項記載の方法であって、前記金
属が約10-6および10-8Torrの間の真空において
供給される方法。
【0035】(4)第1項記載の方法であって、前記金
属が本質的に下記の組成のもののうちの1つまたは複数
のものを含むグループのうちから選ばれたものである方
法。(1)Al−Ti(0.1%)−Cu(0.5
%)、(2)Al−Cu(0.5%)、(3)Al−C
u(1%)、(4)Al−Si(1%)−Cu(0.5
%)、および(5)アルミニウム、(6)銅、(7)C
uと次の金属のうちの1つまたは複数のものとの合金、
(i)Mg、(ii)Au、および(iii)Ag、
(8)Al−Sc−Cu、(9)Ti、(10)Ti
N、および(11)Tiと次のもののうちの1つまたは
複数のものとの組み合わせ:TiN、TiW、および
W。
【0036】(5)第1項記載の方法であって、前記開
口部がポリマー絶縁体を有する半導体母体中に形成され
たものである方法。
【0037】(6)第5項記載の方法であって、前記ポ
リマー絶縁体がポリテトラフルオロエチレン(”PTF
E”)化合物、ポリマースピンオンガラス(”SO
G”)化合物、パリレン、ポリイミド、水素シルセスキ
オキサン、およびエーロゲルおよび表面改質されたエー
ロゲルのファミリーのうちの本質的に任意の1つまたは
複数のものを含んでいる方法。
【0038】(7)第6項記載の方法であって、前記ポ
リマー絶縁体が少なくとも2つの区別できるレベルを有
するスタックとして構成されており、前記レベルがそれ
ぞれ本質的に前記ポリマー絶縁体の異なるものを含んで
いる方法。
【0039】(8)第5項記載の方法であって、前記開
口部が化学的蒸着法または物理的蒸着法のいずれかによ
って取り付けられた金属のライナーを備えている方法。
【0040】(9)第8項記載の方法であって、前記開
口部がビアの形をしており、誘電体を貫通して上側の金
属レベルから下側の金属レベルへ延びている方法。
【0041】(10)第1項記載の方法であって、前記
開口部がトレンチの形をしている方法。
【0042】(11)第1項記載の方法であって、更
に、前記開口部へ金属を供給する前に前記開口部中へ金
属のライナーを取り付ける工程を含む方法。
【0043】(12)第1項記載の方法であって、更
に、前記開口部へ金属を供給する前に、前記開口部から
汚染物質を脱ガスさせる工程を含む方法。
【0044】(13)第1項記載の方法であって、更
に、前記開口部へ金属を供給する前に前記開口部中へ誘
電体のライナーを取り付ける工程を含む方法。
【0045】(14)第1項記載の方法であって、前記
半導体母体表面を不活性元素を含む雰囲気に曝しながら
前記圧力を印加するようになった方法。
【0046】(15)第1項記載の方法であって、前記
開口部が、誘電体材料の中に形成されて、化学的蒸着法
または物理的蒸着法のいずれかによって取り付けられた
金属のライナーを備えている方法。
【0047】(16)第1項記載の方法であって、前記
開口部が酸化物側壁なしに形成されている方法。
【0048】(17)第1項記載の方法であって、更
に、前記半導体母体を加圧されたチェンバー中に設置
し、前記金属を前記開口部中へ駆動するために前記取り
付けられた金属に対して流体圧力を供給する工程を含む
方法。
【0049】(18)半導体ビアまたはトレンチを充填
するための方法であって、ポリマー絶縁体を含み、表面
を有し、更に前記表面から遠ざかるように前記母体中へ
少なくとも部分的に延びて、前記表面の位置に1つの開
放端を有する少なくとも1個のビアまたはトレンチを含
む半導体母体を用意すること、前記ビアまたはトレンチ
の前記開放端を覆って金属を供給すること、および約2
50℃と約450℃との間の温度に前記半導体母体を加
熱して、前記半導体母体を約250℃と約450℃との
間の温度に保ちながら前記金属を約300−1000気
圧の範囲の流体圧力で以て前記ビアまたはトレンチ中へ
方向付けること、を含む方法。
【0050】(19)半導体開口部中へ金属を導入する
ための方法であって、絶縁体を含み、表面を有し、更に
前記表面から遠ざかるように前記母体中へ少なくとも部
分的に延びて、外壁と前記表面の位置に1つの開放端と
を有する少なくとも1個のビアまたはトレンチを含む半
導体母体を用意すること、前記外壁に対して金属のライ
ナーを設けること、前記ビアまたはトレンチの前記開放
端を覆って金属を供給すること、および約250℃と約
450℃との間の温度に前記半導体母体を加熱して、前
記半導体母体を約250℃と約450℃との間の温度に
保ちながら前記金属を約300−1000気圧の範囲の
流体圧力で以て前記ビアまたはトレンチ中へ方向付ける
こと、を含む方法。
【0051】(20)特にサブ0.5ミクロン技術の集
積回路の誘電体(62)中に形成されたコンタクト、ビ
ア(60)、およびトレンチ(80)の拡張された充填
を可能にする進歩した方法が提供されている。本発明の
好適態様では、充填は約10-6−10-8Torrの真空
において約250℃−450℃の温度において、約30
0−1000気圧のプロセス圧力で以て進行する。本発
明の方法は、それぞれコンタクト、ビア(60)、ある
いはトレンチ(80)中に充填される材料の化学的、物
理的性質に従ってプロセスパラメーターの調節を施すこ
とによって、異なる金属および金属合金に対して適用す
ることができる。
【図面の簡単な説明】
【図1】本発明を実施するのに用いられるETM(en
hanced transfer mobility)
の模式図。
【図2】本発明のキャビティ充填プロセスの模式図であ
って、Aは金属を供給した段階、Bは圧力を加えて金属
をキャビティ中へ押し込む段階を示す模式図。
【図3】ETMモジュールの模式図。
【図4】0.5ミクロンで3:1のアスペクト比を有す
る開口部を充填する可能性についてのプロセス圧力と温
度との関係を示すグラフ。
【図5】充填された高アスペクト比開口部の走査電子顕
微鏡断面写真を示す図。
【図6】異なる開口部形式を採用したプロセスについ
て、処理後のシート抵抗値を示すグラフ。
【図7】本発明に従うTi/TiN/ETMアルミニウ
ムプラグ処理に関する、コンタクト抵抗(A)と接合リ
ーク(B)を示す図。
【図8】タングステン(W)プラグ、従来のリフロー、
および本発明に従う新規なアルミニウムプラグの各々に
関するビア抵抗値を示すグラフであって、Aは新規な方
法と従来のリフローとの比較、Bは新規な方法とWプラ
グとの比較。
【図9】タングステン(W)プラグ、従来のリフロー、
および本発明に従う新規なアルミニウムプラグの各々に
関するビアチェーン歩留まり比較グラフであって、Aは
0.4ミクロンのビアの場合、Bは0.6ミクロンのビ
アの場合。
【図10】タングステンとアルミニウムのプラグビア
(10A)と2つのスパッタプロセスによって形成され
る金属リード(10B)とのエレクトロマイグレーショ
ン寿命分布を示すグラフであって、Aは新規な方法とW
プラグとの比較、Bは新規な方法と従来の低温金属化法
との比較。
【図11】本発明に従う別の実施例であって、異なる基
板での空隙充填を示す図。
【図12】本発明に従う更に別の実施例であって、異な
る基板での空隙充填を示す図。
【符号の説明】 20 ETM(enhanced transfer
mobility) 22 カセットハンドラー 24 カセットローディングゾーン 26 カセットローディングドック 28 加熱ステーション 30 PVDステーション 32 ETMステーション 36 PVDチェンバー 38 エッチチェンバー 40 モニター 42 シリコンウエハ 44 コンタクトおよびビア 46 Al−Cu合金 48 加圧チェンバー 50 放射ヒーター 52 インレット 60 ビア 61 ビア表面 62 誘電体母体 64 金属層 66,68,70 誘電体層 72 ライナー 80 トレンチ 82 誘電体母体 84 金属表面 86 ライナー
【手続補正書】
【提出日】平成8年3月12日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図6
【補正方法】変更
【補正内容】
【図6】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図8
【補正方法】変更
【補正内容】
【図8】
【手続補正6】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】
【手続補正7】
【補正対象書類名】図面
【補正対象項目名】図10
【補正方法】変更
【補正内容】
【図10】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体開口部を充填するための方法であ
    って、 半導体母体であって、表面を有し、更に前記表面から遠
    ざかるように前記母体中へ少なくとも部分的に延びて、
    1つの開放端を有する少なくとも1個の開口部を有する
    半導体母体を用意すること、 前記開口部の開放端へ金属を供給すること、 前記半導体母体を約250℃と約450℃との間の温度
    に加熱すること、および前記半導体母体を約250℃と
    約450℃との間の温度に保持しながら、前記金属に対
    して圧力を加えて前記金属を変形させ、前記金属を前記
    開口部中へ方向付けて前記開口部を前記金属で以て本質
    的に充填すること、を含む方法。
JP7323353A 1994-12-12 1995-12-12 半導体キャビティ充填法 Pending JPH08264652A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35459094A 1994-12-12 1994-12-12
US354590 1994-12-12

Publications (1)

Publication Number Publication Date
JPH08264652A true JPH08264652A (ja) 1996-10-11

Family

ID=23394044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7323353A Pending JPH08264652A (ja) 1994-12-12 1995-12-12 半導体キャビティ充填法

Country Status (4)

Country Link
EP (1) EP0731503A3 (ja)
JP (1) JPH08264652A (ja)
KR (1) KR960026249A (ja)
TW (1) TW293162B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042974A (ja) * 1995-05-23 1996-12-21
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5967030A (en) 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
KR100416815B1 (ko) * 1996-12-04 2004-05-10 주식회사 하이닉스반도체 반도체소자의다중금속층형성방법
US6331488B1 (en) 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
JP3165093B2 (ja) 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
JP3631392B2 (ja) 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
JP3892621B2 (ja) 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6518172B1 (en) 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69233222T2 (de) * 1991-05-28 2004-08-26 Trikon Technologies Ltd., Thornbury Verfahren zum Füllen eines Hohlraumes in einem Substrat
GB9122676D0 (en) * 1991-10-25 1991-12-11 Electrotech Ltd Processing system
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
GB9224260D0 (en) * 1992-11-19 1993-01-06 Electrotech Ltd Forming a layer

Also Published As

Publication number Publication date
TW293162B (ja) 1996-12-11
EP0731503A2 (en) 1996-09-11
KR960026249A (ko) 1996-07-22
EP0731503A3 (en) 1997-10-29

Similar Documents

Publication Publication Date Title
US7679193B2 (en) Use of AIN as cooper passivation layer and thermal conductor
US5918149A (en) Deposition of a conductor in a via hole or trench
US6391777B1 (en) Two-stage Cu anneal to improve Cu damascene process
US5614437A (en) Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US6015749A (en) Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7196420B1 (en) Method and structure for creating ultra low resistance damascene copper wiring
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US6150252A (en) Multi-stage semiconductor cavity filling process
US6589865B2 (en) Low pressure, low temperature, semiconductor gap filling process
US20120142188A1 (en) Anchored damascene structures
JPH0917790A (ja) 電気的相互接続用薄膜金属バリア層
US6828233B2 (en) Enhanced barrier liner formation for vias
JPH08264652A (ja) 半導体キャビティ充填法
US6720253B2 (en) Method of manufacturing semiconductor device having an aluminum wiring layer
US6229213B1 (en) Germanium alloy electrical interconnect structure
US6245672B1 (en) Method of forming diffusion barriers for copper metallization in integrated cirucits
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
JPH08139190A (ja) 半導体装置の製造方法
KR100424835B1 (ko) 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
JP2002141303A (ja) 向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるSiの現場同時堆積
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법