TW202425131A - 具有可能量移除結構的半導體元件結構及其製備方法 - Google Patents

具有可能量移除結構的半導體元件結構及其製備方法 Download PDF

Info

Publication number
TW202425131A
TW202425131A TW112116630A TW112116630A TW202425131A TW 202425131 A TW202425131 A TW 202425131A TW 112116630 A TW112116630 A TW 112116630A TW 112116630 A TW112116630 A TW 112116630A TW 202425131 A TW202425131 A TW 202425131A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
conductor
opening
semiconductor device
device structure
Prior art date
Application number
TW112116630A
Other languages
English (en)
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202425131A publication Critical patent/TW202425131A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申請提供一種半導體元件結構，包括設置於一半導體基底上的一第一介電層，以及設置於該第一介電層中的一第一可能量移除結構。該半導體元件結構還包括設置於該第一介電層上的一第二介電層，以及設置於該第二介電層上的一第N th介電層。該N是大於2的整數。該半導體元件結構還包括設置於該第N th介電層中的一第一導體，以及設置於該第N th介電層上的一第(N+1) th介電層。該第一導體的一頂面由一第一開口曝露，而該第一可能量移除結構的一頂面由一第二開口曝露。

Description

具有可能量移除結構的半導體元件結構及其製備方法
本申請案主張美國第18/075,666號專利申請案之優先權(即優先權日為「2022年12月6日」)，其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件結構及其製備方法，特別是關於一種具有可能量移除結構的半導體元件結構及其製備方法。
半導體元件對許多現代應用來說是不可或缺的。隨著電子技術的發展，半導體元件的尺寸越來越小，同時也提供更多的功能並且包括更多的積體電路。由於半導體元件的微型化，提供不同功能的各種類型、尺寸的半導體元件被整合並封裝在一個模組中。此外，為了整合各種類型的半導體元件，更實施了許多製備上的操作。
然而，半導體元件的製備與整合涉及許多複雜的步驟與操作，而且製備與整合的複雜性的增加將可能導致缺陷。因此，需要不斷改進半導體元件的製備過程，以解決這些問題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
在本揭露的一個實施例中，提供一種半導體元件結構。該半導體元件結構包括設置於一半導體基底上的一第一介電層，以及設置於該第一介電層中的一第一可能量移除結構。該半導體元件結構還包括設置於該第一介電層上的一第二介電層，以及設置於該第二介電層上的一第N th介電層。該N是大於2的整數。該半導體元件結構更包括設置於該第N th介電層中的一第一導體，以及設置於該第N th介電層上的一第(N+1) th介電層。該第一導體的一頂面由一第一開口曝露，而該第一可能量移除結構的一頂面由一第二開口曝露。
在一個實施例中，該第一可能量移除結構穿透該第一介電層。在一個實施例中，該第一導體的一底面高於該第N th介電層的一底面。在一個實施例中，該第一導體與該第(N+1) th介電層直接接觸。在一個實施例中，該半導體元件結構更包括設置於該第(N+1) th介電層中的一第二導體。在一個實施例中，該半導體元件結構更包括設置於該第(N+1) th介電層上的一第(N+2) th介電層，其中該第二導體的一頂面由該第三開口曝露。在一個實施例中，該第二導體的一底面高於該第(N+1) th介電層的一底面。
在本揭露的另一個實施例中，提供一種半導體元件結構。該半導體元件結構包括設置於一半導體基底上的一第一介電層，以及設置於該第一介電層中的一第一可能量移除結構。該半導體元件結構還包括設置於該第一介電層上的一第二介電層，以及設置於該第二介電層中的一第二可能量移除結構。該半導體元件結構更包括設置於該第二介電層上的一第N th介電層。該N是大於2的整數。此外，該半導體元件結構包括設置於該第N th介電層中的一第一導體，以及設置於該第N th介電層上的一第(N+1) th介電層。該第一導體的一頂面由一第一開口曝露，而該第二可能量移除結構的一頂面由一第二開口曝露。
在一個實施例中，該第二可能量移除結構直接位於該第一可能量移除結構上。在一個實施例中，該第二可能量移除結構穿透該第二介電層，直接接觸該第一可能量移除結構。在一個實施例中，該第一可能量移除結構穿透該第一介電層。在一個實施例中，該第一導體的一底面高於該第二可能量移除結構的該頂面。在一個實施例中，該第一導體的該頂面與該第(N+1) th介電層的一底面實質共面。在一個實施例中，該半導體元件結構更包括設置於該第(N+1) th介電層中的一第二導體，並且該第二導體的一底面高於該第一導體的該頂面。在一個實施例中，該半導體元件結構更包括設置於該第(N+1) th介電層上的一第(N+2) th介電層，其中該第二導體的一頂面由一第三開口曝露。
在本揭露的另一實施例中，提供一種半導體元件結構的製備方法。該製備方法包括在一半導體基底上形成一第一介電層，以及在該第一介電層中形成一第一可能量移除結構。該製備方法還包括在該第一介電層上形成一第二介電層並覆蓋該第一可能量移除結構，以及在該第二介電層上形成一第N th介電層。該N是大於2的整數。該製備方法更包括在該第N th介電層中形成一第一導體，以及在該第N th介電層上形成一第(N+1) th介電層並覆蓋該第一導體。此外，該製備方法還包括執行一蝕刻過程，以形成曝露該第一導體的一第一開口以及直接位於該第一可能量移除結構上的一第二開口。該第一開口的一底面高於該第二開口的一底面。
在一個實施例中，該第一導體的一頂面由該第一開口曝露。在一個實施例中，該製備方法更包括在該第(N+1) th介電層中形成一第二導體，在該第(N+1) th介電層上形成一第(N+2) th介電層並覆蓋該第二導體，以及執行一蝕刻過程以形成曝露該第二導體的一第三開口。在一個實施例中，該第三開口的一底面高於該第一開口的該底面。在一個實施例中，該第二導體的一頂面由該第三開口曝露。在一個實施例中，該第二導體的一底面高於該第一開口的該底面。
在一個實施例中，該第一可能量移除結構的一頂面由該第二開口曝露，並且在執行該蝕刻過程後，該第一可能量移除結構被移除。在一個實施例中，形成該第一可能量移除結構包括形成穿透該第一介電層的一第四開口，以及用該第一可能量移除結構填充該第四開口。在一個實施例中，該製備方法更包括在形成該第N th介電層之前在該第二介電層中形成一第二可能量移除結構，其中該第二可能量移除結構的一頂面由該第二開口曝露。在一個實施例中，形成該第二可能量移除結構包括形成穿透該第二介電層的一第五開口，以曝露該第一可能量移除結構的一頂面，以及用該第二可能量移除結構填充第五開口。在一個實施例中，該第一可能量移除結構以及該第二可能量移除結構在執行該蝕刻過程後被移除。
本揭露內容提供一種半導體元件結構及其製備方法的實施例。在一些實施例中，半導體元件結構包括多個堆疊的介電層，以及設置於介電層的不同層面的導體與可能量移除結構。在一些實施例中，可能量移除結構由一個比曝露導體的開口更深的開口曝露，並且這兩個開口是藉由蝕刻同時形成。由於可能量移除結構被做為蝕刻高長寬比的開口的蝕刻停止層，並且可能量移除結構在蝕刻過程後可以很容易地被移除，兩個開口之間的長寬比差異可以減少(與沒有形成可能量移除結構的情況相比)。因此，半導體元件結構的性能、可靠性以及產量可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上或上面的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"之下"、"下面"、"下"、"之上"、 "上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
圖1是例示一些實施例之半導體元件結構100a的剖視圖。如圖1所示，根據一些實施例，半導體元件結構100a包括半導體基底101，以及設置於半導體基底101上的複數個介電層。在一些實施例中，複數個介電層的數量從1到N+2，其中第一介電層103是離半導體基底101最近的介電層，而第(N+2) th介電層179是離半導體基底101最遠的介電層。在一些實施例中，N是大於2的整數。
例如，如圖1所示，半導體元件結構100a包括設置於半導體基底101上的第一介電層103，設置於第一介電層103上的第二介電層117，設置於第二介電層上的第N th介電層151，設置於第N th介電層151上的第(N+1) th介電層165，以及設置於第(N+1) th介電層165上的第(N+2) th介電層179，並且根據一些實施例，N是大於2的整數。
如果N等於3，則第N th介電層151將是第三介電層151，且第三介電層151與第二介電層117直接接觸(即，在第二介電層117與第三介電層151之間沒有設置介電層)。如果N等於4，則第N th介電層151將是第四介電層151。雖然沒有顯示，但根據一些實施例，一第三介電層可以夾於第二介電層117與第四介電層151之間。如果N是大於4的數字，將有更多的介電層存在，以此類推。
在一些實施例中，半導體元件結構100a包括設置於第一介電層103中的第一可能量移除結構115。在一些實施例中，第一可能量移除結構115穿透第一介電層103。在一些實施例中，第一可能量移除結構115與半導體基底101直接接觸。在一些實施例中，第一可能量移除結構115被第一介電層103包圍並與之直接接觸。
此外，在一些實施例中，半導體元件結構100a包括設置於第N th介電層151中的第一導體163，以及設置於第(N+1) th介電層165中的第二導體177。在一些實施例中，第二導體177的底面BS1高於第(N+1) th介電層165的底面BS3，而第一導體163的底面BS2高於第N th介電層151的底面BS4。換言之，根據一些實施例，第二導體177不穿透第(N+1) th介電層165，而第一導體163不穿透第N th介電層151。
在一些實施例中，第一可能量移除結構115、第一導體163和第二導體177分別由開口194、192和190曝露。在一些實施例中，第一可能量移除結構115的頂面S3由開口194曝露，第一導體163的頂面S2由開口192曝露，第二導體177的頂面S1由開口190曝露。
第二導體177的頂面S1也被稱為開口190的底面，第一導體163的頂面S2也被稱為開口192的底面，而第一可能量移除結構115的頂面S3也被稱為開口194的底面。在一些實施例中，開口190的底面S1高於開口192的底面S2，而開口192的底面S2又高於開口194的底面S3。仍然參照圖1，開口190穿透第(N+2) th介電層179，開口192穿透第(N+2) th介電層179和第(N+1) th介電層165，而開口194穿透第(N+2) th介電層179、第(N+1) th介電層165、第N th介電層151、第二介電層117，以及第N th介電層151與第二介電層117之間的一介電層(如果存在任何介電層)。
在一些實施例中，開口190、192和194的製作技術包含一蝕刻過程，開口194的長寬比高於開口190和192的長寬比，並且第一可能量移除結構115、第一導體163和第二導體177被做為蝕刻過程的蝕刻停止層。在蝕刻過程執行後，第一可能量移除結構115可以很容易地被移除。
藉由使用第一可能量移除結構115做為形成開口194(即具有較高長寬比的開口)的蝕刻停止層，可以減少開口194與開口190和192之間的長寬比差異(與未形成第一可能量移除結構115的情況相比)。因此，形成開口190、192和194的蝕刻過程可以很容易地執行，並且半導體元件結構100a的性能、可靠性以及產量可以得到改善。
圖2是例示另一些實施例之半導體元件結構100b的剖視圖。半導體元件結構100b與半導體元件結構100a相似。然而，在半導體元件結構100b中，根據一些實施例，第二可能量移除結構129設置於第二介電層117中並在第一可能量移除結構115上，並且第二可能量移除結構129由開口196曝露，而不是圖1中描述的開口194。
在一些實施例中，第二可能量移除結構129直接位於第一可能量移除結構115上並與之實質對齊。在本揭露內容的範圍內，"實質"表示優選至少90%，更優選95%，甚至更優選98%，最優選99%。在一些實施例中，第二可能量移除結構129穿透第二介電層117，直接接觸第一可能量移除結構115。在一些實施例中，第二可能量移除結構129被第二介電層117包圍並與之直接接觸。
在一些實施例中，第二可能量移除結構129的頂面S4由開口196曝露。第二可能量移除結構129的頂面S4也被稱為開口196的底面。在一些實施例中，開口190的底面S1高於開口192的底面S2，而開口192的底面S2高於開口196的底面S4。在一些實施例中，開口196穿透第(N+2) th介電層179、第(N+1) th介電層165、第N th介電層151，以及第N th介電層151與第二介電層117之間的一介電層(如果存在任何介電層)。
在一些實施例中，開口190、192和196的製作技術包含一蝕刻過程，開口196的長寬比高於開口190和192的長寬比，並且第二可能量移除結構129、第一導體163和第二導體177被做為蝕刻過程的蝕刻停止層。在蝕刻過程執行後，第二可能量移除結構129和第一可能量移除結構115可以很容易地被移除。第一可能量移除結構115和第二可能量移除結構129的形成可有助於減少開口196與開口190和192之間的長寬比差異(與未形成第一可能量移除結構115和第二可能量移除結構129的情況相比)。因此，蝕刻過程可以很容易地執行，並且半導體元件結構100b的性能、可靠性以及產量可以得到改善。
圖3是例示一些實施例之在移除可能量移除結構後的半導體元件結構100a或100b的剖視圖。如上所述，在獲得半導體元件結構100a之後，可以對第一可能量移除結構115執行一移除過程。例如，移除過程包括一熱處理過程，熱處理過程中使用的溫度高到足以有效地燒毀第一可能量移除結構115，因此加深開口194，被稱為圖3中所示的開口198。
第一可能量移除結構115的移除過程不限於熱處理過程。在一些實施例中，移除過程包括一光處理過程、一電子束處理過程、其組合或其他適合的能量處理過程。在第一可能量移除結構115被移除後，可使用額外的清潔過程，以確保開口190、192和198中沒有不希望的殘留物。ysw
與半導體元件結構100a類似，在獲得半導體元件結構100b之後，可以對第二可能量移除結構129和第一可能量移除結構115執行一移除過程。例如，移除過程包括一熱處理過程，熱處理過程中使用的溫度高到足以有效地燒毀第二可能量移除結構129和第一可能量移除結構115，因此加深開口196，被稱為圖3中所示的開口198。第二可能量移除結構129和第一可能量移除結構115的移除過程不限於熱處理過程。在一些實施例中，移除過程包括一光處理過程、一電子束處理過程、其組合或其他適合的能量處理過程。在第一可能量移除結構115和第二可能量移除結構129被移除後，可使用額外的清潔過程，以確保開口190、192和198中沒有不希望的殘留物。
圖4是例示一些實施例之半導體元件結構100a的製備方法10，製備方法10包括步驟S11、S13、S15、S17、S19、S21、S23、S25、S27和S29。圖4的步驟S11至步驟S29將結合下面的圖，如圖6至圖17進行說明。
圖5是例示一些實施例之半導體元件結構100b的製備方法30，製備方法30包括步驟S31、S33、S35、S37、S39、S41、S43、S45、S47、S49和S51。圖5的步驟S31至步驟S51將結合下面的圖，如圖18至圖22進行說明。
圖6至圖17是例示一些實施例之形成半導體元件結構100a的中間階段的剖視圖。如圖6所示，提供半導體基底101。半導體基底101可以是一半導體晶圓，如矽晶圓。
或者或者另外，半導體基底101可以包括元素(elementary)半導體材料、複合半導體材料和/或合金半導體材料。元素半導體材料例如可以包括，但不限於晶體矽、多晶體矽、無定形矽、鍺和/或鑽石。複合半導體材料例如可以包括，但不限於，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。合金半導體材料例如可以包括，但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
在一些實施例中，半導體基底101包括一磊晶層。例如，半導體基底101具有覆蓋在一塊狀半導體上的磊晶層。在一些實施例中，半導體基底101是一絕緣體上的半導體基底，它可以包括基底、基底上的埋入氧化物層，以及埋入氧化物層上的半導體層，例如矽絕緣體(SOI)基底、矽鍺絕緣體(SGOI)基底，或鍺絕緣體(GOI)基底。絕緣體上的半導體基底可以使用氧氣植入分離法(SIMOX)、晶圓鍵合法和/或其他適合的方法製備。
在半導體基底101上形成第一介電層103，如圖6所示，根據一些實施例。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S11。在一些實施例中，第一介電層103包含氧化矽、氮化矽、氮氧化矽、一低k電介質材料或其他適合的材料。第一介電層103的製作技術可以包含一沉積過程，如化學氣相沉積(CVD)過程、物理氣相沉積(PVD)過程、原子層沉積(ALD)過程、漩塗過程或其他適合的方法。
然後，仍然參照圖6，在第一介電層103上形成具有開口108的圖案遮罩105。在一些實施例中，第一介電層103被開口108部分地曝露。在一些實施例中，第一介電層103和圖案遮罩105包括不同的材料，因此在隨後的蝕刻過程中，蝕刻選擇性可以不同。
接下來，使用圖案化遮罩105做為遮罩對第一介電層103執行一蝕刻過程，因此在第一介電層103中形成開口110，如圖7所示，根據一些實施例。在一些實施例中，開口110穿透第一介電層103，因此使半導體基底101部分地曝露。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
隨後，如圖8所示，根據一些實施例，第一介電層103中的開口110被第一可能量移除結構115填充。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S13。在一些實施例中，第一可能量移除結構115的形成包括在開口110中和在第一介電層103上共形沉積一可能量移除材料(未示出)，並將可能量移除材料平面化以曝露第一介電層103。圖案化遮罩105可以在沉積可能量移除材料之前，或在沉積可能量移除材料之後被移除(即藉由平面化過程，將圖案化遮罩105和開口110外的多餘可能量移除材料一起移除)。
在一些實施例中，用於形成第一可能量移除結構115的可能量移除材料包括一熱可分解材料。在另一些實施例中，可能量移除材料包括一光子可分解材料、一電子束可分解材料或其他適合的能量可分解材料。在一些實施例中，可能量移除材料包括一基礎材料和一可分解的致孔材料，一旦曝露於一能量源(例如，熱)，將被實質移除。在這種情況下，基礎材料可包括氫矽烷基二氧六環(HSQ)、甲基矽烷基二氧六環(MSQ)、多孔聚芳醚(PAE)、多孔SiLK或多孔氧化矽(SiO 2)，而可分解致孔材料可包括一致孔有機化合物，它可以在後續過程中為第一可能量移除結構115原來佔據的空間提供多孔性。
此外，可能量移除材料的沉積可以包括一CVD過程、一PVD過程、一ALD過程、一漩塗過程或其他適合的過程，而用於形成第一可能量移除結構115的平面化過程可以包括一化學機械研磨(CMP)過程、一回蝕過程或其他適合的過程。在執行平面化過程後，第一介電層103被曝露，根據一些實施例，第一可能量移除結構115的頂面與第一介電層103的頂面實質共面。
然後，在第一介電層103上形成包括第二介電層117至第N th介電層151的複數個介電層，並覆蓋第一可能量移除結構115，如圖9所示，根據一些實施例。在一些實施例中，N是大於2的整數。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S15和步驟S17。用於形成第二介電層117到第N th介電層151的一些材料和過程與用於形成第一介電層103的材料和過程類似或相同，其細節在此不再重複。
接下來，如圖10所示，根據一些實施例，在第N th介電層151上形成具有開口156的圖案化遮罩153。在一些實施例中，第N th介電層151被開口156部分地曝露。在一些實施例中，從俯視圖看，開口156和第一可能量移除結構115不重疊。在一些實施例中，第N th介電層151和圖案化遮罩153包括不同的材料，因此在隨後的蝕刻過程中，蝕刻選擇性可以不同。
隨後，使用圖案化遮罩153做為遮罩對第N th介電層151執行一蝕刻過程，因此在第N th介電層151中形成凹槽158，如圖11所示，根據一些實施例。在一些實施例中，凹槽158不穿透第N th介電層151。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
然後，如圖12所示，根據一些實施例，第N th介電層151中的凹槽158被第一導體163填充。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S19。在一些實施例中，第一導體163的形成包括在凹槽158中和第N th介電層151上共形沉積一導電材料(未示出)，並將導電材料平面化以曝露第N th介電層151。圖案化遮罩153可以在沉積導電材料之前被移除，或者在沉積導電材料之後被移除(即藉由平面化過程將圖案化遮罩153和凹槽158外的多餘導電材料一起移除)。
在一些實施例中，用於形成第一導體163的導電材料包括銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、金(Au)、銀(Ag)、其組合或其他適合的導電材料。此外，用於形成第一導體163的導電材料的沉積技術可以包含一CVD過程、一PVD過程、一ALD過程、一金屬有機化學氣相沉積(MOCVD)過程、一濺鍍過程、一電鍍過程或其他適合的過程，而用於形成第一導體163的平面化過程可以包括一CMP過程、一回蝕過程或其他適合的過程。在執行平面化過程後，根據一些實施例，第N th介電層151被曝露，第一導體163的頂面與第N th介電層151的頂面實質共面。
接下來，如圖13所示，根據一些實施例，在第N th介電層151上形成第(N+1) th介電層165，並覆蓋第一導體163。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S21。用於形成第(N+1) th介電層165的一些材料和過程與用於形成第一介電層103的材料和過程類似或相同，其細節在此不再重複。
此外，根據一些實施例，在第(N+1) th介電層165上形成具有開口170的圖案化遮罩167。在一些實施例中，第(N+1) th介電層165被開口170部分地曝露。在一些實施例中，從俯視圖看，開口170和第一可能量移除結構115不重疊。在一些實施例中，第(N+1) th介電層165和圖案化遮罩167包括不同的材料，因此在隨後的蝕刻過程中，蝕刻選擇性可以不同。
隨後，使用圖案化遮罩167做為遮罩對第(N+1) th介電層165執行一蝕刻過程，因此在第(N+1) th介電層165中形成凹槽172，如圖14所示，根據一些實施例。在一些實施例中，凹槽172不穿透第(N+1) th介電層165。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
然後，在第(N+1) th介電層165中的凹槽172被第二導體177填充，如圖15所示，根據一些實施例。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S23。在一些實施例中，第二導體177的形成包括在凹槽172中和在第(N+1) th介電層165上共形沉積一導電材料(未示出)，並將導電材料平面化以曝露第(N+1) th介電層165。圖案化遮罩167可以在沉積導電材料之前被移除，或者在沉積導電材料之後被移除(即藉由平面化過程將圖案化遮罩167和凹槽172外的多餘導電材料一起移除)。
用於形成第二導體177的一些材料和過程與用於形成第一導體163的材料和過程相似或相同，其細節在此不再重複。在第二導體177形成後，根據一些實施例，第二導體177的頂面與第(N+1) th介電層165的頂面實質共面。
接下來，在第(N+1) th介電層165上形成第(N+2) th介電層179，並覆蓋第二導體177，如圖16所示，根據一些實施例。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S25。用於形成第(N+2) th介電層179的一些材料和過程與用於形成第一介電層103的材料和過程相似或相同，其細節在此不再重複。
此外，根據一些實施例，在第(N+2) th介電層179上形成具有開口184、186和188的圖案化遮罩181。在一些實施例中，第(N+2) th介電層179被開口184、186和188部分地曝露。在一些實施例中，開口184和第二導體177從俯視圖中重疊，開口186和第一導體163從俯視圖中重疊，以及開口188和第一可能量移除結構115從俯視圖中重疊。在一些實施例中，第(N+2) th介電層179和圖案化遮罩181包括不同的材料，因此在隨後的蝕刻過程中，蝕刻選擇性可以不同。
隨後，使用圖案化遮罩181做為遮罩對此結構執行一蝕刻過程，因此形成開口190、192和194，如圖17所示，根據一些實施例。在一些實施例中，第一可能量移除結構115、第一導體163和第二導體177被做為蝕刻過程的蝕刻停止層，因此第一可能量移除結構115被開口194曝露，第一導體163被開口192曝露，而第二導體177被開口190曝露。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S27。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
在一些實施例中，第一可能量移除結構115的頂面S3由開口194曝露，第一導體163的頂面S2由開口192曝露，而第二導體177的頂面S1由開口190曝露。第二導體177的頂面S1也被稱為開口190的底面，第一導體163的頂面S2也被稱為開口192的底面，而第一可能量移除結構115的頂面S3也被稱為開口194的底面。在一些實施例中，開口190的底面S1高於開口192的底面S2，而開口192的底面S2高於開口194的底面S3。應該注意的是，開口190、192和194的製作技術包含相同的蝕刻過程。
在用於形成開口190、192和194的蝕刻過程執行後，如圖1所示，根據一些實施例，圖案化遮罩181被移除。在一些實施例中，圖案化遮罩181的移除技術包含一剝離過程、一灰化過程、一蝕刻過程或其他適合的過程。然後，如上所述，如圖3所示，根據一些實施例，第一可能量移除結構115被移除。對應的步驟係繪示在如圖4所示之製備方法10中的步驟S29。關於第一可能量移除結構115的細節與之前描述的相同，在此不重複細節。
圖18至圖22是例示一些實施例之形成半導體元件結構100b的中間階段的剖視圖。應該指出，在圖18所示結構之前形成半導體元件結構100b的操作與圖6至圖8所示形成半導體元件結構100a的操作實質相同(圖5所示製備方法30中的步驟S31和步驟S33與圖4所示製備方法10中的步驟S11和步驟S13相同)，相關的詳細描述可以參考前述段落，在此不再討論。
在第一介電層103中形成第一可能量移除結構115後，在第一介電層103上形成第二介電層117並覆蓋第一可能量移除結構115，如圖18所示，根據一些實施例。對應的步驟係繪示在如圖5所示之製備方法30中的步驟S35。用於形成第二介電層117的細節可以類似於或與圖9所示的用於形成第二介電層117的細節相同，在此不再重複。
此外，根據一些實施例，在第二介電層117上形成具有開口122的圖案化遮罩119。在一些實施例中，第二介電層117被開口122部分地曝露。在一些實施例中，開口122和第一可能量移除結構115從俯視圖上看是重疊的。在一些實施例中，開口122與第一可能量移除結構115實質對齊。在一些實施例中，第二介電層117和圖案化遮罩119包括不同的材料，因此在隨後的蝕刻過程中，蝕刻選擇性可以不同。
然後，使用圖案化遮罩119做為遮罩對第二介電層117執行一蝕刻過程，因此在第二介電層117中形成開口124，如圖19所示，根據一些實施例。在一些實施例中，開口124穿透第二介電層117，因此曝露第一可能量移除結構115的頂面S3。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
接下來，第二介電層117中的開口124被第二可能量移除結構129填充，如圖20中所示，根據一些實施例。對應的步驟係繪示在如圖5所示之製備方法30中的步驟S37。在一些實施例中，第二可能量移除結構129的形成包括在開口124中並在第二介電層117上共形沉積一可能量移除材料(未示出)，以及將可能量移除材料平面化以曝露第二介電層117。圖案化遮罩119可以在沉積可能量移除材料之前被移除，或者在沉積可能量移除材料之後被移除(即，藉由平面化過程將圖案化遮罩119和開口124外的多餘可能量移除材料一起移除)。
用於形成第二可能量移除結構129的一些材料和過程與用於形成第一可能量移除結構115的材料和過程相似或相同，其細節在此不再重複。在執行平面化過程後，第二介電層117被曝露，根據一些實施例，第二可能量移除結構129的頂面與第二介電層117的頂面實質共面。
隨後，在第二介電層117上形成複數個介電層(包括第N th介電層151、第(N+1) th介電層165和第(N+2) th介電層179)並覆蓋第二可能量移除結構129，在第N th介電層151中形成第一導體163，在第(N+1) th介電層165中形成第二導體177，如圖21所示，根據一些實施例。在一些實施例中，N是大於2的整數。對應的步驟係繪示在如圖5所示之製備方法30中的步驟S39至步驟S47。在第(N+2) th介電層179形成後，根據一些實施例，形成具有開口184、186和188的圖案化遮罩181，以部分地曝露第(N+2) th介電層179。
用於形成第N th介電層151、第(N+1) th介電層165、第(N+2) th介電層179、第一導體163、第二導體177和圖案化遮罩181的細節可以與圖9至圖16所示的用於形成第N th介電層151、第(N+1) th介電層165、第(N+2) th介電層179、第一導體163、第二導體177和圖案化遮罩181的細節相似或相同，這裡不再重複。
然後，使用圖案化遮罩181做為遮罩對此結構執行一蝕刻過程，因此形成開口190、192和196，如圖22所示，根據一些實施例。在一些實施例中，第二可能量移除結構129、第一導體163和第二導體177被做為蝕刻過程的蝕刻停止層，因此第二可能量移除結構129被開口196曝露，第一導體163被開口192曝露，而第二導體177被開口190曝露。對應的步驟係繪示在如圖5所示之製備方法30中的步驟S49。蝕刻過程可以是一濕蝕刻過程、一乾蝕刻過程或其組合。
在一些實施例中，第二可能量移除結構129的頂面S4由開口196曝露，第一導體163的頂面S2由開口192曝露，而第二導體177的頂面S1由開口190曝露。第二導體177的頂面S1也被稱為開口190的底面，第一導體163的頂面S2也被稱為開口192的底面，而第二可能量移除結構129的頂面S4也被稱為開口196的底面。在一些實施例中，開口190的底面S1高於開口192的底面S2，而開口192的底面S2高於開口196的底面S4。應該注意的是，開口190、192和196的製作技術包含相同的蝕刻過程。
在用於形成開口190、192和196的蝕刻過程執行後，如圖2所示，根據一些實施例，圖案化遮罩181被移除。在一些實施例中，圖案化遮罩181的移除技術包含一剝離過程、一灰化過程、一蝕刻過程或其他適合的過程。然後，如上所述，第一可能量移除結構115和第二可能量移除結構129被移除，如圖3所示，根據一些實施例。對應的步驟係繪示在如圖5所示之製備方法30中的步驟S51。關於移除第一可能量移除結構115和第二可能量移除結構129的細節與之前描述的相同，這裡不再重複這些細節。
在本揭露中提供半導體元件結構的實施例及其製備方法。在一些實施例中，半導體元件結構包括多個堆疊的介電層，即從第一介電層103、第二介電層117到第N th介電層151、第(N+1) th介電層165、和第(N+2) th介電層179。在一些實施例中，半導體元件結構還包括設置於介電層的不同層面中的導體(例如，第一導體163)和可能量移除結構(例如，第一可能量移除結構115)。
執行蝕刻過程以形成曝露導體的開口(例如，開口192)和曝露可能量移除結構的其他開口(例如，開口194)，曝露可能量移除結構的開口的長寬比高於曝露導體的開口，並且導體和可能量移除結構都被做為蝕刻過程的蝕刻停止層。在蝕刻過程執行後，可能量移除結構可以很容易地被移除。藉由使用可能量移除結構做為形成具有較高長寬比的開口的蝕刻停止層，可以減少開口之間的長寬比差異(與沒有形成可能量移除結構的情況相比)。因此，形成具有不同長寬比的開口的蝕刻過程可以很容易地執行，並且半導體元件結構的性能、可靠性以及產量可以得到改善。
在本揭露的一個實施例中，提供一種半導體元件結構。該半導體元件結構包括設置於一半導體基底上的一第一介電層，以及設置於該第一介電層中的一第一可能量移除結構。該半導體元件結構還包括設置於該第一介電層上的一第二介電層，以及設置於該第二介電層上的一第N th介電層。該N是大於2的整數。該半導體元件結構更包括設置於該第N th介電層中的一第一導體，以及設置於該第N th介電層上的一第(N+1) th介電層。該第一導體的一頂面由一第一開口曝露，而該第一可能量移除結構的一頂面由一第二開口曝露。
在本揭露的另一個實施例中，提供一種半導體元件結構。該半導體元件結構包括設置於一半導體基底上的一第一介電層，以及設置於該第一介電層中的一第一可能量移除結構。該半導體元件結構還包括設置於該第一介電層上的一第二介電層，以及設置於該第二介電層中的一第二可能量移除結構。該半導體元件結構更包括設置於該第二介電層上的一第N th介電層。該N是大於2的整數。此外，該半導體元件結構包括設置於該第N th介電層中的一第一導體，以及設置於該第N th介電層上的一第(N+1) th介電層。該第一導體的一頂面由一第一開口曝露，而該第二可能量移除結構的一頂面由一第二開口曝露。
在本揭露的另一實施例中，提供一種半導體元件結構的製備方法。該製備方法包括在一半導體基底上形成一第一介電層，以及在該第一介電層中形成一第一可能量移除結構。該製備方法還包括在該第一介電層上形成一第二介電層並覆蓋該第一可能量移除結構，以及在該第二介電層上形成一第N th介電層。該N是大於2的整數。該製備方法更包括在該第N th介電層中形成一第一導體，以及在該第N th介電層上形成一第(N+1) th介電層並覆蓋該第一導體。此外，該製備方法還包括執行一蝕刻過程，以形成曝露該第一導體的一第一開口以及直接位於該第一可能量移除結構上的一第二開口。該第一開口的一底面高於該第二開口的一底面。
本揭露的實施例具有一些有利的特點。在一些實施例中，半導體元件結構包括複數個堆疊的介電層，以及設置於介電層不同層面的導體和可能量移除結構。執行蝕刻過程以形成曝露導體的低縱橫比開口和曝露可能量移除結構的高縱橫比開口，並且導體和可能量移除結構都被做為蝕刻過程的蝕刻停止層。由於可能量移除結構在蝕刻過程後很容易被移除，兩個開口之間的長寬比差異可以減少(與沒有形成可能量移除結構的情況相比)。因此，形成具有不同長寬比的開口的蝕刻過程可以很容易地進行，並且半導體元件結構的性能、可靠性以及產量可以得到改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
10:製備方法 30:製備方法 100a:半導體元件結構 100b:半導體元件結構 101:半導體基底 103:第一介電層 105:圖案遮罩 108:開口 110:開口 115:第一能量可移除結構 117:第二介電層 119:圖案化遮罩 122:開口 124:開口 129:第二能量可移除結構 151:介電層 153:圖案化遮罩 156:開口 158:凹槽 163:第一導體 165:介電層 167:圖案化遮罩 170:開口 172:凹槽 177:第二導體 179:介電層 181:圖案化遮罩 184:開口 186:開口 188:開口 190:開口 192:開口 194:開口 196:開口 198:開口 BS1:底面 BS2:底面 BS3:底面 BS4:底面 S1:頂面 S2:頂面 S3:頂面 S4:頂面 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 S27:步驟 S29:步驟 S31:步驟 S33:步驟 S35:步驟 S37:步驟 S39:步驟 S41:步驟 S43:步驟 S45:步驟 S47:步驟 S49:步驟 S51:步驟 S45:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容。應該注意的是，根據行產業的標準做法，各種特徵沒有按比例繪製。事實上，為了討論清楚，各種特徵的尺寸可以任意增加或減少。 圖1是剖視圖，例示一些實施例之半導體元件結構。 圖2是剖視圖，例示另一些實施例之半導體元件結構。 圖3是剖視圖，例示一些實施例之在移除可能量移除結構後的半導體元件結構。 圖4是流程圖，例示一些實施例之半導體元件結構的製備方法。 圖5是流程圖，例示另一些實施例之半導體元件結構的製備方法。 圖6是剖視圖，例示一些實施例之在半導體元件結構的形成過程中，在半導體基底上形成第一介電層的中間階段。 圖7是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第一介電層中形成開口的中間階段。 圖8是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，用第一可能量移除結構填充第一介電層中的開口的中間階段。 圖9是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第一介電層上依次形成複數個介電層的中間階段，複數個介電層包括第二介電層以及第二介電層上的第N th介電層，並且N是大於2的整數。 圖10是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第N th介電層上形成圖案化遮罩的中間階段。 圖11是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，使用圖案化遮罩做為遮罩以在第N th介電層中形成凹槽的中間階段。 圖12是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，用第一導體填充第N th介電層中的凹槽，並移除圖案化遮罩的中間階段。 圖13是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第N th介電層上形成第(N+1) th介電層並覆蓋第一導體的中間階段。 圖14是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第(N+1) th介電層中形成凹槽的中間階段。 圖15是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，用第二導體填充第(N+1) th介電層中的凹槽的中間階段。 圖16是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第(N+1) th介電層上形成第(N+2) th介電層並覆蓋第二導體的中間階段。 圖17是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，執行蝕刻過程以形成複數個分別曝露第一導體、第二導體以及第一可能量移除結構的頂面的開口的中間階段。 圖18是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第一介電層上形成第二介電層並覆蓋第一可能量移除結構的中間階段。 圖19是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，在第二介電層中形成一個開口以曝露第一可能量移除結構的頂面的中間階段。 圖20是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，用第二可能量移除結構填充第二介電層中的開口的中間階段。 圖21是剖視圖，例示一些實施例之在第二介電層上形成複數個介電層，以及在半導體元件結構形成過程中，在複數個介電層的不同層面上形成第一導體以及第二導體的一個中間階段。 圖22是剖視圖，例示一些實施例之在半導體元件的結構形成過程中，執行蝕刻過程以形成複數個分別曝露第一導體、第二導體以及第二可能量移除結構的頂面的開口的中間階段。
100a:半導體元件結構
101:半導體基底
103:第一介電層
115:第一能量可移除結構
117:第二介電層
151:介電層
163:第一導體
165:介電層
177:第二導體
179:介電層
190:開口
192:開口
194:開口
BS1:底面
BS2:底面
BS3:底面
BS4:底面
S1:頂面
S2:頂面
S3:頂面

Claims (16)

  1. 一種半導體元件結構，包括： 一第一介電層，設置於一半導體基底上； 一第一可能量移除結構，設置於該第一介電層中； 一第二介電層，設置於該第一介電層上； 一第N th介電層，設置於該第二介電層上，其中該N是大於2的整數； 一第一導體，設置於該第N th介電層中；以及 一第(N+1) th介電層，設置於該第N th介電層上，其中該第一導體的一頂面由一第一開口曝露，而該第一可能量移除結構的一頂面由一第二開口曝露。
  2. 如請求項1所述之半導體元件結構，其中該第一可能量移除結構穿透該第一介電層。
  3. 如請求項1所述之半導體元件結構，其中該第一導體的一底面高於該第N th介電層的一底面。
  4. 如請求項1所述之半導體元件結構，其中該第一導體與該第(N+1) th介電層直接接觸。
  5. 如請求項1所述之半導體元件結構，更包括： 一第二導體，設置於該第(N+1) th介電層中。
  6. 如請求項5所述之半導體元件結構，更包括： 一第(N+2) th介電層，設置於該第(N+1) th介電層上，其中該第二導體的一頂面由一第三開口曝露。
  7. 如請求項5所述之半導體元件結構，其中該第二導體的一底面高於該第(N+1) th介電層的一底面。
  8. 一種半導體元件結構，包括： 一第一介電層，設置於一半導體基底上； 一第一可能量移除結構，設置於該第一介電層中； 一第二介電層，設置於該第一介電層上； 一第二可能量移除結構，設置於該第二介電層中； 一第N th介電層，設置於該第二介電層上，其中該N是大於2的整數； 一第一導體，設置於該第N th介電層中；以及 一第(N+1) th介電層，設置於該第N th介電層上，其中該第一導體的一頂面由一第一開口曝露，而該第二可能量移除結構的一頂面由一第二開口曝露。
  9. 如請求項8所述之半導體元件結構，其中該第二可能量移除結構直接位於該第一可能量移除結構上。
  10. 如請求項8所述之半導體元件結構，其中該第二可能量移除結構穿透該第二介電層，直接接觸該第一可能量移除結構。
  11. 如請求項10所述之半導體元件結構，其中該第一可能量移除結構穿透該第一介電層。
  12. 如請求項8所述之半導體元件結構，其中該第一導體的一底面高於該第二可能量移除結構的該頂面。
  13. 如請求項8所述之半導體元件結構，其中該第一導體的該頂面與該第(N+1) th介電層的一底面實質共面。
  14. 如請求項8所述之半導體元件結構，更包括： 一第二導體，設置於該第(N+1) th介電層中，並且該第二導體的一底面高於該第一導體的該頂面。
  15. 如請求項14所述之半導體元件結構，更包括： 一第(N+2) th介電層，設置於該第(N+1) th介電層上，其中該第二導體的一頂面由一第三開口曝露。
  16. 一種半導體元件結構的製備方法，包括： 在一半導體基底上形成一第一介電層； 在該第一介電層中形成一第一可能量移除結構； 在該第一介電層上形成一第二介電層，並覆蓋該第一可能量移除結構； 在該第二介電層上形成一第N th介電層，其中該N是大於2的整數； 在該第N th介電層中形成一第一導體； 在該第N th介電層上形成一第(N+1) th介電層，並覆蓋該第一導體；以及 執行一蝕刻過程，以形成曝露該第一導體的一第一開口以及直接位於該第一可能量移除結構上的一第二開口，其中該第一開口的一底面高於該第二開口的一底面。
TW112116630A 2022-12-06 2023-05-04 具有可能量移除結構的半導體元件結構及其製備方法 TW202425131A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/075,666 US20240186243A1 (en) 2022-12-06 2022-12-06 Semiconductor device structure with energy removable structure and method for preparing the same
US18/075,666 2022-12-06

Publications (1)

Publication Number Publication Date
TW202425131A true TW202425131A (zh) 2024-06-16

Family

ID=91280122

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112116630A TW202425131A (zh) 2022-12-06 2023-05-04 具有可能量移除結構的半導體元件結構及其製備方法
TW113100926A TW202425324A (zh) 2022-12-06 2023-05-04 具有可能量移除結構的半導體元件結構及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113100926A TW202425324A (zh) 2022-12-06 2023-05-04 具有可能量移除結構的半導體元件結構及其製備方法

Country Status (3)

Country Link
US (2) US20240186243A1 (zh)
CN (2) CN118156249A (zh)
TW (2) TW202425131A (zh)

Also Published As

Publication number Publication date
CN118156249A (zh) 2024-06-07
TW202425324A (zh) 2024-06-16
US20240186243A1 (en) 2024-06-06
CN118156248A (zh) 2024-06-07
US20240186244A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US11705394B2 (en) Semiconductor device with fuse and anti-fuse structures
TWI793742B (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
TWI749847B (zh) 具有氣隙的半導體元件結構及其製備方法
TW202425131A (zh) 具有可能量移除結構的半導體元件結構及其製備方法
TWI833606B (zh) 半導體裝置結構及其製備方法
TWI847739B (zh) 具有介電襯墊部分的半導體元件結構
TWI847148B (zh) 具有t形著陸墊結構的半導體元件
TWI825936B (zh) 具有阻障部的半導體元件結構
TWI825823B (zh) 具有氟捕捉層之半導體元件結構的製備方法
TWI826147B (zh) 具有環形電極的半導體元件及其製備方法
TWI786898B (zh) 具有微導電接觸點之半導體元件結構及其製備方法
TWI855646B (zh) 具有氣隙的半導體元件及其製備方法
TWI809539B (zh) 具有不同寬度之導電接觸點的半導體元件結構及其製備方法
TW202433699A (zh) 具有介電襯墊部分的半導體元件結構
TW202433702A (zh) 具有介電襯墊部分的半導體元件結構及其製備方法
TWI855768B (zh) 具有熔絲與電阻器的半導體元件結構
TW202429625A (zh) 半導體裝置結構及其製備方法
TWI855942B (zh) 具有氣隙的半導體元件
TW202341428A (zh) 具有t形著陸墊結構的半導體元件
US20240266294A1 (en) Semiconductor device structure with dielectric liner portions and method for preparing the same
TWI847548B (zh) 具有氣隙的半導體元件及其製備方法
TWI820691B (zh) 半導體結構及其製造方法
TWI840842B (zh) 使用含氮圖案之半導體元件結構的製備方法
TW202420499A (zh) 具有氣隙的半導體元件及其製備方法
CN116631981A (zh) 半导体元件及其制备方法