TW202425104A - 半導體元件以及其製造方法 - Google Patents

半導體元件以及其製造方法 Download PDF

Info

Publication number
TW202425104A
TW202425104A TW112128254A TW112128254A TW202425104A TW 202425104 A TW202425104 A TW 202425104A TW 112128254 A TW112128254 A TW 112128254A TW 112128254 A TW112128254 A TW 112128254A TW 202425104 A TW202425104 A TW 202425104A
Authority
TW
Taiwan
Prior art keywords
contact
film
contact spacer
bit line
spacer
Prior art date
Application number
TW112128254A
Other languages
English (en)
Inventor
宣潒珪
金鉉用
金泫中
朴準喜
禹奎媛
吳智媛
崔允榮
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202425104A publication Critical patent/TW202425104A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

一種半導體元件包括：基板，包括部件分隔膜、由部件分隔膜界定且佈置於第一方向上的主動區、以及跨越主動區及部件分隔膜進行定位的溝渠；位元線接觸件，定位於溝渠內且連接至主動區；位元線結構，經由位元線接觸件連接至基板且跨越主動區在與第一方向不同的第二方向上延伸；以及第一接觸間隔件、第二接觸間隔件及第三接觸間隔件，位於溝渠內且位於位元線接觸件周圍，所述第一接觸間隔件在溝渠內是連續的，且所述第二接觸間隔件及所述第三接觸間隔件中的每一者在溝渠內被分隔成至少兩個分立的部分。

Description

半導體元件以及其製造方法
[相關申請案的交叉參考]
本申請案主張優先於在2022年11月30日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0164316號且主張所述韓國專利申請案的權益，所述韓國專利申請案的全部內容併入本案供參考。
本揭露是有關於一種具有多層式位元線接觸件的半導體元件以及其製造方法。
隨著半導體元件的積體化越來越高，為了在相同的面積中實施更多的半導體元件，各別電路圖案正變得更加微型化。因此，半導體元件的組件的製程誤差的可容許範圍正在減小。
在高度積體化的半導體元件中，形成諸多配線走線（wiring line）及用於將配線走線連接至電路部件的諸多接觸件的製程變得越來越複雜及越來越困難。另外，半導體元件的組件的製程誤差的可容許範圍減小，使得製程難度進一步提高。
根據實施例的半導體元件可包括：基板，包括部件分隔膜、由所述部件分隔膜界定且佈置於第一方向上的主動區、以及跨越所述主動區及所述部件分隔膜進行定位的溝渠；位元線接觸件，定位於所述溝渠內且連接至所述主動區；位元線結構，經由所述位元線接觸件連接至所述基板且跨越所述主動區在與所述第一方向不同的第二方向上延伸；以及第一接觸間隔件、第二接觸間隔件及第三接觸間隔件，定位於所述溝渠內且定位於所述位元線接觸件周圍。所述第一接觸間隔件連續地形成於所述溝渠內，且所述第二接觸間隔件及所述第三接觸間隔件中的每一者在所述溝渠內被分隔成至少兩個部分。第二間隙絕緣膜可包含氮化矽、硝酸矽、碳氮化矽、碳氮氧化矽及碳化矽中的至少一者。
根據實施例的半導體元件的製造方法可包括：在基板處形成溝渠；在所述溝渠的內壁處形成第一接觸間隔件、第二接觸間隔件及第三接觸間隔件；形成對其中形成有所述第一接觸間隔件、所述第二接觸間隔件及所述第三接觸間隔件的所述溝渠的其餘部分進行填充的直接接觸膜；在所述直接接觸膜上形成位元線結構；藉由移除暴露於所述位元線結構之外的所述第二接觸間隔件來形成第一間隙；以及藉由對經由所述第一間隙暴露出的所述第三接觸間隔件進行蝕刻且對所述直接接觸膜進行蝕刻來形成位元線接觸件。所述第三接觸間隔件包含與所述直接接觸膜的材料不同的材料。所述在所述溝渠的所述內壁處形成所述第一接觸間隔件、所述第二接觸間隔件及所述第三接觸間隔件可包括：連續地沈積第一接觸間隔件膜及第二接觸間隔件膜且對所沈積的所述第一接觸間隔件膜與所沈積的所述第二接觸間隔件膜一同進行蝕刻，以形成所述第一接觸間隔件及所述第二接觸間隔件；以及藉由沈積覆蓋所述第一接觸間隔件及所述第二接觸間隔件的第三接觸間隔件膜並對所述第三接觸間隔件膜進行蝕刻來形成所述第三接觸間隔件。
在下文中將參照附圖更全面地闡述各實施例。在圖式中，為達成更佳的理解且便於說明，可誇大一些層及區的厚度。
圖1是根據實施例的半導體元件的佈局圖。圖2是僅示出圖1所示字元線及主動區的佈局圖。圖3是沿著圖1所示線A-A截取的剖視圖。圖4是沿著圖1所示線B-B截取的剖視圖。
參照圖1及圖2，根據實施例的半導體元件可包括多個單元主動區ACT（例如，主動區）。單元主動區ACT可由形成於基板100（圖3）內的單元部件分隔膜105（例如，部件分隔膜）界定。
如圖1及圖2中所示，隨著半導體元件的設計規則減小，單元主動區ACT可被設置成對角線條形狀或斜線條形狀。舉例而言，單元主動區ACT可在第三方向DR3上延伸。
可設置有跨越單元主動區ACT在第一方向DR1上延伸的多個閘極電極。所述多個閘極電極可彼此平行地延伸。舉例而言，所述多個閘極電極可為多條字元線WL。字元線WL可以相等的間隔進行設置。可根據設計規則來確定字元線WL的寬度或字元線WL之間的間隔。
舉例而言，每一單元主動區ACT可被在第一方向DR1上延伸的兩條字元線WL劃分成三個部分。單元主動區ACT可包括儲存連接區103b及位元線連接區103a。位元線連接區103a可定位於單元主動區ACT的中心部分處，且儲存連接區103b可定位於單元主動區ACT的端部部分處。
舉例而言，位元線連接區103a可為連接至位元線BL的區，且儲存連接區103b可為連接至資訊儲存部190（圖3）的區。換言之，位元線連接區103a可對應於共用汲極區，且儲存連接區103b可對應於源極區。每一字元線WL以及與每一字元線WL相鄰的位元線連接區103a及儲存連接區103b可構成電晶體。
在字元線WL上方可設置有在與字元線WL垂直的第二方向DR2上延伸的多條位元線BL。所述多條位元線BL可彼此平行地延伸。位元線BL可以相等的間隔進行設置。可根據設計規則來確定位元線BL的寬度或位元線BL之間的間隔。
第四方向DR4可與第一方向DR1、第二方向DR2及第三方向DR3正交。第四方向DR4可為基板100的厚度方向。
根據一些實施例的半導體元件可包括形成於單元主動區ACT上方的各種接觸件佈置。舉例而言，所述各種接觸件佈置可包括直接接觸件DC、節點接墊（node pad）XP、搭接墊（landing pad）LP及類似組件。
此處，直接接觸件DC可指將單元主動區ACT電性連接至位元線BL的接觸件。節點接墊XP可為將單元主動區ACT連接至資訊儲存部190（例如，電容器）的下部電極191（圖3）的連接墊。在佈置結構中，節點接墊XP與單元主動區ACT之間的接觸面積可為小的。因此，可引入導電搭接墊LP以增大與單元主動區ACT的接觸面積且增大與下部電極191的接觸面積。
搭接墊LP可設置於節點接墊XP與電容器的下部電極191之間。可藉由引入搭接墊LP而增大接觸面積來減小單元主動區ACT與電容器的下部電極191之間的接觸電阻。
直接接觸件DC可連接至位元線連接區103a。節點接墊XP可連接至儲存連接區103b。
由於節點接墊XP設置於單元主動區ACT的兩個端部處，因此搭接墊LP可被設置成與單元主動區ACT的所述兩個端部相鄰，以至少局部地與節點接墊XP交疊。換言之，節點接墊XP可被形成為與設置於相鄰的字元線WL之間及相鄰的位元線BL之間的單元主動區ACT及單元部件分隔膜105交疊。
字元線WL可形成於隱埋於基板100內的結構中。字元線WL可在直接接觸件DC與節點接墊XP中的一者之間被設置成與單元主動區ACT交叉。如圖式中所示，兩條字元線WL可被設置成與一個單元主動區ACT交叉。由於單元主動區ACT沿著第三方向DR3延伸，因此字元線WL可相對於單元主動區ACT具有小於90度的角度。
直接接觸件DC與節點接墊XP可對稱地設置。因此，直接接觸件DC及節點接墊XP可沿著第一方向DR1及第二方向DR2設置於直線上。一方面，與直接接觸件DC及節點接墊XP不同，搭接墊LP可在位元線BL延伸的第二方向DR2上設置成鋸齒狀形狀（zigzag shape）。另外，搭接墊LP可被設置成在字元線WL延伸的第一方向DR1上與每一位元線BL的同一側部分交疊。
舉例而言，第一列的搭接墊LP中的每一者可與和第一列的搭接墊LP中的每一者對應的位元線BL的左側交疊，且第二列的搭接墊LP中的每一者可與和第二列的搭接墊LP中的每一者對應的位元線BL的右側交疊。
參照圖1至圖4，根據實施例的半導體元件可包括多個單元閘極結構110、多個位元線結構140、多個節點連接墊125、多個位元線接觸件146及資訊儲存部190。在所述多個位元線接觸件146的側表面處可設置有第一接觸間隔件301、第二接觸間隔件302及第三接觸間隔件303。
舉例而言，基板100可為矽基板或絕緣體上矽（silicon-on-insulator，SOI）。在另一實例中，基板100可包含矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。
單元部件分隔膜105可形成於基板100中。單元部件分隔膜105可具有淺溝渠隔離（shallow trench isolation，STI）結構，所述STI結構具有優異的部件分隔特性。單元部件分隔膜105可在記憶體單元區內界定單元主動區ACT。
如圖1及圖2中所示，由單元部件分隔膜105界定的單元主動區ACT可具有包括短軸線及長軸線的長的島形狀。單元主動區ACT可具有傾斜形狀，以相對於形成於單元部件分隔膜105內的字元線WL具有小於90度的角度。另外，單元主動區ACT可具有傾斜形狀，以相對於形成於單元部件分隔膜105上方的位元線BL具有小於90度的角度。
舉例而言，單元部件分隔膜105可包括氧化矽膜、氮化矽膜及硝酸矽膜中的至少一者。儘管單元部件分隔膜105被示出為由一個絕緣膜形成，然而此僅是為了便於闡釋，且單元部件分隔膜並非僅限於此。端視相鄰的單元主動區ACT之間的分隔距離而定，單元部件分隔膜105可由一個絕緣膜或多個絕緣膜形成。舉例而言，如圖3中所示，單元部件分隔膜105的上表面105US與基板100的上表面可為共面的。
單元閘極結構110可形成於基板100及單元部件分隔膜105內。單元閘極結構110可被形成為跨越單元部件分隔膜105及由單元部件分隔膜105界定的單元主動區ACT。單元閘極結構110可包括單元閘極溝渠115、單元閘極絕緣膜111、單元閘極電極112、單元閘極頂蓋圖案113及單元閘極頂蓋導電膜114。
此處，單元閘極電極112可對應於字元線WL。舉例而言，單元閘極電極112可為圖1所示字元線WL。與圖式中所示的內容不同，單元閘極結構110可不包括單元閘極頂蓋導電膜114。
舉例而言，單元閘極溝渠115在單元部件分隔膜105內可相對深且在單元主動區ACT內可相對淺。字元線WL的底表面可為彎曲的。亦即，單元閘極溝渠115在單元部件分隔膜105中的深度可大於單元閘極溝渠115在單元主動區ACT中的深度。
單元閘極絕緣膜111可沿著單元閘極溝渠115的側壁及底表面延伸。單元閘極絕緣膜111可沿著單元閘極溝渠115的至少一部分的輪廓延伸。
舉例而言，單元閘極絕緣膜111可包含氧化矽、氮化矽、硝酸矽及具有較氧化矽高的介電常數的高介質係數材料中的至少一者。舉例而言，高介質係數材料可包括氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化銥矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅及其組合中的至少一者。
單元閘極電極112可設置於單元閘極絕緣膜111上。單元閘極電極112可對單元閘極溝渠115的一部分進行填充。單元閘極頂蓋導電膜114可沿著單元閘極電極112的上表面延伸。
單元閘極電極112可包含金屬、金屬合金、導電金屬氮化物、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、經摻雜半導體材料、導電金屬硝酸鹽及導電金屬氧化物中的至少一者。舉例而言，單元閘極電極112可包含TiN、TaC、TaN、TiSiN、TaSiN、TaTiN、TiAlN、TaAlN、WN、Ru、TiAl、TiAlC-N、TiAlC、TiC、TaCN、W、Al、Cu、Co、Ti、Ta、Ni、Pt、Ni-Pt、Nb、NbN、NbC、Mo、MoN、MoC、WC、Rh、Pd、Ir、Ag、Au、Zn、V、RuTiN、TiSi、TaSi、NiSi、CoSi、IrO x、RuO x及其組合中的至少一者。
舉例而言，單元閘極頂蓋導電膜114可包含複晶矽、複晶矽-鍺、非晶矽及非晶矽-鍺中的一者。舉例而言，單元閘極頂蓋導電膜114可位於單元閘極頂蓋圖案113與單元閘極電極112之間。
單元閘極頂蓋圖案113可設置於單元閘極電極112及單元閘極頂蓋導電膜114上方。單元閘極頂蓋圖案113可對在形成單元閘極電極112及單元閘極頂蓋導電膜114之後剩餘的單元閘極溝渠115進行填充。舉例而言，單元閘極絕緣膜111可沿著單元閘極頂蓋圖案113的側壁延伸。
舉例而言，單元閘極頂蓋圖案113可包含氮化矽（SiN）、硝酸矽（SiON）、氧化矽（SiO x）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及其組合中的至少一者。舉例而言，單元閘極頂蓋圖案的上表面113US可與單元部件分隔膜105的上表面105US共面。
舉例而言，在單元閘極結構110的至少一個側處可形成有雜質摻雜區。雜質摻雜區可為電晶體的源極/汲極區。雜質摻雜區可形成於圖2所示儲存連接區103b及位元線連接區103a處。
在圖2中，當包括每一字元線WL以及與每一字元線WL相鄰的位元線連接區103a及儲存連接區103b的電晶體是N型金屬氧化物半導體（N-type metal-oxide semiconductor，NMOS）電晶體時，儲存連接區103b及位元線連接區103a可包含經摻雜的n型雜質，例如磷（P）、砷（As）、銻（Sb）及鉍（Bi）中的至少一者。當包括每一字元線WL以及與每一字元線WL相鄰的位元線連接區103a及儲存連接區103b的電晶體是P型金屬氧化物半導體（P-type metal-oxide semiconductor，PMOS）電晶體時，儲存連接區103b及位元線連接區103a可包含經摻雜的p型雜質，例如硼（B）。
位元線結構140可包括單元導電線144及單元線頂蓋膜143。單元導電線144可設置於其中形成有單元閘極結構110的基板100上方且設置與單元部件分隔膜105上方。單元導電線144可跨越單元部件分隔膜105及由單元部件分隔膜105界定的單元主動區ACT。單元導電線144可被形成為跨越單元閘極結構110。此處，單元導電線144可對應於位元線BL。舉例而言，單元導電線144可為圖1所示位元線BL。
舉例而言，單元導電線144可包括堆疊於彼此頂上的第一單元導電膜141與第二單元導電膜142。第一單元導電膜141及第二單元導電膜142中的每一者可包含經雜質摻雜的半導體材料、導電矽化物化合物、導電金屬氮化物、二維（two-dimensional，2D）材料、金屬及金屬合金中的至少一者。在根據一些實施例的半導體元件中，2D材料可為金屬材料及/或半導體材料。2D材料可包括2D同素異形體（allotrope）或2D化合物。舉例而言，2D材料可包括石墨烯、二硫化鉬（MoS 2）、二硒化鉬（MoSe 2）、二硒化鎢（WSe 2）及二硫化鎢（WS 2）中的至少一者。
舉例而言，第一單元導電膜141及第二單元導電膜142中的每一者可包含複晶矽、TiN、TiSiN、鎢、矽化鎢或其組合。舉例而言，第一單元導電膜141可包含TiSiN，且第二單元導電膜142可包含鎢。
單元線頂蓋膜143可設置於單元導電線144上。單元線頂蓋膜143可沿著單元導電線144的上表面在第二方向DR2上延伸。舉例而言，單元線頂蓋膜143可包含氮化矽、硝酸矽、碳氮化矽及碳氮氧化矽中的至少一者。
在根據一些實施例的半導體元件中，單元線頂蓋膜143可包括氮化矽膜。儘管在圖式中將單元線頂蓋膜143示出為單個膜，然而單元線頂蓋膜143可包括多個膜，例如具有不同膜品質或類似要素的三個氮化矽膜。
位元線接觸件146可形成於單元導電線144與基板100之間。單元導電線144可設置於位元線接觸件146上。
位元線接觸件146可例如在第四方向DR4上設置於（例如，直接設置於）單元主動區ACT的位元線連接區103a與單元導電線144之間。位元線接觸件146可設置於在第二方向DR2上彼此相鄰的單元閘極電極112之間。位元線接觸件146可直接連接至位元線連接區103a。
當自平面圖觀察時，位元線接觸件146可具有圓形形狀或橢圓形形狀。位元線接觸件146的平面面積可大於位元線連接區103a與一個單元導電線144交疊的面積。位元線接觸件146的平面面積可大於一個位元線連接區103a的平面面積。
位元線接觸件146可對單元導電線144與基板100進行電性連接。此處，位元線接觸件146可對應於直接接觸件DC。舉例而言，位元線接觸件146可包含經雜質摻雜的半導體材料。
節點連接墊125可設置於基板100上。節點連接墊125可設置於單元主動區ACT的儲存連接區103b上。節點連接墊125連接至儲存連接區103b。
節點連接墊125可設置於在第一方向DR1上彼此相鄰的單元導電線144之間。舉例而言，節點連接墊125可設置於在第二方向DR2上彼此相鄰的單元閘極電極112之間。
以單元部件分隔膜的上表面105US為基準，節點連接墊的上表面125US低於位元線接觸件的上表面146US（例如，相對於基板100的底部而言，節點連接墊的上表面125US低於上表面146US）。以單元部件分隔膜的上表面105US為基準，節點連接墊的上表面125US低於單元導電線144的底表面（例如，相對於基板100的底部而言，節點連接墊的上表面125US低於單元導電線144的底表面）。
節點連接墊125可對資訊儲存部190與基板100進行電性連接。此處，節點連接墊125可對應於節點接墊XP。舉例而言，節點連接墊125可包含經雜質摻雜的半導體材料、導電矽化物化合物、導電金屬氮化物、金屬及金屬合金中的至少一者。
如圖3中所示，接墊分隔結構145ST可在第一方向DR1上將彼此相鄰的節點連接墊125分隔開。舉例而言，接墊分隔結構145ST可在第二方向DR2上將彼此相鄰的節點連接墊125分隔開。
接墊分隔結構145ST可包括接墊分隔圖案145及上部單元絕緣膜130。上部單元絕緣膜130可設置於接墊分隔圖案145上。
當節點連接墊125包括在第一方向DR1上間隔開的第一節點連接墊與第二節點連接墊時，接墊分隔圖案145可在第一方向DR1上將第一節點連接墊與第二節點連接墊分隔開。舉例而言，接墊分隔圖案145亦可在第二方向DR2上將彼此相鄰的節點連接墊125分隔開。
當節點連接墊125包括在第一方向DR1上間隔開的第一節點連接墊與第二節點連接墊時，上部單元絕緣膜130可覆蓋第一節點連接墊的上表面及第二節點連接墊的上表面。
上部單元絕緣膜的上表面130US可與位元線接觸件的上表面146US處於同一平面上。亦即，以單元部件分隔膜的上表面105US為基準（例如，相對於基板100的底表面而言），上部單元絕緣膜的上表面130US的高度可相同於位元線接觸件的上表面146US的高度。
接墊分隔圖案145及上部單元絕緣膜130可設置於在第二方向DR2上彼此相鄰的位元線接觸件146之間。單元導電線144可設置於接墊分隔結構145ST的上表面上。單元導電線144可設置於上部單元絕緣膜的上表面130US上。接墊分隔結構145ST的上表面可為上部單元絕緣膜的上表面130US。接墊分隔結構145ST的上表面可與單元導電線144的底表面處於同一平面上。
在圖3中，第一接觸間隔件301以及第一間隙絕緣膜501及第二間隙絕緣膜502可定位於單元部件分隔膜105、位於單元部件分隔膜105上的節點連接墊125及位元線接觸件146之間。在圖4中，第一接觸間隔件301、第二接觸間隔件302及第三接觸間隔件303可設置於單元閘極頂蓋圖案113與位元線接觸件146之間以及單元閘極頂蓋圖案113上的接墊分隔結構145ST與位元線接觸件146之間。
詳言之，參照圖3及圖4，第一接觸間隔件301可在所有方向上設置於位元線接觸件146周圍。舉例而言，第一接觸間隔件301可圍繞位元線接觸件146（例如，位元線接觸件146的整個周邊）連續地延伸，例如第一接觸間隔件301可在溝渠內成一體地形成以在溝渠內為連續的。參照圖4，第二接觸間隔件302及第三接觸間隔件303可僅定位於位元線結構140下方且可不存在於位元線結構140之外的位置處。亦即，第二接觸間隔件302及第三接觸間隔件303可僅存在於在第四方向DR4上與位元線結構140垂直地交疊的位置處（例如，位元線結構140下方）。因此，在作為沿著圖1所示A-A截取的剖視圖的圖3及作為沿著圖1所示線B-B截取的剖視圖的圖4二者中皆可看到第一接觸間隔件301，但是在作為沿著圖1所示A-A截取的剖視圖的圖3中可無法看到第二接觸間隔件302及第三接觸間隔件303，且在作為沿著圖1所示線B-B截取的剖視圖的圖4中可看到第二接觸間隔件302及第三接觸間隔件303。此乃因位元線接觸件146是使用第二接觸間隔件302作為犧牲膜而形成，且因此稍後將對其進行詳細闡述。
第一間隙絕緣膜501可為沿著第一接觸間隔件301與位元線接觸件146之間的間隙的內表面形成的膜，且第二間隙絕緣膜502可具有對由第一間隙絕緣膜501形成的槽進行填充的形狀。第一間隙絕緣膜501可包含氧化物（例如氧化矽（SiO x）或類似氧化物），且第二間隙絕緣膜502可包含氧化矽、氮化矽、硝酸矽（SiON）及碳氮氧化矽（SiOCN）中的至少一者。
舉例而言，第一接觸間隔件301及第三接觸間隔件303中的每一者可包含氮化矽（SiN）、硝酸矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及碳化矽（SiOC）中的至少一者。舉例而言，第二接觸間隔件302可包含氧化物，例如氧化矽（SiO x）或類似氧化物。
舉例而言，接墊分隔圖案145可包含氮化矽（SiN）、硝酸矽（SiON）、氧化矽（SiO x）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及其組合中的至少一者。上部單元絕緣膜130可為單個膜，但如圖式中所示，上部單元絕緣膜130可為包括第一上部單元絕緣膜131及第二上部單元絕緣膜132的多個膜。舉例而言，第一上部單元絕緣膜131可包括氧化矽膜，且第二上部單元絕緣膜132可包括氮化矽膜，但第一上部單元絕緣膜及第二上部單元絕緣膜並非僅限於此。將上部單元絕緣膜130在第一方向DR1上的寬度示出為隨著距基板100的距離增大而減小，但並非僅限於此。
在單元導電線144的側壁及單元線頂蓋膜143的側壁上可設置有位元線間隔件150。在單元導電線144的其中形成有位元線接觸件146的部分處，位元線間隔件150可設置於單元導電線144的側壁、單元線頂蓋膜143的側壁及位元線接觸件146的側壁上。在單元導電線144的未形成位元線接觸件146的其餘部分處，位元線間隔件150可設置於上部單元絕緣膜130上。
儘管位元線間隔件150被示出為單個膜，然而位元線間隔件150可具有多膜結構。舉例而言，位元線間隔件150可包括氧化矽膜、氮化矽膜、硝酸矽膜（SiON）、碳氮氧化矽膜（SiOCN）、空氣及其組合中的一者。
在每一節點連接墊125上可設置有儲存接墊160。儲存接墊160可電性連接至節點連接墊125。儲存接墊160可連接至單元主動區ACT的儲存連接區103b。此處，儲存接墊160可對應於搭接墊LP。
在根據實施例的半導體元件中，儲存接墊160可延伸至節點連接墊125，以連接至節點連接墊125。儲存接墊160可與位元線結構140的上表面的一部分交疊。舉例而言，儲存接墊160可包含經雜質摻雜的半導體材料、導電矽化物化合物、導電金屬氮化物、導電金屬碳化物、金屬及金屬合金中的至少一者。
在儲存接墊160及位元線結構140上可形成有接墊分隔絕緣膜180。舉例而言，接墊分隔絕緣膜180可設置於單元線頂蓋膜143上。接墊分隔絕緣膜180可對其中定位有儲存接墊160的多個隔離區進行界定。
接墊分隔絕緣膜180不覆蓋儲存接墊的上表面160US。接墊分隔絕緣膜180可對接墊分隔凹槽進行填充。接墊分隔凹槽可將相鄰的儲存接墊160分隔開。舉例而言，儲存接墊的上表面160US可與接墊分隔絕緣膜的上表面180US處於同一平面上。
接墊分隔絕緣膜180可包含絕緣材料且可將多個儲存接墊160彼此電性分隔開。舉例而言，接墊分隔絕緣膜180可包括氧化矽膜、氮化矽膜、硝酸矽膜、碳氮氧化矽膜及碳氮化矽膜中的至少一者。
在儲存接墊160及接墊分隔絕緣膜180上可設置有蝕刻停止膜295。蝕刻停止膜295可包括氮化矽膜、碳氮化矽膜、氮化矽硼（SiBN）膜、硝酸矽膜及碳酸矽膜中的至少一者。
資訊儲存部190可設置於儲存接墊160上。資訊儲存部190可電性連接至儲存接墊160。資訊儲存部190的一部分可設置於蝕刻停止膜295內。
舉例而言，資訊儲存部190可包括電容器。資訊儲存部190可包括下部電極191、電容器介電膜192及上部電極193。舉例而言，上部電極193可為具有板狀形狀的板狀上部電極。
下部電極191可設置於儲存接墊160上。下部電極191被示出為具有柱形狀，但可具有任何其他合適的形狀（例如，圓柱形形狀）。
電容器介電膜192形成於下部電極191上。電容器介電膜192可沿著下部電極191的輪廓形成。上部電極193形成於電容器介電膜192上。上部電極193可覆蓋下部電極191的外壁。儘管將上部電極193示出為單個膜，然而上部電極193可具有多層式結構。
下部電極191及上部電極193中的每一者可包含經摻雜的半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮、氮化鎢或類似導電金屬氮化物）、金屬（例如，釕、銥、鈦、鉭或類似金屬）、導電金屬氧化物（例如，氧化銥、氧化鈮或類似導電金屬氧化物）及類似材料。
舉例而言，電容器介電膜192可包含氧化矽、氮化矽、硝酸矽、高介質係數材料及其組合中的一者。在根據一些實施例的半導體元件中，電容器介電膜192可包括其中依序堆疊有氧化鋯、氧化鋁及氧化鋯的堆疊式膜結構。在根據實施例的半導體元件中，電容器介電膜192可包括包含鉿（Hf）的介電膜。在根據實施例的半導體元件中，電容器介電膜192可具有鐵電材料膜與順電材料膜的堆疊式結構。
圖5至圖13是用於闡釋根據實施例的半導體元件的製造方法的中間步驟圖。將簡要闡述或省略對製造方法的說明中與參照圖1至圖4闡述的內容重複的內容。作為參照，圖5至圖13是與圖1所示線A-A對應的剖視圖。
參照圖5，可在基板100內形成單元部件分隔膜105。
基板100可包括由單元部件分隔膜105界定的單元主動區ACT。單元主動區ACT可具有在第三方向DR3上延伸的條形狀。
舉例而言，可在基板100及單元部件分隔膜105內形成單元閘極電極112。單元閘極電極112可在第一方向DR1上延伸。單元閘極電極112可在第二方向DR2上間隔開。
舉例而言，可在基板100及單元部件分隔膜105內形成在第一方向DR1上延伸的單元閘極結構110。單元閘極結構110可包括單元閘極溝渠115、單元閘極絕緣膜111、單元閘極電極112、單元閘極頂蓋圖案113及單元閘極頂蓋導電膜114。
舉例而言，單元閘極電極112可跨越圖2所示單元主動區ACT。單元主動區ACT可被單元閘極電極112劃分成位元線連接區103a與儲存連接區103b。
單元主動區ACT包括定位於單元主動區ACT的中心部分處的位元線連接區103a及定位於單元主動區ACT的端部部分處的儲存連接區103b。
可在基板100上形成節點連接墊125及接墊分隔圖案145。節點連接墊125連接至儲存連接區103b。節點連接墊125可藉由在第一方向DR1及第二方向DR2上延伸的接墊分隔圖案145而分隔開。在平面圖中，接墊分隔圖案145可具有格柵形狀。
在接墊分隔圖案145上形成上部單元絕緣膜130。上部單元絕緣膜130包括位元線接觸件開口部分130_OP。位元線接觸件開口部分130_OP在第四方向DR4上與位元線連接區103a交疊。
在基板100上形成包括接墊分隔圖案145及上部單元絕緣膜130的接墊分隔結構145ST。
參照圖6，在基板100內形成溝渠T。對經由位元線接觸件開口部分130_OP暴露出的接墊分隔圖案145及節點連接墊125進行蝕刻。
隨後，可移除與位元線接觸件開口部分130_OP交疊的基板100、單元部件分隔膜105及單元閘極頂蓋圖案113。因此，溝渠T形成於與位元線接觸件開口部分130_OP對應的區處。
溝渠T可穿過上部單元絕緣膜130及節點連接墊125，且可形成於單元部件分隔膜105的一部分內。溝渠T暴露出基板100的一部分。溝渠T暴露出位元線連接區103a。
參照圖7，在溝渠T內依序形成第一接觸間隔件301、第二接觸間隔件302及第三接觸間隔件303。在形成第一接觸間隔件301、第二接觸間隔件302及第三接觸間隔件303時，可降低溝渠T的底表面。在形成第一接觸間隔件301、第二接觸間隔件302及第三接觸間隔件303時，可在溝渠T的中心軸線C0處降低溝渠T的底表面，使得溝渠T的底表面彎曲。
詳言之，第一接觸間隔件301例如沿著溝渠T的側壁共形地形成，例如第一接觸間隔件301可沿著溝渠T的整個側壁連續地延伸。第二接觸間隔件302例如共形地形成於第一接觸間隔件301上。第一接觸間隔件301可包含氮化物。第二接觸間隔件302可包含氧化物。第三接觸間隔件303例如共形地形成於第二接觸間隔件302上，例如使得第二接觸間隔件302位於第一接觸間隔件301與第三接觸間隔件303之間。第三接觸間隔件303可包含氮化物。
可藉由一同進行圖案化來形成第一接觸間隔件301與第二接觸間隔件302，且可在首先形成第一接觸間隔件301及第二接觸間隔件302之後藉由膜沈積及蝕刻製程來形成第三接觸間隔件303。第三接觸間隔件303的厚度可薄於第一接觸間隔件301的厚度或第二接觸間隔件302的厚度。舉例而言，第一接觸間隔件301或第二接觸間隔件302的厚度可為約30埃，且第三接觸間隔件303的厚度可為約10埃。此可能是由於第三接觸間隔件303的厚度的一部分被移除，使得第三接觸間隔件的厚度在形成第三接觸間隔件303時執行的蝕刻製程中變薄。
參照圖8，在溝渠T內形成直接接觸膜146P。直接接觸膜146P在第三接觸間隔件303內部對溝渠T進行填充，例如直接接觸膜146P可對溝渠T進行完全填充以在溝渠T內部被第三接觸間隔件303環繞。直接接觸膜146P可包含複晶矽。
參照圖9，在上部單元絕緣膜130及直接接觸膜146P上依序形成第一自由單元導電膜141P及第二自由單元導電膜142P以及自由單元線頂蓋膜143P。
參照圖10，可對第一自由單元導電膜141P及第二自由單元導電膜142P以及自由單元線頂蓋膜143P進行圖案化。因此，可形成跨越圖1所示主動區ACT及圖1所示字元線WL在圖1所示第二方向DR2上延伸（例如，連續地延伸）的位元線結構140。位元線結構140可在第一方向DR1上具有第三寬度W3。
如圖3及圖10中所示，位元線結構140可例如直接形成於直接接觸膜146P上。如圖4中所示，位元線結構140可例如直接形成於上部單元絕緣膜130上（例如，直接接觸膜146P中相鄰的直接接觸膜146P之間的區中）。位元線結構140可形成於直接接觸膜146P的中心部分上。位元線結構140的中心軸線C2可與溝渠T的中心軸線C0交疊。位元線結構140的中心軸線C2可與溝渠T的中心軸線C0重合（例如，共線）。舉例而言，可在位元線結構140上沈積氮化矽膜及/或硝酸矽膜及/或類似膜並對所述氮化矽膜及/或硝酸矽膜及/或類似膜進行蝕刻，以形成覆蓋位元線結構140的側表面的保護膜。
參照圖11，移除第二接觸間隔件302。在第二接觸間隔件302被移除的位置處（即，在第一接觸間隔件301與第三接觸間隔件303之間）形成第一間隙Gap1。第一間隙Gap1形成於直接接觸膜146P與第三接觸間隔件303之間。
舉例而言，如前面所論述，第二接觸間隔件302的一些部分可直接保留於位元線結構140下方（例如，被位元線結構140遮蔽），因此可自藉由位元線結構140暴露出的區移除第二接觸間隔件302的一些部分，且因此第一間隙Gap1可僅形成於藉由位元線結構140暴露出的區中。舉例而言，可使用脈波乾式清潔或類似方法移除第二接觸間隔件302。
參照圖12，藉由移除第三接觸間隔件303的一些部分及直接接觸膜146P的一些部分來形成位元線接觸件146。舉例而言，可移除第三接觸間隔件303的經由第一間隙Gap1暴露出的部分，且可移除直接接觸膜146P的一些部分（例如，側表面及上表面）。舉例而言，第三接觸間隔件303的位於第二接觸間隔件302的所保留部分上的部分可直接保留於位元線結構140下方。
詳言之，可首先使用例如灰化、剝除及類似方法移除經由第一間隙Gap1暴露出的第三接觸間隔件303，且然後可例如使用位元線結構140作為蝕刻罩幕而穿過直接接觸膜146P的被暴露出的側表面及被暴露出的上表面對直接接觸膜146P的一些部分進行蝕刻。因此，第一間隙Gap1朝向直接接觸膜146P延伸（或擴展）以形成第二間隙Gap2。在移除經由第一間隙Gap1暴露出的第三接觸間隔件303時，亦可移除第一接觸間隔件301的一部分以減小第一接觸間隔件301的厚度，且亦可移除覆蓋位元線結構140的側表面的保護膜。此處，由於第三接觸間隔件303由與直接接觸膜146P的材料不同的材料（即，氮化矽（SiN）、硝酸矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及碳化矽（SiOC）中的至少一者）形成，因此藉由在後續熱處置製程（例如，熔融雷射退火（melting laser anneal，MLA）製程或類似製程）中在介面處以不同方式形成多氧化物膜或鹽而將位元線接觸件與另一元件可靠地分隔開可為有利的。
第二間隙Gap2可被位元線接觸件146分隔成兩個側，例如在位元線接觸件146的相對的側中的每一側上可形成有一個第二間隙Gap2。舉例而言，參照圖12，每一第二間隙Gap2可在第一方向DR1上位於位元線接觸件146a與第一接觸間隔件301之間。舉例而言，位元線接觸件146a可在與位元線結構140直接交疊（例如，被位元線結構140在垂直方向上覆蓋）的區中在第二方向DR2上與第三接觸間隔件303的剩餘部分進行直接接觸，例如第二接觸間隔件302及第三接觸間隔件303中的每一者可在第二方向DR2上在位元線接觸件146的相應的相對側處的溝渠內被分隔成至少兩個部分（例如，至少兩個分立的部分）。
第二間隙Gap2的寬度在位元線接觸件146的兩個側（例如，相對的側）處可為恆定的。具體而言，在溝渠T的在與基板100垂直的方向上切割的橫截面處，第二間隙Gap2可設置於位元線接觸件146的兩個側處。第二間隙Gap2在位元線接觸件146的一個側處的寬度W1可相同於第二間隙Gap2在位元線接觸件146的另一個側處的寬度W2。在此種情形中，第二間隙Gap2在位元線接觸件146的所述一個側處的寬度W1及第二間隙Gap2在位元線接觸件146的所述另一個側處的寬度W2可指自位元線接觸件146至第一接觸間隔件301的距離（例如，沿著第一方向DR1的距離）。
如以上所闡述，可使用第二接觸間隔件302作為犧牲膜來形成第一間隙Gap1，且穿過第一間隙Gap1對第三接觸間隔件303及直接接觸膜146P進行蝕刻以形成第二間隙Gap2。因此，可形成第二間隙Gap2，使得直接接觸膜146P被可靠地蝕刻。另外，即使在位元線結構140的對準中出現誤差，將位元線接觸件146與另一元件分隔開亦不存在困難。
再對直接接觸膜146P進行蝕刻時，位元線結構140可具有恆定的寬度。位於位元線接觸件146上的位元線結構140仍可具有第三寬度W3。
參照圖13，可在第二間隙Gap2內部形成第一間隙絕緣膜501及第二間隙絕緣膜502。可省略第一間隙絕緣膜501及第二間隙絕緣膜502的形成。
第一間隙絕緣膜501可為沿著第二間隙Gap2的內表面形成的膜，且第二間隙絕緣膜502可具有對由第一間隙絕緣膜501形成的槽進行填充的形狀。
返回參照圖3，然後可形成位元線間隔件150及儲存接墊160。另外，可在儲存接墊160上形成連接至儲存接墊160的資訊儲存部190。
圖14是根據另一實施例的半導體元件的剖視圖且對應於圖3。圖15是根據另一實施例的半導體元件的剖視圖且對應於圖4。為了便於闡釋，以下的說明將著重於與參照圖1至圖4闡述的內容的不同之處。
參照圖14，位元線間隔件150可在位元線接觸件146與第一接觸間隔件301之間延伸且定位於位元線接觸件146與第一接觸間隔件301之間。當將圖14與圖3進行比較時，不存在第一間隙絕緣膜501及第二間隙絕緣膜502，且位元線間隔件150對其中不存在第一間隙絕緣膜501及第二間隙絕緣膜502的位置進行填充。
另外，參照圖14及圖15，位元線結構140可更包括單元複晶矽線（cell poly line）401。單元複晶矽線401可由與位元線接觸件146相同的材料形成。單元複晶矽線401或位元線接觸件146可包含複晶矽。
可藉由在上述圖5所示製程中將複晶矽層留在上部單元絕緣膜130上且藉由在形成位元線結構140以形成單元複晶矽線401的製程中對複晶矽層一同進行圖案化來獲得圖14及圖15所示半導體元件。留在上部單元絕緣膜130上的複晶矽層可用作形成圖6中的溝渠T的蝕刻罩幕。
另外，可藉由省略上述圖13所示製程來獲得圖14及圖15所示半導體元件。
綜上所述，實施例提供一種包括可靠性得到改善的位元線接觸件的半導體元件。實施例亦提供一種以改善的良率製造包括位元線接觸件的半導體元件的方法。
亦即，根據實施例的半導體元件可具有自對準式位元線直接接觸件，以改善元件可靠性。另外，根據實施例的半導體元件的製造方法可使用位元線接觸件三膜式結構（bit line contact triple film structure）來減小位元線直接接觸件的缺陷。
本文中已揭露了實例性實施例，且儘管採用特定用語，然而該些用語僅用於且僅被解釋為一般性及說明性含義，而非出於限制目的。在一些情形中，對於截至提交本申請案時此項技術中具有通常知識者而言將顯而易見的是，除非另外具體指明，否則結合特定實施例闡述的特徵、特性及/或部件可單獨使用或與結合其他實施例闡述的特徵、特性及/或部件組合使用。因此，熟習此項技術者應理解，可在不背離以下申請專利範圍中所述的本發明的精神及範圍的條件下對其作出形式及細節上的各種改變。
100:基板 103a:位元線連接區 103b:儲存連接區 105:單元部件分隔膜 105US、113US、130US、146US、160US、180US:上表面 110:單元閘極結構 111:單元閘極絕緣膜 112:單元閘極電極 113:單元閘極頂蓋圖案 114:單元閘極頂蓋導電膜 115:單元閘極溝渠 125:節點連接墊 130:上部單元絕緣膜 130_OP:位元線接觸件開口部分 131:第一上部單元絕緣膜 132:第二上部單元絕緣膜 140:位元線結構 141:第一單元導電膜 141P:第一自由單元導電膜 142:第二單元導電膜 142P:第二自由單元導電膜 143:單元線頂蓋膜 143P:自由單元線頂蓋膜 144:單元導電線 145:接墊分隔圖案 145ST:接墊分隔結構 146:位元線接觸件 146P:直接接觸膜 150:位元線間隔件 160:儲存接墊 180:接墊分隔絕緣膜 190:資訊儲存部 191:下部電極 192:電容器介電膜 193:上部電極 295:蝕刻停止膜 301:第一接觸間隔件 302:第二接觸間隔件 303:第三接觸間隔件 401:單元複晶矽線 501:第一間隙絕緣膜 502:第二間隙絕緣膜 A-A、B-B:線 ACT:單元主動區 BL:位元線 C0、C2:中心軸線 DC:直接接觸件 DR1:第一方向 DR2:第二方向 DR3:第三方向 DR4:第四方向 Gap1:第一間隙 Gap2:第二間隙 LP:搭接墊/導電搭接墊 T:溝渠 W1、W2:寬度 W3:第三寬度 WL:字元線 XP:節點接墊
藉由參照附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1是根據實施例的半導體元件的佈局圖。 圖2是僅示出圖1所示字元線及主動區的佈局圖。 圖3是沿著圖1所示線A-A截取的剖視圖。 圖4是沿著圖1所示線B-B截取的剖視圖。 圖5至圖13是根據實施例的半導體元件的製造方法中的各階段的圖。 圖14是根據另一實施例的半導體元件的剖視圖。 圖15是根據另一實施例的半導體元件的剖視圖。
100:基板
103a:位元線連接區
105:單元部件分隔膜
105US、113US、130US、160US、180US:上表面
110:單元閘極結構
111:單元閘極絕緣膜
112:單元閘極電極
113:單元閘極頂蓋圖案
114:單元閘極頂蓋導電膜
115:單元閘極溝渠
130:上部單元絕緣膜
131:第一上部單元絕緣膜
132:第二上部單元絕緣膜
140:位元線結構
141:第一單元導電膜
142:第二單元導電膜
143:單元線頂蓋膜
144:單元導電線
145:接墊分隔圖案
145ST:接墊分隔結構
146:位元線接觸件
160:儲存接墊
180:接墊分隔絕緣膜
192:電容器介電膜
193:上部電極
295:蝕刻停止膜
301:第一接觸間隔件
302:第二接觸間隔件
303:第三接觸間隔件
B-B:線
DR1:第一方向
DR2:第二方向
DR4:第四方向

Claims (10)

  1. 一種半導體元件，包括： 基板，包括部件分隔膜、由所述部件分隔膜界定且佈置於第一方向上的主動區、以及跨越所述主動區及所述部件分隔膜進行定位的溝渠； 位元線接觸件，定位於所述溝渠內且連接至所述主動區； 位元線結構，經由所述位元線接觸件連接至所述基板且跨越所述主動區在與所述第一方向不同的第二方向上延伸；以及 第一接觸間隔件、第二接觸間隔件及第三接觸間隔件，位於所述溝渠內且位於所述位元線接觸件周圍，其中所述第一接觸間隔件在所述溝渠內是連續的，且所述第二接觸間隔件及所述第三接觸間隔件中的每一者在所述溝渠內被分隔成至少兩個分立的部分。
  2. 如請求項1所述的半導體元件，其中所述第一接觸間隔件環繞所述位元線接觸件的整個周邊。
  3. 如請求項2所述的半導體元件，其中所述第二接觸間隔件及所述第三接觸間隔件僅位於與所述位元線結構交疊的位置處。
  4. 如請求項3所述的半導體元件，更包括定位於所述溝渠內的間隙絕緣膜， 其中所述間隙絕緣膜定位於所述第一接觸間隔件與所述位元線接觸件之間，且 其中所述間隙絕緣膜包括： 第一間隙絕緣膜，定位於所述第一接觸間隔件與所述位元線接觸件之間；以及 第二間隙絕緣膜，位於所述第一間隙絕緣膜與所述位元線接觸件之間。
  5. 如請求項1所述的半導體元件，其中所述第二接觸間隔件包含氧化矽。
  6. 如請求項5所述的半導體元件，其中所述第一接觸間隔件及所述第三接觸間隔件中的每一者包含氮化矽、硝酸矽、碳氮化矽、碳氮氧化矽及碳化矽中的至少一者。
  7. 一種半導體元件的製造方法，所述方法包括： 在基板中形成溝渠； 在所述溝渠的內壁上形成第一接觸間隔件、第二接觸間隔件及第三接觸間隔件； 形成對所述溝渠的其餘部分進行填充的直接接觸膜，使得所述直接接觸膜在所述溝渠內位於所述第三接觸間隔件上； 在所述直接接觸膜上形成位元線結構； 藉由移除暴露於所述位元線結構之外的所述第二接觸間隔件來形成第一間隙；以及 藉由對經由所述第一間隙暴露出的所述第三接觸間隔件及所述直接接觸膜進行蝕刻來形成位元線接觸件， 其中所述第三接觸間隔件包含與所述直接接觸膜的材料不同的材料。
  8. 如請求項7所述的製造方法，其中在所述溝渠的所述內壁上形成所述第一接觸間隔件、所述第二接觸間隔件及所述第三接觸間隔件包括： 連續地沈積第一接觸間隔件膜及第二接觸間隔件膜； 對所沈積的所述第一接觸間隔件膜與所沈積的所述第二接觸間隔件膜一同進行蝕刻，以形成所述第一接觸間隔件及所述第二接觸間隔件；以及 藉由沈積覆蓋所述第一接觸間隔件及所述第二接觸間隔件的第三接觸間隔件膜並對所述第三接觸間隔件膜進行蝕刻來形成所述第三接觸間隔件。
  9. 如請求項8所述的製造方法，其中在藉由對所述第三接觸間隔件膜進行蝕刻來形成所述第三接觸間隔件時，所述第三接觸間隔件的厚度被局部蝕刻而變薄。
  10. 如請求項7所述的製造方法，其中在藉由對經由所述第一間隙暴露出的所述第三接觸間隔件進行蝕刻且對所述直接接觸膜進行蝕刻來形成所述位元線接觸件時，亦對所述第一接觸間隔件進行蝕刻以減小所述第一接觸間隔件的厚度。
TW112128254A 2022-11-30 2023-07-28 半導體元件以及其製造方法 TW202425104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220164316A KR20240080721A (ko) 2022-11-30 2022-11-30 비트 라인 컨택 다중막 구조를 가지는 반도체 장치 및 그 제조 방법
KR10-2022-0164316 2022-11-30

Publications (1)

Publication Number Publication Date
TW202425104A true TW202425104A (zh) 2024-06-16

Family

ID=91191427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112128254A TW202425104A (zh) 2022-11-30 2023-07-28 半導體元件以及其製造方法

Country Status (4)

Country Link
US (1) US20240179893A1 (zh)
KR (1) KR20240080721A (zh)
CN (1) CN118119179A (zh)
TW (1) TW202425104A (zh)

Also Published As

Publication number Publication date
US20240179893A1 (en) 2024-05-30
KR20240080721A (ko) 2024-06-07
CN118119179A (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US11594538B2 (en) Semiconductor device and method of fabricating the same
TWI845866B (zh) 半導體記憶體裝置
KR102396978B1 (ko) 반도체 장치
TWI808811B (zh) 半導體記憶體裝置
TW202425104A (zh) 半導體元件以及其製造方法
TWI845246B (zh) 半導體記憶體裝置
KR20220047547A (ko) 반도체 메모리 장치 및 이의 제조 방법
US20230328967A1 (en) Semiconductor memory device and method for fabricating the same
US20230180458A1 (en) Semiconductor memory device and method of fabricating the same
TWI836976B (zh) 半導體記憶體裝置
US20240121944A1 (en) Semiconductor memory device
KR20240010162A (ko) 반도체 메모리 장치 및 이의 제조 방법
TWI830406B (zh) 半導體記憶體裝置
TWI848557B (zh) 半導體記憶體裝置
KR20240025974A (ko) 반도체 메모리 장치 및 이의 제조 방법
US20230035899A1 (en) Semiconductor memory device and method of fabricating the same
US20240023306A1 (en) Integrated circuit device and method of manufacturing the same
KR20240050249A (ko) 반도체 메모리 장치
KR20230014794A (ko) 반도체 메모리 장치 제조 방법
KR20240050242A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20240154987A (ko) 반도체 메모리 장치
KR20240041561A (ko) 반도체 메모리 장치
TW202320066A (zh) 半導體裝置
CN117881182A (zh) 半导体存储器件
CN118829209A (zh) 半导体存储器件