TW202416544A - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW202416544A
TW202416544A TW112107571A TW112107571A TW202416544A TW 202416544 A TW202416544 A TW 202416544A TW 112107571 A TW112107571 A TW 112107571A TW 112107571 A TW112107571 A TW 112107571A TW 202416544 A TW202416544 A TW 202416544A
Authority
TW
Taiwan
Prior art keywords
interface layer
layer
thin film
work function
film transistor
Prior art date
Application number
TW112107571A
Other languages
English (en)
Other versions
TWI848594B (zh
Inventor
陳晏誼
林佑明
林仲德
向育民
蔡武衛
陳海清
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202416544A publication Critical patent/TW202416544A/zh
Application granted granted Critical
Publication of TWI848594B publication Critical patent/TWI848594B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一些實施例涉及薄膜電晶體。所述薄膜電晶體包括在基底上方的主動層。與主動層堆疊的絕緣件。與絕緣件堆疊的閘極結構，閘極結構包括具有第一功函數的閘極材料層和第一介面層。第一介面層直接介於絕緣件和閘極材料層之間，其中閘極結構具有不同於第一功函數的第二功函數。

Description

薄膜電晶體的閾值電壓調整
隨著技術的快速發展，工程師們致力於使元件更小、更複雜，以改進和開發更高效、更可靠且功能更多的電子元件。實現這些目標的一種方法是改進電晶體的設計，因為電子元件包含過多的電晶體，它們一起執行元件的功能。總體電子元件的效能可能會受益於例如更小、功耗更低、開關速度更快的電晶體。
本揭露提供了許多不同的實施例或示例，用於實現本揭露的不同特徵。下面描述構件和佈置的具體示例以簡化本揭露。當然，這些僅是示例而不是限制性的。例如，在下面的描述中在第二特徵之上或之上形成第一特徵可以包括其中在直接接觸中形成第一和第二特徵的實施例，並且還可以包括其中可以在第一之間形成附加特徵的實施例和第二特徵，這樣第一和第二特徵可能不在直接接觸中。此外，本揭露可以在各種示例中重複參考數字和/或字母。這種重複是為了簡單和清楚的目的，並且本身並不規定所討論的各種實施例和/或架構之間的關係。
此外，為了便於描述，本文可以使用諸如“下方”、“下方”、“下方”、“上方”、“上方”等空間相對術語來描述一個組件或特徵與另一個組件的關係或特徵，如圖所示。除了圖中描繪的方位之外，空間相關術語旨在涵蓋使用或操作中元件的不同方位。該元件可以以其他方式定向（旋轉90°程度或以其他方向），並且本文使用的空間相關描述符同樣可以相應地解釋。
薄膜電晶體包括閘極材料層置於兩個源極/汲極結構之間。取決於應用於閘極材料層的電壓，薄膜電晶體可以處於“開啟”狀態，其中導電路徑設置在源極/汲極結構之間的主動區中。閾值電壓是薄膜電晶體的閘電壓處於“開啟”狀態的點。例如，如果薄膜電晶體的閾值電壓為0.6伏，則在閘極材料層處施加0.6伏或以上的電壓將導致在源極/汲極結構之間的主動區中形成導電路徑，從而允許電流源極/汲極結構之間的流動。通過在主動區中植入離子，可以在薄膜電晶體的製造期間調整閾值電壓。
薄膜電晶體與其他設計的不同之處在於，其主動區設置在與基底分開的主動層上，並且厚度明顯低於基板。例如，薄膜電晶體的主動層比用於其他電晶體（例如平面金屬氧化物半導體場效電晶體（MOSFET））的基底（包含主動區）更薄。這種低厚度支持薄膜電晶體在完全耗盡時的操作。完全耗盡操作的薄膜電晶體具有較低的漏電流和接面電容，從而提高薄膜電晶體的整體效能。此外，在一些情況下，主動層可包括透明的材料（例如，銦氧化鋅、銦氧化鎵、銦鎵鋅氧化物等），其中透明的材料和較低的厚度有利於薄膜電晶體用於光學應用，例如液晶顯示器。
當離子植入用於調整薄膜電晶體的閾值電壓時，植入元件的主動區中的摻質的濃度被改變。摻質的濃度可能會隨著時間和使用而改變，但是，由於主動區中的擴散或電荷在整個元件中的移動。摻質的減少被稱為離子退化，並且可能導致效能不佳和薄膜電晶體閾值電壓的改變。此外，在薄膜電晶體的情況下，由於使用主動層的尺寸（例如，較低的厚度），摻雜可能具有破壞性。離子植入可能會導致足夠多的損壞而嚴重限制薄膜電晶體可用的閾值電壓的範圍。
在本揭露的一些實施例中，為了減少離子退化的影響並擴展薄膜電晶體中可用的閾值電壓的範圍，提出了包括介面層的薄膜電晶體。介面層是閘極結構的一部，其位於閘極材料層和主動層之間。介面層改變閘極結構的功函數，從而調整薄膜電晶體的閾值電壓。通過介面層調整閾值電壓減輕或消除主動層中摻質的植入，從而減輕對於薄膜電晶體的損壞並增加薄膜電晶體的整體效能。
圖1示出根據本揭露的包括介面層的底部閘極（BG）薄膜電晶體元件的一些實施例的剖視圖100。
如圖1中的剖視圖100所示，在基底104之上設置閘極材料層102。在一些實施例中，閘極材料層102直接位於基底104上方並與之接觸。在其他實施例中，如下文將看到的，閘極材料層102與基底104被內連線結構103隔開。在一些實施例中，閘極材料層102具有介於約10奈米與100奈米之間、介於約1奈米與50奈米之間等的厚度t1。在一些實施例中，閘極材料層102可包括銅（Cu）、鎢（W）、鋁（Al）、鈦（Ti）、鉭（Ta）或一些其他合適的導電材料之一。閘極材料層102是電性導電並具有第一功函數。閘極材料層的第一功函數對應於所選的材料：銅大約為4.53-5.10eV，鎢為4.32-5.22eV，鋁為4.06-4.26eV，鈦為4.33eV，鉭為4.00-4.80eV，由於樣品每晶面的功函數差異而產生的差異。
絕緣件108在第一介面層106之上，將第一介面層106與元件的主動層110隔開。絕緣件108有效地減輕電荷在閘極材料層102和主動層110之間的流動。在一些實施例中，絕緣件108具有約5奈米和150奈米之間、約3奈米和100奈米之間、約10奈米和200奈米之間等的厚度t2。絕緣件108包括具有第一氧面密度的氧化物，例如SiO 2、SrO、HfO 2等。氧面密度是指在單位面積的層上在層中的氧原子的質量。
第一介面層106介於閘極材料層102和絕緣件108之間，閘極材料層102和第一介面層106定義閘極結構105。在一些實施例中，第一介面層106具有介於約1埃與10埃之間、介於約0.5埃5埃之間、介於6埃與15埃之間等的厚度t3。第一介面層106具有不同於絕緣件108的第一氧面密度的第二氧面密度。第一介面層106和絕緣件108之間的界面處的第一氧面密度和第二氧面密度之差形成偶極矩，其方向取決於第一氧面密度和第二氧面密度的大小。偶極矩改變閘極結構105的功函數。例如，由於第一介面層106的氧面密度高於絕緣件108而形成的偶極矩會導致閘極結構105的功函數增加。同樣，由於第一介面層106的氧面密度低於絕緣件108而形成的偶極矩將導致閘極結構105的功函數減少。在一些實施例中，第一介面層106可以包括氧化鋅（ZnO）、氧化鋁（Al 2O 3）、銦氧化物（In 2O 3）、氧化鉿（HfO）、氧化鋯（ZrO）、氧化鎵（GaO）、氧化鑭（La 2O 3）、二氧化矽（SiO 2）、氧化釔（Y 2O 3）、氧化鉭（Ta 2O 5）。
在一些實施例中，由於第一介面層106的厚度t3在埃的範圍內，閘極結構105的功函數取決於閘極材料層102和第一介面層106。閘極結構105的功函數變化取決於多種因素，包括第一介面層106的厚度t3、結晶結構和材料，以及第一介面層106和絕緣件108之間的偶極矩。根據所選擇的閘極材料層102、第一介面層106和絕緣件108的材料，閘極結構105可能表現出小於或大於閘極材料層102的第一功函數的功函數。在一些實施例中，從閘極材料層102的功函數到閘極結構105的功函數的變化在大約±10％之間。例如，如果多晶鎢是閘極材料層102選擇的材料，則閘極材料層102的功函數將約為4.55eV。如果第一介面層106由氧化鋅（ZnO）製成，絕緣件108由氧化矽（SiO 2）製成，則閘極結構105的功函數相對於閘極材料層102的功函數會增加。在此示例中，可以選擇第一介面層106和絕緣件108厚度t3、t2，使得閘極結構105的合成功函數為5eV（比閘極材料層102的功函數高約10%）。通過改變第一介面層106和絕緣件108的厚度t3、t2和材料，可以實現與閘極材料層102的功函數的更大或更小的變化。
主動層110通過絕緣件108與第一介面層106隔開。在一些實施例中，主動層110具有小於閘極材料層102的厚度t1的厚度t4。主動層110包括矽（Si）、多晶矽（poly-Si）或金屬氧化物薄膜之一，金屬氧化物薄膜如銦氧化鋅（IZO）；銦氧化鎵（IGO）；銦鎵鋅氧化物（IGZO）；銦鎢氧化物（IWO）；或銦鎢氧化鋅（IWZO）。在一些實施例中，主動層110是本徵半導體。在其他實施例中，主動層110基本上不含摻質，摻質濃度小於10 10原子/cm 3。
源極/汲極結構114在主動層110的兩端覆蓋主動層110。在主動層110中的源極/汲極結構114之間是薄膜電晶體的主動區116。源極/汲極結構114被介電層112包圍，介電層112在主動層110、絕緣件108、第一介面層106和閘極材料層102之上和周圍延伸。
通過閘極結構105包括第一介面層106來改變元件的功函數和閾值電壓，可以減少主動區116的摻雜。例如，可以消除或減少在主動區116中植入摻質以獲得目標閾值電壓。這防止或減輕了離子退化對由主動區116的摻雜引起的閾值電壓的影響和對主動層110晶格造成的損壞。因此，增加了薄膜電晶體的整體效能。
圖2示出根據本揭露的包括介面層的頂部閘極（TG）薄膜電晶體元件的一些實施例的剖視圖。
如圖2的剖視圖200所示，在一些實施例中，薄膜電晶體可以是TG元件。在圖2的TG元件中，主動層110直接位於基底104上方並與基底104接觸。源極/汲極結構114覆蓋在主動層110之上，並被絕緣件108包圍。絕緣件108將主動層110和源極/汲極結構114與第一介面層106隔開。第一介面層106覆蓋絕緣件108。在一些實施例中，第一介面層106延伸超過源極/汲極結構114的外部側壁並且延伸至絕緣件的外部側壁。在其他實施例中，第一介面層106被限制在位於源極/汲極結構114（未示出）之間居中的閘極材料層102之下。
圖3A、3B、3C、3D和3E示出根據本揭露的薄膜電晶體和包括介面層的頂部閘極（TG）薄膜電晶體元件的一些實施例的剖視圖。
如圖3A的剖視圖300a所示，薄膜電晶體可以在第一介面層106內有一個摻雜區308。在一些實施例中，摻雜區308是表面處理製程的結果，其中摻質302植入在第一介面層106的第一表面304附近。在一些實施例中，摻質302是氫、氧、氮、氫和氧的組合等。在一些實施例中，摻雜區308在第一介面層106的第一表面304的正下方並且不延伸到第一介面層106的與第一表面304相對的第二表面306。在一些實施例中，不形成第一介面層106並且可以將表面處理製程應用於閘極材料層102，定義摻雜介面層（未示出）。在其他實施例中，摻質302以梯度分佈，最高濃度為在第一表面304處或附近的摻質，最低濃度為在第二表面306處或附近的摻質。摻質302的分布可以通過執行表面處理的腔室的溫度來改變，第一介面層106暴露在表面處理下的時間，對腔室和表面處理進行加壓，表面處理中導入的摻質的類型，表面處理中電漿的能量，以及表面處理施於介面層的方向（例如入射角）。
根據所選擇的閘極材料層102、第一介面層106和摻質302的材料，閘極結構105的功函數可小於或大於幾乎相同但未摻雜的閘極結構（未顯示）的功函數。在一些實施例中，從未摻雜的閘極結構（未示出）功函數對於具有摻雜區308的閘極結構105的功函數的變化在大約±10％之間。例如，如果閘極材料層102由多晶鎢（功函數為4.55eV）製成，第一介面層106由氧化鋁製成，絕緣件108由氧化矽製成，則可以改變其他參數，使得未摻雜閘極結構的功函數（未顯示）在5eV，比閘極材料層102的功函數高大約10%。通過在主動層110中包含摻雜區308，閘極結構105的功函數可以提高大約10%以上，達到5.5eV。通過改變植入第一介面層106中的分布、濃度和摻質的類型，可以實現閘極結構105的功函數的更大或更小的變化。
在圖3A的剖視圖300a中還示出的是，在一些實施例中，源極/汲極結構114可以被阻障層310包圍。阻障層310將源極/汲極結構114與介電層112和主動層110分開。當源極/汲極結構114由諸如銅的金屬組成時，阻障層310可以通過介電層112和主動層110減輕金屬的擴散。
如圖3B的剖視圖300b所示，薄膜電晶體可以在第一介面層106和絕緣件108之間有一第二介面層312。第二介面層312可以包含與第一介面層106不同的材料，並且可以具有不同於第一介面層106的第二氧面密度的第三氧面密度。第三氧面密度與第二氧面密度之間的差異可大於第二氧面密度與第一氧面密度之間的差異。氧面密度的較大差異可能導致第一介面層106和第二介面層312之間的界面處的偶極矩較高，從而導致功函數的變化增加。在一些實施例中，第二偶極矩形成於第二介面層312與絕緣件108之間。第一介面層106和第二介面層312之間形成的偶極矩對功函數變化的影響明顯大於第二偶極矩。
在一些實施例中，第一介面層106可包含來自材料的第一子集或第二子集的材料。在進一步的實施例中，第二介面層312可以包括的材料所來自的子集不同於第一介面層106的材料的子集。例如，材料的第一子集可以包括氧化鋁（Al 2O 3）、氧化鋅（ZnO）、銦氧化物（In 2O 3）、氧化鎵（GaO）、鎢氧化物（W 2O 3）等，而材料的第二子集可以包括氧化鉿（HfO）、氧化鋯（ZrO）、氧化鑭（La 2O 3）、氧化矽（SiO 2）、氧化釔（Y 2O 3）、氧化鉭（Ta 2O 5）等。在此示例中，如果第一介面層106包含來自第一子集（例如，氧化鋁）的材料，則第二介面層312必須包含來自第二子集（例如，氧化鉿）的材料。根據所選擇的閘極材料層102、第一介面層106、第二介面層312和絕緣件108的材料，閘極結構105可能表現出小於、大於或介於構成它的單個層的功函數之間的功函數。反過來，具有多個介面層的薄膜電晶體可以比具有單個介面層的薄膜電晶體以更大的範圍和精度調整所得元件的閾值電壓。在一些實施例中，薄膜電晶體可以具有兩個或更多個介面層。
例如，如果閘極材料層102由多晶鎢（功函數為4.55eV）製成，第一介面層106由氧化鋁製成，而絕緣件108由氧化矽製成，其他參數可以改變，如此閘極結構105的功函數將是在4.77eV，比閘極材料層102的功函數高約5%。由於包含由氧化鑭製成的第二介面層312（氧面密度低於氧化矽），閘極結構105的功函數可能會提高大約5%，達到5eV，這是由於第一介面層106和第二介面層312之間的氧面密度差異更大。包含第二介面層312也可能改變偶極矩主導功函數變化的方向。通過改變第一介面層106和絕緣件108的厚度t3、t2和材料，以及第二介面層312的厚度和材料，可以實現與閘極材料層102的功函數的更大或更小的差異。通過改變植入第一介面層106中的分布、濃度和摻質的類型，可以實現閘極結構105的功函數的更大或更小的變化。
在一些實施例中，第一介面層106和第二介面層312兩者或其中之一可另外具有摻雜區（例如，圖3A的摻雜區308）。在第一介面層106和第二介面層312之一或兩者中添加摻雜區（例如，圖3A的摻雜區308）可以提供額外的方法以改變所得閘極結構105的功函數，進一步增加功函數的可能範圍和特異性以及所得閾值電壓。此外，串聯使用這些方法的每一種的可能性增加了製程可以使用這些方法的可能性增加製程適應此種閾值電壓調整方法的靈活性，因為這些步驟可以合併到元件製造所使用的其他製程中。
如圖3C的剖視圖300c所示，處理製程的結果，TG元件可以在第一介面層106內有一個摻雜區308，其中摻質302植入在第一介面層106的第一表面304附近。TG元件的摻雜區308和所執行的表面處理與關於圖3A的薄膜電晶體所描述的相同，除了下文描述者。在一些實施例中，如圖3C所示，第一介面層106的第一表面304朝向閘極材料層102，摻雜區308與絕緣件108間隔開。
如圖3D的剖視圖300d所示，處理製程的結果，TG元件可以在第一介面層106內有一個摻雜區308，其中摻質302植入在第一介面層106的第一表面304附近。TG元件和所執行的表面處理的摻雜區308與關於圖3A的薄膜電晶體所描述者相同，除了下文描述者。在其他實施例中，如圖3D所示，第一介面層106的第一表面304在第二表面306的下方，摻雜區308與第一介面層106所暴露的第二表面306間隔開。在進一步的實施例中，使用深植入製程在暴露的第二表面306下方形成摻雜區308，從而形成比閘極材料層102更接近絕緣件108的摻雜區308。在其他實施例中，通過在薄的介面起始層（未顯示）上執行表面處理然後沉積未處理的介面層（未顯示）、薄的介面起始層和未處理的介面層一起形成第一介面層106和摻雜區308附近的第一介面層106來形成接近絕緣件108的摻雜區308。
如圖3E的剖視圖300e所示，TG元件可以在第一介面層106和閘極材料層102之間具有第二介面層312。TG元件的第二介面層312與關於圖3B的薄膜電晶體描述的相同，除TG元件的第二介面層312在閘極材料層102和第一介面層106之間，以及第二偶極矩形成在第一介面層106和絕緣件108之間以外。
參考圖4至圖10，提供了BG薄膜電晶體元件的一些實施例的剖視圖400-1000，其包括製造的各種階段處的介面層。儘管圖4至圖10被描述為一系列動作，但是應當理解，這些動作不是限制性的，因為在其他實施例中可以改變動作的順序，並且所揭露的方法也適用於其他結構。在其他實施例中，一些圖示和/或描述的動作可以全部或部分省略。
如圖4的剖視圖400所示，在基底104之上形成閘極材料層102。在一些實施例中，閘極材料層102可以使用沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程或前述的任何組合以形成未圖案化的閘極層（未示出）。然後移除部分的未圖案化的閘極層，留下位於基底104上方的閘極材料層102。部分的未圖案化的閘極層可以通過將部分暴露於一種或多種蝕刻液來去除。例如，蝕刻製程可以由微影/蝕刻製程和/或一些其他合適的圖案化製程執行。在一些實施例中，閘極材料層102可包括銅（Cu）、鎢（W）、鋁（Al）、鈦（Ti）、鉭（Ta）之一或一些其他合適的導電材料。在一些實施例中，閘極材料層102通過包含一個或多個電路組件的內連線結構103與基底104分開。在其他實施例中，閘極材料層102接觸基底104。
如圖5的剖視圖500所示，在閘極材料層102上沉積第一介面層106，以形成閘極結構105。在一些實施例中，介面層可以使用沉積製程502形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程，或前述的任何組合。所形成的第一介面層106的厚度t3是根據從閘極結構105的功函數導出的所需閾值電壓確定的。在一些實施例中，第一介面層106可以包括氧化鋅（ZnO）、氧化鋁（Al 2O 3）、銦氧化物（In 2O 3）、氧化鉿（HfO）、氧化鋯（ZrO）、氧化鎵（GaO）、氧化鑭（La 2O 3）、二氧化矽（S iO 2）、氧化釔（Y 2O3）、氧化鉭（Ta 2O 5）。在一些實施例中，第一介面層106被限制在閘極材料層102的外部側壁之上。在其他實施例中，第一介面層106圍繞閘極材料層102的外部側壁。
如圖6的剖視圖600所示，在第一介面層106之上形成絕緣件108。在一些實施例中，絕緣件108可以使用沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程，或前述的任何組合。在一些實施例中，絕緣件108可以包括氧化矽（SiO x）、氧化鋁（AlO x）、氧化鉿和氧化鋯（HfO x:ZrO x）、氧化鉿和氧化鋁（HfO x:AlO x）中的一種；氧化鉿和氧化鑭（HfO x:LaO x）、氧化鉿和氧化矽（HfO x:SiO x）、氧化鉿和氧化鍶（HfO x:SrO）或HZO摻雜氧化鈰（CeO x）。在一些實施例中，絕緣件108被限制在第一介面層106的外部側壁之間。在其他實施例中，絕緣件108圍繞第一介面層106的外部側壁。
如圖7的剖視圖700所示，在絕緣件108之上形成主動層110。在一些實施例中，主動層110可以使用沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程，或前述的任何組合。在一些實施例中，主動層110可以包括矽（Si）、多晶矽（多晶矽）或金屬氧化物膜例如銦氧化鋅（IZO）中的一種；銦氧化鎵（IGO）；銦鎵鋅氧化物（IGZO）；銦鎢氧化物（IWO）；或銦鎢氧化鋅（IWZO）。在一些實施例中，主動層110被限制在絕緣件108的外部側壁之間。在其他實施例中，主動層110圍繞絕緣件108的外部側壁。
如圖8的剖面圖800所示，在主動層110之上形成介電層112。在一些實施例中，介電層112可以使用沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程，或前述的任何組合。在一些實施例中，介電層112可以包括氮化物（例如，氮化矽、氧氮化矽）、碳化物（例如，碳化矽）、氧化物（例如，氧化矽）、硼矽玻璃（BSG）、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、低介電常數氧化物（例如碳摻雜氧化物、SiCOH）等其中之一。在一些實施例中，主動層110被限制在絕緣件108的外部側壁之間。在其他實施例中，主動層110圍繞絕緣件108的外部側壁。
如圖9的剖面圖900所示，在介電層112中形成源極/汲極開口902。在一些實施例中，源極/汲極開口902延伸到主動層110的頂面，其中源極/汲極開口902之間的部分的主動層110是電晶體的通道。源極/汲極開口902由蝕刻製程形成，包括將介電層112暴露於一種或多種蝕刻液。例如，蝕刻製程可以由微影/蝕刻製程和/或一些其他合適的圖案化製程執行。
如圖10的剖視圖1000所示，於源極/汲極開口內（未圖示，見圖9）形成源極/汲極結構114。在一些實施例中，源極/汲極結構114可以使用沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程或前述的任何組合以用導電材料填充源極/汲極開口，然後使用平坦化製程（例如，化學機械平坦化）去除源極/汲極開口之外的導電材料中的部分。在一些實施例中，源極/汲極結構114可包括銅（Cu）、鎢（W）、鋁（Al）、鈦（Ti）、鉭（Ta）或一些其他合適的導電材料之一。
圖11-17示出BG薄膜電晶體元件的一些實施例的剖視圖1100-1700，其包括介面層，具有在製造的各種階段處處理過的表面。與圖4-10相比，圖11-17的實施例包括在第一介面層106形成之後對其執行表面處理1202。這種包含可能會進一步改變閘極結構105的功函數，允許額外的製程，由此產生的元件的功函數和閾值電壓可以被調整。
更具體地，如圖11的剖視圖1100所示，在基底104之上閘極材料層102形成。閘極材料層102以與關於圖4描述的方式相同的方式形成。
如圖12A的剖視圖1200a所示，形成第一介面層106。介面層以與關於圖5描述的方式相同的方式形成。
如圖12B中的剖視圖1200b所示，在介面層上執行表面處理1202。表面處理1202在大約在攝氏250和400度之間、大約在攝氏200和300度之間、大約在攝氏350和500度之間或在另一類似範圍內的溫度下進行。在一些實施例中，表面處理在一個或多個步驟中進行，這些步驟分別包括將第一介面層106暴露於氫電漿、氧電漿、氮電漿、所列電漿的組合等之一。在一些實施例中，表面處理是氫處理、氧處理和氮處理的組合。在進一步的實施例中，處理連續原位進行。表面處理1202的持續時間在大約10和60秒之間、大約5和30秒之間、大約40和80秒之間，或者在另一個類似的範圍內。
表面處理1202使得摻質植入到第一介面層106所暴露的表面中。在一些實施例中，暴露於表面處理1202的第一介面層106的第一表面304附近的摻質的濃度大於第一介面層106的第二表面306附近的摻質的濃度。在一些實施例中，植入的摻質是氫、氧、氮、氫和氧的組合等之一。在一些實施例中，表面處理包括進行氫或氮表面處理以將氫或氧植入於第一介面層106所暴露的表面，然後進行氮表面處理以去除或復原在第一介面層106中所植入的氫或氧的一部分。這種步驟組合可以更好地控制第一介面層106中植入的摻質的最終數量，從而改變第一氧面密度。
在一些實施例中，表面處理1202改變了第一介面層106所暴露的表面的晶體結構。在一些實施例中，表面處理1202使得第一介面層106和隨後附加的絕緣件108之間的鍵結更強。
如圖13-17的剖視圖1300-1700所示，形成絕緣件108、主動層110、介電層112和源極/汲極結構114。絕緣件108、主動層110、介電層112和源極/汲極結構以與關於圖6-10所描述的方式相同的方式形成。
圖18-25示出BG薄膜電晶體元件的一些實施例的替代設置橫截面視圖1800-2500，其包括製造的各種階段處的第一介面層和第二介面層。與圖4-10相比，圖18-25的實施例包括在第一介面層106之上形成第二介面層312。這種包含可能會進一步改變閘極結構105的功函數，允許額外的製程，由此產生的元件的功函數和閾值電壓可以被調整。
更具體地，如圖18的剖視圖1800所示，在基底104之上形成閘極材料層102。閘極材料層102以與關於圖4描述的方式相同的方式形成。
如圖19的剖視圖1900所示，形成第一介面層106。第一介面層106可以包括作為第一子集的一部分或介面層材料的第二子集的材料。第一子集包括氧化鋁（Al 2O 3）、氧化鋅（ZnO）、銦氧化物（In 2O 3）、氧化鎵（GaO）、鎢氧化物（W 2O 3）等。第二子集包括氧化鉿（HfO）、氧化鋯（ZrO）、氧化鑭（La 2O 3）、氧化矽（SiO 2）、氧化釔（Y 2O 3）、氧化鉭（Ta 2O 5）等。在第一介面層106的材料之外，第一介面層106的形成方式與圖5所示的類似。
如圖20中的剖視圖2000所示，形成第二介面層312。在一些實施例中，介面層可以使用沉積製程2002形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他合適的沉積製程，或前述的任何組合。所形成的第二介面層312的厚度可以基於從閘極結構105的組合功函數導出的期望閾值電壓來設置。第二介面層312包括第一子集的部分材料，或介面層材料的第二子集，其不同於為第一介面層106選擇的材料的子集。例如，如果第一介面層106包括氧化鋁（Al 2O 3），則第二介面層312可以包括來自第二子集的任何材料，例如氧化鉿（HfO）。第一介面層106和第二介面層312形成一個偶極矩，改變閘極結構105的功函數。在一些實施例中，在第一介面層106和第二介面層312之間形成的偶極矩使閘極結構105所增加的功函數超過絕緣件108和第一介面層106之間的偶極矩單獨增加的功函數。在其他實施例中，在第一介面層106和第二介面層312之間形成的偶極矩導致功函數低於閘極結構105的功函數而不添加第二介面層312。第一介面層106和第二介面層312的組合提供通過增加或減少元件的功函數來調整閾值電壓的額外方法。
在一些實施例中，類似於關於圖12B描述的表面處理（未示出）在關於圖20描述的製程之前和/或之後執行。也就是說，在一些實施例中，可以在形成第二介面層312之前如關於圖12B所描述者在第一介面層106上執行表面處理1202（參見圖12B）。在一些實施例中，可以在第二介面層312上執行與關於圖12B所描述的相同的附加表面處理。也就是說，在一些實施例中，第一介面層106和第二介面層312中的一個或兩者可以經歷與表面處理1202相同的表面處理（參見圖12B）。將表面處理包含在形成半導體元件的製程中提供通過增加或減少所得元件的功函數來調整閾值電壓的額外方法。
如圖21-25的剖視圖2100-2500所示，形成絕緣件108、主動層110、介電層112和源極/汲極結構114。絕緣件108、主動層110、介電層112和源極/汲極結構以與關於圖6-10所描述的方式相同的方式形成。
圖26示出根據一些實施例的形成記憶體元件的方法2600。儘管方法2600被圖示和/或描述為一系列動作或事件，但是將理解方法不限於圖示的順序或動作。因此，在一些實施例中，動作可以以與所示出的順序不同的順序執行，和/或可以同時執行。此外，在一些實施例中，所示的動作或事件可以被細分為多個動作或事件，其可以在單獨的時間執行或與其他動作或子動作同時執行。在一些實施例中，可以省略一些圖示的動作或事件，並且可以包括其他未圖示的動作或事件。
在2602，在具有第一功函數的基底之上形成閘極。圖4示出對應於動作2602的一些實施例的剖視圖400。
在2604，在閘極上形成具有第二功函數的第一介面層，第二功函數不同於第一功函數。圖5示出對應於動作2604的一些實施例的剖視圖500。
在2606，在第一介面層上形成主動層。圖7示出對應於動作2606的一些實施例的剖視圖700。
在2608，在主動層上形成源極/汲極結構。圖9-10示出對應於動作2608的一些實施例的剖視圖900-1000。
因此，在一些實施例中，本揭露涉及形成包括介面層的電晶體的方法，該介面層被設計成改變閘極的功函數，以調整電晶體的閾值電壓，同時消除離子退化以及離子植入對主動層的損壞。
一些實施例涉及薄膜電晶體，包括主動層，在基底上方。絕緣件，與所述主動層堆疊。閘極結構，與所述絕緣件堆疊，其中所述閘極結構包括：閘極材料層，具有第一功函數；以及第一介面層，直接介於所述絕緣件和所述閘極材料層之間，其中所述閘極結構具有不同於所述第一功函數的第二功函數。
其他實施例涉及積體晶片。積體晶片包括設置在基底上方的基底和薄膜電晶體。所述薄膜電晶體包括主動層和與所述主動層堆疊的閘極材料層，所述閘極材料層具有第一功函數。所述薄膜電晶體還包括設置在所述主動層和所述閘極材料層之間的第一介面層。第二介面層接觸所述第一介面層。所述薄膜電晶體被配置為具有基於所述閘極結構的第二功函數的閾值電壓，所述閘極結構包括閘極材料層、第一介面層和第二介面層。
又一些實施例涉及形成薄膜電晶體的方法，方法包括在基底上形成具有第一功函數的閘極材料層。在所述閘極材料層上形成第一介面層。在所述第一介面層上形成絕緣件。然後在所述第一介面層上形成主動層。
應當理解，在該書面描述以及所附如請求項中，術語“第一”、“第二”、“第二”、“第三”等僅僅是通用標識符，用於便於描述以區分不同的一個圖形或一系列圖形的組件。就其本身而言，這些術語不暗示這些組件的任何時間排序或結構接近，並且不旨在描述不同圖示實施例和/或未圖示實施例中的相應組件。例如，結合第一圖描述的“第一介電層”不一定對應於結合另一圖描述的“第一介電層”，並且不一定對應於未示出的實施例中的“第一介電層”。
以上概述了幾個實施例的特徵，以便本領域的技術人員可以更好地理解本揭露的方面。本領域的技術人員應當理解，他們可以容易地使用本揭露作為設計或修改其他製程和結構以用於載出的相同目的和/或實現與本文介紹的實施例相同的優點的基礎。本領域的技術人員還應該認識到，這樣的等同構造並不脫離本揭露的精神和範圍，並且他們可以在不脫離本揭露的精神和範圍的情況下對其進行各種改變、替換和更改。
100、200、300a、300b、300c、300d、300e、400、500、600、700、800、900、1000、1100、1200a、1200b、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500:剖視圖 102:閘極材料層 103:內連線結構 104:基底 105:閘極結構 106:第一介面層 108:絕緣件 110:主動層 112:介電層 114:源極/汲極結構 116:主動區 302:摻質 304:第一表面 306:第二表面 308:摻雜區 310:阻障層 312:第二介面層 502、2002:沉積製程 800、900:剖面圖 902:源極/汲極開口 1202:表面處理 2600:方法 2602、2604、2606、2608:動作 BG:底部閘極 TG:頂部閘極 t1、t2、t3、t4:厚度
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的方面。值得注意的是，根據業界的標準做法，各特徵並未按比例繪製。事實上，為了討論的清晰，可以任意增加或減少各種特徵的尺寸。
圖1示出根據本揭露的包括介面層的底部閘極（BG）薄膜電晶體元件的一些實施例的剖視圖。
圖2示出根據本揭露的包括介面層的頂部閘極（TG）薄膜電晶體元件的一些實施例的剖視圖。
圖3A、3B、3C、3D和3E示出了根據本揭露的薄膜電晶體和包括介面層的頂部閘極（TG）薄膜電晶體元件的一些實施例的剖視圖。
圖4至圖10示出根據本揭露的形成包括介面層的BG薄膜電晶體元件的方法的一些實施例的剖視圖。
圖11至圖17示出根據本揭露的形成BG薄膜電晶體元件的方法的一些實施例的剖視圖，BG薄膜電晶體元件包括介面層和經處理的表面。
圖18至圖25示出根據本揭露的形成包括第一介面層和第二介面層的BG薄膜電晶體元件的方法的一些實施例的剖視圖。
圖26圖示說明根據本揭露的形成包括介面層的BG薄膜電晶體元件的方法的一些實施例的流程圖格式的方法。
102:閘極材料層
103:內連線結構
104:基底
105:閘極結構
106:第一介面層
108:絕緣件
110:主動層
112:介電層
114:源極/汲極結構
200:剖面圖

Claims (20)

  1. 一種薄膜電晶體，包括： 主動層，在基底上方； 絕緣件，與所述主動層堆疊； 閘極結構，與所述絕緣件堆疊，其中所述閘極結構包括： 閘極材料層，具有第一功函數；以及 第一介面層，直接介於所述絕緣件和所述閘極材料層之間，其中所述閘極結構具有不同於所述第一功函數的第二功函數。
  2. 如請求項1的所述薄膜電晶體，其中所述第一介面層具有面向所述絕緣件的第一表面和面向所述閘極材料層的第二表面，其中所述第一介面層包括沿所述第一表面設置並垂直偏移所述第二表面的摻雜區，其中所述摻雜區被配置，以改變所述閘極結構的所述第二功函數。
  3. 如請求項1的所述薄膜電晶體，其中所述絕緣件具有第一氧面密度，並且其中所述第一介面層具有不同於所述第一氧面密度的第二氧面密度。
  4. 如請求項3的所述薄膜電晶體，其中所述閘極結構更包括直接在所述絕緣件和所述第一介面層之間的第二介面層，其中所述第二介面層具有不同於所述第二氧面密度的第三氧面密度。
  5. 如請求項1的所述薄膜電晶體，其中所述閘極結構更包括直接在所述絕緣件和所述第一介面層之間的第二介面層，其中所述第二介面層減少所述閘極結構的所述第二功函數。
  6. 如請求項1所述的所述薄膜電晶體，其中所述閘極材料層位於所述第一介面層的正下方並且將所述基底與所述第一介面層隔開。
  7. 一種積體晶片，包括： 基底； 薄膜電晶體，設置在所述基底之上，其中所述薄膜電晶體包括： 主動層； 閘極材料層，與所述主動層堆疊，其中所述閘極材料層具有第一功函數； 第一介面層，位於所述主動層和所述閘極材料層之間；以及 第二介面層，接觸所述第一介面層，其中所述薄膜電晶體被配置為具有基於閘極結構的第二功函數的閾值電壓，所述於閘極結構包括所述閘極材料層、所述第一介面層和所述第二介面層。
  8. 如請求項7的所述積體晶片，其中所述第二功函數小於所述第一功函數。
  9. 如請求項7的所述積體晶片，其中在所述第一介面層和所述第二介面層之間的界面處形成偶極矩，其中所述偶極矩使得所述閘極結構的所述第二功函數升高。
  10. 如請求項7的所述積體晶片，其中所述第一介面層包括氧化鋁（Al 2O 3）並且所述第二介面層包括氧化鋯（ZrO）。
  11. 如請求項7的所述積體晶片，其中所述第一介面層具有第一氧面密度，並且其中所述第二介面層具有大於所述第一氧面密度的第二氧面密度。
  12. 如請求項7的所述積體晶片，其中所述第一介面層具有第一氧面密度，並且其中所述第二介面層具有小於所述第一氧面密度的第二氧面密度。
  13. 一種形成薄膜電晶體的方法，包括： 在基底上形成具有第一功函數的閘極材料層； 在所述閘極材料層上形成第一介面層； 在所述第一介面層上形成絕緣件；以及 在所述第一介面層上形成主動層。
  14. 如請求項13所述的形成薄膜電晶體的方法，更包括： 在所述第一介面層的第一表面上執行表面處理，其中所述表面處理增加閘極結構的第二功函數，所述閘極結構包括所述閘極材料層和所述第一介面層。
  15. 如請求項14所述的形成薄膜電晶體的方法，其中所述第一介面層具有第一氧面密度並且所述絕緣件具有不同於所述第一氧面密度的第二氧面密度。
  16. 如請求項14所述的形成薄膜電晶體的方法，其中所述表面處理包括氫處理、氧處理和氮處理，每個連續原位進行。
  17. 如請求項14所述的形成薄膜電晶體的方法，更包括： 在所述第一介面層上沉積第二介面層，從而在所述第一介面層和所述第二介面層之間形成偶極矩。
  18. 如請求項17所述的形成薄膜電晶體的方法，其中所述第二介面層使所述閘極結構的所述第二功函數增加。
  19. 如請求項17所述的形成薄膜電晶體的方法，其中所述第一介面層包括第一材料並且所述第二介面層包括第二材料，其中所述第一材料包括氧化鋁（Al 2O 3）、氧化鋅（ZnO）、銦氧化物（In 2O 3）、氧化鎵（GaO）或鎢氧化物（W 2O 3）之一，並且其中所述第二材料包括氧化鉿（HfO）、氧化鋯（ZrO）、氧化鑭（La 2O 3）、氧化矽（SiO 2）、氧化釔（Y 2O 3）或氧化鉭（Ta 2O 5）之一。
  20. 如請求項13所述的形成薄膜電晶體的方法，其中包含所述閘極材料層和所述第一介面層的閘極結構具有第二功函數，所述第二功函數不同於所述第一功函數。
TW112107571A 2022-09-30 2023-03-02 薄膜電晶體及其製造方法 TWI848594B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263411761P 2022-09-30 2022-09-30
US63/411,761 2022-09-30
US18/149,312 US20240113222A1 (en) 2022-09-30 2023-01-03 Threshold voltage modulation for thin film transistors
US18/149,312 2023-01-03

Publications (2)

Publication Number Publication Date
TW202416544A true TW202416544A (zh) 2024-04-16
TWI848594B TWI848594B (zh) 2024-07-11

Family

ID=

Also Published As

Publication number Publication date
US20240113222A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
TWI453820B (zh) 半導體裝置及其方法
US6955973B2 (en) Method for forming a semiconductor device
US7700438B2 (en) MOS device with nano-crystal gate structure
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
CN102498569B (zh) 双电介质三栅极场效晶体管
KR100388551B1 (ko) 자기 형성 확산 배리어를 가진 게이트 유전체
US7951677B2 (en) Corner rounding in a replacement gate approach based on a sacrificial fill material applied prior to work function metal deposition
JP2012515443A (ja) メモリデバイス及びメモリデバイスの形成方法
TW202002164A (zh) 半導體裝置
TWI764045B (zh) 電晶體及其製造方法
JP5456150B2 (ja) 半導体装置及びその製造方法
US8501610B2 (en) Non-volatile memories and methods of fabrication thereof
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
US20220367665A1 (en) Method for forming semiconductor structure
CN103855014B (zh) P型mosfet及其制造方法
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
CN109216192B (zh) 半导体器件及其形成方法
TW202416544A (zh) 薄膜電晶體及其製造方法
Kim et al. Ferroelectric field-effect transistor synaptic device with hafnium-silicate interlayer
KR100315043B1 (ko) 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법
US11430729B2 (en) MIM capacitor with a symmetrical capacitor insulator structure
WO2023000655A1 (zh) 半导体结构及其形成方法
CN108666271B (zh) 半导体器件及其形成方法
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
CN105810588B (zh) 一种后栅工艺mos器件的制备方法