TW202414411A - 用於高電壓置位及重置操作的記憶體單元選擇器 - Google Patents
用於高電壓置位及重置操作的記憶體單元選擇器 Download PDFInfo
- Publication number
- TW202414411A TW202414411A TW112121966A TW112121966A TW202414411A TW 202414411 A TW202414411 A TW 202414411A TW 112121966 A TW112121966 A TW 112121966A TW 112121966 A TW112121966 A TW 112121966A TW 202414411 A TW202414411 A TW 202414411A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- memory
- memory element
- memory cell
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 260
- 238000000034 method Methods 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 description 53
- 238000012545 processing Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 14
- 238000013528 artificial neural network Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 210000002569 neuron Anatomy 0.000 description 8
- 210000000225 synapse Anatomy 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000013529 biological neural network Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000699666 Mus <mouse, genus> Species 0.000 description 1
- 241000699670 Mus sp. Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
用於記憶體陣列中的記憶體單元的選擇器可以通過在置位和重置操作期間打開通向高電壓和低電壓的不同導電路徑來操作。第一電晶體可以在重置操作期間打開高電壓和記憶體元件的端子之間的導電路徑。類似地，第二電晶體可以在置位操作期間打開低電壓和記憶體元件的端子之間的導電路徑。一些實施方式可以添加與第一電晶體串聯的第三電晶體以及與第二電晶體串聯的第四電晶體。第三和第四電晶體的閘極可以偏壓在大約介於低電壓和高電壓之間的電壓處。此選擇器可以使用更小的電晶體，同時仍然促進電阻記憶體元件上的高電壓置位和重置操作。
Description
本揭示內容大抵描述了用於記憶體陣列中的記憶體單元的選擇器電路。更特定而言，本揭示內容描述了一種適用於電阻式隨機存取記憶體（RRAM）元件上的高電壓置位/重置操作的選擇器。
記憶體陣列可用於實現許多不同的現代應用。例如，電子神經網路包括數位和/或類比電路，其受到自然界中發現的神經系統所使用的生物神經網路的啟發並尋求近似該生物神經網路。與自然對應物一樣，電子神經網路嘗試學習和執行各種任務並識別輸入刺激，而無需使用特定於任務的規則進行預編程。此學習過程可以使用表示人工神經元的連接節點的集合來完成，這些人工神經元在操作上近似於生物系統中神經元的行為。神經元之間的連接可以近似於生物突觸的行為，以在一個或多個人工神經元之間傳輸信號。可以將多個連續的神經元和突觸連接層鏈接在一起，以將複雜的任務分解為遞增的階段。因此，可以教會電子神經網路執行新任務，就像生物神經網路隨時間學習和成長的方式一樣。
神經網路和其他交叉記憶體陣列可能依賴於記憶體和選擇器的組合來代表每個單獨的記憶體元素。記憶體元件表示通常存儲一位元或多位元資訊的持久性記憶體。與記憶體元件配對的選擇器裝置形成電流屏障，限制當記憶體陣列中的附近節點在字線或位線上被激活時經歷的漏電流。隨著記憶體容量的不斷增長和功耗預算的不斷縮減，功能選擇器元件變得越來越重要。特定而言，與記憶體單元中不斷縮小的記憶體元件相比，選擇器元件通常非常大，因為電阻記憶體單元在置位和重置操作期間可能需要相對大的電壓/電流。因此，本領域需要改進來開發小型、高效、低功率的選擇器裝置。
在一些具體實施例中，記憶體單元可包含記憶體元件，記憶體元件包含第一端子與第二端子與選擇器。選擇器可包含：第一電晶體，第一電晶體在第一電壓與記憶體元件的第一端子之間；以及第二電晶體，第二電晶體在第二電壓與記憶體元件的第一端子之間，其中第一電壓高於第二電壓。
在一些具體實施例中，記憶體單元的選擇器可包含端子，端子經配置以與記憶體單元中的記憶體元件的端子接觸。選擇器亦可包含第一電晶體與第三電晶體，其中第一電晶體位於第一電壓與第三電晶體，且第三電晶體位於第一電晶體與端子之間。選擇器亦可包含第二電晶體與第四電晶體，其中第二電晶體可位於第二電壓與第四電晶體之間，第四電晶體位於第二電晶體與端子之間，且第一電壓可高於第二電壓。
在一些具體實施例中，一種選擇記憶體陣列中的記憶體元件的方法，方法可包含以下步驟：接收用於記憶體陣列中的記憶體元件的重置信號；回應於接收對於記憶體元件的重置信號，打開通過第一電晶體從記憶體元件到第一電壓的導電路徑；接收用於記憶體陣列中的記憶體元件的置位信號；以及回應於接收對於記憶體元件的置位信號，打開通過第二電晶體從記憶體元件到第二電壓的導電路徑。
在任何具體實施例中，任何和所有以下特徵可以以任何組合且不受限制地實施。記憶體元件可以包括電阻式隨機存取記憶體元件。記憶體元件可以包括電阻式記憶體膜。第一電壓可包括大於或大約3.3V的重置電壓。第二電壓可以包括接地電壓。第一電晶體可以包括P通道鰭式場效電晶體（P-finFET）。第二電晶體可以包括N通道鰭式場效電晶體（N-finFET）。記憶體元件的第二端子可耦接至記憶體陣列的位線。第一電晶體可由第一字線控制，且第二電晶體可由第二字線控制。第一字線與第二字線可從一相同字線輸入信號導出。選擇器亦可包含：第三電晶體，第三電晶體在第一電晶體與記憶體元件的第一端子之間，其中第三電晶體與第一電晶體具有相同類型；以及第四電晶體，第四電晶體在第二電晶體與記憶體元件的第一端子之間，其中第四電晶體與第二電晶體具有相同類型。 第三電晶體的閘極偏壓在一電壓，此電壓約在第一電壓與第二電壓之間的一半處。第四電晶體的閘極偏壓在一電壓，此電壓約在第一電壓與第二電壓之間的一半處。第一電晶體的閘極與第二電晶體的閘極連接至位準移位器的輸出，其中位準移位器經配置以接收字線信號並將字線信號轉換成用於第一電晶體與第二電晶體的個別控制信號。第一電晶體的閘極連接至信號，信號在第一電壓與一電壓之間切換，此電壓約在第一電壓與第二電壓之間的一半處。第二電晶體的閘極可連接至信號，信號在第二電壓與一電壓之間切換，此電壓約在第一電壓與第二電壓之間的一半處。方法亦可包含以下步驟：回應於接收對於記憶體元件的重置信號，打開通過第三電晶體從記憶體元件到第一電壓的導電路徑，第三電晶體與第一電晶體串聯。方法可進一步包含以下步驟：回應於接收對於記憶體元件的置位信號，打開通過第四電晶體從記憶體元件到第二電壓的導電路徑，第四電晶體與第二電晶體串聯。
用於記憶體陣列中的記憶體單元的選擇器可以通過在置位和重置操作期間打開通向高電壓和低電壓的不同導電路徑來操作。第一電晶體可以在重置操作期間打開高電壓和記憶體元件的端子之間的導電路徑。類似地，第二電晶體可以在置位操作期間打開低電壓和記憶體元件的端子之間的導電路徑。一些實施方式可以添加與第一電晶體串聯的第三電晶體以及與第二電晶體串聯的第四電晶體。第三和第四電晶體的閘極可以偏壓在大約介於低電壓和高電壓之間的電壓處。第一和第二電晶體的閘極上的信號可以分別在此中間電壓與高電壓和低電壓之間切換。此選擇器可以使用更小的電晶體，同時仍然促進電阻記憶體元件上的高電壓置位和重置操作。
圖 1圖示了根據一些具體實施例的實現神經網路的電路網路100。雖然本文描述的具體實施例可用於任何類型的電路，但實現神經網路的電路網路100代表這些具體實施例的一個實際應用。然而，此神經網路應用僅以示例的方式提供，並不意味著限制。
圖1表示簡單神經網路的簡化視圖，其中為了清楚地描述可用於表示神經元和突觸的各種電路組件，可以省略許多連結和/或隱藏層。電路網路100包括複數個輸入106，其可以通過代表突觸的記憶體單元102連接到代表神經元104的複數個裝置。
在一些具體實施例中，突觸可以由單獨的兩端記憶體元件來表示。當使用記憶體設備來模擬突觸時，電路網路100可以被視為非暫態性記憶體陣列的一種形式。代表突觸的每個記憶體單元102可以佈置成矩形網格圖案。在一些具體實施例中，網格圖案可以是三維的，使得多個網格位於彼此之上和之下，如在交叉點記憶體陣列中。每個記憶體元件可以被配置為接收施加的電壓，並且基於施加的電壓的極性，表示突觸的記憶體單元可以改變記憶體元件中的材料的物理狀態以表示保存的邏輯狀態，例如作為邏輯1和邏輯0。當不再施加電壓時，記憶體單元102可以保存由所施加的電壓引起的邏輯狀態，並且因此可以作為非暫態性記憶體元件操作。
為了將讀/寫所需的電壓施加到記憶體單元102，可以從來自複數個輸入106的水平線接收信號。這些水平線可以充當傳統記憶體陣列中的字線。位線可以垂直方向延伸並連接到輸出神經元104。因此，在字線的單個輸入端和位線的單個輸入端之間施加電壓可以導致電壓被施加到表示突觸的記憶體單元102中的單個記憶體單元上。此過程可用於選擇單個記憶體單元102用於讀取和/或寫入操作。
圖1示出了單個記憶體單元102b的詳細視圖。此記憶體單元102b使用耦合到選擇元件110和記憶體元件112的字線114和位線116。為了最小化通過電路網路100的漏電流，並且為了隔離連接在相同字線/位線上的記憶體元件，記憶體單元102b可以包括選擇元件110。選擇元件110可以實現在記憶體元件112和字線114之間。選擇元件110可用於減少通過單獨記憶體單元102b洩漏的電流並減少整個陣列的洩漏和功率耗散，以及防止當記憶體單元被被動定址以存取相同的位線/字線上的記憶體單元時的干擾（除非在高於由記憶體單元102b接收的選擇元件閾值的足夠電壓下選擇期望的記憶體單元）。因此，當電壓施加到字線114和位線116時，記憶體單元102b被存取，同時記憶體單元102a和記憶體單元102c中的選擇元件可以防止它們相關聯的記憶體元件受到共享位線116上的電壓的影響。雖然沒有在圖1中明確顯示，三端子選擇裝置也可以用於選擇元件，例如電晶體，以形成1T-1記憶體元件單元。還可以使用許多不同的技術來實現記憶體元件112，例如PCM（相變記憶體）、氧化電阻隨機存取記憶體（oxRRAM）或導電橋接記憶體（CBRAM）、ReRAM、RRAM、鐵電RAM（FeRAM）等等。
本文使用的具體實施例與許多不同類型的記憶體元件兼容。例如，ReRAM是一種非暫態性隨機存取記憶體 （RAM），它通過改變介電固態材料的電阻來工作。ReRAM裝置通常在1個電晶體-1個電阻器（1T-1R）記憶體單元架構中佈置有一個控制電晶體。這些記憶體單元可用於許多不同的應用，包括傳統的馮諾依曼（Von Neumann）架構。馮諾依曼架構是一種計算機架構，包括具有算術邏輯單元和處理器暫存器的處理單元、具有指令暫存器和程式計數器的控制單元、儲存資料和指令的記憶體和/或輸入/輸出機制。當1T-1R記憶體單元用於計算機架構中時，可以在一對金屬電極之間形成細絲，使得記憶體元件在相對高電流狀態下傳導以表示邏輯1值。此細絲可以通過在電晶體的漏極和源極之間產生正電壓脈衝來形成。為了重置記憶體元件，可以施加負電壓脈衝以耗散細絲並表示邏輯0值，其對流過裝置的電流具有相對高的電阻。在一些具體實施例中，電阻式記憶體膜可以用作記憶體元件。因此，任何類型的ReRAM記憶體元件都可以用在本文描述的具體實施例中。
圖 2說明根據一些具體實施例的傳統1T-1R記憶體單元200。此記憶體單元200包括選擇器110和記憶體元件112。舉例來說，記憶體元件112可以使用電阻膜或本揭示內容中描述的任何其他電阻式記憶體元件來製造。記憶體元件112可以包括第一端子210和第二端子212。這些端子也可以分別稱為底部電極和頂部電極。ReRAM記憶體元件代表了一種突出的新興後端生產線（BEOL）記憶體膜技術。這些記憶體具有非暫態性記憶體的優點，能夠實現多個電導級別，並且可以輕鬆整合到先進的CMOS製程中。這些特性使ReRAM記憶體元件成為上述神經網路應用程式中記憶體乘法累加（MAC）計算的有吸引力的選擇。
選擇器110可以包括單個電晶體206。電晶體206可以使用如圖2所示的N通道金屬氧化物半導體（NMOS）電晶體來實現。電晶體206的閘極由記憶體陣列的字線202控制。在字線202上提供足夠的正電壓可以使電晶體206在驅動線201和記憶體元件112的第一端子210之間形成導電路徑。記憶體元件112的第二端子212可以連接到位線214。因此，可以使用字線202來選擇記憶體元件112，然後在置位和/或重置操作期間通過向驅動線201和/或位線214施加電壓來對記憶體元件112進行編程。
儘管ReRAM記憶體元件（例如圖2中的記憶體元件112）提供了優點，但ReRAM記憶體元件通常需要相對高的編程電壓和電流來執行置位和/或重置操作，以改變記憶體元件112內部的電導。電晶體206可用於激活ReRAM陣列或堆疊中的個別記憶體元件112。當記憶體元件112被激活以執行置位和/或重置操作時，電晶體206因此還必須處理用於置位和/或重置操作的高編程電壓和電流。由於先進CMOS製程中CMOS電晶體的尺寸越來越小，因此這些電晶體通常具有相對較低的工作電壓。例如，當電晶體206和記憶體元件112使用相同的BEOL先進CMOS製程製造時，記憶體元件112需要的電壓和電流可能高於較小的電晶體206能夠提供的電壓和電流。因此，通常使用較大的電晶體尺寸來實施選擇器110，且記憶體單元200的整體尺寸主要由電晶體206的尺寸決定。
例如，當執行重置操作以增加記憶體元件112的電阻時，可以施加相對高的電壓（例如，大於約3.0V、大於約3.3V、大於約5.0V等）從底部電極或第一端子210到頂部電極或第二端子212跨越記憶體元件112。這可以通過在驅動線201上提供相對高的編程電壓、在字線202上提供足夠的正電壓以打開穿過電晶體206的導電路徑、以及允許電流從第一端子210流過記憶體元件112到第二端子212與位線214來實現。因此，電晶體206必須能夠在電晶體206不導通時阻止相對高的編程電壓，並且電晶體206還必須能夠在置位/重置操作期間電晶體206導通時處理通過電晶體206的相對高的編程電流。降低記憶體元件112的電阻的置位操作反轉流過記憶體元件112的電流方向並反轉記憶體元件112兩端的電壓，從而導致類似的技術問題。
另外，在重置操作期間，電流從驅動線201通過電晶體206流到記憶體元件112的第一端子210。因為驅動線201和位線214之間的大部分電壓降將發生在記憶體元件112上，所以從電晶體206的漏極到源極的電壓降可能相對較小。這導致電晶體206的源極上產生相對高的電壓。當與字線202提供的較小閘極電壓相比時，電晶體206源極上的這個相對高的電壓將趨向於去偏壓（de-bias）電晶體，並降低電晶體206提供重置操作期間所需的高編程電流的能力。
圖 3A示出根據一些具體實施例的具有能夠處理相對高的編程電壓的選擇器330的記憶體陣列中的記憶體單元300。記憶體單元300可以包括記憶體元件332，諸如如上所述的ReRAM元件，其具有底部電極340和頂部電極342，以及連接到頂部電極342的位線334。
作為替代，選擇器330可以包括複數個電晶體以提供到第一電壓320的導電路徑和到第二電壓326的導電路徑，而不是僅包括單個NMOS電晶體。第一電壓320可高於第二電壓326。例如，第一電壓320可以代表上述相對較高的編程電壓，例如記憶體陣列中的VDDHV電壓。第一電壓320可以由記憶體陣列中的驅動線提供。第一電壓320可以大於或約3.0V、大於或約3.3V、大於或約3.6、大於或約4.0V、大於或約4.5V、大於或約5.0V、大於或約5.3 V等等。第二電壓326可以表示記憶體陣列中的地電壓或VSS電壓，其可以調整多達約1.0V。例如，第二電壓326可以小於或約1.0V、小於或約0.5V、小於或約為0.2 V、或約為0.0V。
在重置操作期間，選擇器330可打開第一電壓320與記憶體元件332的底部電極340（即第一電極）之間的導電路徑。此導電路徑可以通過一個或多個電晶體（例如P通道鰭式場效電晶體（P-finFET））打開。圖3A的例子使用兩個P-finFET，但其他具體實施例可以使用單個P-finFET或多於兩個P-finFET。類似地，在置位操作期間，選擇器330可以斷開第二電壓326和記憶體元件332的底部電極340（即，第一電極）之間的導電路徑。此導電路徑可以通過一個或多個電晶體（例如N通道鰭式場效電晶體（N-finFET））打開。圖3A的例子使用兩個N-finFET，但其他具體實施例可以使用單個N-finFET或多於兩個N-finFET。
注意，第一、第二、第三和/或第四等用詞僅用於區分圖3A中所示的不同電晶體。這些用詞不描述這些電晶體的任何功能或物理特性，也不表示任何類型的重要性、優先級或順序。儘管FinFET被用作這些電晶體的示例，但是第一電晶體312、第二電晶體318、第三電晶體314和/或第四電晶體316可以表示任何類型的開關器件，而沒有限制。
除了finFET之外，還可以使用其他類型的電晶體，這裡使用的finFET僅作為示例並且並不意味著限制。因此，這些電晶體可以更一般地稱為第一電晶體312、第二電晶體318、第三電晶體314和第四電晶體316。第一電晶體312和第三電晶體314可以串聯佈置為具有相同類型（例如P-finFET）。類似的，第二電晶體318和第四電晶體316可以串聯佈置為具有相同類型（例如N-finFET）。
當執行重置操作時，第一電壓320的相對高的電壓源（例如，VDDHV）將足夠高以滿足對記憶體元件332進行編程的要求。為了在第一電壓320和記憶體元件332的底部電極340之間形成導電路徑，PWL信號302可以施加到第一電晶體312的閘極，而用於VPG信號304的恆定偏壓可以施加到第三電晶體314的閘極。在一些具體實施例中，VPG信號304可以由大約在第一電壓320和第二電壓326之間的一半的電壓參考來提供。例如，當第一電壓320大約為3.3V並且第二電壓326接地時，VPG信號304可以大約為1.6V。PWL信號302可以在第一電壓320和VPG信號304的電壓之間切換。當記憶體元件332沒有被重置時，PWL信號302可以保持在第一電壓320。為了用重置信號對記憶體元件332進行編程，PWL信號302可以降低到VPG信號304的電壓。這形成從第一電壓320通過第一電晶體312和第三電晶體314到記憶體元件332的底部電極340的導電路徑。
當執行置位操作時，可以通過位線334而不是驅動線來提供相對高的電壓源（例如，VDDHV）。例如，可以在位線334上提供具有與第一電壓320大約相同的電壓的電壓，使得電流流過記憶體元件332的頂部電極342並流出底部電極340。為了在第二電壓326和記憶體元件332的底部電極340之間形成導電路徑，可以將NWL信號308施加到第二電晶體318的閘極，同時可以將VNG信號306的恆定電壓偏壓施加到第四電晶體316的閘極。在一些具體實施例中，VNG信號306可以從大約在第一電壓320和第二電壓326之間的中間的電壓參考來提供，如上面針對VPG信號304所描述的。NWL信號308可以在第二電壓326和VNG信號306的電壓之間切換。當記憶體元件332沒有被置位時，NWL信號308可以保持在第二電壓326。為了用置位信號對記憶體元件332進行編程，PWL信號302可以升高到VNG信號306的電壓。這形成從第二電壓326通過第二電晶體318和第四電晶體316到記憶體元件332的底部電極340的導電路徑。
圖 3B示出了根據一些具體實施例的記憶體單元300可以如何連接到記憶體陣列中的控制信號。第一電壓320可以連接到記憶體陣列中的驅動線201。VPG信號304和VNG 306都可以由參考電壓362提供。在此示例中，相同的參考電壓362可以向VPG信號304和VNG信號306兩者提供相同的電壓。然而，其他具體實施例可替代地允許這些信號偏離。例如，可以使用兩個參考電壓，使得VPG信號304稍微高於VNG信號306。PWL信號302和NWL信號308可以源自記憶體陣列中的字線202。位準移位器電路360可以將字線202上的電壓脈衝信號轉換或轉譯成用於第二電晶體中的第一電晶體的單獨的控制信號，其具有下面在圖4中示出的電壓位準和波形。例如，可以使用參考電壓362，使得PWL信號302在重置操作期間在VDDHV和VPG之間切換。
圖 4示出了根據一些具體實施例的在置位和重置操作期間記憶體單元中的不同信號的波形圖400。在重置操作期間，通過將PWL信號302從第一電壓320切換到VPG信號304的電壓來打開從第一電壓320到記憶體元件332的底部電極340的導電路徑。這導致第一電晶體312和第三電晶體314導通。第一電晶體312和第三電晶體314之間的npi節點322從高阻抗狀態轉變到第一電壓320。當不執行重置操作時，npi節點322可以處於高阻抗狀態，這導致第一電壓320在第一電晶體312和第三電晶體314之間分配。npi節點322可以具有在第一電壓320和VPG信號304的電壓之間的有限電壓範圍。
類似地，在置位操作期間，通過將NWL信號308從第二電壓326切換到VNG信號306的電壓，來打開從第二電壓326到記憶體元件332的底部電極340的導電路徑。這使得第二電晶體318和第四電晶體316兩者導通。第二電晶體318和第四電晶體316之間的nni節點324從高阻抗狀態轉變為第二電壓326。當不執行置位操作時，處於高阻抗狀態的nni節點324導致第一電壓320在第二電晶體318和第四電晶體316之間分配。nni節點324可以具有在第二電壓326和VNG信號306的電壓之間的有限電壓範圍。
選擇器330中的電晶體中的四個312、314、316、318因此可以暴露於閘極、漏極和源極節點的第二電壓320（例如，VDDHV）的一半，同時在底部電極340和位線334產生完整VDDHV信號以用於對記憶體元件332進行編程。唯一暴露於全高電壓的節點是第三電晶體314的主動區到第二/第四電晶體的NWELL，以及第四電晶體316的主動區到第一/第三電晶體的PWELL。由於低WELL摻雜位準，這些PN接點具有遠高於第一電壓320的VDDHV的崩潰電壓，這允許選擇器330處理高電壓和電流。
分離的上拉和下拉導電路徑允許用於置位和重置操作的高電壓編程操作。在圖2所示的習知位元單元電路中，編程路徑之一從驅動線延伸，穿過NMOS電晶體，穿過記憶體元件，到達位線。由於NMOS電晶體的閾值壓降，編程電壓和電流顯著降低。這迫使置位或重置電壓/電流在這些操作期間也顯著降低。圖3A中改進的選擇器330能夠在完全高電壓/電流要求下執行置位和重置操作。
圖 5示出了根據一些具體實施例的使用兩個電晶體的選擇器550的更一般版本。記憶體單元500可以包括更小的選擇器550，選擇器550仍然提供到第一電壓520和到第二電壓526的上拉和下拉導電路徑。然而，選擇器550可使用第一電晶體512和第二電晶體518，而不是在每個導電路徑中使用兩個電晶體。這些電晶體的閘極可以由PWL信號502和NWL信號508控制，如圖5所示。圖5的具體實施例還可以改變，以包括上文在圖3A中圖示和描述的第三和/或第四電晶體。
在此配置中，第一電晶體512和第二電晶體518都可以阻擋完整VDDHV電壓。然而，由於單獨的上拉和下拉導電路徑由兩個電晶體512、518創建，所以用於置位和重置操作的全編程電壓可以被施加到記憶體元件552。例如，電晶體512、518可以使用在反向位元單元電路配置中使用的finFET來實現，而不是在厚閘極、高電壓配置中。即使記憶體元件552可以被厚閘極高電壓finFET可以處理的電壓編程，使用具有可用薄閘極、低電壓finFET的反向位元單元電路配置可能導致記憶體單元500的總體尺寸顯著更小。注意到，反向位元單元電路配置不限於finFET製程。這些具體實施例可以受益於圖3A的串聯電晶體配置以及圖3A、圖5的選擇器中分離的上拉和下拉導電路徑、無論採用何種CMOS製程。
圖 6說明根據一些具體實施例的用於選擇記憶體陣列中的記憶體元件的方法的流程圖600。方法可以包括接收用於記憶體陣列中的記憶體元件的重置信號（602）。向記憶體元件提供用於記憶體元件的重置信號的命令可以來自控制系統、處理器、微處理器、記憶體控制器和/或任何其他類型的計算機系統。例如，如下圖7所示，處理器或微處理器可通信地耦合到存儲指令的一個或多個記憶體裝置，指令使微處理器執行諸如提供本文所述的置位和/或重置信號的操作。重置信號可以被表示為驅動線、位線和/或字線上的信號，信號被位準移位到上面在圖4中示出的電壓位準。
方法還可以包括打開通過第一電晶體從記憶體元件到第一電壓的導電路徑（604）。導電路徑可以響應於接收到重置信號而打開。第一電壓可以包括上述任何電壓，例如VDDHV電壓。導電路徑可以通向記憶體元件的端子或底部電極。第一電晶體可以包括P-finFET或其他類型的P通道電晶體。一些具體實施例還可以包括與第一電晶體串聯共源共柵的第三電晶體，如上面在圖3A中示出的。導電路徑可以提供足以重置記憶體元件的編程電壓。
方法還可以包括接收用於記憶體陣列中的記憶體元件的置位信號（606）。置位信號可以反轉在重置信號期間施加的電壓和/或電流的極性。與重置信號一樣，置位信號可以從記憶體控制器、處理器、微處理器或其他電腦系統接收。置位信號可以由施加到字線、驅動線和/或位線的電壓位準來表示，如上面在圖4中所描述的。
方法還可以包括打開從記憶體元件通過第二電晶體到第二電壓的導電路徑（608）。例如，導電路徑可以從VSS電壓通過第二電晶體進入記憶體元件的第一電極或底部電極。在一些具體實施例中，導電路徑可以穿過相同類型的第二電晶體和第四電晶體。例如，第二電晶體和/或第四電晶體可以包括N-finFET或以共源共柵串聯佈置的任何其他類型的N通道裝置。導電路徑可以提供足以置位記憶體元件的編程電壓。
應當理解，圖6中所示的具體步驟提供根據各種具體實施例選擇記憶體陣列中的記憶體元件的特定方法。根據替代具體實施例，也可以執行其他步驟順序。例如，替代具體實施例可以以不同順序執行以上概述的步驟。再者，第6圖圖示說明的個別步驟可包含多個子步驟，可由對個別步驟為適當的各種序列執行這些子步驟。再者，根據特定應用，可增加或去除額外步驟。許多變化、修改和替換也落在本揭示內容的範圍內。
如上所述，記憶體單元可以是記憶體陣列的一部分。記憶體陣列可以被包括在神經網路應用、MAC應用和/或任何其他類型的積體電路中。記憶體陣列還可以是更大的電腦系統的一部分。可以從至少包括處理器或微處理器和記憶體的電腦系統提供控制記憶體陣列和單獨記憶體單元的信號。
圖 7示出了示例性電腦系統700，其中可以實現各種具體實施例。系統700可用於實施上述任何電腦系統。如圖所示，電腦系統700包括處理單元704，其透過匯流排子系統702與多個外圍子系統通信。這些外圍子系統可以包括處理加速單元706、I/O子系統708、存儲子系統718和通信子系統724。存儲子系統718包括有形的電腦可讀取儲存媒體722和系統記憶體710。
匯流排子系統702提供了一種機制，用於讓電腦系統700的各種組件和子系統按預期相互通信。儘管匯流排子系統702被示意性地示為單個匯流排，但是匯流排子系統的備選具體實施例可以利用多個匯流排。匯流排子系統702可以是多種類型的匯流排結構中的任何一種，包括記憶體匯流排或記憶體控制器、外圍匯流排和使用多種匯流排架構中的任何一種的本地匯流排。例如，此類架構可包括行業標準架構（ISA）匯流排、微通道架構（MCA）匯流排、增強型 ISA（EISA）匯流排、視頻電子標準協會（VESA）本地匯流排和外圍組件互連（PCI）匯流排，它可以實現為按照IEEE P1386.1標準製造的Mezzanine匯流排。
可以實現為一個或多個積體電路（例如，習知微處理器或微控制器）的處理單元704控制電腦系統700的操作。一個或多個處理器可以包括在處理單元704中。這些處理器可以包括單核或多核處理器。在某些具體實施例中，處理單元704可以實現為一個或多個獨立的處理單元732和/或734，每個處理單元中包括單核或多核處理器。在其他具體實施例中，處理單元704也可以實現為將兩個雙核處理器積體在一個芯片上形成的四核處理單元。
在各種具體實施例中，處理單元704可以響應於程序代碼執行各種程序並且可以維護多個並發執行的程序或進程。在任何給定時間，要執行的程序代碼中的一些或全部可以駐留在處理器704和/或存儲子系統718中。透過合適的編程，處理器704可以提供上述的各種功能。電腦系統700可另外包括處理加速單元706，其可包括數位信號處理器（DSP）、專用處理器等。
I/O子系統708可以包括使用者介面輸入設備和使用者介面輸出設備。使用者介面輸入設備可以包括鍵盤、鼠標或軌跡球等定點設備、併入顯示器的觸控板或觸控螢幕、滾輪、點擊輪、轉盤、按鈕、開關、小鍵盤、具有語音命令識別系統的音頻輸入、麥克風和其他類型輸入設備。
使用者介面輸入裝置還可以包括但不限於三維（3D）滑鼠、搖桿或指點桿、遊戲手柄和繪圖板，以及音頻/視頻裝置，例如揚聲器、數位相機、數位錄影機、便攜式媒體播放器、網路攝像頭、圖像掃描儀、指紋掃描儀、條形碼讀取器3D掃描儀、3D印表機、雷射測距儀和視線跟踪裝置。
使用者介面輸出設備可以包括顯示子系統、指示燈或諸如音頻輸出設備等非視覺顯示器。顯示子系統可以是陰極射線管（CRT）、平板設備，例如使用液晶顯示器（LCD）或電漿顯示器、投影設備、觸摸屏等的設備。通常，術語「輸出設備」的使用旨在包括所有可能類型的設備和機制，用於將資訊從電腦系統700輸出到使用者或其他電腦。例如，使用者介面輸出設備可以包括但不限於視覺傳達背景內容、圖形和音頻/視頻資訊的各種顯示設備，例如監視器、印表機、揚聲器、耳機、汽車導航系統、繪圖儀、語音輸出設備和數據機。
電腦系統700可以包括存儲子系統718，其包括軟體元素，示為當前位於系統記憶體710內。系統記憶體710可以存儲在處理單元704上可加載和執行的程序指令，以及在這些程序的執行期間生成的資料。
根據電腦系統700的配置和類型，系統記憶體710可以是揮發性的（例如隨機存取記憶體（RAM））和/或非揮發性的（例如唯讀記憶體（ROM）、快閃記憶體等）。RAM通常包含處理單元704可立即存取和/或當前正在操作和執行的資料和/或程序模組。在一些實施方式中，系統記憶體710可以包括多種不同類型的記憶體，例如靜態隨機存取記憶體（SRAM）或動態隨機存取記憶體（DRAM）。在一些實施方式中，基本輸入/輸出系統（BIOS），包含幫助在電腦系統800內的元件之間傳輸資訊的基本例程，例如在啟動期間，通常可以存儲在ROM中。作為示例而非限制，系統記憶體710還示出了應用程式712，應用程式712可以包括客戶端應用程式、Web瀏覽器、中間層應用程式、關係資料庫管理系統（RDBMS）等，程式資料714，以及作業系統716。舉例來說，作業系統716可以包括各種版本的Microsoft Windows®、Apple Macintosh® 和/或 Linux 作業系統、各種商業上可用的UNIX®或類UNIX 作業系統（包括但不限於各種 GNU/Linux作業系統、Google Chrome® OS 等）和/或行動作業系統，例如iOS、Windows® Phone、Android® OS、BlackBerry® 10 OS 和 Palm® OS 作業系統。
存儲子系統718還可以提供有形的電腦可讀取儲存媒體，用於存儲提供一些具體實施例的功能的基本編程和資料結構。當由處理器執行時提供上述功能的軟體（程序、代碼模組、指令）可以存儲在存儲子系統718中。這些軟體模組或指令可由處理單元704執行。存儲子系統718還可以提供用於存儲根據一些具體實施例使用的資料的儲存庫。
存儲子系統700還可以包括可以進一步連接到電腦可讀取儲存媒體722的電腦可讀取儲存媒體讀取器720。電腦可讀取儲存媒體722與系統記憶體710 一起並可選地結合，它們可以全面地表示遠端、本地、固定和/或可移除式存儲設備以及用於臨時和/或更永久地包含、存儲、傳輸和檢索電腦可讀資訊的儲存媒體。
包含代碼或部分代碼的電腦可讀取儲存媒體722還可以包括任何適當的媒體，包括儲存媒體和通信媒體，例如但不限於以用於存儲和/或傳輸資訊的任何方法或技術形式實現的揮發性和非揮發性、可移除式和不可移除式媒體。這可以包括有形的電腦可讀取儲存媒體，例如 RAM、ROM、電子可擦除可編程 ROM （EEPROM）、快閃記憶體或其他存儲技術、CD-ROM、數位多媒體碟片 （DVD） 或其他光學存儲、磁帶盒、磁帶、磁盤存儲或其他磁性存儲設備，或其他有形的電腦可讀媒體。這也可以包括無形的電腦可讀媒體，例如資料信號、資料傳輸或可以用於傳輸所需資訊並且可以被計算系統700存取的任何其他媒體。
舉例來說，電腦可讀取儲存媒體722可以包括從不可移除式非揮發性磁媒體讀取或寫入到不可移除式非揮發性磁媒體的硬碟機、從可移除式非揮發性磁盤讀取或寫入到可移除式非揮發性磁盤的磁碟機，以及從可移除式非揮發性光碟（如CD ROM、DVD 和Blu-Ray®光碟）或其他光學媒體讀取或寫入的光碟機。電腦可讀取儲存媒體722可以包括但不限於Zip®驅動器、快閃記憶卡、通用串列匯流排（USB）隨身碟、安全數位（SD）卡、DVD碟片、數位視頻磁帶等。電腦可讀取儲存媒體722還可以包括基於非揮發性記憶體的固態驅動器（SSD），例如基於快閃記憶體的SSD、企業快閃碟、固態ROM等，基於揮發性記憶體的SSD，例如固態RAM、動態RAM、靜態 RAM、基於DRAM的SSD、磁阻RAM （MRAM）SSD 以及結合使用DRAM和基於快閃記憶體的SSD的混合 SSD。磁碟機及其關聯的電腦可讀媒體可為電腦系統700提供電腦可讀指令、資料結構、程式模組和其他資料的非揮發性存儲。
通信子系統724提供到其他電腦系統和網路的介面。通信子系統724用作從電腦系統700的其他系統接收資料和向其他系統傳輸資料的介面。例如，通信子系統724可以使電腦系統700能夠透過網際網路連接到一個或多個設備。在一些具體實施例中，通信子系統724可以包括用於存取無線語音和/或資料網路的射頻（RF）收發器組件（例如，使用蜂巢式電話技術、先進的資料網路技術，例如 3G、4G或EDGE（增強的全球演進資料速率）、WiFi（IEEE 802.11系列標準或其他行動通信技術，或其任何組合）、全球定位系統（GPS）接收器組件和/或其他組件。在一些具體實施例中，通信子系統724可以提供有線網路連結（例如乙太網路）以補充或代替無線介面。
在一些具體實施例中，通信子系統724還可以代表可以使用電腦系統700的一個或多個使用者接收結構化和/或非結構化資料饋送726、事件流728、事件更新730等形式的輸入通信。
舉例來說，通信子系統724可以被配置為從社交網路和/或其他通信服務的使用者即時接收資料饋送726，例如Twitter®饋送、Facebook®更新、網頁饋送（例如Rich Site Summary （RSS）饋送）和/或來自一個或多個第三方資訊源的即時更新。
此外，通信子系統724還可以被配置為以連續資料流的形式接收資料，其可以包括即時事件的事件流728和/或事件更新730，其可以是連續的或本質上無界的，沒有明確的結束。生成連續資料的應用的示例可以包括例如感測器資料應用、金融行情、網路性能測量工具（例如網路監控和交通管理應用）、點擊流分析工具、汽車交通監控等。
通信子系統724還可以被配置成將結構化和/或非結構化資料饋送726、事件流728、事件更新730等輸出到一個或多個資料庫，資料庫可以與耦合到電腦系統 700的一個或多個流資料源電腦通信。
電腦系統700可以是各種類型中的一種，包括手持便攜式設備（例如，iPhone®蜂巢式電話、iPad®計算平板電腦、PDA）、可穿戴設備（例如，Google Glass®頭戴式顯示器）、PC、工作站、大型機、資訊亭、伺服器機架或任何其他資料處理系統。
由於電腦和網路的不斷變化的性質，圖中描繪的電腦系統700的描述僅旨在作為特定示例。具有比圖中描繪的系統更多或更少組件的許多其他配置是可能的。例如，也可以使用定制的硬體和/或可以在硬體、韌體、軟體（包括小應用程式）或組合中實現特定元素。此外，可以採用與其他計算設備的連結，例如網路輸入/輸出設備。基於本文提供的公開和教導，實現各種具體實施例的其他方式和/或方法應該是顯然的。
如本文所用，術語「約」或「大約」或「實質上」可被解釋為在本領域普通技術人員根據說明書預期的範圍內。
在前面的描述中，出於解釋的目的，闡述了許多具體細節以便提供對各種具體實施例的透徹理解。然而，顯而易見的是，可以在沒有這些具體細節中的一些的情況下實踐一些具體實施例。在其他情況下，以方塊圖形式示出了公知的結構和設備。
前述描述僅提供示例性具體實施例，而無意於限制本揭示內容的範圍、適用性或配置。相反，各種具體實施例的前述描述將提供用於實現至少一個具體實施例的可據以實施之揭示內容。應該理解的是，在不脫離所附申請專利範圍所闡述的各種具體實施例的精神和範圍的情況下，可以對元件的功能和佈置進行各種改變。
在前面的描述中給出了具體細節以提供對具體實施例的透徹理解。然而，應當理解，可以在沒有這些具體細節的情況下實施這些具體實施例。例如，電路、系統、網路、處理和其他部件可能已經以方塊圖形式被示出為部件，以避免不必要的細節模糊了具體實施例。在其他情況下，可能已經示出了公知的電路、處理、演算法、結構和技術而沒有不必要的細節，以避免使具體實施例晦澀難懂。
另外，應當注意，各個具體實施例可能已經被描述為處理，處理被描繪為流程圖、流程圖、資料流程圖、結構圖或方塊圖。儘管流程圖可能將操作描述為順序處理，但是許多操作可以並行或同時執行。另外，可以重新安排操作順序。處理的操作完成後會終止，但可能會有圖中未包含的其他步驟。處理可以對應於方法、函數、過程、子例程、子程序等。當處理對應於函數時，其終止可以對應於此函數返回到調用函數或主函數。
術語「電腦可讀媒體」包括但不限於便攜式或固定存儲設備、光學存儲設備、無線通道、以及能夠存儲、包含或攜帶指令和/或資料的各種其他媒體。代碼段或機器可執行指令可以表示過程、函數、子程序、程序、例程、子例程、模組、軟體包、分類或指令、資料結構或程序語句的任意組合。代碼段可以透過傳遞和/或接收資訊、資料、變元、參數或記憶體內容耦合到另一個代碼段或硬體電路。資訊、數值、參數、資料等可以透過任何合適的方式傳遞、轉發或傳輸，包括記憶體共享、訊息傳遞、符記傳遞、網路傳輸等。
此外，具體實施例可以透過硬體、軟體、韌體、中間件、微代碼、硬體描述語言或其任何組合來實現。當以軟體、韌體、中間件或微代碼實現時，執行必要任務的程序代碼或代碼段可以存儲在機器可讀媒體中。處理器可以執行必要的任務。
在上述說明書中，特徵是結合其特定具體實施例描述的，但應當認識到，並非所有具體實施例都限於此。一些具體實施例的各種特徵和態樣可以單獨或聯合使用。此外，在不脫離本說明書的更廣泛的精神和範圍的情況下，具體實施例可以在本文所述之外的任何數量的環境和應用中使用。因此，說明書和附圖被認為是說明性的而不是限制性的。
此外，為了說明的目的，以特定順序描述方法。應當理解，在替代具體實施例中，可以以與所描述的順序不同的順序執行這些方法。還應當理解，上述方法可以由硬體組件執行或者可以體現在機器可執行指令序列中，這些指令可以用於使機器，例如通用或專用處理器或邏輯用執行方法的指令編程的電路。這些機器可執行指令可以存儲在一個或多個機器可讀媒體上，例如CD-ROM或其他類型的光碟、軟碟、ROM、RAM、EPROM、EEPROM、磁卡或光卡、快閃記憶體或其他類型適合存儲電子指令的機器可讀媒體。或者，這些方法可以透過硬體和軟體的組合來執行。
100:電路網路
102a-c:記憶體單元
104:神經元
106:輸入
110:選擇元件
112:記憶體元件
114:字線
116:位線
200:記憶體單元
201:驅動線
202:字線
206:電晶體
210:第一端子
212:第二端子
214:位線
300:記憶體單元
302:PWL信號
304:VPG信號
306:VNG信號
308:NWL信號
312:電晶體
314:電晶體
316:電晶體
318:電晶體
320:第一電壓
322:npi節點
324:nni節點
326:第二電壓
330:選擇器
332:記憶體元件
334:位線
340:底部電極
342:頂部電極
360:位準移位器電路
362:參考電壓
400:波形圖
500:記憶體單元
502:PWL信號
508:NWL信號
512:第一電晶體
518:第二電晶體
520:第一電壓
526:第二電壓
550:選擇器
552:記憶體元件
600:方法
602-608:操作
700:電腦系統
702:匯流排子系統
704:處理單元
706:處理加速單元
708:I/O子系統
710:系統記憶體
712:應用程式
714:程式資料
716:作業系統
718:存儲子系統
720:電腦可讀取儲存媒體讀取器
722:電腦可讀取儲存媒體
724:通信子系統
726:非結構化資料饋送
728:事件流
730:事件更新
732:處理單元
734:處理單元
參照說明書的其餘部分與圖式，可進一步理解各具體實施例的本質與優點，其中在附圖中使用類似的元件符號指代類似的部件。在某些情況下，將子標籤與附圖標記相關聯以表示多個相似組件中的一個。當在沒有說明現有子標籤的情況下參考附圖標記時，意在指代所有這樣的多個相似部件。
圖 1圖示了根據一些具體實施例的實現神經網路的電路網路。
圖 2說明根據一些具體實施例的傳統1T-1R記憶體單元。
圖 3A示出根據一些具體實施例的具有能夠處理相對高的編程電壓的選擇器的記憶體陣列中的記憶體單元。
圖 3B示出了根據一些具體實施例的記憶體單元可以如何連接到記憶體陣列中的控制信號。
圖 4示出了根據一些具體實施例的在置位和重置操作期間記憶體單元中的不同信號的波形圖。
圖 5示出了根據一些具體實施例的使用兩個電晶體的選擇器的更一般版本。
圖 6說明根據一些具體實施例的用於選擇記憶體陣列中的記憶體元件的方法的流程圖。
圖 7示出了示例性電腦系統，其中可以實現各種具體實施例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
300:記憶體單元
302:PWL信號
304:VPG信號
306:VNG信號
308:NWL信號
312:電晶體
314:電晶體
316:電晶體
318:電晶體
320:第一電壓
322:npi節點
324:nni節點
326:第二電壓
330:選擇器
332:記憶體元件
334:位線
340:底部電極
342:頂部電極
Claims (20)
- 一種記憶體單元，包含： 一記憶體元件，該記憶體元件包含一第一端子與一第二端子；以及 一選擇器，該選擇器包含： 一第一電晶體，該第一電晶體在一第一電壓與該記憶體元件的該第一端子之間；以及 一第二電晶體，該第二電晶體在一第二電壓與該記憶體元件的該第一端子之間，其中該第一電壓高於該第二電壓。
- 如請求項1所述之記憶體單元，其中該記憶體元件包含一電阻式隨機存取記憶體元件。
- 如請求項1所述之記憶體單元，其中該記憶體元件包含一電阻式記憶體膜。
- 如請求項1所述之記憶體單元，其中該第一電壓包括大於或約3.3V的一重置電壓。
- 如請求項1所述之記憶體單元，其中該第二電壓包含一接地電壓。
- 如請求項1所述之記憶體單元，其中該第一電晶體包含一P通道鰭式場效電晶體（P-finFET）。
- 如請求項1所述之記憶體單元，其中該第二電晶體包含一N通道鰭式場效電晶體（N-finFET）。
- 如請求項1所述之記憶體單元，其中該記憶體元件的該第二端子耦接至一記憶體陣列的一位線。
- 如請求項1所述之記憶體單元，其中該第一電晶體由一第一字線控制，且該第二電晶體由一第二字線控制。
- 如請求項9所述之記憶體單元，其中該第一字線與該第二字線從一相同字線輸入信號導出。
- 如請求項1所述之記憶體單元，其中該選擇器進一步包含： 一第三電晶體，該第三電晶體在該第一電晶體與該記憶體元件的該第一端子之間，其中該第三電晶體與該第一電晶體具有相同類型；以及 一第四電晶體，該第四電晶體在該第二電晶體與該記憶體元件的該第一端子之間，其中該第四電晶體與該第二電晶體具有相同類型。
- 一種用於一記憶體單元的選擇器，該選擇器包含： 一端子，該端子經配置以與該記憶體單元中的一記憶體元件的一端子接觸； 一第一電晶體與一第三電晶體，其中該第一電晶體位於一第一電壓與該第三電晶體，且該第三電晶體位於該第一電晶體與該端子之間；以及 一第二電晶體與一第四電晶體，其中該第二電晶體位於一第二電壓與該第四電晶體之間，該第四電晶體位於該第二電晶體與該端子之間，且該第一電壓高於該第二電壓。
- 如請求項12所述之選擇器，其中該第三電晶體的一閘極偏壓在一電壓，該電壓約在該第一電壓與該第二電壓之間的一半處。
- 如請求項13所述之選擇器，其中該第四電晶體的一閘極偏壓在該電壓，該電壓約在該第一電壓與該第二電壓之間的一半處。
- 如請求項12所述之選擇器，其中該第一電晶體的一閘極與該第二電晶體的一閘極連接至一位準移位器的輸出，其中該位準移位器經配置以接收一字線信號並將該字線信號轉換成用於該第一電晶體與該第二電晶體的個別控制信號。
- 如請求項12所述之選擇器，其中該第一電晶體的一閘極連接至一信號，該信號在該第一電壓與一電壓之間切換，該電壓約在該第一電壓與該第二電壓之間的一半處。
- 如請求項12所述之選擇器，其中該第二電晶體的一閘極連接至一信號，該信號在該第二電壓與一電壓之間切換，該電壓約在該第一電壓與該第二電壓之間的一半處。
- 一種選擇一記憶體陣列中的一記憶體元件的方法，該方法包含以下步驟： 接收用於該記憶體陣列中的該記憶體元件的一重置信號； 回應於接收對於該記憶體元件的該重置信號，打開通過一第一電晶體從該記憶體元件到一第一電壓的一導電路徑； 接收用於該記憶體陣列中的該記憶體元件的一置位信號；以及 回應於接收對於該記憶體元件的該置位信號，打開通過一第二電晶體從該記憶體元件到一第二電壓的一導電路徑。
- 如請求項18所述之方法，該方法進一步包含以下步驟：回應於接收對於該記憶體元件的該重置信號，打開通過一第三電晶體從該記憶體元件到該第一電壓的該導電路徑，該第三電晶體與該第一電晶體串聯。
- 如請求項19所述之方法，該方法進一步包含以下步驟：回應於接收對於該記憶體元件的該置位信號，打開通過一第四電晶體從該記憶體元件到一第二電壓的一導電路徑，該第四電晶體與該第二電晶體串聯。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/838,718 US12087359B2 (en) | 2022-06-13 | 2022-06-13 | Memory cell selector for high-voltage set and reset operations |
| US17/838,718 | 2022-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202414411A true TW202414411A (zh) | 2024-04-01 |
Family
ID=89076624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112121966A TW202414411A (zh) | 2022-06-13 | 2023-06-13 | 用於高電壓置位及重置操作的記憶體單元選擇器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12087359B2 (zh) |
| TW (1) | TW202414411A (zh) |
| WO (1) | WO2023244583A1 (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118845B2 (ja) * | 2004-07-30 | 2008-07-16 | 株式会社東芝 | 半導体記憶装置 |
| JP2007234133A (ja) | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及び半導体集積回路システム |
| US7652914B2 (en) * | 2007-01-09 | 2010-01-26 | Qimonda North America Corp. | Memory including two access devices per phase change element |
| US9093147B2 (en) | 2013-05-31 | 2015-07-28 | Sony Corporation | Method and apparatus for common source line charge transfer |
| JP2015079869A (ja) * | 2013-10-17 | 2015-04-23 | ソニー株式会社 | メモリ装置、アクセス方法 |
| WO2015085093A1 (en) * | 2013-12-06 | 2015-06-11 | Rambus Inc. | 2t-1r architecture for resistive ram |
| US9825636B1 (en) | 2016-10-20 | 2017-11-21 | Arm Limited | Apparatus and method for reduced latency signal synchronization |
| US10128835B2 (en) | 2017-02-20 | 2018-11-13 | Stmicroelectronics International N.V. | Aging tolerant I/O driver |
| US10553646B2 (en) * | 2018-06-28 | 2020-02-04 | Microsemi Soc Corp. | Circuit and layout for resistive random-access memory arrays |
| CN111383686A (zh) * | 2018-12-28 | 2020-07-07 | 恩智浦美国有限公司 | 电阻存储器设备和操作电阻存储器设备的方法 |
| US11600663B2 (en) | 2019-01-11 | 2023-03-07 | Zeno Semiconductor, Inc. | Memory cell and memory array select transistor |
| JP7112971B2 (ja) * | 2019-01-25 | 2022-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2020149746A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | 半導体記憶装置 |
| CN112309466B (zh) * | 2019-07-30 | 2024-05-17 | 昕原半导体(上海)有限公司 | 具有选择和控制晶体管的电阻式随机访问存储器和架构 |
| US11798608B2 (en) * | 2021-12-28 | 2023-10-24 | Micron Technology, Inc. | Techniques to perform a sense operation |
-
2022
- 2022-06-13 US US17/838,718 patent/US12087359B2/en active Active
-
2023
- 2023-06-13 TW TW112121966A patent/TW202414411A/zh unknown
- 2023-06-13 WO PCT/US2023/025162 patent/WO2023244583A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023244583A1 (en) | 2023-12-21 |
| US12087359B2 (en) | 2024-09-10 |
| US20230402093A1 (en) | 2023-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102274259B1 (ko) | 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치 | |
| TWI716001B (zh) | 記憶體裝置、對記憶體裝置中的記憶體胞元執行寫入操作的方法、電子裝置 | |
| US10008262B2 (en) | Memory and electronic device including the same | |
| US10896702B2 (en) | Electronic device and method for driving the same | |
| US10403345B2 (en) | Electronic device | |
| US10395735B2 (en) | Electronic device and method including memory with first and second write currents | |
| US10437749B2 (en) | Electronic device and method of driving the same | |
| US11984164B2 (en) | Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells | |
| KR102115427B1 (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 | |
| US9378819B2 (en) | Electronic device and method for operating the same | |
| KR20180003217A (ko) | 메모리 셀 및 이를 포함하는 메모리 장치 | |
| US20170139628A1 (en) | Electronic device | |
| US9373394B2 (en) | Reference column of semiconductor memory, and electronic device including the same | |
| JP2022511017A (ja) | 適応シンドロームデコーダを用いた直接入力冗長スキーム | |
| US10373679B1 (en) | Electronic device and method for reading data of resistive memory cell including drift recovery | |
| US9865341B2 (en) | Electronic device | |
| US9263114B2 (en) | Electronic device | |
| US10115461B1 (en) | Electronic device using resistive memory element and a recovery operation to compensate for threshold drift | |
| TW202414411A (zh) | 用於高電壓置位及重置操作的記憶體單元選擇器 | |
| US11841765B2 (en) | Scrub operations with row error information | |
| CN107393586B (zh) | 电子设备 | |
| US11790989B2 (en) | Soft reset for multi-level programming of memory cells in non-von neumann architectures | |
| JP7434602B2 (ja) | 低電力動作のための多状態記憶素子における不均一な状態の間隔 | |
| US9984748B1 (en) | Electronic device and method for reading data stored in resistive memory cell | |
| Nanda et al. | Review paper on Memristor MOS content addressable memory |