JP4118845B2 - 半導体記憶装置 - Google Patents

Description

本発明は、半導体記憶装置に係り、特に電圧印加方向により抵抗値を変化させる抵抗変化素子を備え、読み出し回路、書き込み回路を共通の小型回路で構成できることを特徴とする半導体記憶装置に関する。

抵抗値を２つ若しくはそれ以上の値に変化させることができる素子が提案されている。材料としては、例えば、物質の持つスピンを利用した磁気トンネル接合（ＭＴＪ）素子を用いた磁気抵抗性ランダムアクセスメモリ（ＭＲＡＭ）、Ｇｅ₂Ｓｂ₂Ｔｅ₅等カルコゲナイド物質の相変化を利用したもの、銀（Ａｇ）リッチなＡｇ−Ｇｅ−Ｓｅ系カルコゲナイド物質やＣｕ₂Ｓ等の固体電解質中のイオン伝導を利用したもの(例えば、非特許文献１及び非特許文献２参照)、ロタクサン（Rotaxane）やその他分子材料、絶縁膜中に金属層を挟んだ構造を持つ素子など、有機物系材料を利用したもの、Ｐｒ_0.7Ｃａ_0.3ＭｎＯ₃等の巨大磁気抵抗性（ＣＭＲ：Colossal Magneto Resistive）物質や、酸化物を利用したものなど、さまざまなものが提案されている。これらの物質は、その抵抗値の違いに情報を当てはめることでメモリ素子として機能させることができる。

MTJ素子以外の抵抗変化素子は２端子の素子として機能する。いくつかの抵抗変化素子では、抵抗値の違いは電圧印加の方向によって決まる。抵抗変化素子は２端子素子であるので素子を高密度に作製できる。また、これらの抵抗変化素子は、シリコンとは異なる材料を用いるため、配線層に素子を作製できる。結果として、回路全体の面積を低減できる可能性がある。

一方、これらの抵抗変化素子は２端子であるため、情報の読み出し方法としては従来、電圧を加えたときに素子に流れる電流値を読む方法が採用されている。例えば、特許文献１ではクロスポイント型に配置されたメモリアレイに対して、電荷注入型センスアンプにより、素子の抵抗値を読み出す方法をとっている。しかし、この種の回路は比較的大きくなってしまうのが通常である。また、この回路は読み出し回路だけであり、書き込み用の回路は別に用意しなければならず、全体としては、更に回路が大きくなるという問題点がある。
特開２００３-３２３７９１号公報 坂本他，"硫化銅薄膜における再生可能電流スイッチ"、２００２国際固体素子及び材料コンファレンス(応用物理学会)，名古屋，２００２年，P.264-265,(T. Sakamoto, et.al, " Reproducible current switching in copper sulfide films", Extended Abstract of the 2002 International Conference on Solid State Devices and Materials, Nagoya, 2002) 坂本他，"不揮発性プログラマブル固体電界質ナノメータスイッチ"，２００４米国電気電子協会（ＩＥＥＥ）国際固体回路会議，（T. Sakamoto, et. Al,"A Nonvolatile Programmable Solid Electrolyte Nanometer Switch", 2004 IEEE International Solid-state Circuits Conference, session 16, TD: Emerging Technologies and Circuits, 16.3）

本発明は、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置の読み出し回路、書き込み回路を小型共通化する。

本発明の実施の形態の第１の特徴は、（イ）入力ノード及び出力ノードと、（ロ）第１導電型のキャリアが流出する側の電極を出力ノードに接続し、第１導電型のキャリアが流入する側の電極を第１の電源に接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、（ハ）第２導電型のキャリアが流出する側の電極を出力ノードに接続し、第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、（ニ）入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子とを備える半導体記憶装置であることを要旨とする。

本発明の実施の形態の第２の特徴は、（イ）入力ノード及び出力ノードと、（ロ）第１導電型のキャリアが流出する側の電極を出力ノードに接続し、第１導電型のキャリアが流入する側の電極を第１の電源に接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、（ハ）第２導電型のキャリアが流出する側の電極を出力ノードに接続し、第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、（ニ）入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子と、（ホ）入力ノードと出力ノードとの間に配置され、かつ複数の抵抗変化素子とそれぞれ直列接続される複数の選択用トランジスタとを備える半導体記憶装置であることを要旨とする。

本発明の実施の形態の第３の特徴は、（イ）入力ノード，出力ノード及び切り替えノードと、（ロ）第１導電型のキャリアが流入する側の電極を第１の電源に接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、（ハ）第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、（ニ）一方の電極を第２ＭＩＳトランジスタの第２導電型のキャリアが流出する側の電極に接続し、他方の電極を出力ノードに接続し、制御電極を切り替えノードに接続する第３ＭＩＳトランジスタと、（ホ）一方の電極を第１ＭＩＳトランジスタの第１導電型のキャリアが流出する側の電極に接続し、他方の電極を出力ノードに接続し、制御電極を切り替えノードに接続する第４ＭＩＳトランジスタと、（へ）入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子とを備える半導体記憶装置であることを要旨とする。

本発明により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。

次に、図面を参照して、本発明の第１乃び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

本発明の第１及び第２の実施の形態においては、チャネルが第１導電型のトランジスタと、チャネルが第２導電型のトランジスタを備えるＣＭＯＳインバータ構成の半導体記憶装置について説明する。ここで、第１導電型がｎ型であれば、チャネルが第１導電型のトランジスタとは、ｎチャネルトランジスタである。このとき、第２導電型はｐ型であるので、チャネルが第２導電型のトランジスタとはｐチャネルトランジスタになる。逆に、第１導電型がｐ型であれば、第２導電型はｎ型である。互いに相補型となるチャネルが第１導電型の入力トランジスタ及びチャネルが第２導電型の出力トランジスタは、それぞれのドレイン電極が電気的に接続した構成であり、定常状態でどちらかのトランジスタがオフとなる。

一般的に、ＣＭＯＳインバータにおいては、ｐチャネル型ＭＯＳ（以下において「ｐＭＯＳ」という。）トランジスタのソース電極が高電位電源に接続し、ｎ型チャネルＭＯＳ（以下において「ｎＭＯＳ」という。）トランジスタのソース電極が低電位電源に接続し、更にｐＭＯＳトランジスタのドレイン電極とｎＭＯＳトランジスタのドレイン電極が接続している。

[第１の実施の形態]
本発明の第１の実施の形態に係る半導体記憶装置の基本構成は、図１に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極を出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノード１に接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ１と、第２導電型のキャリアが流出する側のドレイン電極を出力ノード２に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ１と、入力ノード１と出力ノード２との間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子Ｒ_V１とを備える。

本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成は、その読み出し動作において、抵抗変化素子Ｒ_V１の高抵抗値をＲｈ、低抵抗値をＲｌ、ｐＭＯＳトランジスタＰ１、ｎＭＯＳトランジスタＮ１のオン抵抗値を、ＲｎｏとそれぞれＲｐｏすると、入力電圧Ｖ_ｉをローレベルにして読み出し動作を行う場合は、Ｒｈ−Ｒｐｏ ＞０, Ｒｌ−Ｒｐｏ ＜０, 入力電圧Ｖ_ｉをハイレベルにして読み出し動作を行う場合は、Ｒｈ−Ｒｎｏ ＞０, Ｒｌ−Ｒｎｏ ＜０であるときに動作する。また、それぞれの絶対値が大きいほど、出力電圧Ｖ_oのハイレベルとローレベルの差は大きくなる。

図１に示した本発明の第１の実施の形態に係る半導体記憶装置の回路構成を用いることで、２端子型の抵抗変化素子Ｒ_V１を記憶素子として用いた場合の読み出しを、小型な回路で行うことが可能である。また、抵抗変化素子Ｒ_V１が電圧の印加方向により、抵抗値を変化させることができる場合、図１に示した基本回路を利用することで、書き込みも行うことができ、小型な半導体記憶装置を提供することが可能となる。

(読み出し動作)
抵抗変化素子Ｒ_V１が高抵抗状態の場合は、図２に示すようにように、本発明の第１の実施の形態に係る半導体記憶装置の基本回路はインバータと同じように動作し、入力に対して反転した値を出力する。一方、抵抗変化素子Ｒ_V１が低抵抗状態のときは、図３に示すように、本発明の第１の実施の形態に係る半導体記憶装置の基本回路は入力と出力が導通している状態とみなすことができ、入力電圧Ｖ_iと同じ値の出力電圧Ｖ_oを出力する。ここで、抵抗変化素子Ｒ_V１の「高抵抗状態」、「低抵抗状態」とは、使用している第１ＭＩＳトランジスタP１，第２ＭＩＳトランジスタＮ１のコンタクトを含めたオン抵抗に対して、「高い状態」、「低い状態」を意味する。

本発明の第１の実施の形態に係る半導体記憶装置の基本回路において、可変抵抗素子Ｒ_V１の抵抗値が１ｋΩの時と、１００ｋΩのときの、入力電圧Ｖ_iに対する出力電圧Ｖoの様子を回路シミュレーションした結果は、図４に示すように、可変抵抗素子Ｒ_V１の抵抗値により明確に差が現れることがわかる。図４の回路シミュレーション結果において、第１ＭＩＳトランジスタＰ１と、第２ＭＩＳトランジスタＮ１のチャネル長Ｌは共に、０．１１μｍ、チャネル幅は共に０，３μｍ、又電源電圧Ｖ_DDを１．５Ｖとして計算している。

図４によると、抵抗値抵抗素子Ｒ_V１の情報を読み出すときは、入力電圧Ｖ_iをローレベルかハイレベルにして、出力電圧Ｖoの違いを読むことで達成される。

入力電圧Ｖ_iがローレベルかハイレベルのときは、第１ＭＩＳトランジスタＰ１と、第２ＭＩＳトランジスタＮ１の内、一方のＭＩＳトランジスタがオンし、他方のＭＩＳトランジスタがオフする。このため、第１ＭＩＳトランジスタＰ１と、第２ＭＩＳトランジスタＮ１のオン／オフ比が十分大きく、オフ抵抗が無限大とみなせるとすると、出力電圧Ｖoは抵抗変化素子Ｒ_V１とオンしているＭＩＳトランジスタ（Ｐ１若しくはＮ１）の直列接続における両者の結合点での電圧を読むことに等しい。そのため、リードオンリメモリ（ＲＯＭ）のように、情報を読み出すだけに抵抗素子を用いる場合には、ＭＩＳトランジスタ（Ｐ１若しくはＮ１）と抵抗変化素子Ｒ_V１の直列接続を利用することも可能である。

（書き込み動作）
書き込みに本発明の第１の実施の形態に係る半導体記憶装置の基本回路を利用する場合は、２端子の抵抗変化素子Ｒ_V１として、端子間の印加電圧の方向により抵抗値が変化するような素子を想定している。現在知られているものでは、ＡｇリッチなＡｇ−Ｇｅ−Ｓｅ系カルコゲナイド物質やＣｕ₂Ｓ等の固体電解質物質中のイオン伝導を利用したもの、ロタクサンやその他分子材料、絶縁膜中に金属層を挟んだ構造を持つ素子等、有機物系材料を利用したもの、Ｐｒ_0.7Ｃａ_0.3ＭｎＯ₃等のＣＭＲ物質や、酸化物を利用したものなどが存在する。

入力電圧Ｖ_iをローレベルにした場合、ｐＭＯＳトランジスタＰ１がオンしてｎＭＯＳトランジスタＮ１がオフするため、図５（ａ）に示すように、抵抗変化素子Ｒ_V１には、出力側から入力側の方向に電圧が加えられる。

一方、入力電圧Ｖ_iをハイレベルにした場合、ｐ型ＭＯＳトランジスタＰ１がオフしてｎＭＯＳトランジスタＮ１がオンするため、図５（ｂ）に示すように、抵抗変化素子Ｒ_V１には、入力側から出力側の方向に電圧が加えられる。この電圧の向きの違いによって、抵抗変化素子に情報を書き込むことができる。

通常、抵抗変化素子の読み出し電圧と書き込み電圧の値は異なる。読み出し電圧と書き込み電圧の値が異なるときは、バッファなどを通して入力ノード１に加えるハイレベルの電圧を変更することで対処することができる。或いは又、電源電圧 Ｖ_DDの大きさを変え、書き込み電圧用の電源に変更することで対応することができる。

発明の第１の実施の形態に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。

（第１の実施の形態の変形例１）
本発明の第１の実施の形態の変形例１に係る半導体記憶装置の基本構成は、図６に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極を出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノード１に接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ２と、第２導電型のキャリアが流出する側のドレイン電極を出力ノード２に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ２と、入力ノード１と出力ノード２との間に配置され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…と、入力ノード１と出力ノード２との間に配置され、かつ複数の抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…とそれぞれ直列接続される複数の選択用ＭＩＳトランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…とを備える。

図６の例では、抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…と出力ノード２との間に選択用ＭＩＳトランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…が接続されている。一方、図７に示すように、選択用トランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…は抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…と入力ノード１との間に接続してもよい。選択用ＭＩＳトランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…によって、図６に示すように、選択トランジスタ部１０が構成されている。

図６或いは図７に示す回路構成を採用することによって、選択用ＭＩＳトランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…のゲート電極Ｇ２０，Ｇ２１，Ｇ２２…を選択して、選択された選択用ＭＩＳトランジスタをオンすることで、選択された抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…の情報を読み出したり、選択された抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…に情報を書き込んだりすることができる。

選択用ＭＩＳトランジスタＮＴ２０，ＮＴ２１，ＮＴ２２…は、図６では、ｎＭＯＳトランジスタによる構成例が示されているが、ｐＭＯＳトランジスタを用いて構成してもよい。或いは又、抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…とそれぞれ直列に接続されることから、抵抗変化素子Ｒ_V２０，Ｒ_V２１，Ｒ_V２２…と実質的に同等の製造工程によって形成可能なスイッチング素子であれば良い。

本発明の第１の実施の形態の変形例１に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。又、複数の抵抗変化素子とそれぞれ直列に接続される選択用ＭＩＳトランジスタの構成を備えることにより、選択用の選択動作によって、任意の抵抗変化素子を選択することができ、多機能の用途に対応することができる。

（第１の実施の形態の変形例２）
図１に示す本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成においては、第１高電位側電源Ｖ_DDを投入している間は、抵抗変化素子Ｒ_V１の値に応じた電圧値を出力し続ける。本発明の第１の実施の形態に係る半導体記憶装置の基本回路を低消費電力用途に使用する場合は、後段に出力値をラッチしておく回路を接続することができる。

本発明の第１の実施の形態の変形例２に係る半導体記憶装置の基本構成は、図８に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極をセンスアンプ１２を介して出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ３と、第２導電型のキャリアが流出する側のドレイン電極を第１ＭＩＳトランジスタＰ１のドレイン電極に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ３と、入力ノード１とドレイン電極との間に配置され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V３０，Ｒ_V３１，Ｒ_V３２…と、入力ノード１とドレイン電極との間に配置され、かつ複数の抵抗変化素子Ｒ_V３０，Ｒ_V３１，Ｒ_V３２…とそれぞれ直列接続される複数の選択用ＭＩＳトランジスタＮＴ３０，ＮＴ３１，ＮＴ３２…とを備える。

図８に示すように、センスアンプ１２をインバータ後段に配置し、ドレイン電極に現れるインバータ出力電圧を参照電圧Ｖ_refと比べることにより値をラッチする。インバータ出力電圧をセンスアンプ１２によって増幅し、出力ノード２において出力電圧Ｖ_oを得ることができる。参照電圧Ｖ_refは典型的には、電源電圧の半分の値を用いることができる。若しくは別のメモリセルの値と比較して、差動対として動作することもできる。

本発明の第１の実施の形態の変形例２に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。又、複数の抵抗変化素子とそれぞれ直列に接続される選択用ＭＩＳトランジスタの構成を備えることにより、選択用ＭＩＳトランジスタの選択動作によって、任意の抵抗変化素子を選択することができ、多機能の用途に対応することができる。特に、センスアンプ回路を備えることで、低消費電力用の半導体記憶装置を提供することができる。

（第１の実施の形態の変形例３）
図１に示す本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成において、インバータ出力電圧のハイレベルとローレベルの値が、十分ＣＭＯＳロジック回路を動作させるほどに差が開いていて、なおかつ、後段への駆動力が十分である場合は、参照電圧Ｖ_refを用いずに、ラッチ型の回路を接続して、値を保持することが可能である。

本発明の第１の実施の形態の変形例３に係る半導体記憶装置の基本構成は、図９に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極をラッチ回路１４を介して出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ４と、第２導電型のキャリアが流出する側のドレイン電極を第１ＭＩＳトランジスタＰ４のドレイン電極に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ４と、入力ノード１とドレイン電極との間に配置され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V４０，Ｒ_V４１，Ｒ_V４２…と、入力ノード１とドレイン電極との間に配置され、かつ複数の抵抗変化素子Ｒ_V４０，Ｒ_V４１，Ｒ_V４２…とそれぞれ直列接続される複数の選択用ＭＩＳトランジスタＮＴ４０，ＮＴ４１，ＮＴ４２…とを備える。

図９に示すように、ラッチ回路１４をインバータ後段に配置し、ドレイン電極に現れるインバータ出力電圧を直接ラッチする。インバータ出力電圧をラッチ回路１４によって増幅し、出力ノード２において出力電圧Ｖ_oを得ることができる。

ラッチ回路１４の構成は、例えば図９に示すように、ｎＭＯＳトランジスタ１６，１８と、インバータ２０，２２，２４とを備え、ラッチ回路１４の選択信号Φ_Tは、例えば選択用ＭＩＳトランジスタＮＴ４０，ＮＴ４１，ＮＴ４２…のゲート電極Ｇ４０，Ｇ４１，Ｇ４２…への入力信号に同期している。選択用ＭＩＳトランジスタＮＴ４０，ＮＴ４１，ＮＴ４２…のある一つの選択トランジスタが選択されたタイミングで、同時にラッチ型回路１４の入力にあるＭＯＳトランジスタ１６もオンさせ、選択トランジスタとラッチ回路１４への入力がオフしたあとは、ラッチ回路１４内部でのインバーターループにより値が保持される。ラッチ回路１４の構成は、同様の機能を持たせた別の回路構成をとることももちろん可能である。

本発明の第１の実施の形態の変形例３に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。又、複数の抵抗変化素子とそれぞれ直列に接続される選択用ＭＩＳトランジスタの構成を備えることにより、選択用ＭＩＳトランジスタの選択動作によって、任意の抵抗変化素子を選択することができ、多機能の用途に対応することができる。特に、ラッチ回路を備えることで、低消費電力用の半導体記憶装置を提供することができる。

（第１の実施の形態の変形例４）
図１に示す本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成において、出力電圧のハイレベルとローレベルの値が、十分ＣＭＯＳロジック回路を動作させるほどに差が開いていて、なおかつ、後段への駆動力が十分である場合は、直接ロジック回路に接続することも可能である。例えば、バッファを介してロジック回路に接続する構成を採用することができる。

本発明の第１の実施の形態の変形例４に係る半導体記憶装置の基本構成は、図１０に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極をバッファ回路２６を介して出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ５と、第２導電型のキャリアが流出する側のドレイン電極を第１ＭＩＳトランジスタＰ５のドレイン電極に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ５と、入力ノード１とドレイン電極との間に配置され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V５０，Ｒ_V５１，Ｒ_V５２…と、入力ノード１とドレイン電極との間に配置され、かつ複数の抵抗変化素子Ｒ_V５０，Ｒ_V５１，Ｒ_V５２…とそれぞれ直列接続される複数の選択用ＭＩＳトランジスタＮＴ５０，ＮＴ５１，ＮＴ５２…とを備える。

図１０に示すように、バッファ回路２６をインバータ後段に配置し、ドレイン電極に現れるインバータ出力電圧を再生増幅する。インバータ出力電圧をバッファ回路２６によって再生増幅し、出力ノード２において出力電圧Ｖ_oを得ることができる。

バッファ回路２６の構成は、例えば図１０に示すように、バッファインバータ２８を備える。バッファ回路２６の構成は、同様の機能を持たせた別の回路構成をとることももちろん可能である。

本発明の第１の実施の形態の変形例４に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。又、複数の抵抗変化素子とそれぞれ直列に接続される選択用ＭＩＳトランジスタの構成を備えることにより、選択用ＭＩＳトランジスタの選択動作によって、任意の抵抗変化素子を選択することができ、多機能の用途に対応することができる。特に、バッファ回路を備えることで、低消費電力用の半導体記憶装置を提供することができる。

（第１の実施の形態の変形例５）
図１に示す本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成において、出力電圧のハイレベルとローレベルの値が、十分ＣＭＯＳロジック回路を動作させるほどに差が開いていて、なおかつ、後段への駆動力が十分である場合は、直接ロジック回路に接続することも可能である。例えば、フリップフロップを介してロジック回路に接続する構成を採用することができる。

本発明の第１の実施の形態の変形例５に係る半導体記憶装置の基本構成は、図１１に示すように、入力ノード１及び出力ノード２と、第１導電型のキャリアが流出する側のドレイン電極をフリップフロップ３０を介して出力ノード２に接続し、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ６と、第２導電型のキャリアが流出する側のドレイン電極を第１ＭＩＳトランジスタＰ６のドレイン電極に接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ６と、入力ノード１とドレイン電極との間に配置され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V６０，Ｒ_V６１，Ｒ_V６２…と、入力ノード１とドレイン電極との間に配置され、かつ複数の抵抗変化素子Ｒ_V６０，Ｒ_V６１，Ｒ_V６２…とそれぞれ直列接続される複数の選択用ＭＩＳトランジスタＮＴ６０，ＮＴ６１，ＮＴ６２…とを備える。

図１１に示すように、フリップフロップ３０をインバータ後段に配置し、ドレイン電極に現れるインバータ出力電圧を再生増幅する。インバータ出力電圧をフリップフロップ３０によって再生増幅し、出力ノード２において出力電圧Ｖ_oを得ることができる。

フリップフロップ３０は、例えば図１１に示すように、クロック入力信号Φ_CLKを備えるＤ型フリップフロップによって構成される。フリップフロップ３０の構成は、同様の機能を持たせた別のフリップフロップ構成をとることももちろん可能である。

本発明の第１の実施の形態の変形例５に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。又、複数の抵抗変化素子とそれぞれ直列に接続される選択用ＭＩＳトランジスタの構成を備えることにより、選択用ＭＩＳトランジスタの選択動作によって、任意の抵抗変化素子を選択することができ、多機能の用途に対応することができる。特に、フリップフロップを備えることで、低消費電力用の半導体記憶装置を提供することができる。

（第１の実施の形態の変形例６）
図１に示す本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成は小型回路で書き込み読み出しが行えるため、たとえば、大容量のメモリを使用するリコンフィギャラブルロジックなどに適用すると有効である。例えば、ルックアップテーブル３４を構成するための半導体記憶装置に使用する場合は図１２のような構成をとることが可能である。

本発明の第１の実施の形態の変形例６に係る半導体記憶装置は、図１２に示すように、ルックアップテーブル３４と、ルックアップテーブル３４に接続されたバッファインタフェース部３２と、バッファインタフェース部３２に接続され、図６に例示した複数の抵抗変化素子を備えるＣＭＯＳインバータ構成の半導体記憶装置とを備える。

複数の抵抗変化素子を備える半導体記憶装置は、図１２に示すように、入力ノード及び出力ノードと、第１導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第１導電型のキャリアが流入する側のソース電極を第１の高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ７と、第２導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ７と、入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V７０，Ｒ_V７１，Ｒ_V７２…と、入力ノードと出力ノードとの間に配置され、かつ複数の抵抗変化素子Ｒ_V７０，Ｒ_V７１，Ｒ_V７２…とそれぞれ直列接続される複数の選択用トランジスタＮＴ７０，ＮＴ７１，ＮＴ７２…と、複数の選択用ＭＩＳトランジスタＮＴ７０，ＮＴ７１，ＮＴ７２…のゲート電極に共通に接続されるルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…とを備える。

ルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…によって、ルックアップテーブル３４内のそれぞれ別々の階層のルックアップテーブル（ＬＵＴ）構成１，ＬＵＴ構成２，ＬＵＴ構成３…が選択され、抵抗変化素子Ｒ_V７０，Ｒ_V７１，Ｒ_V７２…のそれぞれの値に応じたデータ書き込み及び読み出しが実行可能である。

本発明の第１の実施の形態の変形例６に係る半導体記憶装置により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置の読み出し回路、書き込み回路を小型共通化すると共に、大容量のメモリを使用するリコンフィギャラブルロジックに適用することができる。

（第１の実施の形態の変形例７）
本発明の第１の実施の形態の変形例７に係る半導体記憶装置は、図１３に示すように、ルックアップテーブル３４と、ルックアップテーブル３４に接続されたバッファインタフェース部３２と、バッファインタフェース部３２に接続されたセンスアンプ部３６と、センスアンプ部３６に接続され、図６に例示した複数の抵抗変化素子を備えるＣＭＯＳインバータ構成の半導体記憶装置とを備える。

複数の抵抗変化素子を備える半導体記憶装置は、図１３に示すように、入力ノード及び出力ノードと、第１導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第１導電型のキャリアが流入する側のソース電極を第１の高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ８と、第２導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ８と、入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V８０，Ｒ_V８１，Ｒ_V８２…と、入力ノードと出力ノードとの間に配置され、かつ複数の抵抗変化素子Ｒ_V８０，Ｒ_V８１，Ｒ_V８２…とそれぞれ直列接続される複数の選択用トランジスタＮＴ８０，ＮＴ８１，ＮＴ８２…と、複数の選択用ＭＩＳトランジスタＮＴ８０，ＮＴ８１，ＮＴ８２…のゲート電極に共通に接続されるルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…とを備える。

ルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…によって、ルックアップテーブル３４内のそれぞれ別々の階層のルックアップテーブル（ＬＵＴ）構成１，ＬＵＴ構成２，ＬＵＴ構成３…が選択され、抵抗変化素子Ｒ_V８０，Ｒ_V８１，Ｒ_V８２…のそれぞれの値に応じたデータ書き込み及び読み出しが実行可能である。

本発明の第１の実施の形態の変形例７に係る半導体記憶装置により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置の読み出し回路、書き込み回路を小型共通化すると共に、大容量のメモリを使用するリコンフィギャラブルロジックに適用することができる。

（第１の実施の形態の変形例８）
本発明の第１の実施の形態の変形例８に係る半導体記憶装置は、図１４に示すように、ルックアップテーブル３４と、ルックアップテーブル３４に接続されたバッファインタフェース部３２と、バッファインタフェース部３２に接続されたラッチ回路部３８と、ラッチ回路部３８に接続され、図６に例示した複数の抵抗変化素子を備えるＣＭＯＳインバータ構成の半導体記憶装置とを備える。

複数の抵抗変化素子を備える半導体記憶装置は、図１４に示すように、入力ノード及び出力ノードと、第１導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第１導電型のキャリアが流入する側のソース電極を第１の高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ９と、第２導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ９と、入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V９０，Ｒ_V９１，Ｒ_V９２…と、入力ノードと出力ノードとの間に配置され、かつ複数の抵抗変化素子Ｒ_V９０，Ｒ_V９１，Ｒ_V９２…とそれぞれ直列接続される複数の選択用トランジスタＮＴ９０，ＮＴ９１，ＮＴ９２…と、複数の選択用ＭＩＳトランジスタＮＴ９０，ＮＴ９１，ＮＴ９２…のゲート電極に共通に接続されるルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…とを備える。

ルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…によって、ルックアップテーブル３４内のそれぞれ別々の階層のルックアップテーブル（ＬＵＴ）構成１，ＬＵＴ構成２，ＬＵＴ構成３…が選択され、抵抗変化素子Ｒ_V９０，Ｒ_V９１，Ｒ_V９２…のそれぞれの値に応じたデータ書き込み及び読み出しが実行可能である。

本発明の第１の実施の形態の変形例８に係る半導体記憶装置により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置の読み出し回路、書き込み回路を小型共通化すると共に、大容量のメモリを使用するリコンフィギャラブルロジックに適用することができる。

（第１の実施の形態の変形例９）
本発明の第１の実施の形態の変形例９に係る半導体記憶装置は、図１５に示すように、ルックアップテーブル３４と、ルックアップテーブル３４に接続されたバッファインタフェース部３２と、バッファインタフェース部３２に接続されたフリップフロップ回路部４０と、フリップフロップ回路部４０に接続され、図６に例示した複数の抵抗変化素子を備えるＣＭＯＳインバータ構成の半導体記憶装置とを備える。

複数の抵抗変化素子を備える半導体記憶装置は、図１５に示すように、入力ノード及び出力ノードと、第１導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第１導電型のキャリアが流入する側のソース電極を第１の高電位側電源Ｖ_DDに接続し、制御電極を入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ１０と、第２導電型のキャリアが流出する側のドレイン電極を出力ノードに接続し、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ１０と、入力ノードと出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子Ｒ_V１００，Ｒ_V１０１，Ｒ_V１０２…と、入力ノードと出力ノードとの間に配置され、かつ複数の抵抗変化素子Ｒ_V１００，Ｒ_V１０１，Ｒ_V１０２…とそれぞれ直列接続される複数の選択用トランジスタＮＴ１００，ＮＴ１０１，ＮＴ１０２…と、複数の選択用ＭＩＳトランジスタＮＴ１００，ＮＴ１０１，ＮＴ１０２…のゲート電極に共通に接続されるルックアップテーブル選択信号Φ_L1 ，Φ_L2，Φ_L3 ，…とを備える。

ルックアップテーブル選択信号Φ_L1 ，Φ_L2 ，Φ_L3 ，…によって、ルックアップテーブル３４内のそれぞれ別々の階層のルックアップテーブル（ＬＵＴ）構成１，ＬＵＴ構成２，ＬＵＴ構成３…が選択され、抵抗変化素子Ｒ_V１００，Ｒ_V１０１，Ｒ_V１０２…のそれぞれの値に応じたデータ書き込み及び読み出しが実行可能である。

本発明の第１の実施の形態の変形例９に係る半導体記憶装置により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置の読み出し回路、書き込み回路を小型共通化すると共に、大容量のメモリを使用するリコンフィギャラブルロジックに適用することができる。

[第２の実施の形態]
本発明の第２の実施の形態に係る半導体記憶装置は、図１６に示すように、入力ノード１，出力ノード２及び書き込み読み出し切り替え信号Φ_W/R を入力する切り替えノードと、第１導電型のキャリアが流入する側のソース電極を第１高電位側電源Ｖ_DDに接続し、制御電極を入力ノード１に接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ２０と、第２導電型のキャリアが流入する側のソース電極を第２低電位側電源Ｖ_SSに接続し、制御電極を入力ノード１に接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ２０と、一方の電極を第２ＭＩＳトランジスタＮ２０の第２導電型のキャリアが流出する側のドレイン電極に接続し、他方の電極を出力ノード２に接続し、制御電極を切り替えノードに接続する、第３ＭＩＳトランジスタＰ３０と、一方の電極を第１ＭＩＳトランジスタＰ２０の第１導電型のキャリアが流出する側のドレイン電極に接続し、他方の電極を出力ノード２に接続し、制御電極を切り替えノードに接続する第４ＭＩＳトランジスタＮ３０と、入力ノード１と出力ノード２との間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子Ｒ_V２００とを備える。

第３ＭＩＳトランジスタＰ３０がｐＭＯＳトランジスタ、第４ＭＩＳトランジスタＮ３０がｎＭＯＳトランジスタの場合には、更に具体的に、本発明の第２の実施の形態に係る半導体記憶装置は、図１６に示すように、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタＰ２０と、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタＮ２０と、第１導電型のキャリアを主電流とする第３ＭＩＳトランジスタＰ３０と、第２導電型のキャリアを主電流とする第４ＭＩＳトランジスタＮ３０と、第３ＭＩＳトランジスタＰ３０の第１導電型のキャリアが流入する側のソース電極と第４ＭＩＳトランジスタＮ３０の第２導電型のキャリアが流入する側のソース電極に共通接続された出力ノード２と、第１ＭＩＳトランジスタＰ２０の制御電極と第２ＭＩＳトランジスタＮ２０の制御電極に共通接続された入力ノード１と、第３ＭＩＳトランジスタＰ３０の制御電極と第４ＭＩＳトランジスタＮ３０の制御電極に共通接続され、書き込み読み出し切り替え信号Φ_W/R を入力する切り替えノードと、第１ＭＩＳトランジスタＰ２０の第１導電型のキャリアが流入する側のソース電極に接続された第１高電位側電源Ｖ_DDと、第２ＭＩＳトランジスタＮ２０の第２導電型のキャリアが流入する側のソース電極に接続された第２低電位側電源Ｖ_SSと、入力ノード１と出力ノード２との間に配置され、印加電圧の方向によって抵抗値が変化する抵抗変化素子Ｒ_V２００とを備え、第３ＭＩＳトランジスタＰ３０の第１導電型のキャリアが流出する側のドレイン電極と第２ＭＩＳトランジスタの第２導電型のキャリアが流出する側のドレイン電極は共通接続され、第４ＭＩＳトランジスタＮ３０の第２導電型のキャリアが流出する側のドレイン電極と第１ＭＩＳトランジスタＰ２０の第１導電型のキャリアが流出する側のドレイン電極は共通接続された構成を有する。

即ち、第１の実施の形態のｐＭＯＳトランジスタＰ１と抵抗変化素子Ｒ_V１との間にｎＭＯＳトランジスタＮ３０を挿入し、ｎＭＯＳトランジスタＮ１と抵抗変化素子Ｒ_V１との間にｐＭＯＳトランジスタＰ３０を挿入し、挿入したｎＭＯＳトランジスタＮ３０とｐＭＯＳトランジスタＰ３０のゲートを共通接続したものである。図１と図１６を比較すると、図１のｐＭＯＳトランジスタＰ１はｐＭＯＳトランジスタＰ２０に対応し、ｎＭＯＳトランジスタＮ１はｎＭＯＳトランジスタＮ２０に対応し、抵抗変化素子Ｒ_V１は抵抗変化素子Ｒ_V２００に対応している。

抵抗変化素子の書き込み電圧と読み出し電圧の値は通常異なるため、図１に示した本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成においては、異なる値の２種類の電圧源を接続する必要が生じる可能性がある。それに対して、本発明の第２の実施の形態に係る半導体記憶装置の基本回路構成においては、１種類の電圧源を接続すればよく、回路構成が簡単となる。

図１６において、中間に挿入したｎＭＯＳトランジスタＮ３０とｐＭＯＳトランジスタＰ３０は、チャネル不純物密度などを制御してしきい値を調整し、ある程度ノーマリオンの状態にしておく。即ち、ソース電圧とゲート電圧が同じ場合にも、ある程度トランジスタに電流が流れるようにしておく。電源電圧Ｖ_DDは、入力のハイレベル電圧Ｖｄｄは抵抗変化素子Ｒ_V２００の書き込み電圧、若しくは、書き込み電圧より少し高めにしておく。

（読み出し動作）
入力電圧Ｖ_iをハイレベルとして出力電圧Ｖ_oを読み出す場合には、書き込み読み出し切り替え信号Φ_W/Rをハイレベルに設定する。入力電圧Ｖ_iをローレベルとして出力電圧Ｖ_oを読み出す場合には、書き込み読み出し切り替え信号Φ_W/Rをローレベルに設定する。

入力電圧Ｖ_iをハイレベルとして出力電圧Ｖ_oを読み出す場合を例として、図１７（ａ），（ｂ）を用いて説明する。入力電圧Ｖ_iにハイレベルの電圧を印加した場合にはｐＭＯＳトランジスタＰ２０がオフしてｎＭＯＳトランジスタＮ２０がオンするため、図１７（ａ）において矢印で示すように、入力ノード１からｐＭＯＳトランジスタＰ３０、ｎＭＯＳトランジスタＮ２０を通って接地電位Ｖ_SSに落ちる経路の電圧がかかる。このとき、ｐＭＯＳトランジスタＰ３０のゲートにはハイレベルの電圧がかかっているため、ｐＭＯＳトランジスタＰ３０は通常はオフの状態となるが、第２の実施の形態においては、ｐＭＯＳトランジスタＰ３０のしきい値電圧を調整して、ある程度ノーマリオン特性を持たせているため、ｐＭＯＳトランジスタＰ３０のゲートにハイレベルの電圧がかかっていても、ｐＭＯＳトランジスタＰ３０のソース・ドレイン間には電流が流れる。

図１７（ｂ）は、図１７（ａ）の模式的な等価回路に対応している。ｎＭＯＳトランジスタＮ２０のオン抵抗を無視できるとき、出力ノード２に現れる出力電圧Ｖ_oは、抵抗変化素子Ｒ_V２００とｐＭＯＳトランジスタＰ３０の抵抗値との抵抗バランスで決まり、抵抗変化素子Ｒ_V２００の抵抗をＲ、ｐＭＯＳトランジスタＰ３０の抵抗値をｒ_d 、入力電圧Ｖ_iのハイレベルの電圧値をＶｄｄとすれば、理想的にはＶ_o ＝[ｒ_d／（Ｒ＋ｒ_d ）]・Ｖｄｄとなり、接地電位Ｖ_SSよりも高い値が得られる。このとき抵抗変化素子Ｒ_V２００の両端に印加される電圧は、 [Ｒ／（Ｒ＋ｒ_d ）]・Ｖｄｄとなる。従って、[Ｒ／（Ｒ＋ｒ_d ）]・Ｖｄｄの値が読み出し電圧の範囲に入るように、ｐＭＯＳトランジスタＰ３０のしきい値を調整すればよい。

入力電圧Ｖ_iをローレベルとして出力電圧Ｖ_oを読み出す場合も、ｐＭＯＳトランジスタＰ２０、ｎＭＯＳトランジスタＮ３０において同様に抵抗分圧を設定し、抵抗変化素子Ｒ_V２００の両端に印加される電圧が読み出し電圧に等しくなるように、ｎＭＯＳトランジスタＮ３０のしきい値を調整すればよい。

（書き込み動作）
入力ノード１にハイレベルの電圧をかけて書き込む場合には、書き込み読み出し切り替え信号Φ_W/Rをローレベルに設定する。入力ノード１にローレベルの電圧をかけて書き込む場合には、書き込み読み出し切り替え信号Φ_W/Rをハイレベルに設定する。

入力電圧Ｖ_iのハイレベル、ローレベルに対応して、抵抗変化素子Ｒ_V２００に抵抗値対応したメモリデータが書き込まれる。

入力ノード１にハイレベルの電圧をかけて書き込む場合を例として、図１８（ａ），（ｂ）を用いて説明する。入力ノード１にハイレベルの電圧をかけた場合は、ｐＭＯＳトランジスタＰ２０がオフしてｎＭＯＳトランジスタＮ２０がオンするため、図１８（ａ）において矢印で示すように、入力ノード１からｐＭＯＳトランジスタＰ３０、ｎＭＯＳトランジスタＮ２０を通って接地電位Ｖ_SSに落ちる経路の電圧が印加される。

図１８（ｂ）は、図１８（ａ）の模式的な等価回路に対応している。ｐＭＯＳトランジスタＰ３０のゲートにはローレベルの書き込み読み出し切り替え信号Φ_W/Rの電圧がかかっているため、ｐＭＯＳトランジスタＰ３０はオンの状態になる。よって、ｎＭＯＳトランジスタＮ２０、ｐＭＯＳトランジスタＰ３０のオン抵抗値が抵抗変化素子Ｒ_V２００に対して無視できる場合には、入力ノード１のハイレベルの電圧がＶｄｄであるとすると、抵抗変化素子Ｒ_V２００の両端に印加される電圧はＶｄｄとなり、書き込み電圧を加えることができる。入力ノード１にローレベルの電圧を入力して書き込む場合には、書き込み読み出し切り替え信号Φ_W/Rをハイレベルに設定してｎＭＯＳトランジスタＮ３０をオン状態にすることで、ｐＭＯＳトランジスタＰ２０、ｎＭＯＳトランジスタＮ３０を通して電源電圧Ｖ_DDが抵抗変化素子Ｒ_V２００の両端に印加され、抵抗変化素子Ｒ_V２００にはメモリデータが書き込まれる。

ｐＭＯＳトランジスタＰ３０、ｎＭＯＳトランジスタＮ３０のしきい値電圧の調整方法としては、一例としてチャネル不純物密度を調整することで行う方法を述べたが、基板バイアスを制御することによっても調整することができる。また、チャネル不純物密度の調整と基板バイアス電圧の制御の両者を組み合わせても良い。また、素子ばらつきなどのために、各素子でアナログ的な調整を必要とする場合には、書き込み読み出し切り替え信号Φ_W/Rや、基板バイアス電圧をアナログ的に調整することで、ばらつきを制御することができる。その場合にも本発明の第２の実施の形態に係る半導体記憶装置の基本回路は単一電源で動作可能である。

また、図１６の回路構成では、ｐＭＯＳトランジスタＰ３０とｎＭＯＳトランジスタＮ３０を図示される通りに配置しているが、ｐＭＯＳトランジスタＰ３０とｎＭＯＳトランジスタＮ３０の配置を逆にしても良い。或いは又、両者をｎＭＯＳトランジスタＮ３０やｐＭＯＳトランジスタＰ３０だけで構成することもできる。ただし、その場合は入力信号の値と書き込み読み出し切り替え信号Φ_W/Rの値の関係も変更する必要があることはもちろんである。要するに、読み出し時には、電圧が印加される経路に配置されるトランジスタがオフになるように設定する。逆に、書き込み時には、電圧が印加される経路に配置されるトランジスタがオンになるように、書き込み読み出し切り替え信号を制御する。そして、読み出し時に、抵抗変化素子Ｒ_V２００に読み出し電圧がかかるように、例えばｐＭＯＳトランジスタＰ３０とｎＭＯＳトランジスタＮ３０のオフ抵抗を調整する。

本発明の第２の実施の形態に係る半導体記憶装置の基本構成により、電圧印加方向により抵抗値を変化させる抵抗変化素子を備える半導体記憶装置において、読み出し回路、書き込み回路を小型共通化することができる。更に又、本発明の第２の実施の形態に係る半導体記憶装置の基本回路構成においては、１種類の電圧源を接続すればよく、回路構成が簡単となる。

[その他の実施の形態]
上記のように、本発明の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施の形態及び運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成図。 抵抗変化素子が高抵抗状態の場合の図１の基本回路構成図。 抵抗変化素子が低抵抗状態の場合の図１の基本回路構成図。 抵抗変化素子の抵抗値が１ｋΩのとき及び１００ｋΩのときの入力電圧Ｖ_iに対する出力電圧Ｖ_o の様子の回路シミュレーション結果。 本発明の第１の実施の形態に係る半導体記憶装置の基本回路構成において、（ａ）入力をローレベルにした場合、抵抗変化素子Ｒ_V１に、出力側から入力側の方向に電圧が加えられる様子を示す図、（ｂ）入力をハイレベルにした場合、抵抗変化素子Ｒ_V１に、入力側から出力側の方向に電圧が加えられる様子を示す図。 本発明の第１の実施の形態の変形例１に係る半導体記憶装置の基本回路構成図。 本発明の第１の実施の形態の変形例１に係る半導体記憶装置の別の基本回路構成図。 本発明の第１の実施の形態の変形例２に係る半導体記憶装置の基本回路構成図。 本発明の第１の実施の形態の変形例３に係る半導体記憶装置の基本回路構成図。 本発明の第１の実施の形態の変形例４に係る半導体記憶装置の基本回路構成図。 本発明の第１の実施の形態の変形例５に係る半導体記憶装置の基本回路構成図。 本発明の第１の実施の形態の変形例６に係る半導体記憶装置の模式的構成図。 本発明の第１の実施の形態の変形例７に係る半導体記憶装置の模式的構成図。 本発明の第１の実施の形態の変形例８に係る半導体記憶装置の模式的構成図。 本発明の第１の実施の形態の変形例９に係る半導体記憶装置の模式的構成図。 本発明の第２の実施の形態に係る半導体記憶装置の基本回路構成図。 本発明の第２の実施の形態に係る半導体記憶装置の基本回路構成において、（ａ）入力ノードにハイレベルの電圧を印加して読み出す場合の電圧印加の方向を表す図、（ｂ）（ａ）の模式的等価回路図。 本発明の第２の実施の形態に係る半導体記憶装置の基本回路構成において、（ａ）入力ノードにハイレベルの電圧を印加して書き込む場合の電圧印加の方向を表す図、（ｂ）（ａ）の模式的等価回路図。

符号の説明

１…入力ノード
２…出力ノード
１２…センスアンプ
１４…ラッチ回路
２６…バッファ回路
３０…フリップフロップ
３４…ルックアップテーブル
Ｐ１〜Ｐ１０，Ｐ２０…第１ＭＩＳトランジスタ
Ｎ１〜Ｎ１０，Ｎ２０…第２ＭＩＳトランジスタ
Ｐ３０…第３ＭＩＳトランジスタ
Ｎ３０…第４ＭＩＳトランジスタ
Ｖ_DD…第１高電位側電源
Ｖ_SS…第２低電位側電源
Ｒ_V１，Ｒ_V２０，Ｒ_V２１，Ｒ_V２２，Ｒ_V２００…抵抗変化素子
ＮＴ２０，ＮＴ２１，ＮＴ２２…選択用ＭＩＳトランジスタ
Φ_W/R…書き込み読み出し切り替え信号

Claims (5)

1. 入力ノード及び出力ノードと、
   第１導電型のキャリアが流出する側の電極を前記出力ノードに接続し、第１導電型のキャリアが流入する側の電極を前記第１の電源に接続し、制御電極を前記入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、
   第２導電型のキャリアが流出する側の電極を前記出力ノードに接続し、第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を前記入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、
   前記入力ノードと前記出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子
   とを備えることを特徴とする半導体記憶装置。
2. 入力ノード及び出力ノードと、
   第１導電型のキャリアが流出する側の電極を前記出力ノードに接続し、第１導電型のキャリアが流入する側の電極を第１の電源に接続し、制御電極を前記入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、
   第２導電型のキャリアが流出する側の電極を前記出力ノードに接続し、第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を前記入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、
   前記入力ノードと前記出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する複数の抵抗変化素子と、
   前記入力ノードと前記出力ノードとの間に配置され、かつ前記複数の抵抗変化素子とそれぞれ直列接続される複数の選択用トランジスタ
   とを備えることを特徴とする半導体記憶装置。
3. 前記抵抗変化素子の抵抗値は、高抵抗の値は前記第１ＭＩＳトランジスタ又は前記第２ＭＩＳトランジスタのオン抵抗よりも高く、低抵抗の値は前記第１ＭＩＳトランジスタ又は前記第２ＭＩＳトランジスタのオン抵抗よりも低いことを特徴とする請求項１又は請求項２に記載の半導体記憶装置。
4. 前記出力ノードには、センスアンプ，ラッチ回路若しくはロジック回路を接続することを特徴とする請求項１乃至請求項３の内、いずれか１項に記載の半導体記憶装置。
5. 入力ノード，出力ノード及び切り替えノードと、
   第１導電型のキャリアが流入する側の電極を第１の電源に接続し、制御電極を前記入力ノードに接続する、第１導電型のキャリアを主電流とする第１ＭＩＳトランジスタと、
   第２導電型のキャリアが流入する側の電極を第２の電源に接続し、制御電極を前記入力ノードに接続する、第２導電型のキャリアを主電流とする第２ＭＩＳトランジスタと、
   一方の電極を前記第２ＭＩＳトランジスタの第２導電型のキャリアが流出する側の電極に接続し、他方の電極を前記出力ノードに接続し、制御電極を前記切り替えノードに接続する第３ＭＩＳトランジスタと、
   一方の電極を前記第１ＭＩＳトランジスタの第１導電型のキャリアが流出する側の電極に接続し、他方の電極を前記出力ノードに接続し、制御電極を前記切り替えノードに接続する第４ＭＩＳトランジスタと、
   前記入力ノードと前記出力ノードとの間に接続され、印加電圧の方向によって抵抗値が変化する抵抗変化素子
   とを備えることを特徴とする半導体記憶装置。
   
   

Images