CN115641892A - 稳压器电路和存储装置 - Google Patents

Abstract

一种稳压器电路和存储装置。该稳压器电路包括第一级放大模块，第二级放大模块和操作模式控制模块。第一级放大模块配置为分别从第一输入端和第一节点接收第一输入电压和第一节点电压，并且在第二节点输出第二节点电压；第二级放大模块配置为与第一级放大模块耦接，从第二节点接收第二节点电压，并从第一输出端输出由第二节点电压控制的第一输出电压；操作模式控制模块与第一级放大模块和第二级放大模块电耦接，并根据读写操作模式控制信号控制稳压器电路处于多种工作状态。该稳压器电路具有高电流驱动能力和快速的负载恢复速度，能够满足系统在不同的读写操作模式下对于功耗、速度等指标的不同需求，能够有效降低系统功耗，提升系统综合性能。

Description

稳压器电路和存储装置

技术领域

本公开的实施例涉及一种稳压器电路和存储装置。

背景技术

忆阻器(例如，阻变存储器、相变存储器、导电桥存储器等)是一种可以通过施加外部激励，调节其电导状态的存储器件。可变电阻随机存储器(resistive random-accessmemory，RRAM)作为一种新型非易失型存储器，具有电导可调节且非挥发的特性，可以实现数据的写操作和长时间储存。

对忆阻器进行写操作需要在忆阻器的两端施加高压，因此需要在片上集成具有强驱动能力并具备可调输出功能的电压源电路来提供写操作高压。可调稳压电路常被用于提供忆阻器写操作的电压源，配合脉冲产生电路和阵列的选通驱动来对忆阻器阵列中的一个或几个忆阻器单元进行写操作。

发明内容

本公开至少一实施例提供一种稳压器电路，该稳压器电路包括：第一级放大模块，配置为分别从第一输入端和第一节点接收第一输入电压和第一节点电压，并且在第二节点输出第二节点电压；第二级放大模块，配置为与所述第一级放大模块耦接，从所述第二节点接收所述第二节点电压，并从第一输出端输出由所述第二节点电压控制的第一输出电压；操作模式控制模块，与所述第一级放大模块和所述第二级放大模块电耦接，并根据读写操作模式控制信号控制所述稳压器电路处于多种工作状态。

例如，在本公开至少一实施例提供的稳压器电路中，所述第二级放大模块包括：第一晶体管，其中，所述第一晶体管的栅极从所述第二节点接收所述第二节点电压，所述第一晶体管的第一极接收第一电源电压，所述第一晶体管的第二极与所述第一输出端连接以输出所述第一输出电压；可变电阻单元，其中，所述可变电阻单元的第一端与所述第一节点电连接，所述可变电阻单元的第二端与所述第一晶体管的第二极连接；第一电阻单元，其中，所述第一电阻单元的第一端与所述第一节点以及所述可变电阻单元的第一端连接，所述第一电阻单元的第二端接收第二电源电压。

例如，在本公开至少一实施例提供的电路结构中，所述第一晶体管为PMOS晶体管，所述第一晶体管的第一极为源极，所述第一晶体管的第二极为漏极。

例如，在本公开至少一实施例提供的电路结构中，所述可变电阻单元包括电阻串和开关组合，所述电阻串包括串联的多个子电阻单元，所述开关组合包括并联的多个子开关，所述多个子开关的第一端均与所述第一节点连接，所述多个子开关的第二端分别与所述多个子电阻单元之间不同的连接点连接。

例如，在本公开至少一实施例提供的电路结构中，所述操作模式控制模块包括：第一开关单元，其中，所述第一开关单元的第一端与所述第一输出端电连接，所述第一开关单元的第二端接收第三电源电压；第二开关单元，其中，所述第二开关单元的第一端与所述第一节点电连接，所述第二开关单元的第二端接收第四电源电压；第三开关单元，连接在所述第一输出端和所述可变电阻单元之间；第四开关单元，其中，所述第四开关单元的第一端接收第一电源电压，所述第四开关单元的第二端连接所述第二节点，其中，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元分别根据所述读写操作模式控制信号导通或截止。

例如，本公开至少一实施例提供的稳压器电路，还包括：负反馈模块，与所述第二节点和所述第二级放大模块耦接，配置为根据所述第二级放大模块的工作电流控制所述第二节点电压，以提供负反馈来控制所述第一输出电压的建立。

例如，在本公开至少一实施例提供的电路结构中，所述负反馈模块包括：电流复制单元，配置为按照第一比例复制所述第二级放大模块的工作电流以得到第一中间电流；限流单元，配置为根据所述第一中间电流调节所述第二节点电压的大小，以提供所述负反馈。

例如，在本公开至少一实施例提供的电路结构中，所述电流复制单元包括第二晶体管，所述第二晶体管与所述第一晶体管为相同的类型，所述第二晶体管的栅极从所述第二节点接收所述第二节点电压，所述第二晶体管的第一极接收所述第一电源电压，所述第二晶体管的第二极与所述限流单元连接，以将所述第一中间电流提供到所述限流单元。

例如，在本公开至少一实施例提供的电路结构中，所述限流单元包括：转换子单元，配置为将所述第一中间电流转换为中间控制电压，且根据所述中间控制电压得到第二中间电流；电流镜单元，与所述第二节点连接，且配置为复制所述第二中间电流得到所述第三中间电流，将所述第三中间电流提供到所述第二节点以改变所述第二节点电压。

例如，在本公开至少一实施例提供的电路结构中，所述负反馈模块还包括：使能控制单元，配置为根据使能控制信号控制所述负反馈模块是否处于工作状态。

例如，在本公开至少一实施例提供的电路结构中，所述使能控制单元包括第一使能开关、第二使能开关或第三使能开关，所述第一使能开关配置为根据所述使能控制信号控制所述电流镜单元的工作状态，所述第二使能开关配置为根据所述使能控制信号控制所述电流复制单元与所述限流单元之间的通断，所述第三使能开关配置为根据所述使能控制信号控制所述转换子单元的工作状态。

例如，在本公开至少一实施例提供的电路结构中，所述第一级放大模块为套筒型差分放大模块。

例如，在本公开至少一实施例提供的电路结构中，所述第一级放大模块包括：尾电流源模块，与所述套筒型差分放大模块耦接，配置为调节所述第二级放大模块的工作电流。

本公开至少一实施例提供一种存储装置，该存储装置包括操作电路和存储单元，其中，所述操作电路配置为对所述存储单元进行操作，所述操作电路包括本公开至少一实施例提供的稳压器电路。

例如，在本公开至少一实施例提供的存储装置中，所述存储单元包括RRAM存储单元。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种忆阻器阵列的示意图；

图2为一种忆阻器阵列的写操作的示意图；

图3为一种稳压器电路结构的示意图；

图4为本公开一实施例提供的一种稳压器电路结构的示意图；

图5为本公开一实施例提供的另一种稳压器电路结构的示意图；

图6为本公开一实施例提供的一种稳压器电路中的负反馈模块电路结构的示意图；

图7为本公开一实施例提供又一种稳压器电路结构的示意图；

图8A为本公开一实施例提供的稳压器电路在待机模式下的电路状态的示意图；

图8B为本公开一实施例提供的稳压器电路在建立模式下的电路状态的示意图；

图8C为本公开一实施例提供的稳压器电路在工作模式下的电路状态的示意图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。

非易失型忆阻器具有较好的数据保持性，能够在外加电压激励信号的作用下近似连续地改变电导状态，并且在无外界电信号激励时能够保持电导状态。RRAM(resistiverandom-access memory,可变电阻随机存储器)是一种导电细丝型非易失忆阻器。在RRAM器件制备完成后，需要对器件进行一次形成(forming)操作，即通过在RRAM器件两端施加较高电压，从而在器件的阻变层形成导电细丝通道。导电细丝通道形成后，对RRAM器件施加不同的外加电压可以改变导电细丝通道的形态，从而永久性改变RRAM器件的阻态，实现数据的长时间存储。在RRAM两端施加低电压可以实现读操作，施加高电压可以实现写操作。RRAM的写操作包括置位操作和复位操作，向RRAM施加置位电压以使得RRAM器件转变为低阻的操作称为置位操作(SET操作)，向RRAM施加复位电压以使得RRAM器件转变为高阻的操作称为复位操作(RESET操作)，RRAM的置位操作和复位操作可以实现数据的写1和写0。

由于RRAM和先进CMOS工艺具有良好的兼容性，能够结合更先进的工艺节点进行片上集成，同时相较于嵌入式NOR Flash具有更低的写电压和更持久的数据保持特性，因此RRAM在嵌入式存储方面具有巨大潜力，能够有效提高数据传送带宽和系统整体能效，并减小系统面积开销。与片上的静态随机存储器(SRAM)和动态随机存储器(DRAM)不同的是，RRAM涉及低压读操作和高压写操作，因此嵌入式RRAM需要在片上集成模拟高压产生模块和脉冲产生模块来提供写操作所需要的电压。

一方面，写操作时加在RRAM单元两端的高电压会产生较大的负载电流，为了能够同时对一个或多个RRAM单元进行写操作，需要高压电压源具有较强的电流驱动能力。另一方面，写操作需要有较高的可靠性，为了保证加在RRAM单元两端的电压波形的幅度和脉冲宽度和设定值保持一致，需要高压电压源在带负载情况下具有稳定准确的电压输出，并且在带载瞬间具有快速的电压恢复能力。因此，稳压器电路因其强大的驱动能力和快速的带载恢复速度而适合作为RRAM写操作的高压电压源。

然而，现有的稳压器电路虽然能够快速建立电压，具有较高的电流负载能力，并且能够在接入负载的瞬间将输出电压快速恢复到稳定状态，但是往往具有较大的功耗开销。这是由于对于多数嵌入式存储应用，RRAM的低压读操作通常占据了系统工作时间的主要部分，但是RRAM的读操作并不涉及高压，系统对RRAM读操作和写操作下的功耗和性能需求不同，因此，在不同的操作模式下采用相同的稳压器电路结构会造成系统不必要的功耗和面积开销。

本公开至少一实施例提供一种稳压器电路和存储装置。该稳压器电路包括第一级放大模块，第二级放大模块和操作模式控制模块。第一级放大模块配置为分别从第一输入端和第一节点接收第一输入电压和第一节点电压，并且在第二节点输出第二节点电压；第二级放大模块配置为与第一级放大模块耦接，从第二节点接收第二节点电压，并从第一输出端输出由第二节点电压控制的第一输出电压；操作模式控制模块与第一级放大模块和第二级放大模块电耦接，并根据读写操作模式控制信号控制稳压器电路处于多种工作状态。通过操作模式控制模块的控制，该稳压器电路能够根据不同的控制信号而处于不同的工作状态，从而满足系统在不同的读写操作模式下对于功耗、速度等指标的不同需求。在读操作下，该稳压器电路不消耗静态功耗，在切换到写操作下时，该稳压器电路能够建立快速稳定的输出电压，在写操作时，该稳压器电路具有准确的输出电压、高电流驱动能力和快速的负载恢复速度。因此，本公开至少一实施例提供的稳压器电路可以在不同的RRAM操作模式下处于不同的工作状态，从而可以降低系统功耗，提高写操作的速度和可靠性，提升系统的综合性能。

图1为一种忆阻器阵列结构的示意图。如图1所示，该忆阻器阵列由多个忆阻器存储单元构成，该多个忆阻器存储单元构成一个N行K列的阵列，N和K均为正整数。每个忆阻器存储单元包括开关元件和一个或多个忆阻器，开关元件用于为忆阻器器件选通，以使得读写电压能够加在忆阻器器件两端，并在写操作时进行限流，以提高写入精度。图1示出了一种1T1R结构的RRAM存储单元，该存储单元包括一个晶体管和一个RRAM器件。在图1中，WL<0>、WL<1>……WL<N-1>分别表示第一行、第二行……第N行的字线，每一行的忆阻器存储单元电路中的开关元件的控制极(例如晶体管的栅极)和该行对应的字线连接；BL<0>、BL<1>……BL<K-1>分别表示第一列、第二列……第K列的位线，每列的忆阻器存储单元电路中的忆阻器和该列对应的位线连接；SL<0>、SL<1>……SL<K-1>分别表示第一列、第二列……第K-1列的源线，每一列的忆阻器存储单元电路中的晶体管的源极和该列对应的源线连接。

图1的忆阻器阵列中的忆阻器存储单元例如可以为1T1R结构或者2T2R结构，其中，1T1R结构的忆阻器存储单元包括一个开关晶体管和一个忆阻器，2T2R结构的忆阻器存储单元包括两个开关晶体管和两个忆阻器。本公开对于忆阻器器件和忆阻器阵列的结构没有限制。需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管(例如MOS场效应晶体管)或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。本公开的实施例对采用的晶体管的类型不作限定。

例如，可以通过图1所示的X方向阵列读写驱动和Y方向阵列读写驱动实现对于忆阻器阵列的读写操作。例如，X方向阵列读写驱动包括字线驱动电路，Y方向阵列读写驱动包括位线驱动电路和源线驱动电路。

例如，字线驱动电路包括多个多路选择器(Multiplexer，简称Mux)(图中未示出)，用于切换字线输入电压；位线驱动电路包括多个多路选择器，用于切换位线输入电压；源线驱动电路也包括多个多路选择器，用于切换源线输入电压。例如，源线驱动电路还包括多个ADC(图中未示出)，用于将模拟信号转换为数字信号。此外，在源线驱动电路中的Mux和ADC之间还可以进一步设置跨阻放大器(Trans-Impedance Amplifier，简称TIA)(图中未示出)以完成电流到电压的转换，以便于ADC处理。

例如，对忆阻器阵列的操作包括读操作和写操作，读操作和写操作涉及不同的电压域，在本公开的实施例中低电压域电源为VDDL，高电压域电源为VDDH。例如，当忆阻器阵列处于读操作或写操作时，可以通过多路选择器将忆阻器的源线输入电压、位线输入电压和字线输入电压切换至对应的预设电压区间。

例如，当忆阻器阵列为读操作时，通过X方向的字线驱动电路将字线输入电压拉至较低电平V_WR(VDDL到VDDH之间)，同时通过Y方向的源线驱动电路将源线输入电压拉低，通过Y方向的位线驱动电路对忆阻器单元施加由灵敏放大器钳位产生的位线输入电压，读操作的位线输入电压为低压读电压(小于VDDL)。

例如，当忆阻器阵列为写操作，例如为置位操作时，通过X方向的字线驱动电路将字线输入电压拉至较高电平V_WW(VDDL到VDDH之间，且V_WW大于V_WR)，同时通过Y方向的源线驱动电路将源线输入电压拉低，通过Y方向的位线驱动电路对忆阻器单元施加由具有电流驱动能力的高压电压源提供的位线输入电压，置位操作的位线输入电压为高压写电压VPPY(VDDL到VDDH之间)。

图2示出了一种忆阻器阵列的置位操作过程。如图2所示，该忆阻器阵列包括多个忆阻器单元，每个忆阻器单元包括一个忆阻器和一个晶体管。每个忆阻器的TE端与该列对应的位线BL连接，每个忆阻器的BE端与晶体管的漏极连接，晶体管的栅极与该行对应的字线WL连接，晶体管的源极与该列对应的源线SL连接。例如，在对忆阻器阵列中第1行，第1、3……K列的忆阻器执行置位操作时，通过字线驱动电路的控制信号将第WL<1>行的字线输入电压切换至相应的电压区间，例如2V，通过位线驱动电路中的选通管将写操作的高压VPPY导通到第BL<0>、BL<2>……BL<K-1>列中，例如3V，通过源线驱动电路中的选通管将源线输入电压拉低，例如0V，从而实现数据1的写入。

在对忆阻器执行复位操作时，需要在忆阻器单元两端施加和置位操作极性相反的电压。例如，在对忆阻器阵列中第1行，第1、3……K列的忆阻器执行置位操作时，通过字线驱动电路的控制信号将第WL<1>行的字线输入电压切换至相应的电压区间，例如2V，通过源线驱动电路中的选通管将写操作的高压VPPY导通到第SL<0>、SL<2>……SL<K-1>列中，例如3V，通过位线驱动电路中的选通管将位线输入电压拉低，例如0V，从而实现数据0的写入。

可调稳压器电路常被用于提供写操作的高压电压源。图3示出了一种稳压器电路结构，该稳压器电路包括耦接的第一级放大电路10和第二级放大电路20。

例如，第一级放大电路10包括差分放大器，该差分放大器的负输入端与第一输入端VIN连接以接收固定参考电压的第一输入电压VIN，正输入端从第一节点N1接收第一节点电压V1，输出端在第二节点N2输出第二节点电压V2。为了方便，后文中VIN可以表示第一输入端，也可以表示第一输入电压。

例如，第二级放大电路20包括第一晶体管PM0、固定电阻R1、可调电阻R2和第一电容C1。例如，第一晶体管PM0为PMOS晶体管，第一晶体管PM0的栅极与第二节点N2连接以接收第二节点电压V2，源极与第一电源端VDD连接以接收第一电源电压VDD，漏极与稳压器电路的第一输出端VOUT连接以输出第一输出电压VOUT。为了方便，后文中VDD可以表示第一电源端，也可以表示第一电源电压，VOUT可以表示第一输出端，也可以表示第一输出电压。

例如，第一晶体管PM0的漏极还与可调电阻R2的第二端连接。例如，固定电阻R1的第一端与可调电阻R2的第一端连接，并一同连接到第一节点N1，以将反馈电压传输到差分放大器的正输入端，构成反馈回路。例如，固定电阻R1的第二端与第二电源电压端连接以接收第二电源电压，例如，固定电阻R1的第二端接地。

例如，第一级放大电路10与第二级放大电路20通过第一节点N1和第二节点N2连接，例如，差分放大器输出的第二节点电压V2可以控制第二级放大电路20中的第一晶体管PM0，而受第一晶体管PM0和电阻串(固定电阻R1和可调电阻R2)控制的第一节点电压V1传输到差分放大器的正输入端，从而构成了负反馈环路。

在图3所示的常规的稳压器电路中，当差分放大器的增益无穷大时，第一输出电压VOUT可以根据下述公式得出：

VOUT×R2/(R1+R2)＝VIN

其中，R1为固定电阻R1的电阻值，R2为可调电阻R2的电阻值。

第一输出电压VOUT的大小可以通过调节可调电阻R2的阻值来调节。

然而，如图3所示的稳压器电路主要关注于稳定的输出电压和快速的负载恢复速度，而在对忆阻器进行不同操作时存在较大功耗，不能灵活地满足RRAM在读写操作等操作时的不同需求。例如，由于忆阻器的读操作不涉及高压，在进行读操作时需要尽量减小稳压器电路的功耗，而当需要切换到写操作时，则希望稳压器电路能够快速响应，并且具有较快的负载恢复能力和带负载能力。

本公开至少一实施例提供了一种稳压器电路和存储装置，能够根据不同的控制信号而处于不同的工作状态，从而满足系统在不同的读写操作模式下对于功耗、速度等指标的不同需求。

例如，本公开至少一实施例提供的稳压器电路在忆阻器进行读操作时不消耗静态功耗，从而可以降低系统的整体功耗。

例如，本公开至少一实施例提供的稳压器电路在忆阻器切换到写操作时能够建立快速稳定的输出电压，在忆阻器进行写操作时，例如置位操作或复位操作时，该稳压器电路具有准确的输出电压、高电流驱动能力和快速的负载恢复速度，能够提高写操作的速度和可靠性，进而提升系统的综合性能。

下面，将参考附图对本公开至少一个实施例提供的稳压器电路进行具体而非限制性的说明。

图4为本公开至少一实施例提供的一种稳压器电路的结构示意图，该稳压器电路包括第一级放大模块100、第二级放大模块200和操作模式控制模块300。

例如，第一级放大模块100配置为分别从第一输入端VIN和第一节点N1接收第一输入电压VIN和第一节点电压V1，并且在第二节点N2输出第二节点电压V2。

例如，第一级放大模块100包括差分放大器，该差分放大器的负输入端与第一输入端VIN连接以接收作为固定参考电压的第一输入电压VIN，差分放大器的正输入端与第一节点N1连接，以接收第一节点电压V1，差分放大器的输出端在第二节点N2输出第二节点电压V2。

例如，第二级放大模块200配置为与第一级放大模块100耦接，从第二节点N2接收第二节点电压V2，并从第一输出端VOUT输出由第二节点电压V2控制的第一输出电压VOUT。

例如，第二级放大模块200包括第一晶体管PM0、第一电阻单元R1和可变电阻单元R2。例如，第一晶体管PM0的栅极与第二节点N2连接以从第二节点N2接收第二节点电压V2，第一晶体管PM0的第一极与第一电源端VDD连接以接收第一电源电压VDD，第一晶体管PM0的第二极与稳压器电路的第一输出端VOUT连接以输出第一输出电压VOUT。

例如，上述第一晶体管PM0为PMOS晶体管，第一晶体管PM0的第一极为源极，第一晶体管PM0的第二极为漏极。例如，第一晶体管PM0的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。

例如，第一晶体管PM0还与可变电阻单元R2电连接，例如，第一晶体管PM0的第二极可以与可变电阻单元R2的第二端电连接。例如，第一电阻单元R1的第一端与可变电阻单元R2的第一端连接，并一同连接到第一节点N1，以将反馈电压传输到差分放大器的正输入端，构成反馈回路。例如，第一电阻单元R1的第二端与第二电源电压端连接以接收第二电源电压，例如，第一电阻单元R1的第二端接地。

例如，第一电阻单元R1可以包括一个或多个电阻，第一电阻单元R1的阻值为固定值。

例如，可变电阻单元R2可以包括任何类型的可调电阻，例如，可变电阻单元R2可以包括滑动变阻器，如图4所示。例如，可变电阻单元R2可以由任何可能形式的电路结构实现，例如，可变电阻单元R2可以由包括电阻串和开关组合的电路结构实现，例如可以通过开关组合中的多个开关控制接入电路中的电阻串的电阻阻值，从而实现可变电阻单元R2的阻值可调。

例如，第一级放大模块100与第二级放大模块200通过第一节点N1和第二节点N2电连接，例如，差分放大器输出的第二节点电压V2可以控制第二级放大模块200中的第一晶体管PM0，而受第一晶体管PM0和可变电阻单元R2控制的第一节点电压V1传输到差分放大器的正输入端，从而构成了负反馈环路。

例如，操作模式控制模块300与第一级放大模块100和第二级放大模块200电耦接，并根据读写操作模式控制信号控制稳压器电路处于多种工作状态。

例如，操作模式控制模块300包括如图5所示的第一开关单元310、第二开关单元320、第三开关单元330和第四开关单元340。

例如，第一开关单元310包括第一开关SW1和第三电源端V5，例如，第一开关SW1的第一端与稳压器电路的第一输出端VOUT以及第一晶体管PM0的第二极连接，第一开关SW1的第二端与第三电源端V5连接，以接收第三电源电压V5。例如，第三电源V5为低电压电源。为了方便，后文中V5可以表示第三电源端或第三电源电压，也可以表示第三电源。

例如，第二开关单元320包括第二开关SW2和第四电源端V6，例如，第二开关SW2的第一端与第一节点N1以及第一电阻单元R1和可变电阻单元R2的第一端连接，第二开关元件SW2的第二端与第四电源端V6连接，以接收第四电源电压V6。为了方便，后文中V6可以表示第四电源端或第四电源电压，也可以表示第四电源。

例如，第三开关单元330连接在稳压器电路的第一输出端VOUT和第二级放大电路的可变电阻单元R2之间。例如，第三开关单元330包括第三开关SW3，第三开关SW3的第一端连接到稳压器电路的第一输出端VOUT，第三开关SW3的第二端连接到可变电阻单元R2的第二端。

例如，第四开关单元340连接在第一级放大模块100和第二级放大模块200之间。例如，第四开关单元340包括第四开关SW4，第四开关SW4的第一端与第一晶体管PM0的第一极和第一电源端VDD连接，第四开关SW4的第二端与第一晶体管PM0的栅极连接。

例如，操作模式控制模块300可以根据读写操作模式控制信号控制第一开关单元310、第二开关单元320、第三开关单元330和第四开关单元的导通或断开，从而可以使稳压器电路处于不同的工作状态。

例如，稳压器电路的工作状态可以包括待机模式和工作模式。

例如，稳压器电路的待机模式可以用于系统的读操作时，例如为忆阻器阵列的读操作提供低电压电源。例如，操作模式控制模块300根据读操作模式的控制信号控制第一开关单元310、第二开关单元320和第四开关单元340中的第一开关SW1、第二开关SW2和第四开关SW4导通，控制第三开关单元330中的第三开关SW3断开，从而切断了稳压器电路的直流通路，可以为忆阻器阵列提供第三电源V5提供的低压读电压。例如可以通过如图1所示的Y方向读驱动电路对忆阻器单元施加由低电压电源(V5)产生的输入电压，读操作的输入电压为小于VDDL的低电压。

因此，本公开至少一实施例提供的稳压器电路可以在系统读操作时快速提供输出低电压，并且不消耗静态功耗，从而降低了系统的整体功耗。

例如，第一开关SW1和第二开关SW2的导通还可以在为读操作提供低电压的同时，减小从待机模式到工作模式下的输出压差，从而加快输出电压的建立。

例如，稳压器电路的待机模式还可以通过第二开关SW2将反馈回路连接到第四电源端V6，从而能够加快稳压器电路从待机模式到工作模式的建立速度。例如，第四电源端V6提供的第四电源电压V6与稳压器电路工作模式下的反馈节点(第一节点N1)的反馈节点电压(第一节点电压V1)接近。

例如，稳压器电路的待机模式还可以用于RRAM的形成(forming)操作，例如，可以采用外灌电压的方式在忆阻器两端施加高电压，以使得RRAM器件内形成弱的导电通路，从而使得后续RRAM的写操作可以在外加电压的控制下改变该导电通路的形态，从而改变忆阻器的阻态，实现数据的写1或写0。

例如，稳压器电路的工作模式可以用于系统的写操作时，例如为忆阻器阵列的写操作提供高电压电源。例如，操作模式控制模块300根据写操作模式的控制信号控制控制第一开关单元310和第二开关单元320中的第一开关SW1和第二开关SW2断开，即，关闭第三电源V5和第四电源V6的通路，控制第三开关单元330和第四开关单元340中的第三开关SW3和第四开关SW4导通，从而使稳压器电路正常工作，可以为忆阻器阵列提供高压写电压。例如可以通过如图1所示的Y方向读驱动电路对忆阻器单元施加由稳压器电路第一输出端VOUT产生的第一输出电压VOUT，以作为系统写操作的输入电压，例如，写操作的输入电压为大于VDDL小于VDDH的高电压。

例如，处于工作模式状态的稳压器电路的第一输出电压VOUT满足公式VOUT×R2/(R1+R2)＝VIN，其中，R1和R2分别为第一电阻单元R1的阻值和可变电阻单元R2的阻值，VIN为第一输入电压的固定参考电压值。

因此，本公开至少一实施例提供的稳压器电路可以用于系统的写操作，例如置位操作或复位操作时，该稳压器电路具有准确的输出电压、高电流驱动能力和快速的负载恢复速度，能够保证写操作的速度和可靠性。

例如，稳压器电路的工作状态除了待机模式和工作模式以外，还可以包括建立模式。稳压器电路的建立模式可以用于系统从读操作切换到写操作时，使得稳压器电路的输出电压能够在尽量短的时间内从对应系统读操作的待机模式的低电压建立到对应系统写操作的工作模式的高电压。

在电压建立的过程中，由于输出电压变化范围大，导致电路中部分晶体管工作区域发生变化，使得输出电压波形的建立出现抖动，影响电压建立速度和稳定性。因此，本公开至少一实施例提供了另一种稳压器电路，该稳压器电路通过控制具有负反馈行为的负反馈模块来稳定输出电压的建立，提高输出电压的建立速度。

图5为本公开至少一实施例提供的另一种稳压器电路结构的示意图，该稳压器电路的工作状态包括待机模式、工作模式和建立模式。

与图4所示的稳压器电路相比，如图5所示的稳压器电路还包括负反馈模块400。

例如，如图5所示，负反馈模块400与第一电源电压VDD连接，与第二节点N2以及第二级放大模块200连接，负反馈模块400配置为根据第二级放大模块200的工作电流控制第二节点电压V2，以提供负反馈来控制稳压器电路第一输出电压VOUT的建立，例如，负反馈模块400可以根据第一晶体管PM0的电流提供负反馈，以稳定第一输出电压VOUT的建立。

负反馈模块400的电路结构如图6所示，例如，负反馈模块400可以包括电流复制单元410和限流单元420。

例如，电流复制单元410配置为按照第一比例复制第二级放大模块200的工作电流以得到第一中间电流。例如，电流复制单元410可以按照1：N₁的第一比例复制第二级放大模块200中第一晶体管PM0的电流，以得到第一中间电流，例如，N₁为正数(例如正整数)。

例如，电流复制单元410包括第二晶体管PM1，第二晶体管PM1的栅极从第二节点N2接收第二节点电压V2，第二晶体管的第一极与第一电源端VDD连接，以接收第一电源电压VDD，第二晶体管PM1的第二极与限流单元420电连接，以将第一中间电流LT.I1提供到限流单元420。例如，第二晶体管PM1可以按照1：N₁的第一比例复制第一晶体管PM0的电流I1，以得到第一中间电流LT.I1。例如，第二晶体管PM1是与第一晶体管PM0相同类型的晶体管，例如，第二晶体管PM1为PMOS晶体管，第二晶体管PM1的第一极为源极，第二晶体管PM1的第二极为漏极。例如，第二晶体管PM1的沟道区与第一晶体管PM0的沟道区的长宽比一样，但是晶体管本身个数不一样；或者，晶体管的个数相同，但是第二晶体管PM1的沟道区与第一晶体管PM0的沟道区的长宽比不一样。这里，第一晶体管PM0的栅源电压(Vgs)和第二晶体管PM1的的栅源电压(Vgs)相同。

例如，限流单元420配置为根据第一中间电流调节第二节点电压V2的大小，以提供负反馈到第二级放大模块200，从而稳定第一输出电压VOUT的建立。

如图6所示，限流单元420包括耦接的转换子单元421和电流镜单元422。

例如，转换子单元421配置为将第一中间电流LT.I1转换为中间控制电压LT.V1，并根据中间控制电压LT.V1得到第二中间电流LT.I2。例如，转换子单元可以包括第二电阻单元和第三晶体管PM3，例如，第二电阻单元可以包括一个或多个电阻，例如可以包括一个电阻R3，或者包括两个电阻R3和R4。例如，第二电阻单元可以用于将第一中间电流LT.I1转换为中间控制电压LT.V1。例如，第三晶体管PM3可以用于根据中间控制电压LT.V1得到第二中间电流LT.I2，例如，中间控制电压LT.V1作为第三晶体管PM3的栅极电压，调节第三晶体管PM3的第二中间电流LT.I2的大小。

例如，图6中的第二电阻单元中包括两个电阻R3和R4，例如，电阻R3的第一端与电流复制单元410中的第二晶体管PM1的第二极连接，电阻R3的第二端与电阻R4的第一端以及第三晶体管PM3的栅极连接，例如，第三晶体管PM3的第一极与电流镜单元422连接，第三晶体管的第二极与电阻R4的第二端以及公共端VSS连接。例如，第三晶体管为PMOS晶体管，第三晶体管PM3的第一极为源极，第二晶体管PM3的第二极为漏极。

例如，电流镜单元422配置为按照第二比例复制转换子单元421得到的第二中间电流LT.I2，以得到第三中间电流LT.I3，并且将得到的第三中间电流LT.I3提供到第二节点N1，以调节第二节点电压V2的大小。例如，电流镜单元可以按照1：N₂的第二比例复制转换子单元421中第三晶体管PM3的第二中间电流LT.I2，以得到第三中间电流LT.I3，其中，N₂为正数(例如正整数)。

例如，负反馈模块400还包括使能控制单元430，使能控制单元430可以配置为根据使能控制信号控制负反馈模块400是否处于工作状态。例如，如图6所示，使能控制单元430可以包括第一使能开关EN.SW1、第二使能开关EN.SW2或第三使能开关EN.SW3。

例如，第一使能开关EN.SW1配置为根据使能控制信号控制电流镜单元422的工作状态，即，在第一使能开关EN.SW1导通时电流镜单元422能够正常工作，并且能够将第三中间电流LT.I3提供到第二节点N2，从而使得第二节点电压V2升高，进而抑制第一晶体管PM0的电流I1，也即抑制第二级放大模块200的工作电流。

例如，第二使能开关EN.SW2连接在电流复制单元410和限流单元420之间，配置为根据使能控制信号控制电流复制单元410与限流单元420之间的通断。例如，第二使能开关EN.SW2的第一端可以与电流控制单元410中的第二晶体管PM1的第二极连接，第二使能开关EN.SW2的第二端可以与限流单元420中的第二电阻单元连接，例如，第二使能开关EN.SW2的第二端可以与第二电阻单元中的电阻R3的第一端连接。

例如，第三使能开关EN.SW3配置为根据使能控制信号控制转换子单元421的工作状态，例如，第三使能开关EN.SW3的第一端可以与转换子单元421中的第三晶体管PM3的栅极连接，第三使能开关EN.SW3的第二端可以与第三晶体管PM3的第二极(例如漏极)连接，也即，第三使能开关EN.SW3的第一端可以与第电阻R4的第一端连接，第三使能开关EN.SW3的第二端可以与第电阻R4的第二端连接。

因此，本公开至少一实施例提供的稳压器电路通过负反馈模块400来稳定输出电压的建立，当稳压器电路处于建立模式的工作状态时，可以通过使能控制信号EN控制第一使能开关EN.SW1、第二使能开关EN.SW2和第三使能开关EN.SW3导通，从而使负反馈模块400工作，通过电流复制单元410将第二级放大模块200的工作电流I1镜像复制为第一中间电流LT.I1，第一中间电流LT.I1流经第二电阻单元后产生中间控制电压LT.V1，以控制第三晶体管PM3的栅极电压，并调节第二中间电流LT.I2的大小，第二中间电流LT.I2经过电流镜单元422复制为第三中间电流LT.I3，并注入到第二节点N2，以调节第二节点电压V2的大小，也即，当输出电压建立时，第二级放大模块200的工作电流I1增大，通过负反馈模块400可以根据增大的工作电流I1产生增大的第三中间电流LT.I3，从而使得第二节点电压V2增大，反过来抑制工作电流I1的增大，进而形成了负反馈环路，稳定了输出电压的建立。

本公开的实施例对于稳压器电路中的放大电路部分的具体结构不做限制。

例如，稳压器电路的第一级放大模块100可以是差分放大模块，例如，套筒型差分放大模块，如图7所示，该稳压器电路中的第一级放大模块100可以包括套筒型结构的高增益差分放大器110。

例如，高增益差分放大器110可以在稳压器电路处于工作模式的工作状态时进一步增大差分对微电流，从而可以进一步提高反馈环路速度，加快稳压器输出在带载瞬间的输出电压恢复能力。

由于稳压器电路的输出电压建立速度主要受制于输出端电容和第一晶体管PM0的驱动能力，以及环路的反馈速度，因此，还可以增加尾电流源模块以提高环路的反馈速度。

例如，稳压器电路中的第一级放大模块100中还可以包括尾电流源模块G1(如图7所示)。尾电流源模块G1可以在稳压器电流处于建立模式的工作状态时增加差分电流源的尾电流来加快环路速度，从而使得稳压器电路的输出电压能够在更短的时间内从对应系统读操作的待机模式的低电压建立到对应系统写操作的工作模式的高电压。

例如，稳压器电路的第二级放大模块200中的可变电阻单元R2可以由包括电阻串和开关组合的电路结构实现。如图7所示，可变电阻单元R2可以由串联的多个子电阻单元的电阻串和控制多个子电阻单元的开关组合组成。例如，开关组合可以包括并联的多个子开关，每个子开关的第一端均与第一节点N2连接，每个子开关的第二端分别与多个子电阻单元之间不同的连接点连接。例如，每个子电阻单元中可以包括一个或多个固定阻值的电阻。例如可以通过开关组合中的多个子开关控制接入电路中的子电阻单元的电阻阻值，从而实现可变电阻单元R2的阻值可调。

下面以图7所示的稳压器电路结构为例，结合图8A-图8C具体介绍稳压器电路在系统不同读写操作下的待机模式、建立模式和工作模式。

如图8A所示，当系统需要进行读操作时，例如，当需要对忆阻器阵列施加读操作的低电压(小于VDDL)时，稳压器电路处于待机模式。在待机模式的工作状态下，稳压器电路的操作模式控制模块300根据读操作模式的控制信号控制第一开关SW1、第二开关SW2导通，从而将第三电源V5和第四电源V6接入稳压器电路中，同时控制第三开关SW3断开，控制第四开关SW4导通，从而拉高第一晶体管PM0的栅极电压，，同时负反馈模块400也根据使能控制信号将第一使能开关EN.SW1、第二使能开关EN.SW2和第三使能开关EN.SW2关闭，将可调尾电流源G1关闭，从而切断稳压器电路的直流通路，并通过低压电源V5使稳压器电路的第一输出端VOUT输入低电压。因此，本公开至少一实施例提供的稳压器电路能够在为系统提供快速稳定的低压读电压的同时降低读操作下的功耗，进而减小系统的整体功耗。

如图8B所示，当系统需要从读操作切换到写操作时，稳压器电路处于建立模式。在建立模式的工作状态下，稳压器电路的操作模式控制模块300根据读写操作切换模式的控制信号控制第一开关SW1和第二开关SW2断开，切断第三电源V5和第四电源V6，同时控制第三开关SW3导通，控制第四开关SW4断开，从而使稳压器电路的两级放大电路(第一级放大模块100和第二级放大模块200)可以正常工作，同时负反馈模块400根据使能控制信号将第一使能开关EN.SW1、第二使能开关EN.SW2和第三使能开关EN.SW2导通，从而形成负反馈回路，当第二级放大模块200的工作电流I1增大时，负反馈模块400通过根据工作电流I1复制得到的第三中间电流LT.I3将第二节点电压V2增大，从而限制输出的工作电流I1的大小。例如，在建立模式下还可以将可调尾电流源G1开启，以提供输出电流。因此，本公开至少一实施例提供的稳压器电路能够通过负反馈环路稳定输出电压的建立，还可以通过可调尾电流源加快环路速度，从而使稳压器电路能够更快地从待机模式切换到工作模式。

如图8C所示，当系统需要进行写操作时，例如，当需要对忆阻器阵列施加写操作(置位操作或复位操作)的高电压时，稳压器电路处于电压相对稳定的工作模式。在工作模式的状态下，稳压器电路的操作模式控制模块300根据写操作模式的控制信号控制第一开关SW1和第二开关SW2断开，切断第三电源V5和第四电源V6，同时控制第三开关SW3导通，控制第四开关SW4断开，从而使稳压器电路的两级放大电路(第一级放大模块100和第二级放大模块200)可以正常工作。例如，在工作模式下负反馈模块400根据使能控制信号将第一使能开关EN.SW1、第二使能开关EN.SW2和第三使能开关EN.SW2断开，关闭负反馈模块400，从而避免不必要的功耗，并且避免反馈环路的存在导致第一晶体管PM0驱动大电流时第一输出电压无法恢复到正常值的情况。例如，可以在建立模式下将可调尾电流源G1开启，以提供高输出电流。因此，本公开至少一实施例提供的稳压器电路具有稳定、准确的电压输出和高带载恢复速度。

本公开至少一实施例还提供一种存储装置，该存储装置包括操作电路和存储单元。

例如，操作电路包括本公开至少一实施例提供的稳压器电路，并配置为对存储单元进行读写操作。例如，该操作电路可以为阵列读写驱动电路提供低电压或高电压电压源。例如，该操作电路可以通过数字电路和/或模拟电路实现，本公开的实施例对此不作限制。

例如，存储单元可以是非易失型忆阻器存储单元，例如可以是RRAM存储单元，本公开的实施例对此不作限制。

虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

对于本公开，还有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种稳压器电路，包括：

第一级放大模块，配置为分别从第一输入端和第一节点接收第一输入电压和第一节点电压，并且在第二节点输出第二节点电压；

第二级放大模块，配置为与所述第一级放大模块耦接，从所述第二节点接收所述第二节点电压，并从第一输出端输出由所述第二节点电压控制的第一输出电压；

操作模式控制模块，与所述第一级放大模块和所述第二级放大模块电耦接，并根据读写操作模式控制信号控制所述稳压器电路处于多种工作状态。

2.根据权利要求1所述的稳压器电路，其中，所述第二级放大模块包括：

第一晶体管，其中，所述第一晶体管的栅极从所述第二节点接收所述第二节点电压，所述第一晶体管的第一极接收第一电源电压，所述第一晶体管的第二极与所述第一输出端连接以输出所述第一输出电压；

可变电阻单元，其中，所述可变电阻单元的第一端与所述第一节点电连接，所述可变电阻单元的第二端与所述第一晶体管的第二极连接；

第一电阻单元，其中，所述第一电阻单元的第一端与所述第一节点以及所述可变电阻单元的第一端连接，所述第一电阻单元的第二端接收第二电源电压。

3.根据权利要求2所述的稳压器电路，其中，所述第一晶体管为PMOS晶体管，所述第一晶体管的第一极为源极，所述第一晶体管的第二极为漏极。

4.根据权利要求2所述的稳压器电路，其中，所述可变电阻单元包括电阻串和开关组合，

所述电阻串包括串联的多个子电阻单元，所述开关组合包括并联的多个子开关，

所述多个子开关的第一端均与所述第一节点连接，所述多个子开关的第二端分别与所述多个子电阻单元之间不同的连接点连接。

5.根据权利要求2所述的稳压器电路，其中，所述操作模式控制模块包括：

第一开关单元，其中，所述第一开关单元的第一端与所述第一输出端电连接，所述第一开关单元的第二端接收第三电源电压；

第二开关单元，其中，所述第二开关单元的第一端与所述第一节点电连接，所述第二开关单元的第二端接收第四电源电压；

第三开关单元，连接在所述第一输出端和所述可变电阻单元之间；

第四开关单元，其中，所述第四开关单元的第一端接收所述第一电源电压，所述第四开关单元的第二端连接所述第二节点，

其中，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元分别根据所述读写操作模式控制信号导通或截止。

6.根据权利要求1所述的稳压器电路，还包括：

负反馈模块，与所述第二节点和所述第二级放大模块耦接，配置为根据所述第二级放大模块的工作电流控制所述第二节点电压，以提供负反馈来控制所述第一输出电压的建立。

7.根据权利要求6所述的稳压器电路，其中，所述负反馈模块包括：

电流复制单元，配置为按照第一比例复制所述第二级放大模块的工作电流以得到第一中间电流；

限流单元，配置为根据所述第一中间电流调节所述第二节点电压的大小，以提供所述负反馈。

8.根据权利要求7所述的稳压器电路，其中，所述电流复制单元包括第二晶体管，

所述第二晶体管与所述第一晶体管为相同的类型，所述第二晶体管的栅极从所述第二节点接收所述第二节点电压，所述第二晶体管的第一极接收所述第一电源电压，所述第二晶体管的第二极与所述限流单元连接，以将所述第一中间电流提供到所述限流单元。

9.根据权利要求7所述的稳压器电路，其中，所述限流单元包括：

转换子单元，配置为将所述第一中间电流转换为中间控制电压，且根据所述中间控制电压得到第二中间电流；

电流镜单元，与所述第二节点连接，且配置为复制所述第二中间电流得到所述第三中间电流，将所述第三中间电流提供到所述第二节点以改变所述第二节点电压。

10.根据权利要求9所述的稳压器电路，其中，所述负反馈模块还包括：

使能控制单元，配置为根据使能控制信号控制所述负反馈模块是否处于工作状态。

11.根据权利要求10所述的稳压器电路，其中，所述使能控制单元包括第一使能开关、第二使能开关或第三使能开关，

所述第一使能开关配置为根据所述使能控制信号控制所述电流镜单元的工作状态，

所述第二使能开关配置为根据所述使能控制信号控制所述电流复制单元与所述限流单元之间的通断，

所述第三使能开关配置为根据所述使能控制信号控制所述转换子单元的工作状态。

12.根据权利要求1-11任一项所述的稳压器电路，其中，所述第一级放大模块为套筒型差分放大模块。

13.根据权利要求12所述的稳压器电路，其中，所述第一级放大模块包括：

尾电流源模块，与所述套筒型差分放大模块耦接，配置为调节所述第二级放大模块的工作电流。

14.一种存储装置，包括操作电路和存储单元，

其中，所述操作电路配置为对所述存储单元进行操作，所述操作电路包括根据权利要求1-13任一项所述的稳压器电路。

15.根据权利要求14所述的存储装置，其中，所述存储单元包括RRAM存储单元。

Images