TW202401767A - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TW202401767A TW202401767A TW112119333A TW112119333A TW202401767A TW 202401767 A TW202401767 A TW 202401767A TW 112119333 A TW112119333 A TW 112119333A TW 112119333 A TW112119333 A TW 112119333A TW 202401767 A TW202401767 A TW 202401767A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- zigzag
- layer
- shaped
- isolation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 305
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000002955 isolation Methods 0.000 claims abstract description 82
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 6
- 150000002500 ions Chemical group 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 13
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- 229910021645 metal ion Inorganic materials 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910001415 sodium ion Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- NBXQTKPAYIDBGR-UHFFFAOYSA-J silicon(4+);tetrahydroxide Chemical compound [OH-].[OH-].[OH-].[OH-].[Si+4] NBXQTKPAYIDBGR-UHFFFAOYSA-J 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- -1 arsenic Aluminum indium Chemical compound 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公開實施例提供一種半導體結構及其形成方法，方法包括：提供半導體基板；半導體基板上形成有沿第一方向交替排布的疊層結構和隔離結構；在疊層結構和隔離結構中形成支撐結構；蝕刻疊層結構和隔離結構，形成多個沿第一方向和第二方向陣列排布的鋸齒形第一半導體柱，鋸齒形第一半導體柱之間形成有空隙；其中，鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構，且鋸齒形第一半導體柱通過支撐結構支撐；第一方向、第二方向和第三方向兩兩相互垂直，且第二方向垂直於半導體基板的上表面；在空隙中形成電容結構。
Description
本公開涉及半導體技術領域，涉及但不限於一種半導體結構及其形成方法。
感測放大器（Sense amplifier，SA）通常被連接至一對互補的數位線（例如，位元線），用於感測兩個位元線（Bitline，BL）上的訊號變化，並且放大該訊號的變化。感測放大器所感測到的訊號滿足下述公式（1）：
其中，ΔV
BL為感測放大器感測到的位元線上的壓差訊號；V
cell為待感測的記憶單元的電壓，V
BLP為互補位元線的電壓，C
BL為待感測的記憶單元中位元線上寄生電容的電容量，C
s為待感測的記憶單元中電容結構的電容量；通過公式（1）可以看出，感測放大器感測到的位元線上的壓差訊號ΔV
BL與電容結構的電容量呈正相關，因此，提高電容結構的電容量對感測放大器的訊號放大精準度來說至關重要。
有鑒於此，本公開實施例提供一種半導體結構及其形成方法。
第一方面，本公開實施例提供一種半導體結構的形成方法，方法包括：
提供半導體基板；所述半導體基板上形成有沿第一方向交替排布的疊層結構和隔離結構；
在所述疊層結構和所述隔離結構中形成支撐結構；
蝕刻所述疊層結構和所述隔離結構，形成多個沿所述第一方向和第二方向陣列排布的鋸齒形第一半導體柱，所述鋸齒形第一半導體柱之間形成有空隙；其中，所述鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構，且所述鋸齒形第一半導體柱通過所述支撐結構支撐；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第二方向垂直於所述半導體基板的上表面；
在所述空隙中形成電容結構。
在一些實施例中，所述疊層結構包括沿所述第二方向交替堆疊的第一半導體層和第二半導體層；所述鋸齒形第一半導體柱通過以下步驟形成：
在所述疊層結構和所述隔離結構的表面形成具有特定圖案的掩膜層；其中，所述特定圖案包括沿第三方向依次排列的多個子圖案，且所述子圖案曝露出部分疊層結構和部分隔離結構；
對所述子圖案曝露出的疊層結構中的第二半導體層進行減薄處理，以形成所述第一凹陷結構；其中，第二半導體層的未處理部分構成所述第一凸起結構；所述第一凸起結構在所述第三方向上的投影面積大於所述第一凹陷結構在所述第三方向上的投影面積。
在一些實施例中，在形成所述第一凹陷結構之前，所述方法還包括：
通過所述掩膜層，去除所述子圖案曝露出的隔離結構和所述子圖案曝露出的疊層結構中的所述第一半導體層。
在一些實施例中，在形成所述第一凹陷結構之後，所述方法還包括：
依次去除所述掩膜層、剩餘的所述第一半導體層和所述隔離結構。
在一些實施例中，所述疊層結構和所述隔離結構通過以下步驟形成：
在所述半導體基板上形成初始疊層結構，其中，所述初始疊層結構包括交替堆疊的所述第一半導體層和所述第二半導體層；
圖形化所述初始疊層結構，形成所述疊層結構和隔離溝槽；
在所述隔離溝槽中填充隔離材料，形成所述隔離結構。
在一些實施例中，所述圖形化所述初始疊層結構，形成所述疊層結構和隔離溝槽，包括：
在所述初始疊層結構的表面形成具有第一預設圖案的第一掩膜層，所述第一預設圖案包括沿所述第一方向依次排列的多個第一預設子圖案，且所述第一預設圖案曝露出部分初始疊層結構；
通過所述第一掩膜層蝕刻所述初始疊層結構，以去除所述第一預設子圖案曝露出的所述初始疊層結構，形成所述疊層結構和所述隔離溝槽。
在一些實施例中，所述在所述疊層結構和所述隔離結構中形成支撐結構，包括：
在所述疊層結構和所述隔離結構的表面形成具有第二預設圖案的第二掩膜層；其中，所述第二預設圖案曝露出部分疊層結構和部分隔離結構；
通過所述第二掩膜層，蝕刻去除曝露出的隔離結構和曝露出的疊層結構中的第二半導體層，形成蝕刻凹槽；
在所述蝕刻凹槽中填充支撐材料，形成所述支撐結構。
在一些實施例中，在所述空隙中形成電容結構，包括：
在所述鋸齒形第一半導體柱的表面依次形成第一電極層、電介質層和第二電極層，以形成所述電容結構。
在一些實施例中，所述方法還包括：
在所述第二電極層之間的空隙中填充導電材料，形成導電層。
在一些實施例中，在形成所述第一凹陷結構之後，且在依次去除所述掩膜層、剩餘的所述第一半導體層和所述隔離結構之前，所述方法還包括：
對所述第一凹陷結構進行圓柱化處理，形成第一圓柱。
在一些實施例中，在依次去除所述掩膜層、所述第一半導體層和所述隔離結構之後，所述方法還包括：
對所述第一凸起結構進行圓柱化處理，形成第二圓柱；所述第一圓柱和所述第二圓柱共同構成鋸齒形第二半導體柱。
在一些實施例中，所述方法還包括：
在所述鋸齒形第二半導體柱之間的空隙中形成電容結構，以形成所述半導體結構。
在一些實施例中，所述方法還包括：
對所述鋸齒形第一半導體柱或者所述鋸齒形第二半導體柱進行離子注入。
在一些實施例中，所述方法還包括：
在所述鋸齒形第一半導體柱或者所述鋸齒形第二半導體柱的表面形成金屬矽化物。
第二方面，本公開實施例提供一種半導體結構，所述半導體結構通過上述半導體結構的形成方法形成，所述半導體結構包括：
半導體基板；
位於所述半導體基板表面的多個鋸齒形第一半導體柱和支撐結構；其中，多個所述鋸齒形第一半導體柱沿第一方向和第二方向陣列排布，且通過所述支撐結構支撐；所述鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第二方向垂直於所述半導體基板所在的平面；
電容結構，填充於所述鋸齒形第一半導體柱之間。
在一些實施例中，所述第一凸起結構在所述第三方向上的投影面積大於所述第一凹陷結構在所述第三方向上的投影面積。
在一些實施例中，所述電容結構包括第一電極層、電介質層和第二電極層；所述半導體結構還包括：導電層；
所述導電層填充於所述第二電極層之間。
本公開實施例提供的半導體結構及其形成方法，由於電容結構形成於鋸齒形第一半導體柱之間的空隙中，且鋸齒形的第一半導體柱具有較大的表面積，因此，所形成的電容結構電極之間的有效面積較大，形成的電容結構的電容量高，如此，可以提高感測放大器的感測效果，並且增大數據的保持時間。
下面將參照附圖更詳細地描述本公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式，然而應當理解，可以以各種形式實現本公開，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本公開，並且能夠將本公開公開的範圍完整的傳達給本領域具有通常知識者。
在下文的描述中，給出了大量具體的細節以便提供對本公開更為徹底的理解。然而，對於本領域具有通常知識者而言顯而易見的是，本公開可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本公開發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同符號表示相同的元件。
應當明白，當元件或層被稱為「在……上」、「與……相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在……上」、「與……直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本公開教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本公開必然存在第一元件、部件、區、層或部分。
在此使用的術語的目的僅在於描述具體實施例並且不作為本公開的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。
在介紹本公開實施例之前，先定義一下以下實施例可能用到的描述立體結構的三個方向，三個方向可以包括X軸、Y軸和Z軸方向。在基底的頂表面和底表面（即基底所在的平面）方向上，定義兩彼此相交（例如彼此垂直）的方向，例如可以定義電容結構的延伸方向為第三方向，定義疊層結構和隔離結構交替排布的方向為第一方向，基於第三方向和第一方向可以確定基底的平面方向。基底可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情况下，定義垂直基底頂表面和底表面的方向為第二方向。由此可以看出，第一方向、第二方向和第三方向兩兩垂直。本公開實施例中，定義第一方向為X軸方向，定義第二方向為Y軸方向，定義第三方向為Z軸方向。
本公開實施例提供一種半導體結構的形成方法，圖1為本公開實施例提供的半導體結構的形成方法的流程示意圖，如圖1所示，半導體結構的形成方法包括以下步驟：
步驟S101、提供半導體基板；半導體基板上形成有沿第一方向交替排布的疊層結構和隔離結構。
本公開實施例中，半導體基板可以是矽基板，半導體基板也可以包括其它半導體元素，例如：鍺（Ge），或包括半導體化合物，例如：碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）或銻化銦（InSb），或包括其它半導體合金，例如：矽鍺（SiGe）、磷化砷鎵（GaAsP）、砷化銦鋁（AlInAs）、砷化鎵鋁（AlGaAs）、砷化銦鎵（GaInAs）、磷化銦鎵（GaInP）、及/或磷砷化銦鎵（GaInAsP）或其組合。
本公開實施例中，隔離結構的材料可以是氧化矽、氮化矽、氮氧化矽或者其它合適的材料。
本公開實施例中，疊層結構包括沿第二方向交替堆疊的第一半導體層和第二半導體層；第一半導體層的材料可以是鍺、或鍺化矽（SiGe）、碳化矽，也可以是絕緣體上矽（Silicon-On-Insulator，SOI）或者絕緣體上鍺（Germanium-on-Insulator，GOI）。第二半導體層可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括半導體化合物，例如：碳化矽、砷化鎵、磷化鎵磷化銦、砷化銦或銻化銦，或包括其它半導體合金，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。
本公開實施例中，第一半導體層和第二半導體層的材料應該不同，因為後續需要去除疊層結構中的第一半導體層，保留第二半導體層。因此，第一半導體層相對於第二半導體層應該具有較大的選擇蝕刻比，例如第一半導體層和第二半導體層的蝕刻選擇比可以為5-15，從而在蝕刻過程中第一半導體層相對於第二半導體層更容易被蝕刻去除。
步驟S102、在疊層結構和隔離結構中形成支撐結構。
本公開實施例中，支撐結構的材料可以包括以下至少之一：氧化矽、氮化矽、氮碳化矽、氮氧化矽、氮硼化矽。支撐結構可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積（Chemical Vapor Deposition，CVD）製程、物理氣相沉積（Physical Vapor Deposition，PVD）製程、原子層沉積（Atomic Layer Deposition，ALD）製程、旋塗製程、塗布製程或薄膜製程等。
步驟S103、蝕刻疊層結構和隔離結構，形成多個沿第一方向和第二方向陣列排布的鋸齒形第一半導體柱，鋸齒形第一半導體柱之間形成有空隙；其中，鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構，且鋸齒形第一半導體柱通過支撐結構支撐。
本公開實施例中，可以採用乾式蝕刻製程（例如等離子蝕刻製程、反應離子蝕刻製程或者離子銑製程）蝕刻疊層結構和隔離結構，形成鋸齒形的第一半導體柱。乾式蝕刻採用的氣體可以為三氟甲烷（CHF
3）、四氟化碳（CF
4）、二氟甲烷（CH
2F
2）、氫溴酸（HBr）、氯氣（Cl
2）或六氟化硫（SF
6）中的一種或任意組合。
本公開實施例中，由交替排列的第一凸起結構和第一凹陷結構構成的鋸齒形第一半導體柱相較於相關技術中圓柱狀的第一半導體柱，表面積增加了，如此，在鋸齒形第一半導體柱之間的空隙中形成電容結構時，可以增加電容結構電極之間的有效面積，從而實現增加電容結構的電容量。
步驟S104、在空隙中形成電容結構。
本公開實施例中，由於電容結構形成於鋸齒形第一半導體柱之間的空隙中，且鋸齒形的第一半導體柱具有較大的表面積，因此，本公開實施例中的電容結構電極之間的有效面積較大，形成的電容結構電容量高，如此，可以提高感測放大器的感測效果，並且增大數據的保持時間。
圖2a~圖2s、圖3a~圖3e、圖4a~圖4e、圖5a~圖5e為本公開實施例提供的半導體結構形成過程中的結構示意圖，其中，a-a'、b-b'、c-c'、d-d'方向的剖面圖僅為描述清楚半導體的內部結構，並非按比例繪製。下面結合圖2a~圖2s、圖3a~圖3e、圖4a~圖4e、圖5a~圖5e對本公開實施例提供的半導體結構的形成過程進行詳細的說明。
首先，可以參考圖2a~圖2f，執行步驟S101、提供半導體基板10；半導體基板10上形成有沿第一方向交替排布的疊層結構11和隔離結構14，其中，圖2a、圖2c、圖2e為三維視圖，圖2b、圖2d、圖2f分別為圖2a、圖2c、圖2e的剖視圖。
在一些實施例中，隔離結構14可以通過以下步驟形成：在半導體基板10上形成初始疊層結構11a，其中，初始疊層結構11a包括交替堆疊的第一半導體層111和第二半導體層112；圖形化初始疊層結構11a，形成疊層結構11和隔離溝槽13；在隔離溝槽13中填充隔離材料，形成隔離結構14。
如圖2a和圖2b所示，在半導體基板10上形成初始疊層結構11a，其中，初始疊層結構11a包括沿Y軸方向由下至上依次交替堆疊的第一半導體層111和第二半導體層112。
本公開實施例中，可以通過外延製程形成第一半導體層111和第二半導體層112。第一半導體層111和第二半導體層112交替堆疊可以形成半導體超晶格，每一層半導體層的厚度從幾個原子到幾十個原子層不等，各半導體層的主要半導體性質如帶隙和摻雜程度（level）可以獨立地控制。疊層結構11中第一半導體層111和第二半導體層112的層數可以根據需要的電容密度（或記憶密度）來設置，第一半導體層111和第二半導體層112的層數越多，形成的三維半導體結構的集成度更高且電容密度越大。例如，第一半導體層111和第二半導體層112的層數可以為2~2000層。
如圖2c和圖2d所示，疊層結構11和隔離溝槽13可以通過以下步驟形成：在初始疊層結構11a的表面形成具有第一預設圖案的第一掩膜層12，第一預設圖案包括沿X軸方向依次排列的多個第一預設子圖案H，且第一預設子圖案H曝露出部分初始疊層結構11a；通過第一掩膜層12蝕刻初始疊層結構11a，以去除第一掩膜層12曝露出的初始疊層結構11a，形成疊層結構11和隔離溝槽13。
本公開實施例中，可以通過高縱橫比蝕蝕刻（High Aspect Ratio，HAR）技術蝕刻初始疊層結構11a，形成疊層結構11和隔離溝槽13。
在一些實施例中，在形成疊層結構11和隔離溝槽13之後，可以採用乾式蝕刻技術或者濕式蝕刻技術去除第一掩膜層12，曝露出疊層結構11的上表面。
如圖2e和圖2f所示，在隔離溝槽13中填充隔離材料，形成隔離結構14。隔離材料可以是氧化矽、氮化矽或者氮氧化矽等。
需要說明的是，在隔離溝槽13中填充隔離材料，形成隔離結構14的過程中，往往會在疊層結構11的表面也沉積有部分隔離材料，然後會經過化學機械拋光（Chemical Mechanical Polishing，CMP）處理，使得疊層結構11的表面具有一層平整光滑的隔離材料，位於疊層結構11表面的這層隔離材料用於在後續對疊層結構11進行處理時，保護疊層結構11頂表面的第二半導體層112不受損傷。本公開實施例中，為了便於描述半導體結構的形成方法，圖2e~圖2j中均未示出位於疊層結構11表面的隔離材料。
接下來，可以參考圖2g~圖2j，執行步驟S102，在疊層結構和隔離結構中形成支撐結構，其中，圖2g和圖2i為三維視圖，圖2h和圖2j分別為圖2g和圖2i的剖視圖。
在一些實施例中，支撐結構15可以通過以下步驟形成：在疊層結構11和隔離結構14的表面形成具有第二預設圖案的第二掩膜層（未示出）；其中，第二預設圖案曝露出部分疊層結構11和部分隔離結構14；通過第二掩膜層，蝕刻去除曝露出的隔離結構14和曝露出的疊層結構11中的第一半導體層111，形成如圖2g和圖2h所示的蝕刻凹槽16；在蝕刻凹槽16中填充支撐材料，形成如圖2i和圖2j所示的支撐結構15。本公開實施例中，支撐材料可以是氮化矽或者碳氮化矽。
在一些實施例中，在形成蝕刻凹槽16之後，半導體結構的形成方法還包括：去除具有第二預設圖案的第二掩膜層。實施時，可以採用乾式蝕刻技術或者濕式蝕刻技術去除第二掩膜層，曝露出隔離結構14的上表面。
本公開實施例中，由於電容結構會形成於第二半導體層112之間的空隙中，所以支撐結構15還可以用於支撐電容結構，從而提高電容結構堆疊的穩定性。
接下來，可以參考圖2k~圖2o，執行步驟S103、蝕刻疊層結構11和隔離結構14，形成多個沿第一方向和第二方向陣列排布的鋸齒形第一半導體柱17，鋸齒形第一半導體柱17之間形成有空隙；鋸齒形第一半導體柱17包括沿第三方向依次交替排列的第一凸起結構21和第一凹陷結構20，且鋸齒形第一半導體柱17通過支撐結構15支撐；其中，圖2k、圖2l為三維視圖，圖2m為圖2l的剖視圖，圖2n和圖2o均為剖視圖。
在一些實施例中，鋸齒形第一半導體柱17可以通過以下步驟形成：
如圖2k所示，在疊層結構11和隔離結構14的表面形成具有特定圖案D的掩膜層19；其中，特定圖案D包括沿Z軸方向依次排列的多個子圖案E，且子圖案E曝露出部分疊層結構11和部分隔離結構14。
如圖2l和圖2m所示，採用乾式蝕刻技術或者濕式蝕刻技術去除子圖案E曝露出的隔離結構14和疊層結構11中的第一半導體層111。本公開實施例中，由於第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，因此，在去除第一半導體層111時可以不損傷第二半導體層112。
如圖2n所示，對子圖案E曝露出的疊層結構11中的第二半導體層112進行減薄處理，以形成第一凹陷結構20；其中，第二半導體層112的未處理部分構成第一凸起結構21；第一凸起結構21在Z軸方向上的投影面積大於第一凹陷結構20在Z軸方向上的投影面積。
如圖2o所示，在形成第一凹陷結構20之後，半導體結構的形成方法還包括：去除掩膜層19、剩餘的第一半導體層111和剩餘的隔離結構14，曝露出第一凸起結構21。
在一些實施例中，在形成鋸齒形的第一半導體柱17之後，半導體結構的形成方法還包括：對鋸齒形第一半導體柱17進行離子注入。例如可以採用金屬離子對鋸齒形第一半導體柱17進行離子注入，例如為鈉離子。由於鋸齒形第一半導體柱17會作為電容結構的下電極的一部分，因此，對鋸齒形第一半導體柱17進行離子注入，可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
在一些實施例中，在對鋸齒形第一半導體柱17進行離子注入之後，半導體結構的形成方法還包括：在鋸齒形第一半導體柱17的表面形成金屬矽化物。實施時，可以在鋸齒形第一半導體柱17上沉積一層金屬材料，例如可以是鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鎢（W）、鉑（Pt）以及鈀（Pd）中的任何一種；之後通過快速熱退火處理使得金屬材料與鋸齒形第一半導體柱17相互反應，從而在鋸齒形第一半導體柱17的表面形成金屬矽化物。由於金屬矽化物具有較低的阻值，因此可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
最後，可以參考圖2p~圖2s，執行步驟S104、在空隙中形成電容結構22。
其中，圖2p為三維視圖，圖2q、圖2r、圖2s分別為沿圖2p中a-a'、b-b'和d-d'的剖視圖，需要說明的是圖2p中僅示出一個鋸齒形第一半導體柱17的三維視圖，實際上，半導體結構中包括多個沿X軸和Y軸方向陣列排布的鋸齒形第一半導體柱17。
如圖2p~圖2s所示，在一些實施例中，電容結構22可以通過以下步驟形成：在鋸齒形第一半導體柱17之間的空隙中依次沉積第一電極層材料、電介質材料和第二電極材料，形成第一電極層221、電介質層222和第二電極層223，以形成電容結構22。
本公開實施例中，第一電極材料、電介質材料和第二電極材料可以通過以下任意一種沉積製程形成：選擇性原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程和旋塗製程。第一電極材料和第二電極材料可以包括金屬或者金屬氮化物，例如，釕（Ru）或者氮化鈦。電介質材料可以包括高K介質材料，例如可以是氧化鑭（La
2O
3）、氧化鋁（Al
2O
3）、氧化鉿（HfO
2）、氮氧化鉿（HfON）、矽酸鉿（HfSiO
x）或氧化鋯（ZrO
2）中的一種或任意組合。在其它實施例中，第一電極材料和第二電極材料還可以是多晶矽。
在一些實施例中，請繼續參考圖2p~圖2s，半導體結構的形成方法還包括，在第二電極層223之間的空隙中填充導電材料，形成導電層23。本公開實施例中，導電材料可以是多晶矽，也可以是其它任意一種合適的導電材料，例如，鍺矽或者摻雜多晶矽。
本公開實施例中，第一凸起結構21和第一凹陷結構20共同構成鋸齒形第一半導體柱17，且後續會在鋸齒形第一半導體柱17之間的空隙中形成電容結構，由於第一凸起結構21在第三方向上的投影面積S1大於第一凹陷結構20在第三方向上的投影面積S2，如此，使得本公開實施例中的鋸齒形第一半導體柱17的表面積相較於相關技術中圓柱狀的半導體柱的表面積大，進而使得所形成的電容結構電極之間的有效面積較大，形成的電容結構電容量高，可以提高感測放大器的感測效果，並且增大數據的保持時間。
在一些實施例中，第一凸起結構21和第一凹陷結構20分別為長方體，其中，第一凹陷結構20沿垂直Z軸的橫截面為邊長為A的正方形，第一凸起結構21的沿垂直Z軸的橫截面為邊長為B的正方形，且第一凸起結構21和第一凹陷結構20在Z軸方向的長度分別為L，則A、B、L符合公式：4L＜B+A，其中B＞A。
在一些實施例中，A的範圍可以是10-30nm，B的範圍可以是30-50nm，L的範圍可以是5nm-20nm。
在一些實施例中，在形成電容結構之前，半導體結構的形成方法還包括：形成環繞式閘極結構和位元線結構。
在一些實施例中，如圖3a所示，在形成第一凹陷結構20之後，半導體結構的形成方法還包括：對第一凹陷結構20進行圓柱化處理，形成第一圓柱201。例如，可以通過四甲基氫氧化銨（Tetramethylammonium hydroxide，TMAH）溶液蝕刻第一凹陷結構20，形成第一圓柱201。
在一些實施例中，在形成第一圓柱之後，半導體結構的形成方法還包括：通過TMAH溶液蝕刻第一凸起結構21，對第一凸起結構21進行圓柱化處理，形成第二圓柱211；其中，第一圓柱201和第二圓柱211共同構成鋸齒形第二半導體柱18a。
在一些實施例中，在對第一凸起結構21進行圓柱化處理的過程之前，需要在第一圓柱201的表面形成屏蔽層，屏蔽層與鋸齒形第二半導體柱18a具有不同的蝕刻選擇比，屏蔽層用於在對第一凸起結構21進行圓柱化處理時保護第一圓柱201不受損傷，例如，屏蔽層的材料可以是二氧化矽、氮化矽、碳氮化矽、氫氧化矽等。本公開實施例中，在對第一凹陷結構20進行圓柱化處理的過程中，由於第一凸起結構21的四周保留有隔離結構14和掩膜層19，可以保護第一凸起結構21不受損傷，因此，不需要在第一凸起結構21的表面形成屏蔽層。
在一些實施例中，在形成鋸齒形第二半導體柱18a之後，半導體結構的形成方法還包括：對鋸齒形第二半導體柱18a進行離子注入，或者，在鋸齒形第二半導體柱18a的表面形成金屬矽化物；例如，可以採用金屬離子（例如為鈉離子）對鋸齒形第二半導體柱18a進行離子注入。
本公開實施例中，由於鋸齒形第二半導體柱18a會作為電容結構的下電極的一部分，因此，對鋸齒形第二半導體柱18a進行金屬離子注入，可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
在一些實施例中，在對鋸齒形第二半導體柱18a進行離子注入之後，或者，在鋸齒形第二半導體柱18a的表面形成金屬矽化物之後，半導體結構的形成方法還包括：在鋸齒形第二半導體柱18a的空隙中依次形成第一電極層221、電介質層222和第二電極層223，以形成如圖3b~圖3e所示的電容結構22；其中，圖3b為三維視圖，圖3c、圖3d、圖3e分別為沿圖3b中a-a'、b-b'和d-d'的剖視圖，需要說明的是圖3b中僅示出一個鋸齒形第二半導體柱18a的三維視圖，實際上，半導體結構中包括多個沿X軸和Y軸方向陣列排布的鋸齒形第二半導體柱18a。
在一些實施例中，繼續參考圖3b~圖3e，半導體結構的形成方法還包括，在第二電極層223之間的空隙中填充導電材料，形成導電層23。
本公開實施例中，第一圓柱201和第二圓柱211共同構成鋸齒形第二半導體柱18a，且後續會在鋸齒形第二半導體柱18a之間的空隙中形成電容結構，由於第二圓柱211在第三方向上的投影面積S4大於第一圓柱201在第三方向的投影面積S3，如此，使得本公開實施例中的鋸齒形第二半導體柱18a的表面積相較於相關技術中圓柱狀的半導體柱的表面積大，進而使得所形成的電容結構電極之間的有效面積較大，形成的電容結構電容量高，可以提高感測放大器的感測效果，並且增大數據的保持時間。
在一些實施例中，第一圓柱201和第二圓柱211分別為圓柱體，其中，第一圓柱201沿垂直Z軸的橫截面為半徑為r的圓形，第二圓柱211的沿垂直Z軸的橫截面為半徑為R的圓形，且第一圓柱201和第二圓柱211在Z軸方向的長度分別為L，則r、R、L符合公式：2L＜r+R，其中，R大於r。
在一些實施例中，r的範圍可以是5-15nm，R的範圍可以是15-30nm，L的範圍可以是5nm-20nm。
在一些實施例中，如圖4a所示，在形成第一凹陷結構20之後，半導體結構的形成方法還包括：對第一凹陷結構20進行圓柱化處理，形成第一圓柱201。例如，可以通過TMAH溶液蝕刻第一凹陷結構20，形成第一圓柱201。第一圓柱201和第一凸起結構21共同構成鋸齒形第三半導體柱18b。
在一些實施例中，在形成鋸齒形第三半導體柱18b之後，半導體結構的形成方法還包括：對鋸齒形第三半導體柱18b進行離子注入，或者，在鋸齒形第三半導體柱18b的表面形成金屬矽化物；例如，可以採用金屬離子（例如為鈉離子）對鋸齒形第三半導體柱18b進行離子注入。
本公開實施例中，由於鋸齒形第三半導體柱18b會作為電容結構的下電極的一部分，因此，對鋸齒形第三半導體柱18b進行金屬離子注入，可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
在一些實施例中，在對鋸齒形第三半導體柱18b進行離子注入之後，或者，在鋸齒形第三半導體柱18b的表面形成金屬矽化物之後，半導體結構的形成方法還包括：在鋸齒形第三半導體柱18b的空隙中依次形成第一電極層221、電介質層222和第二電極層223，以形成如圖4b~圖4e所示的電容結構22；其中，圖4b為三維視圖，圖4c、圖4d、圖4e分別為沿圖4b中a-a'、b-b'和d-d'的剖視圖，需要說明的是圖4b中僅示出一個鋸齒形第三半導體柱18b的三維視圖，實際上，半導體結構中包括多個沿X軸和Y軸方向陣列排布的鋸齒形第三半導體柱18b。
在一些實施例中，繼續參考圖4b~圖4e，半導體結構的形成方法還包括，在第二電極層223之間的空隙中填充導電材料，形成導電層23。
本公開實施例中，第一圓柱201和第一凸起結構21共同構成鋸齒形第三半導體柱18b，且後續會在鋸齒形第三半導體柱18b之間的空隙中形成電容結構，由於第一凸起結構21在第三方向上的投影面積S1大於第一圓柱201在第三方向的投影面積S3，如此，使得本公開實施例中的鋸齒形第三半導體柱18b的表面積相較於相關技術中圓柱狀的半導體柱的表面積大，進而使得所形成的電容結構電極之間的有效面積較大，形成的電容結構電容量高，可以提高感測放大器的感測效果，並且增大數據的保持時間。
在一些實施例中，如圖5a所示，在形成第一凹陷結構20和第一凸起結構21之後，半導體結構的形成方法還包括：通過TMAH溶液蝕刻第一凸起結構21，對第一凸起結構21進行圓柱化處理，形成第二圓柱211；其中，第一凹陷結構20和第二圓柱211共同構成鋸齒形第四半導體柱18c。
在一些實施例中，在對第一凸起結構21進行圓柱化處理的過程之前，需要在第一圓柱201的表面形成屏蔽層，屏蔽層與鋸齒形第四半導體柱18c具有不同的蝕刻選擇比，屏蔽層用於在對第一凸起結構21進行圓柱化處理時保護第一圓柱201不受損傷，例如，屏蔽層的材料可以是二氧化矽、氮化矽、碳氮化矽、氫氧化矽等。
在一些實施例中，在形成鋸齒形第四半導體柱18c之後，半導體結構的形成方法還包括：對鋸齒形第四半導體柱18c進行離子注入，或者，在鋸齒形第四半導體柱18c的表面形成金屬矽化物；例如，可以採用金屬離子（例如為鈉離子）對鋸齒形第四半導體柱18c進行離子注入。
本公開實施例中，由於鋸齒形第四半導體柱18c會作為電容結構的下電極的一部分，因此，對鋸齒形第四半導體柱18c進行金屬離子注入，可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
在一些實施例中，在對鋸齒形第四半導體柱18c進行離子注入之後，或者，在鋸齒形第四半導體柱18c的表面形成金屬矽化物之後，半導體結構的形成方法還包括：在鋸齒形第四半導體柱18c的空隙中依次形成第一電極層221、電介質層222和第二電極層223，以形成如圖5b~圖5e所示的電容結構22；其中，圖5b為三維視圖，圖5c、圖5d、圖5e分別為沿圖5b中a-a'、b-b'和d-d'的剖視圖，需要說明的是圖5b中僅示出一個鋸齒形第四半導體柱18c的三維視圖，實際上，半導體結構中包括多個沿X軸和Y軸方向陣列排布的鋸齒形第四半導體柱18c。
在一些實施例中，繼續參考圖5b~圖5e，半導體結構的形成方法還包括，在第二電極層223之間的空隙中填充導電材料，形成導電層23。
本公開實施例中，第一凹陷結構20和第二圓柱211共同構成鋸齒形第四半導體柱18c，且後續會在鋸齒形第四半導體柱18c之間的空隙中形成電容結構，由於第二圓柱211在第三方向上的投影面積S4大於第一凹陷結構20在第三方向的投影面積S2，如此，使得本公開實施例中的鋸齒形第四半導體柱18c的表面積相較於相關技術中圓柱狀的半導體柱的表面積大，進而使得所形成的電容結構電極之間的有效面積較大，形成的電容結構電容量高，可以提高感測放大器的感測效果，並且增大數據的保持時間。
除此之外，本公開實施例還提供一種半導體結構，半導體結構通過上述實施例中半導體結構的形成方法形成，圖6a~圖6d為本公開實施例提供的一種半導體結構的結構示意圖，其中，圖6a為部分半導體結構的三維視圖，圖6b~圖6d為沿圖6a中a-a'、b-b'和d-d'的剖視圖，半導體結構100包括：半導體基板10，以及位於半導體基板10表面的支撐結構15和多個鋸齒形第一半導體柱17。
其中，多個鋸齒形第一半導體柱17沿第一方向（即X軸方向）和第二方向（即Y軸方向）陣列排布，且多個鋸齒形第一半導體柱17通過支撐結構15支撐；鋸齒形第一半導體柱17包括沿第三方向（即Z軸方向）依次交替排列的第一凸起結構21和第一凹陷結構20。
本公開實施例中，第一凸起結構21在Z軸方向上的投影面積S1大於第一凹陷結構20在Z軸方向上的投影面積S2。
在一些實施例中，第一凸起結構21可以是方形柱、多邊形柱或者圓形柱，第一凹陷結構20可以是方型柱、多邊形柱或者圓形柱。
在一些實施例中，請繼續參考圖6a~圖6d，半導體結構100還包括：電容結構22，電容結構22填充於鋸齒形第一半導體柱17之間。電容結構22包括第一電極層221、電介質層222和第二電極層223。
在一些實施例中，半導體結構100還包括：導電層23；導電層23填充於第二電極層223之間。
本公開實施例提供的半導體結構與上述實施例中的半導體結構的形成方法類似，對於本公開實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
本公開實施例中，由於半導體結構中的電容結構為鋸齒形，因此，電容結構電極之間的有效面積較大，電容結構電容量高，如此，可以提高感測放大器的感測效果，並且增大數據的保持時間。
在本公開所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或組件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合。
本公開所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情况下可以任意組合，得到新的方法實施例或設備實施例。
以上，僅為本公開的一些實施方式，但本公開的保護範圍並不局限於此，任何熟悉本技術領域具有通常知識者在本公開揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本公開的保護範圍之內。因此，本公開的保護範圍應以申請專利範圍的保護範圍為準。
D:特定圖案
E:子圖案
H:第一預設子圖案
S101,S102,S103,S104:步驟
S1,S2,S3,S4:投影面積
X,Y,Z:軸
10:半導體基板
100:半導體結構
11:疊層結構
11a:初始疊層結構
111:第一半導體層
112:第二半導體層
12:第一掩膜層
13:隔離溝槽
14:隔離結構
15:支撐結構
16:蝕刻凹槽
17:鋸齒形第一半導體柱
18a:鋸齒形第二半導體柱
18b:鋸齒形第三半導體柱
18c:鋸齒形第四半導體柱
19:掩膜層
20:第一凹陷結構
201:第一圓柱
21:第一凸起結構
211:第二圓柱
22:電容結構
221:第一電極層
222:電介質層
223:第二電極層
23:導電層
在附圖（其不一定是按比例繪製的）中，相似的符號可在不同的視圖中描述相似的部件。具有不同字母後綴的相似符號可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
圖1為本公開實施例提供的半導體結構的形成方法的流程示意圖；
圖2a~圖2s、圖3a~圖3e、圖4a~圖4e、圖5a~圖5e為本公開實施例提供的半導體結構形成過程中的結構示意圖；
圖6a~圖6d為本公開實施例提供的一種半導體結構的結構示意圖。
S101,S102,S103,S104:步驟
Claims (10)
- 一種半導體結構的形成方法，其特徵在於，包括：提供半導體基板；所述半導體基板上形成有沿第一方向交替排布的疊層結構和隔離結構；在所述疊層結構和所述隔離結構中形成支撐結構；蝕刻所述疊層結構和所述隔離結構，形成多個沿所述第一方向和第二方向陣列排布的鋸齒形第一半導體柱，所述鋸齒形第一半導體柱之間形成有空隙；其中，所述鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構，且所述鋸齒形第一半導體柱通過所述支撐結構支撐；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第二方向垂直於所述半導體基板的上表面；在所述空隙中形成電容結構。
- 根據請求項1所述的方法，其特徵在於，所述疊層結構包括沿所述第二方向交替堆疊的第一半導體層和第二半導體層；所述鋸齒形第一半導體柱通過以下步驟形成：在所述疊層結構和所述隔離結構的表面形成具有特定圖案的掩膜層；其中，所述特定圖案包括沿第三方向依次排列的多個子圖案，且所述子圖案曝露出部分疊層結構和部分隔離結構；對所述子圖案曝露出的疊層結構中的第二半導體層進行減薄處理，以形成所述第一凹陷結構；其中，第二半導體層的未處理部分構成所述第一凸起結構；所述第一凸起結構在所述第三方向上的投影面積大於所述第一凹陷結構在所述第三方向上的投影面積；其中，所述疊層結構和所述隔離結構通過以下步驟形成：在所述半導體基板上形成初始疊層結構，其中，所述初始疊層結構包括交替堆疊的所述第一半導體層和所述第二半導體層；圖形化所述初始疊層結構，形成所述疊層結構和隔離溝槽；在所述隔離溝槽中填充隔離材料，形成所述隔離結構；其中，所述圖形化所述初始疊層結構，形成所述疊層結構和隔離溝槽，包括：在所述初始疊層結構的表面形成具有第一預設圖案的第一掩膜層，所述第一預設圖案包括沿所述第一方向依次排列的多個第一預設子圖案，且所述第一預設圖案曝露出部分初始疊層結構；通過所述第一掩膜層蝕刻所述初始疊層結構，以去除所述第一預設子圖案曝露出的所述初始疊層結構，形成所述疊層結構和所述隔離溝槽。
- 根據請求項2所述的方法，其特徵在於，在形成所述第一凹陷結構之前，所述方法還包括：通過所述掩膜層，去除所述子圖案曝露出的隔離結構和所述子圖案曝露出的疊層結構中的所述第一半導體層；其中，在形成所述第一凹陷結構之後，所述方法還包括：依次去除所述掩膜層、剩餘的所述第一半導體層和所述隔離結構。
- 根據請求項2或3所述的方法，其特徵在於，所述在所述疊層結構和所述隔離結構中形成支撐結構，包括：在所述疊層結構和所述隔離結構的表面形成具有第二預設圖案的第二掩膜層；其中，所述第二預設圖案曝露出部分疊層結構和部分隔離結構；通過所述第二掩膜層，蝕刻去除曝露出的隔離結構和曝露出的疊層結構中的第二半導體層，形成蝕刻凹槽；在所述蝕刻凹槽中填充支撐材料，形成所述支撐結構。
- 根據請求項1所述的方法，其特徵在於，在所述空隙中形成電容結構，包括：在所述鋸齒形第一半導體柱的表面依次形成第一電極層、電介質層和第二電極層，以形成所述電容結構；其中，在所述第二電極層之間的空隙中填充導電材料，形成導電層。
- 根據請求項4所述的方法，其特徵在於，在形成所述第一凹陷結構之後，且在依次去除所述掩膜層、剩餘的所述第一半導體層和所述隔離結構之前，所述方法還包括：對所述第一凹陷結構進行圓柱化處理，形成第一圓柱；其中，在依次去除所述掩膜層、所述第一半導體層和所述隔離結構之後，所述方法還包括：對所述第一凸起結構進行圓柱化處理，形成第二圓柱；所述第一圓柱和所述第二圓柱共同構成鋸齒形第二半導體柱。
- 根據請求項6所述的方法，其特徵在於，所述方法還包括：在所述鋸齒形第二半導體柱之間的空隙中形成電容結構，以形成所述半導體結構，對所述鋸齒形第一半導體柱或者所述鋸齒形第二半導體柱進行離子注入，在所述鋸齒形第一半導體柱或者所述鋸齒形第二半導體柱的表面形成金屬矽化物。
- 一種半導體結構，其特徵在於，所述半導體結構包括：半導體基板；位於所述半導體基板表面的多個鋸齒形第一半導體柱和支撐結構；其中，多個所述鋸齒形第一半導體柱沿第一方向和第二方向陣列排布，且通過所述支撐結構支撐；所述鋸齒形第一半導體柱包括沿第三方向依次交替排列的第一凸起結構和第一凹陷結構；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第二方向垂直於所述半導體基板所在的平面；電容結構，填充於所述鋸齒形第一半導體柱之間。
- 根據請求項8所述的結構，其特徵在於，所述第一凸起結構在所述第三方向上的投影面積大於所述第一凹陷結構在所述第三方向上的投影面積。
- 根據請求項8或9所述的結構，其特徵在於，所述電容結構包括第一電極層、電介質層和第二電極層；所述半導體結構還包括：導電層；所述導電層填充於所述第二電極層之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022107296345 | 2022-06-24 | ||
| CN202210729634.5A CN117334679A (zh) | 2022-06-24 | 2022-06-24 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202401767A true TW202401767A (zh) | 2024-01-01 |
Family
ID=87801118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112119333A TW202401767A (zh) | 2022-06-24 | 2023-05-24 | 半導體結構及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117334679A (zh) |
| TW (1) | TW202401767A (zh) |
| WO (1) | WO2023245772A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184554A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | キャパシタおよびそれを用いた回路装置 |
| CN101540325B (zh) * | 2008-03-19 | 2011-07-13 | 财团法人工业技术研究院 | 存储器电容的电极结构以及存储器电容结构的制造方法 |
| US10535659B2 (en) * | 2017-09-29 | 2020-01-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| US11903183B2 (en) * | 2020-10-01 | 2024-02-13 | Micron Technology, Inc. | Conductive line contact regions having multiple multi-direction conductive lines and staircase conductive line contact structures for semiconductor devices |
| CN114582809B (zh) * | 2022-04-29 | 2022-07-29 | 长鑫存储技术有限公司 | 电容器的制作方法、电容器以及存储器 |
-
2022
- 2022-06-24 CN CN202210729634.5A patent/CN117334679A/zh active Pending
- 2022-07-14 WO PCT/CN2022/105642 patent/WO2023245772A1/zh unknown
-
2023
- 2023-05-24 TW TW112119333A patent/TW202401767A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN117334679A (zh) | 2024-01-02 |
| WO2023245772A1 (zh) | 2023-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101364780B1 (ko) | Ｕ-형상의 트랜지스터 및 대응하는 제조 방법 | |
| WO2021133427A1 (en) | Three-dimensional nor array including vertical word lines and discrete channels and methods of making the same | |
| US20100240179A1 (en) | Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same | |
| JP2011166142A (ja) | 半導体装置の製造方法 | |
| KR20170036838A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| JP2011138883A (ja) | 半導体装置及びその製造方法 | |
| CN104617096A (zh) | 硅埋入式数位线存取装置及其形成方法 | |
| WO2023245772A1 (zh) | 半导体结构及其形成方法 | |
| KR20110135768A (ko) | 반도체 소자의 제조방법 | |
| EP4328969A1 (en) | Semiconductor structure and method for forming same | |
| WO2023245768A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| WO2023216392A1 (zh) | 电容器堆叠结构及其形成方法 | |
| WO2023245811A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| WO2024026933A1 (zh) | 半导体结构及其形成方法 | |
| US20230016558A1 (en) | Capacitor stack structure and method for forming same | |
| WO2024036716A1 (zh) | 半导体结构及其形成方法 | |
| WO2024026940A1 (zh) | 半导体结构的形成方法 | |
| WO2023240704A1 (zh) | 半导体结构及其形成方法 | |
| WO2023245755A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| EP4328957A1 (en) | Semiconductor structure and forming method therefor, and layout structure | |
| WO2023040157A1 (zh) | 半导体结构及其形成方法 | |
| TW202410408A (zh) | 半導體結構及其形成方法 | |
| US20230017086A1 (en) | Semiconductor structure, method for forming same, and layout structure | |
| US20240057308A1 (en) | Semiconductor structure and method for forming same | |
| EP4329455A1 (en) | Semiconductor structure and forming method therefor, and layout structure |