TW202401749A - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TW202401749A TW202401749A TW112119886A TW112119886A TW202401749A TW 202401749 A TW202401749 A TW 202401749A TW 112119886 A TW112119886 A TW 112119886A TW 112119886 A TW112119886 A TW 112119886A TW 202401749 A TW202401749 A TW 202401749A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- isolation
- semiconductor
- metal
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 189
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims description 135
- 239000002184 metal Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 31
- 239000007769 metal material Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 340
- 238000005516 engineering process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000003667 anti-reflective effect Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 3
- 229910000484 niobium oxide Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本案實施例提供一種半導體結構及其形成方法，其中，所述方法包括：提供基底；基底包括沿第一方向延伸的第一隔離凹槽、以及沿第一方向和第三方向陣列排列的多個主動柱；第一隔離凹槽在第二方向上將基底分割為第一區域和第二區域；主動柱通過支撐結構支撐；第一方向、第二方向和第三方向兩兩相互垂直，第一方向與第二方向平行於基底的上表面；在主動柱之間的空隙中，形成位於第一區域的半電容結構和位於第二區域的全環閘結構；處理第一區域的主動柱和半電容結構，以形成沿第二方向延伸的電容結構；在第一隔離凹槽中形成連接全環閘結構和電容結構的第一連接結構。
Description
本案涉及半導體技術領域，涉及但不限於一種半導體結構及其形成方法。
動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）是電腦中常用的半導體記憶體件，由許多重複的存儲單元組成，每一個存儲單元通常包括電容器和電晶體。
相關技術中的DRAM，電晶體呈水平狀，且電容器與電晶體垂直，隨著技術節點的不斷發展，DRAM集成度不斷提高、尺寸不斷微縮，電容器的深寬比越來越大，電晶體的尺寸越來越小，DRAM的工藝複雜度和製造成本逐漸增大。
有鑑於此，本案實施例提供一種半導體結構及其形成方法。
第一方面，本案實施例提供一種半導體結構的形成方法，包括：
提供基底；所述基底包括沿第一方向延伸的第一隔離凹槽、以及沿所述第一方向和第三方向陣列排列的多個主動柱；其中，所述第一隔離凹槽在第二方向上將所述基底分割為第一區域和第二區域；所述主動柱通過支撐結構支撐；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，所述第一方向與所述第二方向平行於所述基底的上表面；
在所述主動柱之間的空隙中，形成位於所述第一區域的半電容結構和位於所述第二區域的全環閘結構；
處理所述第一區域的主動柱和所述半電容結構，以形成沿所述第二方向延伸的電容結構；
在所述第一隔離凹槽中形成連接所述全環閘結構和所述電容結構的第一連接結構。
第二方面，本案實施例提供一種半導體結構，所述半導體結構通過上述半導體結構的形成方法形成，所述半導體結構包括：
基底；所述基底包括沿第二方向排列的第一區域和第二區域；所述第二區域包括沿第一方向和第三方向陣列排列的主動柱；其中，所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，所述第一方向與所述第二方向平行於所述基底的上表面；
位於所述第一區域的電容結構、以及位於所述第二區域的全環閘結構；其中，所述全環閘結構環繞於所述主動柱的表面；
連接所述電容結構與所述全環閘結構的第一連接結構；
支撐所述電容結構和所述全環閘結構的支撐結構。
本案實施例提供的半導體結構及其形成方法，由於電容結構呈水平狀，相較於高深寬比的垂直電容結構，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性，且多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
下面將參照附圖更詳細地描述本案公開的示例性實施方式。雖然附圖中顯示了本案的示例性實施方式，然而應當理解，可以以各種形式實現本案，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本案，並且能夠將本案公開的範圍完整的傳達給本領域的技術人員。
在下文的描述中，給出了大量的細節以便提供對本案更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本案可以無需一個或多個這些細節而得以實施。在其它的例子中，為了避免與本案發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
應當明白，當元件或層被稱為“在……上”、“與……相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在……上”、“與……直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層及/或部分，這些元件、部件、區、層及/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本案教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本案必然存在第一元件、部件、區、層或部分。
在此使用的術語的目的僅在於描述具體實施例並且不作為本案的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”及/或“包括”，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件及/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件及/或組的存在或添加。在此使用時，術語“及/或”包括相關所列專案的任何及所有組合。
在介紹本案實施例之前，先定義一下以下實施例可能用到的描述立體結構的三個方向，以笛卡爾坐標系為例，三個方向可以包括X軸、Y軸和Z軸方向。基底可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情況下，定義垂直基底頂表面和底表面的方向為第三方向。在基底的頂表面和底表面（即基底所在的平面）方向上，定義兩彼此相交（例如彼此垂直）的方向，例如可以定義第一隔離凹槽延伸的方向為第一方向，定義第三隔離凹槽的延伸方向為第二方向，基於第一方向和第二方向可以確定半導體基板的平面方向。這裡，第一方向、第二方向和第三方向兩兩垂直。本案實施例中，定義第一方向為X軸方向，定義第二方向為Y軸方向，定義第三方向為Z軸方向。
本案實施例提供一種半導體結構的形成方法，圖1為本案實施例提供的半導體結構形成方法的流程示意圖，如圖1所示，半導體結構的形成方法包括以下步驟：
步驟S101，提供基底；基底包括沿第一方向延伸的第一隔離凹槽、以及沿第一方向和第三方向陣列排列的多個主動柱；其中，第一隔離凹槽在第二方向上將基底分割為第一區域和第二區域；主動柱通過支撐結構支撐。
本案實施例中，基底至少包括半導體基板，半導體基板可以是矽基板，半導體基板也可以包括其它半導體元素，例如：鍺（Ge），或包括化合物半導體，例如：碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）或銻化銦（InSb），或包括其它半導體合金，例如：矽鍺（SiGe）、磷化砷鎵（GaAsP）、砷化銦鋁（AlInAs）、砷化鎵鋁（AlGaAs）、砷化銦鎵（GaInAs）、磷化銦鎵（GaInP）、及/或磷砷化銦鎵（GaInAsP）或其組合。
本案實施例中，第一隔離凹槽在第二方向上將基底分割為第一區域和第二區域，第一區域和第二區域可以分別用於形成不同的功能結構，例如，第一區域可以用於形成電容結構，第二區域可以用於形成全環閘結構、位線結構和階梯狀字線結構。
本案實施例中，基底包括沿第一方向和第三方向陣列排列的多個主動柱和支撐結構，多個主動柱之間通過支撐結構支撐，每一主動柱用於形成一個電晶體。
支撐結構沿第一方向和第三方向延伸，支撐結構可以位於半導體基板的表面，也可以延伸進入半導體基板的內部，以實現更好的支撐效果。
本案實施例中，主動柱可以是方形棱柱（例如，四棱柱、六棱柱、八棱柱）或者圓柱。
步驟S102，在主動柱之間的空隙中，形成位於第一區域的半電容結構和位於第二區域的全環閘結構。
本案實施例中，第一區域用於形成電容結構，第二區域用於形成全環閘結構。半電容結構是不完整電容結構，而是電容結構的一部分，例如，只包括一個電極層的電容結構，或者只包括介電質層和一個電極層的電容結構。
本案實施例中，形成的全環閘結構具有寬的通道區，從而可以降低短通道效應，提高閘極的控制能力，進而可以提高所形成的半導體結構的性能。
步驟S103，處理第一區域的主動柱和半電容結構，以形成沿第二方向延伸的電容結構。
本案實施例中，通過對第一區域中的主動柱進行處理，例如，可以在第一區域中形成電極層，或者在第一區域中形成介電質層和電極層以將半電容結構轉變為完整的電容結構。
本案實施例中，形成的電容結構沿第一方向和第三方向間隔排列、且沿第二方向延伸，也就說本案實施例中形成的電容結構呈水平狀排列，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性。
步驟S104，在第一隔離凹槽中形成連接全環閘結構和電容結構的第一連接結構。
實施時，可以在全環閘結構中的通道表面通過磊晶技術生長導線作為第一連接結構；第一連接結構沿第二方向延伸，且與電容結構的電極層電連接。
本案實施例中，首先，在基底上形成沿第一方向延伸的第一隔離凹槽、以及沿第一方向和第三方向陣列排列的多個主動柱，第一隔離凹槽可以將基底在第一方向上分割為第一區域和第二區域，以實現在不同的區域製備不同的功能器件；其次，在主動柱之間的空隙中，形成位於第一區域的半電容結構和位於第二區域的全環閘結構；再次，處理第一區域的主動柱和半電容結構，形成沿第二方向延伸的電容結構，電容結構包括半電容結構；最後，在第一隔離凹槽中形成連接全環閘結構和電容結構的第一連接結構。由於全環閘結構和構成電容結構的半電容結構同時形成，如此，可以簡化半導體結構的製備工藝流程，降低半導體結構的製造成本。另外，由於本案實施例中的電容結構沿第二方向延伸，即本案實施例中的電容結構呈水平狀，相較於高深寬比的垂直電容結構，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性，且多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
圖2a~2n、圖3a~3m為本案實施例提供的半導體結構形成過程中的結構示意圖，其中，圖2a為三維結構示意圖，圖2b為圖2a中的疊層結構沿a-a＇和b-b＇的剖面圖，為便於詳細介紹所形成的半導體結構的內部結構，後續形成過程中的圖2c~2n和圖3a~3m均以a-a＇和b-b＇的剖面圖視角示出。下面結合圖2a~2n、圖3a~3m對本案實施例提供的半導體結構的形成過程進行詳細的說明。
首先，可以參考圖2a~2n，執行步驟S101、提供基底；基底包括沿第一方向延伸的第一隔離凹槽12、以及沿第一方向和第三方向陣列排列的多個主動柱110；其中，第一隔離凹槽12在第二方向上將基底分割為第一區域A和第二區域B；主動柱110通過支撐結構14支撐。
在一些實施例中，基底可以通過以下步驟形成：提供半導體基板10，在半導體基板10上形成疊層結構11，疊層結構11包括交替堆疊的第一半導體層111和第二半導體層112；蝕刻疊層結構11，以形成第一隔離凹槽12；去除疊層結構11中的第一半導體層111。
如圖2a和2b所示，半導體基板10上形成有由第一半導體層111和第二半導體層112交替堆疊的疊層結構11。第一半導體層111的材料可以是鍺、或鍺化矽、碳化矽；也可以是絕緣體上覆矽（Silicon-On-Insulator，SOI）或者絕緣體上覆鍺（Germanium-on-Insulator，GOI）。第二半導體層112可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括化合物半導體，例如：碳化矽、砷化鎵、磷化鎵磷化銦、砷化銦或銻化銦，或包括其它半導體合金，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。
本案實施例中，因為後續需要蝕刻去除第一半導體層111，保留第二半導體層112，因此，第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，即在相同的蝕刻條件下，第一半導體層111比第二半導體層112更容易被蝕刻去除。例如，第一半導體層111可以為鍺化矽層，第二半導體層112可以為矽層。
本案實施例中，可以通過磊晶製程形成第一半導體層111和第二半導體層112。第一半導體層111和第二半導體層112交替堆疊可以形成半導體超晶格，每一層半導體層的厚度從幾個原子到幾十個原子層不等，各層的主要半導體性質如帶隙和摻雜水平可以獨立地控制。疊層結構11中第一半導體層111和第二半導體層112的層數可以根據需要的電容密度（或儲存密度）來設置，第一半導體層111和第二半導體層112的層數越多，形成的三維記憶體集成度更高且電容密度越大。例如，第一半導體層111和第二半導體層112的層數可以為2~2000層。
在一些實施例中，在形成第一隔離溝槽12之前，半導體結構的形成方法還包括：蝕刻疊層結構11和部分半導體基板10，形成第三隔離凹槽13。
如圖2c和2d所示，第三隔離凹槽13可以通過以下步驟形成：首先，在疊層結構11的表面依次形成第一遮罩層151、第一抗反射層311和具有特定圖案H的第一光阻層161；其次，通過第一光阻層161依次蝕刻第一抗反射層311和第一遮罩層151，以將特定圖案H轉移至第一遮罩層151中；最後，通過具有特定圖案H的第一遮罩層蝕刻疊層結構11和部分半導體基板10，形成第三隔離凹槽13，本案實施例中，形成的第三隔離凹槽13的底部位於半導體基板10中，在其它實施例中，第三隔離凹槽13也可以不延伸進入半導體基板10中，而只位於疊層結構11中。
本案實施例中，第一抗反射層311用於吸收疊層結構11表面的反射光線，避免反射的光線與入射光線發生干涉；第一抗反射層311的材料可以是氮氧化矽或者旋塗碳層。第一遮罩層151採用的材料可以是氧化矽、氮化矽、碳化矽、氮氧化矽中的一種或幾種。第一遮罩層151和第一抗反射層311均可以通過任意一種合適的沉積製程形成。
本案實施例中，第三隔離凹槽13在第一方向上將第二區域B分割為第一部分B-1和第二部分B-2；其中，第一部分B-1可以用於形成全環閘結構，第二部分B-2可以用於形成階梯狀字線結構。
在一些實施例中，在形成第三隔離凹槽13之後，半導體結構的形成方法還包括：去除第一光阻層161、第一抗反射層311和第一遮罩層151。本案實施例中，可以採用乾式蝕刻技術（例如等離子蝕刻技術、反應離子蝕刻技術或者離子銑技術）或者濕式蝕刻技術去除第一光阻層161、第一抗反射層311和第一遮罩層151，暴露出疊層結構11的表面（如圖2d所示）。
圖2e為第一區域的俯視圖，如圖2e所示，在形成第三隔離凹槽13之後，且在形成第一隔離凹槽12之前，半導體結構的方法還包括：蝕刻疊層結構，以形成沿第二方向延伸的第五隔離凹槽31，第五隔離凹槽31將第二半導體層112分割為多個沿第一方向排列的多個主動柱110；在第五隔離凹槽31中形成隔離結構310。
本案實施例中，形成隔離結構310的材料可以是氧化矽、氮化矽或者氮氧化矽。隔離結構310用於將相鄰的主動柱110之間空隙填實，便於後續在主動柱110和隔離結構310之間形成其它的結構。
在一些實施例中，在形成隔離結構310之後、且在形成第一隔離凹槽12之前，半導體結構的形成方法還包括：蝕刻去除部分隔離結構310和部分第一半導體層111，形成多個沿第一方向延伸的蝕刻孔141；蝕刻孔141暴露主動柱110，在蝕刻孔141中填充支撐材料，以形成環繞主動柱110的支撐結構14。
本案實施例中，如圖2f~2h所示，支撐結構14可以通過以下步驟形成：首先，在疊層結構11的表面依次形成第二遮罩層152、第二抗反射層312和具有特定圖案I的第二光阻層162，特定圖案I可以為沿X軸方向延伸的多條開口；其次，通過第二光阻層162依次蝕刻第二抗反射層312和第二遮罩層152，以將特定圖案I轉移至第二遮罩層152中；再次，通過具有特定圖案I第二遮罩層蝕刻去除部分隔離結構310和部分第一半導體層111，形成多個沿X軸方向延伸的蝕刻孔141；最後，在蝕刻孔141中填充支撐材料，形成環繞主動柱110的支撐結構14。第二遮罩層152採用的材料可以是氧化矽、氮化矽、碳化矽、氮氧化矽中的一種或幾種；第二抗反射層312的材料可以是氮氧化矽或者旋塗碳；支撐材料可以是氮化矽或者碳氮化矽。
本案實施例中，支撐結構14還可以延伸進入半導體基板10中，以實現更穩定的支撐效果。
本案實施例中，支撐結構14可以用來支撐主動柱110，且後續在相鄰主動柱110之間會形成電容結構和全環閘結構，因此，支撐結構14還可以用於支撐電容結構和全環閘結構，從而提高了形成的半導體結構的穩定性。
在一些實施例中，在形成蝕刻孔141之後，半導體結構的形成方法還包括：去除第二光阻層162、第二抗反射層312和第二遮罩層152。實施時，可以採用乾式蝕刻技術或者濕式蝕刻技術去除第二光阻層162、第二抗反射層312和第二遮罩層152，暴露出疊層結構11的表面（如圖2h所示）。
如圖2i和2j所示，第一隔離凹槽12可以通過以下步驟形成：首先，在疊層結構11的表面依次形成第三遮罩層153和第三具有特定圖案C的光阻層163，特定圖案C可以為沿X軸方向延伸的一條開口，且特定圖案C在半導體基板10上的投影與特定圖案I在半導體基板10上的投影之一在Y軸方向上相鄰。其次，通過第三光阻層163蝕刻第三遮罩層153，以將特定圖案C轉移至第三遮罩層153中，通過具有特定圖案C的第三遮罩層蝕刻疊層結構11和隔離結構310，形成第一隔離凹槽12，第一隔離凹槽12暴露相鄰的支撐結構14。本案實施例中，第一隔離凹槽12延伸進入半導體基板10的中，以實現更好的隔離效果。
本案實施例中，第一隔離凹槽12在Y軸方向上將基底分割為第一區域A和第二區域B；其中，第一區域A用於形成電容結構，第二區域B用於形成全環閘結構、位線結構和階梯狀字線結構。
在其它實施例中，第一隔離凹槽12還可以只位於半導體基板10的表面。
本案實施例中，在形成第一隔離凹槽12之後，半導體結構的形成方法還包括：去除第三遮罩層153和第三光阻層163。實施時，可以採用乾式蝕刻技術或者濕式蝕刻技術去除第三遮罩層153和第三光阻層163。
在一些實施例中，如圖2k所示，在形成第一隔離凹槽12之後，半導體結構的形成方法還包括：在第一隔離凹槽12中填充犧牲材料，以形成犧牲層121。
本案實施例中，犧牲層121可以是氮氧化矽。犧牲層121用於在後續去除第一半導體層111時保護第二半導體層112的截面不被損傷，方便後續在第二半導體層112的截面磊晶形成連接全環閘結構和階梯狀字線結構的連接結構。
如圖2l所示，去除疊層結構11中的第一半導體層111。
本案實施例中，可以通過濕式（例如，採用濃硫酸、氫氟酸、濃硝酸等強酸蝕刻）或者乾式蝕刻技術去除疊層結構11中的第一半導體層111。第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，如此，在去除第一半導體層111時可以不損傷第二半導體層112。
在一些實施例中，請繼續參見圖2l，在去除第一半導體層111之後，半導體結構的形成方法還包括：去除犧牲層121、保護層131和隔離結構310。例如，可以採用濕式蝕刻技術去除犧牲層121、保護層131和隔離結構310。
在一些實施例中，如圖2m所示，半導體結構的形成方法還包括，對主動柱110進行減薄處理。本案實施例中，對主動柱110進行減薄處理，使得相鄰兩個主動柱110之間的空隙變大，一方面，可以提高電容結構的有效面積，進而提高電容結構的容量，另一方面，可以為後續電容結構和全環閘結構的形成預留出更大的空間，降低了製程的複雜度。
本案實施例中，可以通過以下兩種方式對主動柱110進行減薄處理：
方式一：對主動柱110直接進行乾式蝕刻，直至形成所需要厚度的時，停止蝕刻。
方式二：原位氧化主動柱110，將部分主動柱110氧化為氧化矽層，通過濕式蝕刻或者乾式蝕刻技術去除氧化矽層。
需要說明的是，在其它實施例中，也可以不對主動柱110進行減薄處理。
接下來，可以參考圖2n，執行步驟S102，在主動柱110之間的空隙中，形成位於第一區域的A半電容結構18和位於第二區域B的全環閘結構17。
在一些實施例中，半電容結構18和全環閘結構17可以通過以下步驟形成：在第一區域A和第二區域B的主動柱110的表面依次形成介質層171和第一金屬層173。
在一些實施例中，介質層171可以是一層，也可以是多層，例如，本案實施例中的介質層171包括第一介質層1711和第二介質層1712。其中，第一介質層1711的材料可以是氧化矽或者其它適合的材料；第二介質層1712的材料可以是高K材料，例如可以是氧化鑭、氧化鋁、氧化鉿、氮氧化鉿、氧化鈮、矽酸鉿或氧化鋯中的一種或任意組合；第一金屬層的材料可以是任意一種導電性能較好的材料，例如為氮化鈦。
本案實施例中，當第二介質層1712能夠作為電容結構的介電質層時，位於第一區域A的第二介質層1712和第一金屬層173構成半電容結構18。在其它實施例中，當第二介質層1712不能作為電容結構的介電質層時，半電容結構18包括第一金屬層173。位於第二區域B的第一介質層1711、第二介質層1712和第一金屬層173構成全環閘結構17。
本案實施例中，第一介質層1711、第二介質層1712和第一金屬層173可以通過以下任意一沉積製程形成，例如，化學氣相沉積（Chemical Vapor Deposition，CVD）製程、物理氣相沉積（Physical Vapor Deposition，PVD）製程、原子層沉積（Atomic Layer Deposition，ALD）製程、旋塗製程、塗敷製程或薄膜製程等。
本案實施例中，位於第一區域A中的第一金屬層173構成電容結構的下電極層；位於第二區域中的介質層171和第一金屬層173分別構成全環閘結構17的閘介質層和閘極金屬層。由於本案實施例中同時形成了全環閘結構17和電容結構的下電極層，如此，可以簡化半導體結構的製備工藝流程，降低半導體結構的製造成本。
本案實施例中，全環閘結構17具有寬的通道區，從而可以降低短通道效應，提高閘極的控制能力，進而可以提高所形成的半導體結構的性能。
需要說明的是，在形成全環閘結構17和半電容結構18的同時，在第一隔離凹槽12和第三隔離凹槽13的內壁也形成了介質層171和第一金屬層173。
請繼續參考圖2n，在形成第一金屬層173之後，半導體結構的形成方法還包括：在第一金屬層173的表面和第一金屬層173之間的空隙中填充第一隔離材料，形成第一隔離層19。
本案實施例中，第一隔離層19可以用來隔離相鄰的第一金屬層173，防止第一金屬層173漏電。第一隔離材料可以是氧化矽、氮化矽、氮氧化矽或者其它合適的材料。
接下來，可以參考圖3a~3c，步驟S103，處理第一區域A的主動柱110和半電容結構，以形成沿第二方向延伸的電容結構20。
在一些實施例中，當第二介質層1712能夠作為電容結構20的介電質層時，步驟S103可以通過以下步驟形成：如圖3a~3c所示，在第一區域A中形成沿X軸方向延伸的第一開口21；第一開口21暴露出半導體基板10；通過第一開口21，去除第一區域A中的主動柱110和第一介質層1711，形成第一空隙22；在第一開口21和第一空隙22中沉積第二金屬材料，形成第二金屬層174。
在其它實施例中，當第二介質層1721不能作為電容結構20的介電質層時，步驟S103還可以通過以下步驟形成：在第一區域A中形成沿X軸方向延伸的第一開口21；第一開口21暴露出半導體基板10；通過第一開口21，去除第一區域A中的主動柱110和介質層171，形成第一空隙22；在第一開口21和第一空隙22中依次沉積介電質材料和第二金屬材料，形成介電質層172和第二金屬層174。此時，第二金屬層174構成電容結構20的上電極，位於第一區域A中的第一金屬層173、介電質層172和第二金屬層174構成電容結構20。
在一些實施例中，請繼續參考圖3a和3b，第一開口21可以通過以下步驟形成：在第一隔離層19的表面形成具有特定圖案D的第四光阻層164，此時，第一隔離層19可以作為形成第一開口21的遮罩層，通過第四光阻層164蝕刻第一隔離層19，以將特定圖案D轉移至第一隔離層19中，通過具有特定圖案D的第一隔離層19蝕刻疊層結構11，直至暴露出半導體基板10，形成第一開口21。
本案實施例中，介電質層材料可以是高K介質，例如可以是氧化鑭（La
2O
3）、氧化鋁（Al
2O
3）、氧化鉿（HfO
2）、氮氧化鉿（HfON）、氧化鈮（NbO）、矽酸鉿（HfSiO
x）或氧化鋯（ZrO
2）中的一種或任意組合。第二金屬材料可以包括鈦、鎢、鉬、金屬氮化物或金屬矽化物。介電質材料和第二金屬材料可以通過任意一種沉積製程形成。
最後，可以參考圖3d~3f，步驟S104，在第一隔離凹槽12中形成連接全環閘結構17和電容結構20的第一連接結構23。
在一些實施例中，第一連接結構23可以通過以下步驟形成：去除位於第一隔離凹槽12中的第一隔離層19，以及去除位於第一隔離凹槽12中第二區域B側壁的介質層171和第一金屬層173，形成沿第一方向延伸的第二隔離凹槽12a；其中，第二隔離凹槽12a暴露出第二區域B中的主動柱110和第一區域A側壁的第一金屬層173；在暴露出的主動柱110的表面磊晶生長第一連接結構23；其中，第一連接結構23與第一區域中的第一金屬層173相接觸。
如圖3d~3f所示，第一連接結構23可以通過以下步驟形成：在第一隔離層19的表面形成具有特定圖案E的第五光阻層165，此時，第一隔離層19可以作為形成第二隔離凹槽12a的遮罩層，通過第五光阻層165蝕刻第一隔離層19，以將特定圖案E轉移至第一隔離層19中，通過具有特定圖案E的第一隔離層蝕刻去除位於第一隔離凹槽12中的第一隔離層19、介質層171、和第一金屬層173，形成沿X軸方向延伸的第二隔離凹槽12a；第二隔離凹槽12a暴露出第二區域B中的主動柱110和第一區域A側壁的第一金屬層173；在暴露出的主動柱110的表面磊晶生長第一半導體材料，形成第一連接結構23；第一連接結構23與第一區域A中的第一金屬層173相接觸。
本案實施例中，第一連接結構23可以是異質磊晶層，因此，第一半導體材料可以是矽鍺，矽鍺中鍺的含量可以為5％~50％；第一連接結構23的厚度為20埃（Å）~200Å。
本案實施例中，磊晶生長可以是氣相磊晶、液相磊晶、分子束磊晶或者金屬有機化學氣相沉積。利用磊晶生長製程的選擇性，可以實現全環閘結構17和電容結構20的自對準連接。
請繼續參考圖3f，在形成第一連接結構23之後，半導體結構的形成方法還包括：在第二隔離凹槽12a中、以及第一連接結構23之間的空隙中填充第二隔離材料，形成第二隔離層24；其中，第二隔離層24的表面與第一隔離層19的表面齊平。
本案實施例中，第二隔離層24可以用來隔離相鄰的第一連接結構23。第二隔離層24的材料可以是氧化矽、氮化矽、氮氧化矽或者其它合適的材料。
在一些實施例中，請參考圖3g~3m，在形成第二隔離層24之後，半導體結構的形成方法還包括：形成位線結構25和與全環閘結構17相連的階梯狀字線結構26。
在一些實施例中，位線結構25通過以下步驟形成：蝕刻主動柱110遠離電容結構20的一端，形成沿第一方向延伸的位線溝槽；位線溝槽暴露出第二區域的半導體基板10；在位線溝槽中填充位線金屬材料，以形成位線結構25。
如圖3g和3h所示，在第一隔離層19的表面形成具有特定圖案F的第六光阻層166，此時，第一隔離層19和第二隔離層24可以作為形成位線溝槽的遮罩層，通過第六光阻層166蝕刻第一隔離層19，將特定圖案E轉移至第一隔離層19中，通過具有特定圖案F的第一隔離層19蝕刻主動柱110遠離電容結構20的一端，形成沿X軸方向延伸的位線溝槽（未示出）；位線溝槽暴露出第二區域B的半導體基板10；在位線溝槽中填充位線金屬材料，形成位線結構25。
本案實施例中，位線金屬材料包括：鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、氮化鈦（TiN）、含鈦金屬層、多晶矽或其任何組合。
在一些實施例中，位線結構25、全環閘結構17與支撐結構14之間的關係可以包括以下兩種情況：一是支撐結構14位於全環閘結構17的中間，全環閘結構17與位線結構25接觸，如圖3h所示；二是支撐結構14位於全環閘結構遠離電容結構的一端（即位於全環閘結構17的最右端），此時，支撐結構與位線結構25接觸，位線結構25與全環閘結構17通過支撐結構14間隔。
在一些實施例中，在形成階梯狀字線結構26之前，半導體結構的形成方法還包括：去除位於第三隔離凹槽13中的第一隔離層19、介質層171和第一金屬層173，形成沿第二方向延伸的第四隔離凹槽13a；其中，第四隔離凹槽13a暴露出第一部分的第一金屬層173和第二部分的主動柱110；在第四隔離凹槽13a中形成連接第二部分和全環閘結構17的第二連接結構27。
在一些實施例中，如圖3i~3j所示，第四隔離凹槽13a可以通過以下步驟形成：在第一隔離層19的表面形成具有特定圖案G第七光阻層167，此時，第一隔離層19和第二隔離層24可以作為形成第四隔離凹槽13a的遮罩層，通過第七光阻層167蝕刻第一隔離層19，以將特定圖案G轉移至第一隔離層19中，通過具有特定圖案G的第一隔離層19蝕刻去除位於第三隔離凹槽13中的第一隔離層19、以及去除位於第三隔離凹槽13中第二部分B-2側壁的介質層171和第一金屬層173，形成沿Y軸方向延伸的第四隔離凹槽13a；其中，第四隔離凹槽13a暴露出第一部分B-1的側壁的第一金屬層173和第二部分B-2的主動柱110。
本案實施例中，第四隔離凹槽13a用於形成連接第二部分B-2和全環閘結構17的第二連接結構27。如圖3k所示，第二連接結構27通過以下步驟形成：在暴露出的第二部分B-2的主動柱110的表面磊晶生長第二半導體材料，形成第二連接結構27；其中，第二連接結構27與第一部分B-1中的第一金屬層173相接觸。
本案實施例中，第二連接結構27可以是同質磊晶層，因此，第二半導體材料可以是矽；第二連接結構27的厚度為20Å~200Å。
本案實施例中，磊晶生長可以是氣相磊晶、液相磊晶、分子束磊晶或者金屬有機化學氣相沉積。
在一些實施例中，請繼續參考圖3k，在形成第二連接結構27之後，半導體結構的形成方法還包括：在第二連接結構27的表面形成絕緣介質層175；其中，絕緣介質層175的表面與介質層171的表面齊平；在絕緣介質層175的表面形成第三金屬層176，第三金屬層176的表面與第一金屬層173的表面齊平；在第三金屬層176的表面和第三金屬層176之間的空隙中填充第三隔離材料，形成第三隔離層28，其中，第三隔離層28的表面與第一隔離層19的表面齊平。
本案實施例中，絕緣介質層175的材料可以是氧化矽、氮化矽或者氮氧化矽，例如為氧化矽。第三隔離層28可以用來隔離相鄰的第三金屬層176，防止第三金屬層176漏電；第三隔離層28的材料可以是氧化矽、氮化矽、氮氧化矽或者其它合適的材料。第三金屬層176的材料可以是任意一種導電性能較好的材料，例如鎢。
在一些實施例中，第三隔離凹槽13在X軸方向上將全環閘結構17分割為第一部分B-1和第二部分B-2；階梯狀字線結構26通過以下步驟形成：在第二部分的表面形成具有第二開口的光阻層；第二開口暴露出第二部分遠離第一部分的一端；通過光阻層多次蝕刻第二部分，形成階梯狀字線結構26；其中，在多次蝕刻過程中，第二開口在第一方向上的尺寸依次增大。
在一些實施例中，階梯狀字線結構26可以通過以下步驟形成：首先，在第二部分B-2的表面形成具有第二開口的光阻層；第二開口暴露出第二部分遠離第一部分的一端；通過具有第二開口的光阻層的蝕刻第二部分B-2，形成第一階梯結構，其中，第一階梯結構包含一個臺階；其次，在第一階梯結構表面形成具有第三開口的光阻層，第三開口暴露部分第一階梯結構，通過具有第三開口的光阻層蝕刻第一階梯結構形成第二階梯結構，其中，第二階梯結構包含兩個臺階，第三開口在X軸方向的尺寸大於第二開口的尺寸；再次，在第二階梯結構表面形成具有第四開口的光阻層，第四開口暴露部分第二階梯結構，通過第四開口的光阻層蝕刻第二階梯結構形成第三階梯結構，其中，第三階梯結構包含三個臺階，且第四開口在X軸方向的尺寸大於第三開口的尺寸；迴圈上述步驟，經過多次蝕刻過程，最終形成階梯狀字線結構26。
如圖3l所示，本案實施例中，在半導體基板10上形成了沿X軸方向延伸的階梯狀字線結構26，階梯狀字線結構26在沿Z軸方向從下至上具有逐層減小的長度。
在其它實施例中，階梯狀字線結構26還可以通過以下步驟形成：首先，在第二部分B-2的基板表面形成具有第一長度的第一字線，其中，第一字線與沿第三方向上最底層的第一層全環閘結構17電連接；其次，在第一字線表面形成具有第二長度的第一隔離單元；在第一隔離單元表面形成具有第二長度的第二字線，第二字線與沿第三方向上次底層的第二層全環閘結構17電連接，其中，第一長度大於第二長度，第一隔離單元用於隔離相鄰的第一字線和第二字線；再次，在第二字線表面形成具有第三長度的第二隔離單元；在第二隔離單元表面形成具有第三長度的第三字線，其中，第三字線與沿第三方向自下而上的第三層全環閘結構17電連接，其中，第二長度大於第三長度，第二隔離單元用於隔離相鄰的第二字線和第三字線；迴圈上述步驟，經過多次形成過程，形成由多條字線構成階梯狀字線結構26。
在一些實施例中，在形成階梯狀字線結構26之後，半導體結構的形成方法還包括：形成分別與電容結構20連接的第一金屬線291、與位線結構25連接的第二金屬線292和與階梯狀字線結構26連接的第三金屬線293。
在一些實施例中，如圖3m所示，第一金屬線291、第二金屬線292、第三金屬線293通過以下步驟形成：在階梯狀字線結構26表面、第一隔離層19、第二隔離層24和第三隔離層28的表面形成阻擋層30；蝕刻阻擋層30，形成暴露第二金屬層174的第一通孔（未示出）、暴露位線結構25的第二通孔（未示出）和暴露階梯狀字線結構26的第三通孔（未示出）；在第一通孔形成與電容結構20連接的形成第一金屬線291，在第二通孔形成與位線結構25連接的形成第二金屬線292和第三通孔中形成與階梯狀字線結構26連接的第三金屬線293。
本案實施例中，第一金屬線291、第二金屬線292和第三金屬線293的材料可以由任意一種導電金屬材料組成，例如可以是氮化鈦。在其它實施例中，第一金屬線291、第二金屬線292和第三金屬線293的材料還可以是銅、鋁、銅鋁合金、鎢或者其它導電金屬。
本案實施例中，由於全環閘結構和半電容結構同時形成，如此，可以簡化半導體結構的製備工藝流程，降低半導體結構的製造成本。另外，由於本案實施例中的電容結構沿第二方向延伸，即本案實施例中的電容結構呈水平狀，相較於高深寬比的垂直電容結構，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性，且多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
除此之外，本案實施例還提供一種半導體結構，圖4為本案實施例提供的半導體結構的剖面圖，如圖4所示，半導體結構100，包括：基底；基底包括沿Y軸方向排列的第一區域A和第二區域B，第二區域B包括沿X軸方向排列的第一部分B-1和第二部分B-2，且第二區域B包括沿X軸方向和Z軸方向陣列排列的主動柱110；半導體結構100還包括：位於第一區域A中且沿Y軸方向延伸的電容結構20、以及位於第二區域B的全環閘結構17；其中，全環閘結構17環繞於主動柱110的表面。
在一些實施例中，電容結構20包括第一金屬層173、第二介質層1712和第二金屬層174；全環閘結構17包括介質層171和第一金屬層173，其中，介質層171包括第一介質層1711和第二介質層1712。
本案實施例中，全環閘結構17具有寬的通道區，從而可以降低短通道效應，提高閘極的控制能力，進而可以提高所形成的半導體結構的性能。
在一些實施例中，半導體結構100還包括：位於相鄰的第一金屬層173之間和位於第一金屬層173表面的第一隔離層19，第一隔離層19用於隔離相鄰的第一金屬層173，防止第一金屬層173漏電。
在一些實施例中，半導體結構100還包括：連接電容結構20與全環閘結構17的第一連接結構23、以及用於支撐電容結構20和全環閘結構17的支撐結構14。支撐結構14嵌入到半導體基板10中，可以實現更穩定的支撐效果。
在一些實施例中，半導體結構100還包括：位於第二區域B、且沿第一方向延伸的位線結構25。
在一些實施例中，半導體結構100還包括：第二連接結構27和階梯狀字線結構26；其中，全環閘結構17與階梯狀字線結構26通過第二連接結構27連接。
在一些實施例中，半導體結構100還包括：位於第一金屬層173之間和第一金屬層173表面的第一隔離層19，其中，第一隔離層19用於隔離相鄰的第一金屬層173。
在一些實施例中，半導體結構100還包括：位於相鄰的第一連接結構23之間的第二隔離層24，第二隔離層24用於隔離相鄰的第一連接結構23。
在一些實施例中，半導體結構100還包括：位於相鄰的第二連接結構27之間的第二隔離層24，第二隔離層24用於隔離相鄰的第二連接結構27。
在一些實施例中，半導體結構100還包括：位於第二連接結構27表面的絕緣介質層175，其中，絕緣介質層175的表面與介質層171的表面齊平。
在一些實施例中，半導體結構100還包括：位於絕緣介質層175表面的第三金屬層176，其中，第三金屬層176的表面與第一金屬層173的表面齊平。
在一些實施例中，半導體結構100還包括：位於第三金屬層176之間和第三金屬層176表面的第三隔離層28，其中，第三隔離層28用於隔離相鄰的第三金屬層176。
在一些實施例中，半導體結構100還包括：第一金屬線291、第二金屬線292和第三金屬線293；其中，第一金屬線291位於電容結構20的表面、且與電容結構20電連接；第二金屬線292位於位線結構25的表面、且與位線結構25電連接；第三金屬線293位於階梯狀字線結構26的表面，且與階梯狀字線結構26電連接。
本案實施例中，半導體結構100還包括：阻擋層30；其中，第一金屬線291、第二金屬線292和第三金屬線293位於阻擋層30中。
本案實施例提供的半導體結構與上述實施例提供的半導體結構的形成方法類似，對於本案實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
本案實施例提供的半導體結構，電容結構沿第二方向延伸，也就是說，電容結構呈水平狀排列，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性。另外，電容結構沿第一方向和第三方向陣列排列，多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
在本案所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或元件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。
本案所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上所述，僅為本案的一些實施方式，但本案的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本案揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本案的保護範圍之內。因此，本案的保護範圍應以所述請求項的保護範圍為準。
10:半導體基板
11:疊層結構
12:第一隔離凹槽
12a:第二隔離凹槽
13:第三隔離凹槽
13a:第四隔離凹槽
14:支撐結構
17:全環閘結構
18:半電容結構
19:第一隔離層
20:電容結構
21:第一開口
22:第一空隙
23:第一連接結構
24:第二隔離層
25:位線結構
26:階梯狀字線結構
27:第二連接結構
28:第三隔離層
30:阻擋層
31:第五隔離凹槽
100:半導體結構
110:主動柱
111:第一半導體層
112:第二半導體層
121:犧牲層
131:保護層
151:第一遮罩層
152:第二遮罩層
153:第三遮罩層
161:第一光阻層
162:第二光阻層
163:第三光阻層
164:第四光阻層
165:第五光阻層
166:第六光阻層
167:第七光阻層
171:介質層
172:介電質層
173:第一金屬層
174:第二金屬層
175:絕緣介質層
176:第三金屬層
291:第一金屬線
292:第二金屬線
293:第三金屬線
310:隔離結構
1711:第一介質層
1712:第二介質層
S101~S104:步驟
在附圖（其不一定是按比例繪製的）中，相似的附圖標記可在不同的視圖中描述相似的部件。具有不同字母尾碼的相似附圖標記可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
圖1為本案實施例提供的半導體結構形成方法的流程示意圖；
圖2a~2n、圖3a~3m為本案實施例提供的半導體結構形成過程中的結構示意圖；
圖4為本案實施例提供的半導體結構的剖面圖。
S101~S104:步驟
Claims (10)
- 一種半導體結構的形成方法，所述方法包括： 提供基底；所述基底包括沿第一方向延伸的第一隔離凹槽、以及沿所述第一方向和第三方向陣列排列的多個主動柱；其中，所述第一隔離凹槽在第二方向上將所述基底分割為第一區域和第二區域；所述主動柱通過支撐結構支撐；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，所述第一方向與所述第二方向平行於所述基底的上表面； 在所述主動柱之間的空隙中，形成位於所述第一區域的半電容結構和位於所述第二區域的全環閘結構； 處理所述第一區域的主動柱和所述半電容結構，以形成沿所述第二方向延伸的電容結構； 在所述第一隔離凹槽中形成連接所述全環閘結構和所述電容結構的第一連接結構。
- 根據請求項1所述的方法，其中，所述半電容結構和所述全環閘結構通過以下步驟形成： 在所述第一區域和所述第二區域的主動柱的表面依次形成介質層和第一金屬層； 其中，位於所述第一區域的所述第一金屬層構成所述半電容結構，位於所述第二區域的所述介質層和所述第一金屬層構成所述全環閘結構； 所述基底還包括半導體基板，所述主動柱和所述支撐結構形成於所述半導體基板上；所述處理所述第一區域的主動柱和所述半電容結構，包括： 在所述第一區域中形成沿所述第一方向延伸的第一開口；所述第一開口暴露出所述半導體基板； 通過所述第一開口，去除所述第一區域中的所述主動柱和所述介質層，以形成第一空隙； 在所述第一開口和所述第一空隙中依次形成介電質層和第二金屬層；位於所述第一區域的所述第一金屬層、所述介電質層和所述第二金屬層構成所述電容結構； 在形成所述第一金屬層之後，所述方法還包括： 在所述第一金屬層之間及所述第一隔離凹槽中形成第一隔離層。
- 根據請求項2所述的方法，其中，所述第一連接結構通過以下步驟形成： 去除位於所述第一隔離凹槽中的第一隔離層，以及去除位於所述第一隔離凹槽中第二區域側壁的介質層和第一金屬層，形成沿所述第一方向延伸的第二隔離凹槽；其中，所述第二隔離凹槽暴露出所述第二區域中的主動柱和所述第一區域側壁的第一金屬層； 在暴露出的所述主動柱的表面磊晶生長所述第一連接結構；其中，所述第一連接結構與所述第一區域中的第一金屬層相接觸； 在形成所述第一連接結構之後，所述方法還包括： 在所述第二隔離凹槽中、以及所述第一連接結構之間形成第二隔離層；其中，所述第二隔離層的表面與所述第一隔離層的表面齊平。
- 根據請求項3所述的方法，其中，所述半導體結構的形成方法還包括： 形成位線結構和與所述全環閘結構相連的階梯狀字線結構。
- 根據請求項4所述的方法，其中，所述位線結構通過以下步驟形成： 蝕刻所述主動柱遠離所述電容結構的一端，形成沿所述第一方向延伸的位線溝槽；所述位線溝槽暴露出所述第二區域的半導體基板； 在所述位線溝槽中填充位線金屬材料，以形成所述位線結構，所述位線結構與所述全環閘結構之間通過所述支撐結構間隔。
- 根據請求項4所述的方法，其中，所述基底還包括沿所述第二方向延伸第三隔離凹槽；所述第三隔離凹槽在所述第一方向上將所述全環閘結構分割為第一部分和第二部分；所述階梯狀字線結構通過以下步驟形成： 在所述第二部分的表面形成具有第二開口光阻層；所述第二開口暴露出所述第二部分遠離所述第一部分的一端； 通過所述光阻層多次蝕刻所述第二部分，形成所述階梯狀字線結構；其中，在所述多次蝕刻過程中，所述第二開口在所述第一方向上的尺寸依次增大。
- 根據請求項6所述的方法，其中，在形成所述階梯狀字線結構之前，所述方法還包括： 去除位於所述第三隔離凹槽中的第一隔離層，以及去除位於所述第三隔離凹槽中第二部分側壁的介質層和第一金屬層，形成沿所述第二方向延伸的第四隔離凹槽；其中，所述第四隔離凹槽暴露出所述第一部分的側壁的第一金屬層和所述第二部分的主動柱； 在所述第四隔離凹槽中形成連接所述第二部分和所述全環閘結構的第二連接結構； 所述第二連接結構通過以下步驟形成： 在暴露出的所述第二部分的主動柱的表面磊晶生長所述第二連接結構；其中，所述第二連接結構與所述第一部分的側壁的第一金屬層相接觸； 在形成所述第二連接結構之後，所述半導體結構的形成方法還包括： 在所述第二連接結構的表面形成絕緣介質層；其中，所述絕緣介質層的表面與所述介質層的表面齊平； 在所述絕緣介質層的表面形成第三金屬層，所述第三金屬層的表面與所述第一金屬層的表面齊平； 在所述第三金屬層的表面和所述第三金屬層之間填充第三隔離材料，以形成第三隔離層，其中，所述第三隔離層的表面與所述第一隔離層的表面齊平； 在形成所述第三隔離層之後，所述方法還包括： 形成分別與所述電容結構連接的第一金屬線、與所述位線結構連接的第二金屬線和與所述階梯狀字線結構連接的第三金屬線； 所述第一金屬線、所述第二金屬線、所述第三金屬線通過以下步驟形成： 在所述階梯狀字線結構表面、所述第一隔離層、所述第二隔離層和所述第三隔離層的表面形成阻擋層； 蝕刻所述阻擋層，形成暴露所述第二金屬層的第一通孔、暴露所述位線結構的第二通孔和暴露所述階梯狀字線結構的第三通孔； 在所述第一通孔形成所述第一金屬線、在所述第二通孔形成所述第二金屬線且在所述第三通孔中形成所述第三金屬線。
- 根據請求項6或7所述的方法，其中，所述基底通過以下步驟形成： 提供所述半導體基板； 在所述半導體基板上形成疊層結構，所述疊層結構包括交替堆疊的第一半導體層和第二半導體層； 蝕刻所述疊層結構，以形成所述第一隔離凹槽； 去除所述疊層結構中的第一半導體層； 在形成所述第一隔離凹槽之前，所述方法還包括： 蝕刻所述疊層結構，以形成沿所述第二方向延伸的第五隔離凹槽，所述第五隔離凹槽將所述第二半導體層分割為沿所述第一方向排列的多個主動柱； 在所述第五隔離凹槽中形成隔離結構； 在形成所述第一隔離凹槽之前，所述方法還包括： 蝕刻去除部分所述隔離結構和部分所述第一半導體層，形成多個沿所述第一方向延伸的蝕刻孔，所述蝕刻孔暴露所述主動柱； 在所述蝕刻孔中填充支撐材料，以形成環繞所述主動柱的所述支撐結構； 在形成所述第一隔離凹槽之後，且在去除所述疊層結構中的所述第一半導體層之前，所述方法還包括： 在所述第一隔離凹槽中填充犧牲材料，以形成犧牲層。
- 一種半導體結構，其中，所述半導體結構通過上述請求項1至8任一項所述半導體結構的形成方法形成，所述半導體結構包括： 基底；所述基底包括沿第二方向排列的第一區域和第二區域；所述第二區域包括沿第一方向和第三方向陣列排列的主動柱；其中，所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，所述第一方向與所述第二方向平行於所述基底的上表面； 位於所述第一區域的電容結構、以及位於所述第二區域的全環閘結構；其中，所述全環閘結構環繞於所述主動柱的表面； 連接所述電容結構與所述全環閘結構的第一連接結構； 支撐所述電容結構和所述全環閘結構的支撐結構。
- 根據請求項9所述的半導體結構，其中，所述電容結構包括第一金屬層、介電質層和第二金屬層； 所述全環閘結構包括介質層和所述第一金屬層； 所述半導體結構還包括：位於所述第二區域、且沿所述第一方向延伸的位線結構； 所述半導體結構還包括：第二連接結構和階梯狀字線結構； 所述全環閘結構與所述階梯狀字線結構通過所述第二連接結構連接； 所述半導體結構還包括：第一金屬線、第二金屬線和第三金屬線； 其中，所述第一金屬線位於所述電容結構的表面、且與所述電容結構電連接； 所述第二金屬線位於所述位線結構的表面、且與所述位線結構電連接； 所述第三金屬線位於所述階梯狀字線結構的表面，且與所述階梯狀字線結構電連接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022106868493 | 2022-06-16 | ||
| CN202210686849.3A CN117337021A (zh) | 2022-06-16 | 2022-06-16 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202401749A true TW202401749A (zh) | 2024-01-01 |
Family
ID=87426641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112119886A TW202401749A (zh) | 2022-06-16 | 2023-05-29 | 半導體結構及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117337021A (zh) |
| TW (1) | TW202401749A (zh) |
| WO (1) | WO2023240704A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018208717A1 (en) * | 2017-05-08 | 2018-11-15 | Micron Technology, Inc. | Memory arrays |
| US11094699B1 (en) * | 2020-05-28 | 2021-08-17 | Micron Technology, Inc. | Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems |
| KR20220005866A (ko) * | 2020-07-07 | 2022-01-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US11367726B2 (en) * | 2020-10-26 | 2022-06-21 | Micron Technology, Inc. | Vertical digit lines for semiconductor devices |
| CN114582809B (zh) * | 2022-04-29 | 2022-07-29 | 长鑫存储技术有限公司 | 电容器的制作方法、电容器以及存储器 |
-
2022
- 2022-06-16 CN CN202210686849.3A patent/CN117337021A/zh active Pending
- 2022-06-30 WO PCT/CN2022/103007 patent/WO2023240704A1/zh unknown
-
2023
- 2023-05-29 TW TW112119886A patent/TW202401749A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN117337021A (zh) | 2024-01-02 |
| WO2023240704A1 (zh) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2022037004A1 (zh) | 集成电路存储器及其制备方法、半导体集成电路器件 | |
| WO2022183653A1 (zh) | 半导体结构及其制作方法 | |
| TW202013442A (zh) | 電容器及其形成方法 | |
| TW202303861A (zh) | 半導體結構及其製作方法 | |
| WO2023004890A1 (zh) | 半导体结构及其形成方法 | |
| US20220130840A1 (en) | Semiconductor structure and semiconductor structure manufacturing method | |
| TW202401749A (zh) | 半導體結構及其形成方法 | |
| US20230413507A1 (en) | Semiconductor structure and method for forming same | |
| WO2023245768A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| WO2024026933A1 (zh) | 半导体结构及其形成方法 | |
| WO2024098672A1 (zh) | 半导体结构及其制造方法 | |
| US20240049442A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230014052A1 (en) | Semiconductor structure, method for forming same and layout structure | |
| WO2023245811A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| WO2024092947A1 (zh) | 半导体结构及其形成方法 | |
| US20240057308A1 (en) | Semiconductor structure and method for forming same | |
| WO2023216392A1 (zh) | 电容器堆叠结构及其形成方法 | |
| US20230016558A1 (en) | Capacitor stack structure and method for forming same | |
| US20240040766A1 (en) | Method for fabricating semiconductor structure and semiconductor structure | |
| US20230116155A1 (en) | Semiconductor structure and method for forming same | |
| WO2023245755A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| US20230033022A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230118405A1 (en) | Semiconductor structure and method for forming same | |
| WO2024026940A1 (zh) | 半导体结构的形成方法 | |
| WO2023040157A1 (zh) | 半导体结构及其形成方法 |