TW202401683A - 半導體裝置的電性連接墊結構及覆晶晶片 - Google Patents
半導體裝置的電性連接墊結構及覆晶晶片 Download PDFInfo
- Publication number
- TW202401683A TW202401683A TW111122651A TW111122651A TW202401683A TW 202401683 A TW202401683 A TW 202401683A TW 111122651 A TW111122651 A TW 111122651A TW 111122651 A TW111122651 A TW 111122651A TW 202401683 A TW202401683 A TW 202401683A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrical connection
- connection pad
- flip
- opening
- strip
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000002950 deficient Effects 0.000 title 1
- 230000005611 electricity Effects 0.000 title 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000010931 gold Substances 0.000 claims abstract description 41
- 229910052737 gold Inorganic materials 0.000 claims abstract description 41
- 238000009713 electroplating Methods 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims description 30
- 238000004806 packaging method and process Methods 0.000 claims description 10
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
一種半導體裝置的電性連接墊結構，應用於一覆晶封裝，其具有：一電性連接墊，位於一積體電路上；一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少二條狀開口及至少一塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及一金凸塊，位於所述絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
Description
本發明係有關於晶片封裝，特別是關於一種應用於玻璃覆晶(Chip On Glass)、薄膜覆晶(Chip On Film)以及軟膜覆晶封裝(Chip On Pi)之半導體裝置的電性連接墊結構。
在半導體領域中，玻璃覆晶封裝(Chip On Glass)主要應用於驅動晶片。該封裝主要通過將積體電路中的金凸塊與玻璃基板上的電極壓接導通。
請參照圖1，其為一現有玻璃覆晶封裝之壓合示意圖。如圖1所示，該玻璃覆晶封裝結構包括一積體電路10、一玻璃基板20及一異向性導電膜(Anisotropic Conductive Film)30，其中積體電路10包含多個電性連接墊結構100，玻璃基板20包含多個與電性連接墊結構100相對應的電極22，異向性導電膜30包含一粘合劑32及多個導電粒子34。在積體電路10與玻璃基板20之壓合過程中，其係先將異向性導電膜貼30附於玻璃基板20上，然後將積體電路10上的電性連接墊結構100與玻璃基板30上的電極22對齊並壓合，使得電性連接墊結構100通過異向性導電膜30內的導電粒子34與玻璃基板20上的電極22連接，並通過粘合劑32將積體電路10與玻璃基板20粘合。
隨著市場對液晶顯示器的解析度要求越來越高，積體電路10上之電性連接墊結構100的數目也越來越多，而在積體電路10的尺寸保持不變的情況下，電性連接墊結構100的間距必須縮減。為此，業內已採用較小直徑的導電粒子34以避免導電粒子34導致該些電性連接墊結構產生短路。
請參照圖2，其繪示圖1之玻璃覆晶封裝之電性連接墊結構100的側視圖。如圖2所示，電性連接墊結構100包含一電性連接墊110、一絕緣層120、一絕緣層開口110a及一金凸塊130。絕緣層120覆蓋電性連接墊110之兩側，金凸塊130覆蓋絕緣層開口部110a及部分的絕緣層120，且其包含一金屬種子層130a及一電鍍凸塊130b，金屬種子層130a係用以使電鍍凸塊130b與電性連接墊110電性相連。另外，受到絕緣層120高度的影響，金凸塊130的上表面會有一凹痕，其凹痕的深度一般係控制在2um以內。
由於現有導電粒子34的尺寸約在2~4um，若導電粒子34的尺寸等於其規格的下限，則在積體電路10與玻璃基板20壓合過程中，極有可能有部分導電粒子34無法被壓破而產生潛在的電性問題。
請參照圖3，其為圖2之電性連接墊結構100之金屬種子層130a覆蓋絕緣層120之立體示意圖。如圖3所示，絕緣層120具有一開口拐角120a及一側壁角落120b，其中電鍍凸塊130b會在金屬種子層130a上增長直至金凸塊達到所需的規格厚度。然而，在金凸塊130的製作過程中，由於開口拐角120a的直角設計，側壁角落120b易發生金屬種子層130a附著不均甚至無法附著的問題。
詳細而言，圖3中金屬種子層130a在金凸塊130的形成過程中是整面覆蓋再通過蝕刻而形成的，其主要目的在於在形成電鍍凸塊130b時提供電鍍電流之路徑。然而，由於側壁角落120b會造成金屬種子層130a覆蓋不均而導致金屬種子層130a導電不良，致使電鍍凸塊130b在生長時無法獲得足夠的電流，從而使最終形成的金凸塊130的高度偏小而無法達到所需的規格。
為解決上述的問題，本領域亟需一新穎的半導體裝置的電性連接墊結構。
本發明之一目的在於揭露一種半導體裝置的電性連接墊結構，其可降低金凸塊之表面凹痕，以避免一晶片在與玻璃基板壓合後產生導電不良的問題。
本發明之另一目的在於揭露一種半導體裝置的電性連接墊結構，其可藉由一種新型的絕緣層開口設計解決金屬種子層覆蓋不均或無法附著絕緣層所導致的金凸塊厚度偏小的問題。
本發明之又一目的在於揭露一種半導體裝置的電性連接墊結構，其可藉由一種新型的絕緣層開口設計減少金凸塊的用料而降低封裝成本。
為達前述目的，一種半導體裝置的電性連接墊結構乃被提出，其係應用於一覆晶封裝，且其具有：
一電性連接墊，位於一積體電路上；
一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少二條狀開口及至少一塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及
一金凸塊，位於該絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
在可能的實施例中，共同為一所述塊狀開口覆蓋之任二所述條狀開口之夾角可為銳角、直角或鈍角。
在可能的實施例中，所述至少二條狀開口可藉由所述至少一塊狀開口連接成一封閉的多邊形或一非封閉的形狀。
在可能的實施例中，所述塊狀開口的形狀可為圓形、橢圓或菱形。
在可能的實施例中，該覆晶封裝可為玻璃覆晶封裝、薄膜覆晶封裝或軟膜覆晶封裝。
為達前述目的，本發明進一步提出一種覆晶晶片，其具有一積體電路及設於該積體電路上之至少一電性連接墊結構，各該電性連接墊結構均具有：
一電性連接墊，位於該積體電路上；
一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少兩條條狀開口及至少一個塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及
一金凸塊，位於該絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
在可能的實施例中，共同為一所述塊狀開口覆蓋之任二所述條狀開口之夾角可為銳角、直角或鈍角。
在可能的實施例中，所述至少二條狀開口可藉由所述至少一塊狀開口連接成一封閉的多邊形或一非封閉的形狀。
在可能的實施例中，所述塊狀開口的形狀可為圓形、橢圓或菱形。
在可能的實施例中，該覆晶封裝可為玻璃覆晶封裝、薄膜覆晶封裝或軟膜覆晶封裝。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
請一併參照圖4及5，其中，圖4為本發明之電性連接墊結構之一實施例的俯視圖，其係應用於一覆晶封裝，該覆晶封裝可為玻璃覆晶封裝、薄膜覆晶封裝或軟膜覆晶封裝；及圖5為圖4之電性連接墊結構沿剖面線V1-V1之一剖面圖。如圖4及5所示，一電性連接墊結構400係設於一積體電路40上，且其包含一電性連接墊410、設於電性連接墊410上方之一絕緣層420、一絕緣層開口410a以及一金凸塊430，其中，金凸塊430包含一金屬種子層430a及一電鍍凸塊430b，且金凸塊430係覆蓋於絕緣層420及絕緣層開口410a的上方，使得金凸塊430可通過絕緣層開口410a與電性連接墊410連接。
另外，在電性連接墊結構400中絕緣層420僅有一絕緣層開口410a，其包含兩條條狀開口412及三個圓形開口414，兩條條狀開口412之交會處係以圓形開口414完全覆蓋，且條狀開口412末端亦銜接一圓形開口414。另外，雖然在本實例中兩條條狀開口412之夾角係呈直角，然本發明並不以此為限，該夾角亦可為銳角或鈍角。
另外，條狀開口412的寬度可以在工藝能力範圍內設為最小的寬度，以大幅降低金凸塊430表面的凹痕深度。如圖2所示，現行的電性連接墊結構100其絕緣層開口110a較大，故金凸塊130表面會有明顯凹痕跡象。在將本發明的條狀開口412的寬度極小化的情況下，電性連接墊結構400內的金凸塊430凹痕程度會小於業內管控的2um，其水準約在1um左右。如此，在積體電路晶片與玻璃基板壓合過程中，即便導電粒子為現有規格的最小直徑2um也可以保證被壓破，從而使得電性連接墊400與玻璃基板內的電極具有良好的連接效果。
請一併參照圖6至8，其中，圖6為本發明之電性連接墊結構之另一實施例的俯視圖；圖7為圖6之電性連接墊結構沿剖面線V2-V2之一剖面圖；以及圖8為圖6之電性連接墊結構之一立體示意圖。如圖6至8所示，一電性連接墊結構500係設於一積體電路50上，且其包含一電性連接墊510、位於電性連接墊510上方之一絕緣層520、一絕緣層開口510a以及一金凸塊530，其中，金凸塊530包含一金屬種子層530a及一電鍍凸塊530b，金凸塊530位於絕緣層520及絕緣層開口510a的上方，使得金凸塊530可通過絕緣層開口510a與電性連接墊510連接。
另外，在電性連接墊結構500中絕緣層520僅有一絕緣層開口510a，其包含四條條狀開口512及四個圓形開口514，形成一個四邊形狀。每兩條條狀開口512交會處係以一圓形開口514完全覆蓋，且各條狀開口512之末端亦以一圓形開口514覆蓋。在本實施例中，條狀開口512及圓形開口514的數量均為4個，其形成一個四邊形。然而本發明並不以此為限，條狀開口512及圓形開口514數量也可以為6個、8個或其他數目以形成六邊形、八邊形或其他多邊形。
特別地，請參照圖8，每兩條條狀開口512之交會處均係以一圓形開口514覆蓋銜接，且圓形開口514完全覆蓋該交會處。對比圖3可發現，圖3之絕緣層120的開口拐角120a處為直角設計，故其側壁角落120b易發生金屬種子層130a覆蓋不均或無法附著的問題，導致電鍍凸塊130b在生長過程中因導電狀況不佳而影響其最終高度。在本實施例中，可以理解為絕緣層520之開口拐角處為圓形開口514，故其增加了絕緣層520之開口拐角的角度及側壁面積。如此一來，金屬種子層530a即可對絕緣層520之側壁進行全方位、更大面積的附著，從而避免了圖3之現行設計所出現的問題。亦即，圖8所示之圓形開口的設計可確保電鍍凸塊530b於增長過程中的電鍍導電性能，避免了金凸塊530生長完高度偏小而不合規的問題。
請一併參照圖9及10，其中，圖9為本發明之電性連接墊結構之另一實施例的俯視圖；以及圖10為圖9之電性連接墊結構之一立體示意圖。如圖9及10所示，該電性連接墊結構係設於一積體電路60上，且其包含一電性連接墊610、設於電性連接墊上方610之一絕緣層620及一絕緣層開口610a，其中，絕緣層620僅有一絕緣層開口610a，絕緣層開口610a包含四條條狀開口612及五個圓形開口614，四條條狀開口612係呈十字交叉，交叉的中心區域係由一圓形開口614完全覆蓋，且各條狀開口612之末端亦均以一圓形開口614覆蓋。另外，雖然在本實施例中，條狀開口612及圓形開口614的數量分別為4個及5個，且4條條狀開口612係呈十字交叉，但本發明並不以此為限，亦即，本發明並不限定條狀開口612與圓形開口614的數量，亦不限定其組合的圖形和排列的方向。例如，請參照圖11至13，其為本發明之電性連接墊結構之另三個實施例的俯視圖，其中，圖11之電性連接墊結構包含七條條狀開口612及八個圓形開口614，且七條條狀開口612係呈一橫、二豎之交叉型態；圖12之電性連接墊結構包含七條條狀開口612及八個圓形開口614，且七條條狀開口612係呈二橫、一豎之交叉型態；以及圖13之電性連接墊結構包含十二條條狀開口612及十二個圓形開口614，且十二條條狀開口612係呈二橫、二豎之交叉型態。
另外，上述之圓形開口亦可為橢圓開口或菱形開口等其他形狀之塊狀開口。
由上述可知本發明揭露了一種半導體裝置的電性連接墊結構，其應用於一覆晶封裝，且其具有：一電性連接墊，位於一積體電路上；一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少二條狀開口及至少一塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及一金凸塊，位於該絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
另外，在所述至少二條狀開口中，共同為一所述塊狀開口覆蓋之任二所述條狀開口之夾角可為銳角、直角或鈍角；所述至少二條狀開口可藉由所述至少一塊狀開口連接成一封閉的多邊形或一非封閉的形狀；所述塊狀開口的形狀可為圓形、橢圓或菱形；以及該覆晶封裝可為玻璃覆晶封裝、薄膜覆晶封裝或軟膜覆晶封裝。
依上述的說明，本發明進一步提出一覆晶晶片。請參照圖14，其為本發明之覆晶晶片之一實施例之示意圖。如圖14所示，一覆晶晶片200具有一積體電路210及設於積體電路210上之至少一電性連接墊結構220，其中，電性連接墊結構220係由前述之本發明的電性連接墊結構實現。
藉由前述所揭露的設計，本發明乃具有以下的優點：
一、本發明之半導體裝置的電性連接墊結構可降低金凸塊之表面凹痕，以避免一晶片在與玻璃基板壓合後產生導電不良的問題。
二、本發明之半導體裝置的電性連接墊結構可藉由一種新型的絕緣層開口設計解決金屬種子層覆蓋不均或無法附著絕緣層所導致的金凸塊厚度偏小的問題。
三、本發明之半導體裝置的電性連接墊結構可藉由一種新型的絕緣層開口設計減少金凸塊的用料以降低封裝成本。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
10:積體電路
20:玻璃基板
22:電極
30:異向性導電膜
32:粘合劑
34:導電粒子
100:電性連接墊結構
110:電性連接墊
110a:絕緣層開口
120:絕緣層
120a:開口拐角
120b:側壁角落
130:金凸塊
130a:金屬種子層
130b:電鍍凸塊
40:積體電路
400:電性連接墊結構
410:電性連接墊
410a:絕緣層開口
412:條狀開口
414:圓形開口
420:絕緣層
430:金凸塊
430a:金屬種子層
430b:電鍍凸塊
50:積體電路
500:電性連接墊結構
510:電性連接墊
510a:絕緣層開口
512:條狀開口
514:圓形開口
520:絕緣層
530:金凸塊
530a:金屬種子層
530b:電鍍凸塊
60:積體電路
600:電性連接墊結構
610:電性連接墊
610a:絕緣層開口
612:條狀開口
614:圓形開口
620:絕緣層
630a:金屬種子層
200:覆晶晶片
210:積體電路
220:電性連接墊結構
圖1為一現有玻璃覆晶封裝之壓合示意圖。
圖2繪示圖1之玻璃覆晶封裝之電性連接墊結構的側視圖。
圖3為圖2之電性連接墊結構之金屬種子層覆蓋絕緣層之立體示意圖。
圖4為本發明之電性連接墊結構之一實施例的俯視圖。
圖5為圖4之電性連接墊結構沿剖面線V1-V1之一剖面圖。
圖6為本發明之電性連接墊結構之另一實施例的俯視圖。
圖7為圖6之電性連接墊結構沿剖面線V2-V2之一剖面圖。
圖8為圖6之電性連接墊結構之一立體示意圖。
圖9為本發明之電性連接墊結構之另一實施例的俯視圖。
圖10為圖9之電性連接墊結構之一立體示意圖。
圖11至13為本發明之電性連接墊結構之另三個實施例的俯視圖。
圖14為本發明之覆晶晶片之一實施例之示意圖。
410:電性連接墊
410a:絕緣層開口
412:條狀開口
414:圓形開口
420:絕緣層
430a:金屬種子層
Claims (10)
- 一種半導體裝置的電性連接墊結構，應用於一覆晶封裝，其具有： 一電性連接墊，位於一積體電路上； 一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少二條狀開口及至少一塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及 一金凸塊，位於該絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
- 如申請專利範圍第1項所述之半導體裝置的電性連接墊結構，其中，共同為一所述塊狀開口覆蓋之任二所述條狀開口之夾角係由銳角、直角和鈍角所組成群組所選擇的一種夾角。
- 如申請專利範圍第1項所述之半導體裝置的電性連接墊結構，其中，所述至少二條狀開口係藉由所述至少一塊狀開口連接成一封閉的多邊形或一非封閉的形狀。
- 如申請專利範圍第1項所述之半導體裝置的電性連接墊結構，其中，所述塊狀開口的形狀係由圓形、橢圓和菱形所組成群組所選擇的一種形狀。
- 如申請專利範圍第1項所述之半導體裝置的電性連接墊結構，其中，該覆晶封裝係由玻璃覆晶封裝、薄膜覆晶封裝和軟膜覆晶封裝所組成群組所選擇的一種覆晶封裝。
- 一種覆晶晶片，其具有一積體電路及設於該積體電路上之至少一電性連接墊結構，各該電性連接墊結構均具有： 一電性連接墊，位於該積體電路上； 一絕緣層，位於該電性連接墊上方，其中，該絕緣層在該電性連接墊上方形成一開口部，該開口部包含至少兩條條狀開口及至少一個塊狀開口，任二所述條狀開口之重疊處係以一對應的所述塊狀開口完全覆蓋；以及 一金凸塊，位於所述絕緣層上方且通過該開口部連接至該電性連接墊，其中，該金凸塊包含一金屬種子層及形成於該金屬種子層上方之一電鍍凸塊。
- 如申請專利範圍第6項所述之覆晶晶片，其中，共同為一所述塊狀開口覆蓋之任二所述條狀開口之夾角係由銳角、直角和鈍角所組成群組所選擇的一種夾角。
- 如申請專利範圍第6項所述之覆晶晶片，其中，所述至少二條狀開口係藉由所述至少一塊狀開口連接成一封閉的多邊形或一非封閉的形狀。
- 如申請專利範圍第6項所述之覆晶晶片，其中，所述塊狀開口的形狀係由圓形、橢圓和菱形所組成群組所選擇的一種形狀。
- 如申請專利範圍第6項所述之覆晶晶片，其中，該覆晶封裝係由玻璃覆晶封裝、薄膜覆晶封裝和軟膜覆晶封裝所組成群組所選擇的一種覆晶封裝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122651A TWI801268B (zh) | 2022-06-17 | 2022-06-17 | 半導體裝置的電性連接墊結構及覆晶晶片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111122651A TWI801268B (zh) | 2022-06-17 | 2022-06-17 | 半導體裝置的電性連接墊結構及覆晶晶片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI801268B TWI801268B (zh) | 2023-05-01 |
| TW202401683A true TW202401683A (zh) | 2024-01-01 |
Family
ID=87424340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111122651A TWI801268B (zh) | 2022-06-17 | 2022-06-17 | 半導體裝置的電性連接墊結構及覆晶晶片 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI801268B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI276212B (en) * | 2005-06-03 | 2007-03-11 | Sitronix Technology Corp | Electric connecting pad structure |
| US8476760B2 (en) * | 2010-11-03 | 2013-07-02 | Texas Instruments Incorporated | Electroplated posts with reduced topography and stress |
| TWI434383B (zh) * | 2010-12-13 | 2014-04-11 | Ili Technology Corp | 電性連接墊結構及包含有複數個電性連接墊結構的積體電路 |
-
2022
- 2022-06-17 TW TW111122651A patent/TWI801268B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI801268B (zh) | 2023-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391114B2 (en) | Electrode pad section for external connection | |
| US20080128902A1 (en) | Semiconductor chip and tab package having the same | |
| US11335648B2 (en) | Semiconductor chip fabrication and packaging methods thereof | |
| TW484172B (en) | Metal bump | |
| US7074704B2 (en) | Bump formed on semiconductor device chip and method for manufacturing the bump | |
| TW201814863A (zh) | 半導體裝置 | |
| TWM638012U (zh) | 封裝結構 | |
| TW202401683A (zh) | 半導體裝置的電性連接墊結構及覆晶晶片 | |
| TWI566352B (zh) | 封裝基板及封裝件 | |
| CN217847935U (zh) | 半导体装置的电性连接垫结构及覆晶芯片 | |
| TWI481002B (zh) | 具堆疊結構之封裝件及其製法 | |
| WO2022061682A1 (zh) | 一种封装结构及封装方法、电子装置及其制造方法 | |
| US11056435B2 (en) | Semiconductor package with chamfered pads | |
| TWI467719B (zh) | 薄膜覆晶裝置 | |
| US9064707B2 (en) | Bonding contact area on a semiconductor substrate | |
| KR101358751B1 (ko) | 반도체 패키지 | |
| TWI816499B (zh) | 電子封裝件 | |
| JP3970694B2 (ja) | 半導体装置およびその製造方法 | |
| TW201401446A (zh) | 基板結構與使用該基板結構之半導體封裝件 | |
| WO2022166132A1 (zh) | 封装基板及具有其的半导体结构 | |
| TWI849757B (zh) | 電子封裝件及其封裝基板與製法 | |
| TWI805216B (zh) | 電子封裝件及其基板結構 | |
| TWI599006B (zh) | 凸塊底層金屬化層結構及其形成方法和重佈金屬化層結構 | |
| US20010020749A1 (en) | Bond-pad with pad edge strengthening structure | |
| TWI769799B (zh) | 薄膜覆晶封裝結構 |