TW202401616A - 接合裝置、接合方法、及半導體裝置的製造方法 - Google Patents

接合裝置、接合方法、及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202401616A
TW202401616A TW112102894A TW112102894A TW202401616A TW 202401616 A TW202401616 A TW 202401616A TW 112102894 A TW112102894 A TW 112102894A TW 112102894 A TW112102894 A TW 112102894A TW 202401616 A TW202401616 A TW 202401616A
Authority
TW
Taiwan
Prior art keywords
stage
substrate
wafer
bonding
focus
Prior art date
Application number
TW112102894A
Other languages
English (en)
Other versions
TWI843423B (zh
Inventor
水田吉郎
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202401616A publication Critical patent/TW202401616A/zh
Application granted granted Critical
Publication of TWI843423B publication Critical patent/TWI843423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施方式的接合裝置包括：第一載台、第二載台、第一測量器、應力發生器、以及控制器。第一測量器可對配置於由第一載台保持的第一基板的對準標記進行測量。應力發生器可對第一載台施加應力。控制器執行接合處理。接合處理包括第一基板的對準處理。控制器基於藉由應力發生器而發生變形的第一載台的變形量、以及保持於變形後的第一載台的第一基板的形狀，而生成第一載台的每個變形量的聚焦圖。控制器在第一基板的對準處理中，在使第一測量器測量配置於由第一載台保持的第一基板的對準標記時，使用基於與應用於第一載台的變形量對應的聚焦圖的聚焦設定。

Description

接合裝置、接合方法、及半導體裝置的製造方法
實施方式是有關於一種接合裝置、接合方法、及半導體裝置的製造方法。 [相關申請案的引用] 本申請案以基於2022年06月15日提出申請的先前的日本專利申請案第2022-96807號的優先權的利益為基礎，並且，要求其利益，其內容全文以引用方式包含於本文中。
已知對半導體電路基板進行三維積層的三維積層技術。
一實施方式使接合裝置的性能提高。
實施方式的接合裝置包括：第一載台、第二載台、第一測量器、第二測量器、應力發生器、以及控制器。第一載台能夠保持第一基板。第二載台與第一載台相向地配置，且能夠保持第二基板。第一測量器能夠對配置於由第一載台保持的第一基板的對準標記進行測量。第二測量器能夠對配置於由第二載台保持的第二基板的對準標記進行測量。應力發生器能夠對第一載台施加應力。控制器執行接合處理。接合處理包括第一基板與第二基板各自的對準處理，將第一基板與第二基板接合。控制器基於藉由應力發生器而發生變形的第一載台的變形量、以及保持於變形後的第一載台的第一基板的形狀，而生成第一載台的每個變形量的聚焦圖（focus map）。控制器在第一基板的對準處理中，在使第一測量器測量配置於由第一載台保持的第一基板的對準標記時，使用基於與應用於第一載台的變形量對應的聚焦圖的聚焦設定。
藉由所述結構，可提高接合裝置的性能。
以下，參照圖式來對實施方式進行說明。各實施方式例示了用以將發明的技術思想加以具體化的裝置或方法。圖式是示意性或概念性的圖式。各圖式的尺寸或比率等未必限於與現實中者相同。結構的圖示可適當地省略。圖式中所附加的陰影線未必與結構要素的素材或特性相關。於本說明書中，具有大致相同的功能及結構的結構要素被附加相同的符號。參照符號中所附加的數字等藉由相同的參照符號進行參照，且用於對類似的要素彼此進行區分。
本說明書中的半導體裝置藉由如下方式形成，即，將分別形成有半導體電路的兩片半導體電路基板接合並將接合後的半導體電路基板按照每個晶片分離而形成。以下，將半導體電路基板稱為「晶圓」。將執行曝光處理的裝置稱為「曝光裝置」。將對兩片晶圓進行接合的處理稱為「接合處理」。將執行接合處理的裝置稱為「接合裝置」。將於接合處理時配置於上側的晶圓稱為「上晶圓UW」。將於接合處理時配置於下側的晶圓稱為「下晶圓LW」。將接合後的兩片晶圓、即上晶圓UW及下晶圓LW的組稱為「接合晶圓BW」。於本說明書中，「晶圓的表面（表面）」與晶圓的表面側的面對應，且與藉由後述的前步驟而形成有半導體電路的一側的面對應。「晶圓的背面」與相對於晶圓的表面為相反側的面對應。X方向及Y方向是相互交叉的方向，且是與晶圓的表面平行的方向（水平方向）。Z方向是與X方向及Y方向分別交叉的方向，且是相對於晶圓的表面的鉛垂方向（垂直方向）。本說明書中的「上下」是基於沿著Z方向的方向來進行定義。
[0]半導體裝置的製造方法的概要 圖1是表示半導體裝置的製造方法的概要的概略圖。以下，參照圖1來對本說明書的半導體裝置的製造方法中的大致的處理流程進行說明。
首先，將晶圓按批次分配（「批次分配」）。批次可包含多個晶圓。作為批次，例如可分類為包含上晶圓UW的批次、以及包含下晶圓LW的批次。之後，對包含上晶圓UW的批次、以及包含下晶圓LW的批次分別實施前步驟，而於上晶圓UW與下晶圓LW上分別形成半導體電路。前步驟包含「曝光處理」、「曝光覆蓋（Overlay，OL）測量」與「加工處理」的組合。
曝光處理例如是藉由對塗佈有抗蝕劑的晶圓照射透過遮罩的光而將遮罩圖案轉印至晶圓上的處理。藉由一次曝光而被轉印有遮罩圖案的區域與「一次曝射（one shot）」對應。「一次曝射」與曝光處理中的曝光的劃分區域對應。於曝光處理中，一次曝射的曝光錯開曝光位置反覆執行。即，曝光處理藉由步進及重覆方式執行。上晶圓UW中的多個曝射的佈局與下晶圓LW中的多個曝射的佈局被設定為相同。
另外，在曝光處理中，可基於後述的對準標記的測量結果、或各種校正值等來校正各曝射的配置或形狀。藉此，對在曝光處理中形成的圖案與形成於晶圓的基底的圖案的重疊位置進行調整（對準）。以下，將在重疊位置的對準中使用的校正值、即，用於抑制重疊偏移的控制參數稱為「對準校正值」。對準校正值可藉由包括X方向及Y方向的偏差（移位）成分、倍率成分、正交度成分等的各種成分的組合來表現。於本說明書中，將在晶圓的面內產生的倍率成分的重疊偏移成分稱為「晶圓倍率」。
曝光OL測量是對藉由曝光處理而形成的圖案與作為曝光處理的基底的圖案的重疊偏移量進行測量的處理。藉由曝光OL測量而獲得的重疊偏移量的測量結果可用於曝光處理的返工判定、或後續的批次所應用的對準校正值的計算等。加工處理是使用藉由曝光處理而形成的遮罩來對晶圓進行加工（例如，蝕刻）的處理。於加工處理完成後，所使用的遮罩被去除，而執行下一個步驟。
當相關聯的上晶圓UW的批次與下晶圓LW的批次各自的前步驟完成時，執行接合處理。於接合處理中，接合裝置將上晶圓UW的表面與下晶圓LW的表面相對配置。然後，接合處理中，對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊位置進行調整。之後，接合裝置將上晶圓UW與下晶圓LW的表面彼此接合而形成接合晶圓BW。
對藉由接合處理而形成的接合晶圓BW執行接合OL（Overlay）測量。接合OL測量是對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊偏移量進行測量的處理。藉由接合OL測量而獲得的重疊偏移量的測量結果可用於應用於後續批次的曝光處理的對準校正值的計算等。在曝光處理或接合處理中使用的曝光裝置及接合裝置分別於重疊位置的對準中利用形成於晶圓上的對準標記的測量結果。
圖2是表示在半導體裝置的製造步驟中使用的下晶圓LW的對準標記AM的配置的一例的示意圖。再者，雖然省略了圖示，但上晶圓UW的對準標記AM的配置例如與下晶圓LW相同。如圖2所示，接合裝置在接合處理時，對分別配置於下晶圓LW及上晶圓UW的至少三個點的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量。
對準標記AM_C配置於晶圓的中心附近。接合裝置可基於例如下晶圓LW及上晶圓UW各自的對準標記AM_C的測量結果對移位成分的重疊進行調整。對準標記AM_L及對準標記AM_R分別配置於晶圓外周的其中一側及另一側。接合裝置可基於例如下晶圓LW及上晶圓UW各自的對準標記AM_L及對準標記AM_R的測量結果對旋轉成分（於X方向及Y方向上為共用的正交度成分）的重疊進行調整。進而，接合裝置可具有使保持晶圓的載台變形的功能。接合裝置藉由使晶圓保持於變形的載台，可對晶圓倍率進行校正。接合裝置可使用例如在曝光處理中使用的晶圓倍率的對準校正值、或基於曝光OL的測量結果而計算出的晶圓倍率的值等作為晶圓倍率的校正值。如此，接合裝置可對下晶圓LW與上晶圓UW的接合面（表面）的重疊偏移進行校正。
圖3的（A）及（B）是表示配置於晶圓的對準標記AM的結構及訊號波形的一例的概略圖。圖3的（A）表示對準標記AM的結構的一例。如圖3的（A）所示，對準標記AM例如包括圖案AP1～圖案AP4。圖案AP1及圖案AP2分別具有沿Y方向延伸的部分，且沿X方向排列。圖案AP3及圖案AP4分別具有沿X方向延伸的部分，且沿Y方向排列。例如，對準標記AM的X方向的座標基於圖案AP1及圖案AP2的測量結果而計算出，對準標記AM的Y方向的座標基於圖案AP3及圖案AP4的測量結果而計算出。
圖3的（B）表示圖3的（A）所示的對準標記AM的沿著X方向的訊號波形，包括圖案AP1及圖案AP2的測量結果。如圖3的（B）所示，訊號波形包括與圖案AP1對應的訊號SP1、以及與圖案AP2對應的訊號SP2。各訊號SP可藉由對訊號波形的邊緣部分等進行檢測來確定。在本例中，訊號SP1及訊號SP2各自的訊號強度比其他部分高。作為對準標記AM的X座標，例如利用與訊號SP1及訊號SP2各自的重心部分的中間對應的座標。同樣地，對準標記AM的Y座標可使用圖案AP3及圖案AP4而計算出。再者，對準標記AM的結構亦可為其他結構，對準標記AM的位置的計算方法亦可為其他計算方法。
[1]第一實施方式 第一實施方式的接合裝置1在接合處理中，基於保持下晶圓LW的載台的變形量來變更對準時的聚焦設定。以下，對第一實施方式的接合裝置1的詳細情況進行說明。
[1-1]結構 圖4是表示第一實施方式的接合裝置1的結構的一例的框圖。如圖4所示，接合裝置1例如包括控制裝置10、儲存裝置11、搬運裝置12、通訊裝置13、以及接合單元14。
控制裝置10是對接合裝置1的整體的動作進行控制的電腦等。控制裝置10對儲存裝置11、搬運裝置12、通訊裝置13、以及接合單元14分別進行控制。雖省略了圖示，但控制裝置10包括中央處理單元（Central Processing Unit，CPU）、唯讀記憶體（Read Only Memory，ROM）、隨機存取記憶體（Random Access Memory，RAM）等。CPU是執行與接合裝置的控制有關的各種程式的處理器。ROM是對接合裝置的控制程式進行儲存的非揮發性儲存介質。RAM是用作CPU的工作區域的揮發性儲存介質。控制裝置10亦可被稱為「控制器」。
儲存裝置11是用於儲存資料或程式等的儲存介質。儲存裝置11例如對接合方案110、及變形模型111進行儲存。接合方案110是記錄有接合處理的設定的表。接合方案110按每個處理步驟或處理批次準備。接合處理的設定包括所使用的對準標記AM的資訊、或對準標記AM的測量時的聚焦設定等。聚焦設定應用於在對準中使用的照相機的控制。變形模型111包括用於根據後述的下載台140的變形量推測對下晶圓LW的對準標記AM進行測量時的最佳聚焦BF的資訊。雖然省略圖示，但是儲存裝置11可儲存與對準校正值相關聯的多個變形模型111。稍後將描述變形模型111的詳細情況。再者，儲存裝置11亦可包含於控制裝置10中。
搬運裝置12是包括能夠搬運晶圓的搬運臂、或用於暫時載置多片晶圓的過渡部（transition）等的裝置。例如，搬運裝置12將自接合處理的前處理裝置接收到的上晶圓UW及下晶圓LW搬運至接合單元14。另外，搬運裝置12於接合處理後，將自接合單元14接收到的接合晶圓BW搬運至接合裝置1的外部。搬運裝置12亦可包括使晶圓的上下反轉的機構。
通訊裝置13是能夠與網路連接的通訊介面。接合裝置1可基於網路上的終端的控制來運作，亦可將動作日誌儲存於網路上的伺服器中，亦可基於儲存於伺服器中的資訊來執行接合處理。
接合單元14是接合處理中所使用的結構的集合。接合單元14例如包括下載台140、應力裝置141、照相機142、上載台143、按壓銷144、以及照相機145。
下載台140具有保持下晶圓LW的功能。下載台140例如包括藉由真空吸附來保持晶圓的晶圓卡盤。下載台140例如構成為能夠基於利用雷射干涉計所得的下載台140的位置的測量結果在水平方向上移動。應力裝置141具有對下載台140施加應力並經由下載台140使下晶圓LW變形的功能。根據由應力裝置141引起的下載台140的變形量，保持於下載台140的下晶圓LW的膨脹量（Scaling）發生變化。具體而言，藉由下載台140對下晶圓LW進行吸附，下晶圓LW的外周部落下並保持於下載台140上。如此，吸附於下載台140的下晶圓LW沿著變形的下載台140的形狀而伸長（變形）。而且，下晶圓LW伸長的量（即，膨脹量）根據下載台140的變形量而發生變化。照相機142配置於下載台140側，是用於測量上晶圓UW的對準標記AM的攝影機構。
上載台143具有保持上晶圓UW的功能。上載台143例如包括藉由真空吸附來保持晶圓的晶圓卡盤。另外，上載台143例如配置於下載台140的上方，且構成為能夠沿上下方向移動。下載台140與上載台143的組構成為能夠將保持於下載台140的下晶圓LW和保持於上載台143的上晶圓UW相向配置。按壓銷144是可基於控制裝置10的控制而在上下方向上進行驅動並對保持於上載台143的上晶圓UW的中心部的上表面進行按壓的銷。照相機145配置於上載台143側，是用於下晶圓LW的對準標記AM的測量的拍攝機構。
再者，下載台140使下晶圓LW變形並加以保持的處理既可藉由在下載台140變形之後吸附下晶圓LW來實現，亦可藉由在下載台140吸附下晶圓LW之後下載台140進行變形來實現。上載台143可與下載台140同樣地包括使晶圓變形並加以保持的機構。
在圖4中，保持於下載台140上的下晶圓LW的下表面及上表面分別與下晶圓LW的背面及表面對應。在圖4中，保持於上載台143的上晶圓UW的下表面及上表面分別與上晶圓UW的表面及背面對應。接合裝置1藉由對下載台140及上載台143的相對位置進行調整，可對移位成分與旋轉成分的重疊進行調整（對準）。另外，接合裝置1藉由利用應力裝置141使下載台140變形，可對保持於變形後的下載台140上的下晶圓LW的晶圓倍率進行調整（校正）。
再者，接合裝置1亦可具有在由下載台140及上載台143進行的真空吸附中利用的真空泵。應力裝置141可被稱為「應力發生器」。照相機142可被稱為具有對上載台143的位置進行測定的功能的對準感測器。照相機145可被稱為具有對下載台140的位置進行測定的功能的對準感測器。照相機142及照相機145分別可具有在垂直（光軸）方向上進行驅動而調整聚焦的移動部。
再者，如上所述的「接合處理的前處理裝置」是具有於接合處理之前使上晶圓UW及下晶圓LW各自的接合面能夠接合地改質及親水化的功能的裝置。簡而言之，前處理裝置首先對上晶圓UW及下晶圓LW各自的表面執行電漿處理，對上晶圓UW及下晶圓LW各自的表面進行改質。於電漿處理中，於規定的減壓環境下，以作為處理氣體的氧氣或氮氣為基礎而生成氧離子或氮離子，所生成的氧離子或氮離子被照射至各晶圓的接合面。然後，前處理裝置對上晶圓UW及下晶圓LW各自的表面供給純水。如此，羥基附著於上晶圓UW及下晶圓LW的各自的表面，該表面被親水化。於接合處理中，使用接合面以所述方式被改質及親水化的上晶圓UW及下晶圓LW。接合裝置1亦可藉由與前處理裝置等進行組合來構成接合系統。
[1-2]半導體裝置的製造方法 以下，作為第一實施方式的半導體裝置的製造方法，對使用了接合裝置1的具體處理的一例進行說明。即，使用以下所說明的第一實施方式的接合方法（接合處理）來製造半導體裝置。
[1-2-1]接合處理的概要 圖5的（A）～（H）是表示第一實施方式的接合裝置1的接合處理的概要的概略圖。圖5的（A）～（H）分別表示接合處理中的接合單元14的狀態。以下，參照圖5的（A）～（H）對接合處理的概要進行說明。
圖5的（A）表示接合處理前的接合單元14的狀態。接合裝置1當接收到接合處理的執行指示、相關聯的上晶圓UW與下晶圓LW的組時，開始接合處理。
當接合處理開始時，下載台140變形（圖5的（B）：下載台變形）。具體而言，控制裝置10基於對準校正值對應力裝置141進行控制，使下載台140變形。由控制裝置10所參照的對準校正值可自外部的伺服器獲取，亦可基於自曝光裝置或伺服器獲取的對準校正值而計算出。再者，根據對準校正值，在圖5的（B）的處理的時刻，亦可為應力裝置141不對下載台140施加應力，下載台140未發生變形的狀態。
其次，裝載上晶圓UW（圖5的（C）：裝載上晶圓）。具體而言，控制裝置10使搬運裝置12將上晶圓UW搬運至上載台143。然後，控制裝置10藉由真空吸附將上晶圓UW保持於上載台143。再者，裝載於接合裝置1的上晶圓UW的表面藉由前處理裝置進行了改質及親水化。
其次，執行上晶圓UW的對準處理（圖5的（D）：上晶圓對準）。具體而言，控制裝置10利用照相機142對上晶圓UW的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量，計算出該些對準標記AM的座標。
其次，裝載下晶圓LW（圖5的（E）：裝載下晶圓）。具體而言，控制裝置10使搬運裝置12將下晶圓LW搬運至下載台140。然後，控制裝置10藉由真空吸附使下晶圓LW保持於下載台140。此時，在應力裝置141並未對下載台140施加應力的情況下，下晶圓LW以平坦的狀態保持於下載台140。另一方面，在應力裝置141對下載台140施加了應力的情況下，下晶圓LW沿著藉由應力裝置141而發生了變形的下載台140的形狀進行變形。再者，裝載至接合裝置1的下晶圓LW的表面藉由前處理裝置進行了改質及親水化。
其次，執行下晶圓LW的對準處理（圖5的（F）：下晶圓對準）。具體而言，控制裝置10利用照相機145對下晶圓LW的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量，計算出該些對準標記AM的座標。在對下晶圓LW的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量時，使用事先製作的變形模型111。
其次，執行照相機142與照相機145的原點對準（圖5的（G）：照相機原點對準）。具體而言，控制裝置10對下載台140及上載台143的位置進行控制，將共用目標146插入至照相機142的光軸與照相機145的光軸之間。之後，控制裝置10基於分別由照相機142及照相機145所得的共用目標146的測量結果，將照相機142及照相機145的原點對準。
其次，執行接合順序（圖5的（H）：接合順序）。具體而言，首先，控制裝置10基於上晶圓UW及下晶圓LW各自的對準結果、以及照相機142與照相機145的原點對準的結果，對下載台140與上載台143的相對位置進行調整。然後，控制裝置10使上載台143的位置接近下載台140並對上晶圓UW與下晶圓LW之間的間隔進行調整。之後，控制裝置10藉由使按壓銷144下降來向下按壓上晶圓UW的中心部，使上晶圓UW的表面與下晶圓LW的表面接觸。
然後，控制裝置10自內側向外側依次解除由上載台143對上晶圓UW的保持（真空吸附）。如此，上晶圓UW落下至下晶圓LW上，而使得上晶圓UW的表面與下晶圓LW的表面接合。具體而言，於改質後的上晶圓UW的接合面與改質後的下晶圓LW的接合面之間產生凡得瓦力（Van der Waals force）（分子間力），而使得上晶圓UW及下晶圓LW的接觸部分接合。之後，上晶圓UW及下晶圓LW各自的接合面被親水化，因此上晶圓UW及下晶圓LW的接觸部分的親水基進行氫鍵結，而使得上晶圓UW及下晶圓LW的接觸部分更牢固地接合。
[1-2-2]變形模型111的製作方法 圖6是表示在第一實施方式的接合裝置中使用的變形模型111的製作方法的一例的流程圖。以下，參照圖6，對第一實施方式的接合裝置1中的變形模型111的製作方法的流程進行說明。
首先，準備配置有對準標記AM的晶圓（S101）。在S101中準備的晶圓的設置有對準標記AM的部分的構造與接合處理時的下晶圓LW相同。即，在S101的處理中，較佳為準備作為變形模型111的製作對象的晶圓。作為變形模型111的製作對象，只要是在接合處理時藉由接合裝置1發生變形的晶圓即可，可為上晶圓UW及下晶圓LW中的任一個。
其次，控制裝置10確認接合方案110（S102）。製作變形模型111時的接合方案110包括在S101中準備的晶圓上的多個對準標記AM的座標資訊、以及下載台140的變形量的設定。
接著，控制裝置10以第m變形量使下載台140變形（S103）。「m」是2以上的整數。例如，「m」被設定為「1」作為圖6所示的一系列處理的初始值。控制裝置10藉由使應力裝置141對下載台140施加與第m變形量對應的應力，而對下載台140應用第m變形量。再者，在本例中，第一變形量與不利用應力裝置141進行校正的狀態對應。晶圓的變形量例如由以晶圓的外周部分的高度為基準的情況下的晶圓的中央部分的高度表示。作為變形量的單位，例如使用微米（μm）。另外，晶圓的變形量亦可藉由應力裝置141對晶圓施加的應力的大小來表現。作為應力的單位，例如使用兆帕（MPa）。
其次，控制裝置10對晶圓進行裝載（S104）。在本例中，基於控制裝置10的控制，下晶圓LW被搬運至下載台140，並被真空吸附於下載台140。此時，下晶圓LW基於藉由應力裝置141而發生了變形的下載台140的形狀進行變形。再者，在不利用應力裝置141進行校正的情況下，下晶圓LW以平坦的狀態被保持。
其次，控制裝置10利用照相機145對晶圓面內的多個點的高度進行測量（S105）。在本例中，「多個點」分別對應於多個對準標記AM，「高度」對應於最佳聚焦的位置。具體而言，在S105的處理中，控制裝置10藉由對下載台140的水平位置進行控制，使上載台143的照相機145的光軸與下晶圓LW的對準標記AM的位置一致。然後，照相機145在規定的聚焦範圍及規定的聚焦步長中，對各對準標記AM進行測量。之後，控制裝置10基於照相機145的測量結果，決定每個對準標記AM的最佳聚焦（高度）。
其次，控制裝置10將晶圓卸載（S106）。在本例中，搬運裝置12接收解除了下載台140的真空吸附的下晶圓LW。
其次，控制裝置10判定是否滿足「m=M」（S107）。「M」對應於製作與晶圓的變形量（即，晶圓倍率的校正值）相應的變形模型111的數量。再者，S107的處理可換言之為控制裝置10判定是否還殘留有未獲得S105的測量結果的晶圓變形量的設定的處理。
在S107的處理中不滿足「m=M」的情況下（S107：否（NO）），控制裝置10使「m」增大（S108），進入S103的處理。即，控制裝置10在變更了S103的處理中的下載台140的變形量、即，吸附於下載台140的下晶圓LW的變形量的狀態下，執行S104及S105的處理。控制裝置10可藉由重覆進行S103～S108的處理，而生成與各變形量相關聯的最佳聚焦的資訊。再者，S108的處理可換言之為控制裝置10對未獲得S105的測量結果的晶圓變形量的設定進行選擇的處理。
在S107的處理中滿足「m=M」的情況下（S107：是（YES）），控制裝置10基於S105的測量結果，與多個變形量的設定分別相關聯地製作多個變形模型111（S109）。具體而言，控制裝置10根據第一變形量的S105的測量結果製作與第一變形量相關聯的變形模型111。同樣地，控制裝置10製作分別與第二變形量～第M變形量相關聯的多個變形模型111。再者，變形模型111是基於各對準標記AM的最佳聚焦位置（高度）計算出，因此可稱為「聚焦圖」。變形模型111例如藉由使用各對準標記AM的最佳聚焦的值進行多項式近似來計算出。
再者，關於與未藉由S105的處理測量的變形量對應的變形模型111，控制裝置10可根據使用接近的變形量的值的變形模型111來推測，亦可基於夾著該變形量的多個條件的變形模型111來推測。而且，控制裝置10可藉由使用與下載台140的變形量相關聯的變形模型111，根據真空吸附於下載台140的下晶圓LW的座標，計算出該座標處的對準標記AM的高度。當S109的處理完成時，控制裝置10結束圖6所示的一系列處理。
（變形模型111的製作方法的具體例） 圖7是表示在第一實施方式的接合裝置中使用的變形模型111的製作方法的具體例的概略圖。圖7針對下載台140的每個變形量示出下載台140上的下晶圓LW的測量圖像、以及聚焦設定及最佳聚焦計算結果。m=1的情況下的第一變形量與無相對於下載台140的晶圓倍率校正的狀態對應。m=2的情況下的第二變形量與藉由應力裝置141使下載台140變形的狀態對應。m=3的情況下的第三變形量與藉由應力裝置141使下載台140以較第二變形量大的量進行了變形的狀態對應。圖7所示的座標（1）、座標（2）及座標（3）的數字與測量順序的一例對應。另外，座標（1）、座標（2）及座標（3）例如分別與對準標記AM_C、對準標記AM_L及對準標記AM_R對應。
在下載台140的變形量為第一變形量（無校正）的情況下，真空吸附於下載台140的下晶圓LW以平坦的狀態被保持。即，上載台143的照相機145在基於規定的聚焦設定的條件下對配置於平坦狀態的下晶圓LW的對準標記AM進行拍攝。在所述情況下，基於座標（1）、座標（2）及座標（3）各自的對準標記AM的測量而決定的最佳聚焦BF可成為大致均勻的位置（高度）。因此，與第一變形量相關聯的變形模型111可成為不依賴於座標而表示大致均勻的值的近似式。
在下載台140的變形量為第二變形量的情況下，真空吸附於下載台140的下晶圓LW以變形為凸形狀的狀態被保持。即，上載台143的照相機145在基於規定的聚焦設定的條件下，對配置於變形為凸形狀的狀態的下晶圓LW的對準標記AM進行拍攝。在所述情況下，配置於中心部的座標（1）處的最佳聚焦BF的位置較配置於外周部的座標（2）及座標（3）處的最佳聚焦BF的位置高。因此，與第二變形量相關聯的變形模型111可成為越接近晶圓的中心則表示越高的值的近似式。
在下載台140的變形量為第三變形量的情況下，真空吸附於下載台140的下晶圓LW以變形為較第二變形量的情況大的凸形狀的狀態被保持。即，上載台143的照相機145在基於規定的聚焦設定的條件下，對配置於變形為較第二變形量大的凸形狀的狀態的下晶圓LW的對準標記AM進行拍攝。在所述情況下，座標（1）、座標（2）及座標（3）的最佳聚焦BF的位置可分別較第二變形量中的座標（1）、座標（2）及座標（3）的最佳聚焦BF的位置變得更高。因此，與第三變形量相關聯的變形模型111可成為與第二變形量的情況相比，越接近晶圓的中心則表示越高的值的近似式。
在製作變形模型111時，較佳為將對座標（1）、座標（2）及座標（3）各自的對準標記AM進行測量時的聚焦範圍FR設定在大範圍內。聚焦範圍FR與在對準標記AM的測量點拍攝對準標記AM的位置（高度）的範圍對應。在對準標記AM的測量中，在聚焦範圍FR內，基於預先設定的聚焦步長，執行多次拍攝。此處說明的「大範圍」對應於如下般的聚焦設定：在各座標處，即使在下載台140為任意的變形量的情況下，亦包括最佳聚焦BF。藉由將聚焦範圍FR設定為大範圍，可抑制在聚焦範圍FR內未檢測出最佳聚焦BF的情況下的聚焦再測量的發生。
[1-2-3]下晶圓LW的對準處理 圖8是表示第一實施方式的接合裝置1的接合處理中包括的下晶圓LW的對準處理（圖5的（F））的一例的詳細情況的流程圖。以下，參照圖8，對第一實施方式的接合裝置1中的下晶圓LW的對準處理的流程進行說明。
當第一實施方式中的下晶圓LW的對準處理開始時，首先，控制裝置10基於與下載台140的變形量對應的變形模型111，計算出各測量座標的聚焦位置（高度）（S111）。換言之，在S111的處理中，控制裝置10選擇（使用）與應用於下晶圓LW的晶圓倍率的校正值相關聯的變形模型111，計算出各測量座標的聚焦位置。進一步換言之，在S111的處理中，控制裝置10在照相機145執行用於對焦的校準的區域中，推測（計算出）基於下晶圓LW的變形模型111的最佳聚焦。
其次，控制裝置10在包含S111的處理中在座標（1）處計算出的聚焦位置並且較變形模型111的生成時窄的聚焦範圍，搜索座標（1）處的最佳聚焦（S112）。藉由S112的處理，決定座標（1）處的最佳聚焦。
其次，控制裝置10藉由在S112中決定的最佳聚焦的設定，測量對準標記AM_C（S113）。
其次，控制裝置10在包含S111的處理中在座標（2）處計算出的聚焦位置並且較變形模型111的生成時窄的聚焦範圍，搜索座標（2）處的最佳聚焦（S114）。藉由S114的處理，決定座標（2）處的最佳聚焦。
其次，控制裝置10藉由在S114中決定的最佳聚焦的設定，測量對準標記AM_L（S115）。
其次，控制裝置10在包含S111的處理中在座標（3）處計算出的聚焦位置並且較變形模型111的生成時窄的聚焦範圍，搜索座標（3）處的最佳聚焦（S116）。藉由S116的處理，決定座標（3）處的最佳聚焦。
其次，控制裝置10藉由在S116中決定的最佳聚焦的設定，測量對準標記AM_R（S117）。
其次，控制裝置10基於S113、S115及S117的測量結果，調整下載台140的位置（S118）。當S118的處理完成時，控制裝置10完成下晶圓LW的對準處理，進入接合處理中的下一個處理。
再者，在第一實施方式的接合裝置1中，S112及S113的處理、S114及S115的處理、S116及S117的處理亦可分別整合。再者，第一實施方式的接合裝置1只要至少基於與下載台140的變形量對應的變形模型111，決定聚焦範圍FR或聚焦步長等聚焦設定即可。
（對準標記AM的測量方法的具體例） 圖9是表示第一實施方式的接合裝置1的接合處理中所包括的下晶圓LW的對準處理中的對準標記AM的測量方法的具體例的概略圖。圖9針對下載台140的每個變形量表示下載台140上的下晶圓LW的測量圖像、聚焦設定及最佳聚焦計算結果。下載台140的變形量為第一變形量（無校正）的情況下的測量圖像、下載台140的變形量為第二變形量的情況下的測量圖像、以及下載台140的變形量為第三變形量的情況下的測量圖像分別與使用圖7所說明的內容相同。在圖9與圖7之間，各變形量下的聚焦設定不同。
如圖9所示，下載台140的變形量為第一變形量（無校正）的情況下的各測量座標的聚焦範圍FR包括由與第一變形量對應的變形模型111表示的最佳聚焦BF，並且設定得較變形模型111的生成時窄。另外，在與第一變形量相關聯的聚焦設定中，座標（1）、座標（2）及座標（3）處的聚焦範圍FR的位置被設定為大致相同的高度。
下載台140的變形量為第二變形量的情況下的各測量座標的聚焦範圍FR包括由與第二變形量對應的變形模型111表示的最佳聚焦BF，並且設定得較變形模型111的生成時窄。另外，在與第二變形量相關聯的聚焦設定中，相較於與第一變形量相關聯的聚焦設定，座標（1）、座標（2）及座標（3）處的聚焦範圍FR的位置被設定為移位至更高處。進而，基於與第二變形量相關聯的變形模型111，座標（1）處的聚焦範圍FR的位置與座標（2）及座標（3）相比，被設定為移位至更高處。
下載台140的變形量為第三變形量的情況下的各測量座標的聚焦範圍FR包括由與第三變形量對應的變形模型111表示的最佳聚焦BF，並且設定得較變形模型111的生成時窄。另外，在與第三變形量相關聯的聚焦設定中，相較於與第二變形量相關聯的聚焦設定，座標（1）、座標（2）及座標（3）處的聚焦範圍FR的位置被設定為移位至更高處。進而，基於與第三變形量相關聯的變形模型111，座標（1）處的聚焦範圍FR的位置與座標（2）及座標（3）相比，被設定為移位至更高處。
[1-3]第一實施方式的效果 藉由以上說明的第一實施方式的接合裝置1，可提高接合裝置的性能。以下，對第一實施方式的效果的詳細情況進行說明。
接合裝置1在確認保持晶圓的載台的位置時，對晶圓上的對準標記AM進行測量。此時，接合裝置1例如藉由上下驅動照相機145主體或照相機145內的透鏡來執行聚焦的校準。另外，作為接合裝置1的功能，已知有藉由使下載台140變形來對晶圓倍率進行校正的功能。
當在接合裝置1中對晶圓倍率進行校正時，隨著下載台140的變形，對準標記AM的最佳聚焦的位置會改變。作為其對策，考慮將聚焦的校準範圍（聚焦範圍）設定得寬，以使得在晶圓倍率改變的情況下亦可檢測出對準標記AM的最佳聚焦。但是，若將聚焦範圍設定得寬，則對準標記AM的測量時間變長，接合裝置的產出量降低。
因此，第一實施方式的接合裝置1預先製作將下載台140的變形量與下晶圓LW的最佳聚焦位置在晶圓面內的傾向相關聯的變形模型111。然後，接合裝置1利用基於下載台140的變形量與晶圓的變形模型111的聚焦設定，來執行下晶圓LW的對準處理。例如，接合裝置1根據下載台140的變形量，事先預測測量座標的最佳聚焦位置，藉此可將對準處理時的聚焦的校準時的聚焦範圍設定得窄。
其結果是，第一實施方式的接合裝置1可縮短對準標記AM的測量時間，從而可提高接合裝置1的產出量。即，第一實施方式的接合裝置1可提高接合裝置的性能。
再者，第一實施方式的接合裝置1亦可將聚焦範圍FR設定得窄，並且將聚焦步長設定得較變形模型111的製作時更精細。若將聚焦步長設定得精細，則隨著照相機145進行拍攝的拍攝次數的增加，對準標記AM的測量時間變長。另一方面，藉由將聚焦步長設定得精細，可提高最佳聚焦位置的檢測精度。即，第一實施方式的接合裝置1在基於變形模型111的聚焦設定中，使用戶選擇聚焦範圍FR與聚焦步長的設定，藉此可調整產出量與聚焦精度的平衡。
[1-4]第一實施方式的變形例 使用圖6說明的變形模型111的製作方法中，亦可省略在變更下載台140的變形量時重新載入晶圓的處理。圖10是表示在第一實施方式的接合裝置1中使用的變形模型111的製作方法的變形例的流程圖。以下，將參照圖10對第一實施方式的變形例的變形模型111的製作方法的流程進行說明。
首先，準備配置有對準標記AM的晶圓（S101）。其次，確認接合方案110（S102）。其次，裝載晶圓（S104）。其次，以第m變形量使下載台140變形（S103）。其次，利用照相機145對晶圓面內的多個點的高度進行測量（S105）。其次，判定是否滿足「m=M」（S107）。
在S107的處理中不滿足「m=M」的情況下（S107：否），則使「m」增大（S108），並執行S103及S105的處理。即，在晶圓被真空吸附於下載台140的狀態下變更下載台140的變形量，並測量晶圓面內的多個點的高度。
在S107的處理中滿足「m=M」的情況下（S107：是），將晶圓卸載（S106）。之後，基於S105的測量結果，製作與下載台140的變形量相關聯的晶圓的變形模型111（S109）。當S109的處理完成時，圖10所示的一系列處理結束。
如以上所說明般，可替換用於製作變形模型111的處理的順序，或者亦可省略一部分處理。在此種情況下，接合裝置1亦可與第一實施方式同樣地製作變形模型111。
[2]第二實施方式 第二實施方式的接合裝置1在接合處理時的下晶圓LW的對準處理中，基於下載台140的變形量與測量座標來變更照相機145的光軸的設定。以下，對第二實施方式的接合裝置1的詳細情況進行說明。
[2-1]關於對準處理時的光軸與訊號波形的關係性 圖11是表示對準處理時的光軸與訊號波形的關係性的概略圖。圖11分別示出下載台140無變形的情況與下載台140有變形的情況下的下載台140上的下晶圓LW的測量圖像和一個圖案AP的訊號波形。圖11中所示的座標（1）、座標（2）及座標（3）例如分別對應於對準標記AM_C、對準標記AM_L及對準標記AM_R。在訊號波形中，「DF」對應於散焦的情況，「BF」對應於最佳聚焦。
在下載台140無變形的情況下，真空吸附於下載台140的下晶圓LW以平坦的狀態被保持。在所述情況下，上載台143的照相機145的光軸的傾斜度為相對於下晶圓LW的表面垂直的方向。在所述情況下，在對準標記AM_C、對準標記AM_L及對準標記AM_R的任一者中，一個圖案AP的訊號波形均可對稱。在訊號波形對稱的情況下，即使在向正方向與負方向中的任一方向散焦的情況下，訊號波形的重心位置的變化亦得到抑制。因此，控制裝置10可基於訊號強度來檢測最佳聚焦BF。
另一方面，在下載台140有變形的情況下，真空吸附於下載台140的下晶圓LW以沿著下載台140變形為凸形狀的狀態被保持。在所述情況下，由上載台143的照相機145的光軸與下晶圓LW的表面形成的角度越偏離下晶圓LW的中心部分（座標（1）），越偏離直角。如此，在座標（2）處的對準標記AM_L的測量與座標（3）處的對準標記AM_R的測量的各自中，自傾斜方向測量對準標記AM。其結果，對準標記AM_L及對準標記AM_R的各自的訊號波形可不對稱。
當訊號波形變得不對稱時，對準標記AM的檢測精度變差。具體而言，在正方向的散焦DFp與負方向的散焦DFm之間，一個圖案AP的訊號波形的重心位置向反方向變化。如此，控制裝置10誤檢測訊號波形的峰值的可能性變高，基於測量結果計算出的對準標記AM的座標有可能偏移。因此，第二實施方式的接合裝置1具有按每個測量座標調整照相機145的光軸的功能。
[2-2]照相機145的結構 圖12是表示第二實施方式的接合裝置1所包括的照相機145的詳細結構的一例的概略圖。圖12亦一併示出作為照相機145的測量對象的下晶圓LW的對準標記AM。如圖12所示，照相機145例如包括：光源150、光學元件151、透鏡單元152、支撐部153及受光部154。
光源150是能夠射出雷射光的半導體元件。以下，將由光源150射出的雷射光亦稱為射出光EL。照相機145可具有多個光源，可根據測量對象（對準標記AM）的結構分開使用射出光EL的波長。
光學元件151例如是半反射鏡。光學元件151將自光源150照射的雷射光（射出光EL）向透鏡單元152反射。另外，光學元件151使透過透鏡單元152的雷射光透過。
透鏡單元152是將射出光EL導向測量對象（例如下晶圓LW）的光學系統。透鏡單元152將照射至下晶圓LW的射出光EL在下晶圓LW的表面反射後的反射光RL經由光學元件151而引導至受光部154。透鏡單元152的光軸對應於照相機145的光軸。
支撐部153對透鏡單元152進行支撐，且具有能夠調整透鏡單元152的光軸的傾斜度的機構。再者，在照相機145中，光源150、光學元件151及受光部154相對於透鏡單元152的相對位置亦可與由支撐部153變更的透鏡單元152的光軸的傾斜度一致地變更。
受光部154是能夠對反射光RL進行檢測的感測器。受光部154例如配置於透鏡單元152的光軸上。受光部154只要配置於至少能夠對反射光RL進行檢測的位置即可。
第二實施方式的接合裝置1的其他結構與第一實施方式相同。再者，照相機145的結構亦可為其他結構。例如，在照相機145中，亦可替換光源150與受光部154的配置。
[2-3]半導體裝置的製造方法 以下，作為第二實施方式的半導體裝置的製造方法，對使用接合裝置1的具體處理的一例進行說明。即，使用以下說明的第二實施方式的接合方法（接合處理）來製造半導體裝置。再者，第二實施方式的接合裝置1中的接合處理的概要與第一實施方式相同。
[2-3-1]光軸的校正方法 圖13是表示在第二實施方式的接合裝置1中使用的光軸的校正方法的一例的流程圖。以下，參照圖13，對第二實施方式的接合裝置1中的光軸的校正方法的流程進行說明。
首先，與第一實施方式中使用圖6說明的變形模型111的製作方法同樣地執行S101～S109的處理。即，首先準備配置有對準標記AM的晶圓（S101）。其次，確認接合方案110（S102）。其次，以第m變形量使下載台140變形（S103）。其次，裝載晶圓（S104）。其次，利用照相機145對晶圓面內的多個點的高度進行測量（S105）。其次，將晶圓卸載（S106）。其次，判定是否滿足「m=M」（S107）。在S107的處理中不滿足「m=M」的情況下（S107：否），使「m」增大（S108），並執行S103的處理。在S107的處理中滿足「m=M」的情況下（S107：是），基於S105的測量結果，與多個變形量的設定分別相關聯地製作多個變形模型111（S109）。
當S109的處理完成時，控制裝置10針對多個變形量的每個設定，使用對應的變形模型111來製作晶圓面內的各座標的光軸校正量的關係表（S201）。光軸校正量的關係表包括將測量座標的資訊與光軸校正量相關聯的資訊。光軸校正量被設定為照相機145的光軸相對於在各測量座標處基於變形模型111計算出的下晶圓LW的表面的朝向而垂直。換言之，照相機145的光軸被設定為與基於變形模型111計算出的測量座標處的下晶圓LW的表面的傾斜度正交的方向。光軸校正量可藉由自默認狀態起的透鏡單元152的旋轉量來表示，亦可藉由支撐部153的控制參數來表示。
其次，控制裝置10基於光軸校正量對下載台140與照相機145的位置關係（相對位置）進行校正（S202）。在S202的處理中，控制裝置10調整照相機145的位置，以使得在各測量座標處校正後的光軸與對應的對準標記AM的位置一致。換言之，調整照相機145的位置，以使得自對準標記AM的表面的垂直軸與照相機145的光軸對齊。再者，在S202的處理中，可將下載台140與照相機145的位置關係的校正量記錄於S201中製作的關係表中。當S202的處理完成時，控制裝置10結束圖13所示的一系列處理。
（對準標記AM的測量方法的具體例） 圖14是表示第二實施方式的接合裝置1的接合處理中所包括的下晶圓LW的對準處理中的對準標記AM的測量方法的具體例的概略圖。圖14表示光軸的校正圖像和下載台140與照相機145的位置關係的校正圖像的一例。第一變形量～第三變形量以及座標（1）～座標（3）各自的概要與第一實施方式相同。光軸的校正圖像所示的兩點鏈線表示各測量座標處的光軸的傾斜度。
在下載台140的變形量為第一變形量（無校正）的情況下，真空吸附於下載台140的下晶圓LW以平坦的狀態被保持。在所述情況下，在對座標（1）、座標（2）及座標（3）的各自的對準標記AM進行測量時的照相機145的光軸的傾斜度被設定為大致相同（例如垂直）。此時，下載台140與照相機145的位置關係被控制為由接合方案110表示的各座標與實際的測量座標一致的狀態。
在下載台140的變形量為第二變形量的情況下，真空吸附於下載台140的下晶圓LW以變形為凸形狀的狀態被保持。在所述情況下，對座標（2）及座標（3）的各自的對準標記AM進行測量時的照相機145的光軸的傾斜度被設定為相對於座標（1）向外側（即，反射光RL偏離下晶圓LW的中心部的方向）傾斜的狀態。此時，例如在座標（3）的對準標記AM_R的測量中，將下載台140與照相機145的位置關係控制為相對於由接合方案110表示的座標向外側移位了長度L1的狀態。
在下載台140的變形量為第三變形量的情況下，與第二變形量的情況相比，真空吸附於下載台140的下晶圓LW以變形為更大的凸形狀的狀態被保持。在所述情況下，對座標（2）及座標（3）的各自的對準標記AM進行測量時的照相機145的光軸的傾斜度被設定為與第二變形量的情況相比而相對於座標（1）更向外側傾斜的狀態。此時，例如，在座標（3）的對準標記AM_R的測量中，將下載台140與照相機145的位置關係被控制為相對於由接合方案110表示的座標向外側移位了較長度L1大的長度L2的狀態。
[2-3-2]下晶圓LW的對準處理 圖15是表示第二實施方式的接合裝置1的接合處理中所包括的下晶圓LW的對準處理的一例的流程圖。以下，參照圖15，對第二實施方式的接合裝置1中的下晶圓LW的對準處理的流程進行說明。
當第二實施方式中的下晶圓LW的對準處理開始時，首先，控制裝置10基於與下載台140的變形量對應的光軸校正量的關係式，計算出各測量座標的光軸校正量（S211）。換言之，在S211的處理中，控制裝置10選擇（使用）與應用於下晶圓LW的晶圓倍率的校正值相關聯的光軸校正量的關係式，計算出各測量座標的光軸校正量。藉由S211的處理，控制裝置10在照相機145執行聚焦的校準的區域中，基於下晶圓LW的變形模型111對光軸的傾斜度進行校正。
其次，控制裝置10基於計算出的各測量座標的光軸校正量，計算出各測量座標處的下載台140與照相機145的位置關係的校正量（S212）。
其次，控制裝置10基於在S211的處理中在座標（1）處計算出的光軸校正量、以及下載台140與照相機145的位置關係的校正量，來決定照相機145的光軸及位置，搜索座標（1）處的最佳聚焦（S213）。藉由S213的處理，決定座標（1）處的最佳聚焦。
其次，控制裝置10藉由在S213中決定的最佳聚焦的設定，測量對準標記AM_C（S214）。
其次，控制裝置10基於在S211的處理中在座標（2）處計算出的光軸校正量、以及下載台140與照相機145的位置關係的校正量，來決定照相機145的光軸及位置，搜索座標（2）處的最佳聚焦（S215）。藉由S215的處理，決定座標（2）處的最佳聚焦。
其次，控制裝置10藉由在S215中決定的最佳聚焦的設定，測量對準標記AM_L（S216）。
其次，控制裝置10基於在S211的處理中在座標（3）處計算出的光軸校正量、以及下載台140與照相機145的位置關係的校正量，來決定照相機145的光軸及位置，搜索座標（3）處的最佳聚焦（S217）。藉由S217的處理，來決定座標（3）處的最佳聚焦。
其次，控制裝置10藉由在S217中決定的最佳聚焦的設定，測量對準標記AM_R（S218）。
其次，控制裝置10基於S214、S216及S218的測量結果，調整下載台140的位置（S219）。當S219的處理完成時，控制裝置10完成下晶圓LW的對準處理，進入接合處理中的下一個處理。
再者，在第二實施方式的接合裝置1中，S213及S214的處理、S215及S216的處理、S217及S218的處理亦可分別整合。亦可在S213、S215及S217的處理中分別組合第一實施方式的S112、S114及S116的處理。第二實施方式的接合裝置1至少基於與下載台140的變形量對應的變形模型111而針對每個測量座標對光軸進行校正即可。
（接合處理中的聚焦動作的具體例） 圖16是表示第二實施方式的接合裝置1中的對準處理時的光軸與訊號波形的關係性的概略圖。圖16按照下載台140的每個變形量表示下晶圓LW的對準標記AM的測量圖像與一個圖案AP的訊號波形。第一變形量～第三變形量的各變形量下的照相機145的光軸的設定與使用圖15說明的內容相同。
如圖16所示，在下載台140的變形量為第一變形量（無校正）的情況下，真空吸附於下載台140的下晶圓LW以平坦的狀態被保持。因此，將各測量座標處的照相機145的光軸設定為與下晶圓LW的表面垂直。在所述情況下，上載台143的各座標處的一個圖案AP的訊號波形大致對稱。
而且，在第二實施方式的接合裝置1中，即使在下載台140的變形量為第二變形量或第三變形量的情況下，各測量座標處的照相機145的光軸亦被設定為與下晶圓LW的表面垂直。因此，即使在下載台140的變形量為第二變形量或第三變形量的情況下，上載台143的各測量座標處的一個圖案AP的訊號波形亦大致對稱。
[2-4]第二實施方式的效果 如以上所說明般，在為了對晶圓倍率進行校正而使下載台140變形的情況下，在對準處理時，照相機145的光軸有可能偏移。而且，對準處理中的測量結果有可能改變。
與此相對，第二實施方式的接合裝置1具有根據下載台140的變形量來調整對準處理時的照相機145的光軸的機構。例如，第二實施方式的接合裝置1藉由使下載台140變形且調整照相機145的光軸，即使在測量座標的任意一個發生散焦的情況下，亦可維持訊號波形的對稱性。
其結果，第二實施方式的接合裝置1可提高對準處理的測量精度，從而可改善接合處理中的重疊精度。因此，第二實施方式的接合裝置1可提高接合裝置的性能。
[3]第三實施方式 第三實施方式是有關於一種可應用第一實施方式及第二實施方式中所說明的半導體裝置的製造方法的半導體裝置的具體例。以下，作為半導體裝置的具體例，對作為反及（Not AND，NAND）型快閃記憶體的記憶設備2進行說明。
[3-1]結構 [3-1-1]記憶設備2的結構 圖17是表示第三實施方式的記憶設備2的結構的一例的框圖。如圖17所示，記憶設備2例如包括記憶體介面（記憶體I/F）20、定序器21、記憶胞元陣列22、驅動器模組23、列解碼器模組24、以及感測放大器模組25。
記憶體I/F 20是與外部的記憶體控制器連接的硬體介面。記憶體I/F 20依照記憶設備2與記憶體控制器之間的介面標準進行通訊。記憶體I/F 20例如支持NAND介面標準。
定序器21是對記憶設備2的整體的動作進行控制的控制電路。定序器21基於經由記憶體I/F 20接收到的命令來對驅動器模組23、列解碼器模組24、以及感測放大器模組25等進行控制，以執行讀出動作、寫入動作、擦除動作等。
記憶胞元陣列22是包括多個記憶胞元的集合的儲存電路。記憶胞元陣列22包括多個區塊BLK0～BLKn（n為1以上的整數）。區塊BLK例如用作資料的擦除單元。另外，於記憶胞元陣列22中設置有多條位元線及多條字元線。各記憶胞元例如與一條位元線及一條字元線相關聯。基於對字元線WL進行識別的位址、以及對位元線BL進行識別的位址來對各記憶胞元進行識別。
驅動器模組23是生成讀出動作、寫入動作、擦除動作等中所使用的電壓的驅動器電路。驅動器模組23經由多個訊號線連接至列解碼器模組24。驅動器模組23可基於經由記憶體I/F 20接收到的頁面位址來變更施加至多個訊號線的各者的電壓。
列解碼器模組24是對經由記憶體I/F 20接收到的列位址（row address）進行解碼的解碼器。列解碼器模組24基於解碼結果而選擇一個區塊BLK。然後，列解碼器模組24將施加至多條訊號線的電壓分別傳送至所選擇的區塊BLK中所設置的多條配線（字元線WL等）。
感測放大器模組25是於讀出動作中基於位元線BL上的電壓來對自被選擇的區塊BLK中讀出的資料進行感測的感測電路。感測放大器模組25經由記憶體I/F 20將讀出的資料發送至記憶體控制器。另外，感測放大器模組25可於寫入動作中對每個位元線BL施加與要寫入至記憶胞元的資料對應的電壓。
[3-1-2]記憶胞元陣列22的電路結構 圖18是表示第三實施方式的記憶設備2所包括的記憶胞元陣列22的電路結構的一例的電路圖。圖18表示記憶胞元陣列22中所包含的多個區塊BLK中的一個區塊BLK。如圖18所示，區塊BLK例如包括串單元SU0～串單元SU3。
各串單元SU包括多個NAND串NS。NAND串NS分別與位元線BL0～位元線BLm（m為1以上的整數）相關聯。對位元線BL0～位元線BLm分別分配不同的行位址（column address）。各位元線BL由在多個區塊BLK之間被分配了相同的行位址的NAND串NS共享。各NAND串NS例如包括記憶胞元電晶體MT0～記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS。
各記憶胞元電晶體MT包含控制閘極及電荷蓄積層，非揮發性地儲存資料。各NAND串NS的記憶胞元電晶體MT0～記憶胞元電晶體MT7串聯連接。記憶胞元電晶體MT0～記憶胞元電晶體MT7的控制閘極分別連接於字元線WL0～字元線WL7。字元線WL0～字元線WL7分別設置於每個區塊BLK。於相同的串單元SU中連接至共用的字元線WL的多個記憶胞元電晶體MT的集合例如被稱為「胞元單元CU」。於各記憶胞元電晶體MT儲存一位元資料的情況下，胞元單元CU儲存「一頁資料」。胞元單元CU根據記憶胞元電晶體MT儲存的資料的位元數，可具有兩頁資料以上的儲存容量。
選擇電晶體STD及選擇電晶體STS分別用於選擇串單元SU。選擇電晶體STD的汲極連接至相關聯的位元線BL。選擇電晶體STD的源極連接至串聯連接的記憶胞元電晶體MT0～記憶胞元電晶體MT7的一端。串單元SU0～串單元SU3中所含的選擇電晶體STD的閘極分別連接至選擇閘極線SGD0～選擇閘極線SGD3。選擇電晶體STS的汲極連接至串聯連接的記憶胞元電晶體MT0～記憶胞元電晶體MT7的另一端。選擇電晶體STS的源極連接至源極線SL。選擇電晶體STS的閘極連接至選擇閘極線SGS。源極線SL例如由多個區塊BLK共享。
[3-1-3]記憶設備2的結構 以下，對第三實施方式的記憶設備2的結構的一例進行說明。再者，於第三實施方式中，X方向與字元線WL的延伸方向對應，Y方向與位元線BL的延伸方向對應，Z方向與相對於用於形成記憶設備2的半導體基板（晶圓）的表面的垂直方向對應。
圖19是表示第三實施方式的記憶設備2的結構的一例的立體圖。如圖19所示，記憶設備2包括記憶晶片MC及互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）晶片CC。記憶晶片MC的下表面與下晶圓LW的表面對應。CMOS晶片CC的上表面與上晶圓UW的表面對應。記憶晶片MC例如包括記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1。CMOS晶片CC例如包括感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2。
記憶區域MR包括記憶胞元陣列22。引出區域HR1及引出區域HR2包括用於記憶晶片MC中所設置的積層配線與CMOS晶片CC中所設置的列解碼器模組24之間的連接的配線等。焊墊區域PR1包括用於記憶設備2與記憶體控制器的連接的焊墊等。引出區域HR1及引出區域HR2於X方向上夾著記憶區域MR。焊墊區域PR1於Y方向上分別與記憶區域MR以及引出區域HR1及引出區域HR2相鄰。
感測放大器區域SR包括感測放大器模組25。周邊電路區域PERI包括定序器21或驅動器模組23等。傳送區域XR1及傳送區域XR2包括列解碼器模組24。焊墊區域PR2包括記憶體I/F 20。感測放大器區域SR及周邊電路區域PERI於Y方向上相鄰配置，並與記憶區域MR重疊。傳送區域XR1及傳送區域XR2於X方向上夾著感測放大器區域SR及周邊電路區域PERI的組，並分別與引出區域HR1及引出區域HR2重疊。焊墊區域PR2與記憶晶片MC的焊墊區域PR1重疊。
記憶晶片MC於記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1各自的下部具有多個貼合焊墊BP。記憶區域MR的貼合焊墊BP與相關聯的位元線BL連接。引出區域HR1及引出區域HR2的貼合焊墊BP與設置於記憶區域MR的積層配線中相關聯的配線（例如字元線WL）連接。焊墊區域PR1的貼合焊墊BP與設置於記憶晶片MC的上表面的焊墊（未圖示）連接。設置於記憶晶片MC的上表面的焊墊例如用於記憶設備2與記憶體控制器之間的連接。
CMOS晶片CC於感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2各自的上部具有多個貼合焊墊BP。感測放大器區域SR的貼合焊墊BP與記憶區域MR的貼合焊墊BP重疊。傳送區域XR1及傳送區域XR2的貼合焊墊BP分別與引出區域HR1及引出區域HR2的貼合焊墊BP重疊。焊墊區域PR1的貼合焊墊BP與焊墊區域PR2的貼合焊墊BP重疊。
記憶設備2具有記憶晶片MC的下表面與CMOS晶片CC的上表面接合而成的結構。設置於記憶設備2的多個貼合焊墊BP中的在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP藉由接合而電連接。藉此，記憶晶片MC內的電路與CMOS晶片CC內的電路之間經由貼合焊墊BP而電連接。在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP的組可具有邊界，亦可一體化。
（記憶胞元陣列22的平面佈局） 圖20是表示第三實施方式的記憶設備2所包括的記憶胞元陣列22的平面佈局的一例的平面圖。圖20表示記憶區域MR中的包括一個區塊BLK的區域。如圖20所示，記憶設備2例如包括多個狹縫SLT、多個狹縫SHE、多個記憶柱MP、多個位元線BL、以及多個接觸點CV。於記憶區域MR中，以下所說明的平面佈局於Y方向上反覆配置。
各狹縫SLT例如具有埋入有絕緣構件的結構。各狹縫SLT將經由該狹縫SLT而相鄰的配線（例如，字元線WL0～字元線WL7、以及選擇閘極線SGD及選擇閘極線SGS）絕緣。各狹縫SLT具有沿著X方向延伸設置的部分，沿著X方向橫穿記憶區域MR以及引出區域HR1及引出區域HR2。多個狹縫SLT於Y方向上排列。由狹縫SLT劃分出的區域與區塊BLK對應。
各狹縫SHE例如具有埋入有絕緣構件的結構。各狹縫SHE將經由該狹縫SHE而相鄰的配線（至少為選擇閘極線SGD）絕緣。各狹縫SHE具有沿著X方向延伸設置的部分，橫穿記憶區域MR。多個狹縫SHE於Y方向上排列。本例中，三個狹縫SHE被配置於相鄰的狹縫SLT之間。由狹縫SLT及狹縫SHE劃分出的多個區域分別與串單元SU0～串單元SU3對應。
各記憶柱MP例如作為一個NAND串NS發揮功能。多個記憶柱MP於相鄰的兩個狹縫SLT之間的區域中例如被配置成19行的交錯狀。而且，於自紙面的上側開始數第5行的記憶柱MP、第10行的記憶柱MP、第15行的記憶柱MP分別重疊有一個狹縫SHE。
各位元線BL具有沿著Y方向延伸設置的部分，沿著Y方向橫穿設置有多個區塊BLK的區域。多條位元線BL於X方向上排列。各位元線BL被配置成針對每個串單元SU而與至少一個記憶柱MP重疊。本例中，兩條位元線BL與各記憶柱MP重疊。
各接觸點CV設置於與記憶柱MP重疊的多條位元線BL中的一條位元線BL和該記憶柱MP之間。接觸點CV將記憶柱MP與位元線BL之間電連接。再者，與狹縫SHE重疊的記憶柱MP和位元線BL之間的接觸點CV可省略。
（記憶胞元陣列22的剖面結構） 圖21是表示第三實施方式的記憶設備2所包括的記憶胞元陣列22的剖面結構的一例的剖面圖。圖21表示於記憶區域MR內包括記憶柱MP及狹縫SLT且沿著Y方向的剖面。再者，圖21中的Z方向是指紙面的下側，但於圖21的說明中，將紙面的上側稱為「上方」，將紙面的下側稱為「下方」。如圖21所示，記憶設備2例如包括絕緣體層30～絕緣體層37、導電體層40～導電體層46、以及接觸點V1及接觸點V2。
絕緣體層30例如設置於記憶晶片MC的最下層。於絕緣體層30上設置有導電體層40。於導電體層40上設置有絕緣體層31。於絕緣體層31上交替地設置有導電體層41及絕緣體層32。於最上層的導電體層41上設置有絕緣體層33。於絕緣體層33上交替地設置有導電體層42及絕緣體層34。於最上層的導電體層42上設置有絕緣體層35。於絕緣體層35上交替地設置有導電體層43及絕緣體層36。於最上層的導電體層43上設置有絕緣體層37。於絕緣體層37上設置有導電體層44。於導電體層44上設置有接觸點V1。於接觸點V1上設置有導電體層45。於導電體層45上設置有接觸點V2。於接觸點V2上設置有導電體層46。將設置有導電體層44、導電體層45及導電體層46的配線層分別稱為「M0」、「M1」及「M2」。
導電體層40、導電體層41、導電體層42及導電體層43分別例如形成為沿著XY平面擴展的板狀。導電體層44例如形成為於Y方向上延伸的線狀。導電體層40、導電體層41及導電體層43分別可用作源極線SL、選擇閘極線SGS及選擇閘極線SGD。多個導電體層42自導電體層40側起依次分別可用作字元線WL0～字元線WL7。導電體層44可用作位元線BL。接觸點V1及接觸點V2被設置成柱狀。導電體層44與導電體層45之間經由接觸點V1連接。導電體層45與導電體層46之間經由接觸點V2連接。導電體層45例如是形成為於X方向上延伸的線狀的配線。導電體層46與記憶晶片MC的界面接觸，且可用作貼合焊墊BP。導電體層46例如包含銅。
狹縫SLT具有形成為沿著XZ平面擴展的板狀的部分，將絕緣體層31～絕緣體層36及導電體層41～導電體層43分斷。各記憶柱MP沿著Z方向延伸設置，貫通絕緣體層31～絕緣體層36及導電體層41～導電體層43。各記憶柱MP例如包括芯構件50、半導體層51、以及積層膜52。芯構件50是沿著Z方向延伸設置的絕緣體。半導體層51覆蓋芯構件50。半導體層51的下部與導電體層40接觸。積層膜52覆蓋半導體層51的側面。於半導體層51上設置有接觸點CV。於接觸點CV上接觸有導電體層44。
再者，於圖示的區域中，示出了與兩個記憶柱MP中的一個記憶柱MP對應的接觸點CV。於該區域中未連接接觸點CV的記憶柱MP於未圖示的區域中連接接觸點CV。記憶柱MP與多個導電體層41交叉的部分作為選擇電晶體ST2發揮功能。記憶柱MP與導電體層42交叉的部分作為記憶胞元電晶體MT發揮功能。記憶柱MP與多個導電體層43交叉的部分作為選擇電晶體ST1發揮功能。
（記憶柱MP的剖面結構） 圖22是表示第三實施方式的記憶設備2所包括的記憶柱MP的剖面結構的一例的、沿著圖22的XXII-XXII線的剖面圖。圖22表示包括記憶柱MP及導電體層42且與導電體層40平行的剖面。如圖22所示，積層膜52例如包括隧道絕緣膜53、絕緣膜54、以及區塊絕緣膜55。
芯構件50例如設置於記憶柱MP的中心部。半導體層51包圍芯構件50的側面。隧道絕緣膜53包圍半導體層51的側面。絕緣膜54包圍隧道絕緣膜53的側面。區塊絕緣膜55包圍絕緣膜54的側面。導電體層42包圍區塊絕緣膜55的側面。半導體層51可用作記憶胞元電晶體MT0～記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS的通道（電流路徑）。隧道絕緣膜53及區塊絕緣膜55分別例如包含氧化矽。絕緣膜54可用作記憶胞元電晶體MT的電荷蓄積層，例如包含氮化矽。藉此，記憶柱MP各自作為一個NAND串NS發揮功能。
（記憶設備2的剖面結構） 圖23是表示第三實施方式的記憶設備2的剖面結構的一例的剖面圖。圖23表示包含記憶區域MR及感測放大器區域SR的剖面、即，包含記憶晶片MC及CMOS晶片CC的剖面。如圖23所示，記憶設備2於感測放大器區域SR中包括半導體基板60、導電體層GC及導電體層61～導電體層64、以及接觸點CS及接觸點C0～接觸點C3。
半導體基板60是用於形成CMOS晶片CC的基板。半導體基板60包括多個阱區域（未圖示）。於多個阱區域分別形成有例如電晶體TR。多個阱區域之間例如藉由淺溝槽隔離（Shallow Trench Isolation，STI）分離。於半導體基板60上經由閘極絕緣膜設置有導電體層GC。感測放大器區域SR內的導電體層GC可用作感測放大器模組25中所包含的電晶體TR的閘極電極。於導電體層GC上設置有接觸點C0。與電晶體TR的源極及汲極對應地於半導體基板60上設置有兩個接觸點CS。
於接觸點CS上與接觸點C0上分別設置有導電體層61。於導電體層61上設置有接觸點C1。於接觸點C1上設置有導電體層62。導電體層61及導電體層62之間經由接觸點C1電連接。於導電體層62上設置有接觸點C2。於接觸點C2上設置有導電體層63。導電體層62及導電體層63之間經由接觸點C2電連接。於導電體層63上設置有接觸點C3。於接觸點C3上設置有導電體層64。導電體層63及導電體層64經由接觸點C3電連接。將設置有導電體層61～導電體層64的配線層分別稱為「D0」、「D1」、「D2」及「D3」。
導電體層64與CMOS晶片CC的界面接觸，可用作貼合焊墊BP。感測放大器區域SR內的導電體層64與相向配置的記憶區域MR內的導電體層46（即，記憶晶片MC的貼合焊墊BP）貼合。而且，感測放大器區域SR內的各導電體層64與一條位元線BL電連接。導電體層64例如包含銅。
於記憶設備2中，藉由將記憶晶片MC及CMOS晶片CC接合，CMOS晶片CC的配線層D3與記憶晶片MC的配線層M2鄰接。半導體基板60與上晶圓UW的背面側對應，配線層D3與上晶圓UW的表面側對應。絕緣體層30與下晶圓LW的背面側對應，配線層M2與下晶圓LW的表面側對應。用於形成記憶晶片MC的半導體基板伴隨著接合處理後的焊墊的形成等步驟而被去除。
[3-2]第三實施方式的效果 如以上所說明般，記憶設備2例如具有：包含三維積層有記憶胞元的結構的記憶晶片MC；以及包含其他控制電路的CMOS晶片CC。在記憶晶片MC與CMOS晶片CC中，存在如下傾向：記憶晶片MC的晶圓倍率的偏差於晶圓之間變大。具體而言，記憶晶片MC包括經高層化的記憶胞元陣列22，因此晶圓的翹曲量的偏差可能變大，晶圓倍率的偏差可能變大。另一方面，CMOS晶片CC的曝射的配置接近以曝光裝置為基準的理想光柵。因此，於執行接合處理的情況下，較佳為形成有記憶晶片MC的晶圓被分配給能夠對晶圓倍率進行校正的下晶圓LW，形成有CMOS晶片CC的晶圓被分配給上晶圓UW。藉此，第一實施方式及第二實施方式分別可改善記憶設備2的良率。
[4]其他 在實施方式中，用於動作的說明的流程圖僅為一例。使用流程圖來說明的各動作可於處理的順序能夠實現的範圍內進行調換，亦可追加其他處理，亦可省略一部分處理。在所述實施方式中，例示了在S109中一併執行變形模型111的製作的情況，但亦可在每次S105的處理完成時執行基於S105的測量結果的變形模型111的計算。同樣地，在第二實施方式中，可在每次S105的處理完成時執行基於S105的測量結果的變形模型111的計算及光軸校正量的關係式的製作。在所述實施方式中，例示了對被載置（保持）於下載台140的下晶圓LW應用對準校正並進行接合的情況，但並不限定於此。接合處理中的對準校正例如可應用於被載置（保持）於上載台143的上晶圓UW，亦可應用於被保持於上載台143的上晶圓UW、以及被保持於下載台140的下晶圓UW此兩者中。於本說明書中，亦可代替CPU，而使用微處理單元（Micro Processing Unit，MPU）、應用特定積體電路（Application Specific Integrated Circuit，ASIC）或現場可程式邏輯閘陣列（field-programmable gate array，FPGA）。另外，實施方式中所說明的處理分別可藉由專用的硬體來實現。實施方式中所說明的處理可混合存在藉由軟體執行的處理、以及藉由硬體執行的處理，亦可為其中任一者。
在各實施方式中，接合裝置1的照相機142及照相機145可為光學系統（顯微鏡）與受光感測器分開的結構，只要能夠測量對準標記AM即可。照相機142及照相機145可分別被稱為「測量裝置」、「測量器」、「對準照相機」。「光軸」可換言之為「光路」。於本說明書中，「重疊偏移」可換言之為「位置偏移」。在第一實施方式及第二實施方式的說明中，「高度」與聚焦的位置相關聯。聚焦的校準方法並不限定於實施方式中說明的方法，亦可使用其他方法。在實施方式中，例示了以最佳聚焦位置為基準來製作變形模型111的情況，但變形模型111只要至少示出下晶圓LW的表面的形狀即可。
第三實施方式中所說明的結構僅為例示，記憶設備2的結構並不限定於該些。記憶設備2的電路結構、平面佈局及剖面結構可根據記憶設備2的設計而適當變更。例如，於第三實施方式中，例示了於CMOS晶片CC上設置有記憶晶片MC的情況，但CMOS晶片CC亦可設置於記憶晶片MC上。例示了對下晶圓LW分配記憶晶片MC、對上晶圓UW分配CMOS晶片CC的情況，但亦可對上晶圓UW分配記憶晶片MC、對下晶圓LW分配CMOS晶片CC。於應用第一實施方式及第二實施方式中所說明的製造方法的情況下，較佳為於晶圓間晶圓倍率的偏差大的晶圓被分配給下晶圓LW。藉此，可抑制接合處理中的重疊偏移，因此可抑制重疊偏移引起的不良的產生。
於本說明書中，「連接」表示電連接，並不排除於其間介隔其他元件的情況。「電連接」只要能夠與經電連接者同樣地運作，則可介隔絕緣體。「柱狀」表示設置於在製造步驟中所形成的孔內的結構體。「俯視」例如與在相對於半導體基板60的表面的垂直方向上觀察對象物對應。「區域」亦可視為由CMOS晶片CC的半導體基板60包含的結構。例如，在規定為半導體基板60包含記憶區域MR的情況下，記憶區域MR與半導體基板60的上方的區域相關聯。貼合焊墊BP亦被稱為「接合金屬」。
再者，所述各實施方式的一部分或全部亦可如以下的附記般記載，但並不限於以下內容。
[附記1] 一種接合裝置，包括：第一載台，能夠保持第一基板；第二載台，配置於所述第一載台的上方，且能夠保持第二基板；第一測量器，能夠對配置於由所述第一載台保持的所述第一基板的對準標記進行測量；第二測量器，能夠對配置於由所述第二載台保持的所述第二基板的對準標記進行測量；應力發生器，能夠對所述第一載台施加應力；以及控制器，執行接合處理，所述接合處理包括所述第一基板與所述第二基板各自的對準處理，將所述第一基板與所述第二基板接合，其中，所述控制器基於藉由所述應力發生器而發生變形的所述第一載台的變形量以及保持於變形後的所述第一載台的所述第一基板的形狀，生成所述第一載台的每個變形量的聚焦圖，所述控制器在所述第一基板的對準處理中，在使所述第一測量器測量配置於由所述第一載台保持的所述第一基板的所述對準標記時，基於與應用於所述第一載台的變形量對應的光軸校正量，對所述第一測量器的光軸進行校正。
[附記2] 如附記1所述的接合裝置，其中所述控制器在所述第一基板的對準處理中，在使所述第一測量器測量配置於由所述第一載台保持的所述第一基板的所述對準標記時，基於所述光軸校正量，對所述第一載台與所述第一測量器的位置關係進行校正。
對本發明的若干實施方式進行了說明，但該些實施方式作為例子而提示，並不意圖限定發明的範圍。該些新穎的實施方式能夠以其他各種形態實施，可於不脫離發明的主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明的範圍或主旨中，並且包含於申請專利範圍中所記載的發明及其均等的範圍內。
1:接合裝置 2:記憶設備 10:控制裝置 11:儲存裝置 12:搬運裝置 13:通訊裝置 14:接合單元 20:記憶體介面（記憶體I/F） 21:定序器 22:記憶胞元陣列 23:驅動器模組 24:列解碼器模組 25:感測放大器模組 30、31、32、33、34、35、36、37:絕緣體層 40、41、42、43、44、45、46、61、62、63、64、GC:導電體層 50:芯構件 51:半導體層 52:積層膜 53:隧道絕緣膜 54:絕緣膜 55:區塊絕緣膜 60:半導體基板 110:接合方案 111:變形模型 140:下載台 141:應力裝置 142:照相機 143:上載台 144:按壓銷 145:照相機 146:共用目標 150:光源 151:光學元件 152:透鏡單元 153:支撐部 154:受光部 AM、AM_C、AM_L、AM_R:對準標記 AP、AP1～AP4:圖案 BF:最佳聚焦 BL、BL0～BLm:位元線 BLK、BLK0～BLKn:區塊 BP:貼合焊墊 BW:接合晶圓 C0～C3、CS:接觸點 CC:CMOS晶片 CU:胞元單元 CV:接觸點 D0、D1、D2、D3、M0、M1、M2:配線層 DF、DFp、DFm:散焦 EL:射出光 FR:聚焦範圍 HR1、HR2:引出區域 L1、L2:長度 LW:下晶圓 MC:記憶晶片 MP:記憶柱 MR:記憶區域 MT0～MT7:記憶胞元電晶體 NS:NAND串 PERI:周邊電路區域 PR1、PR2:焊墊區域 RL:反射光 S101、S102、S103、S104、S105、S106、S107、S108、S109、S111、S112、S113、S114、S115、S116、S117、S118、S201、S202、S211、S212、S213、S214、S215、S216、S217、S218、S219:步驟 SL:源極線 SLT、SHE:狹縫 SR:感測放大器區域 STD、STS、ST1、ST2:選擇電晶體 SGD、SGD0～SGD3、SGS:選擇閘極線 SU0～SU3:串單元 SP1、SP2:訊號 TR:電晶體 UW:上晶圓 V1、V2:接觸點 WL、WL0～WL7:字元線 XR1、XR2:傳送區域 X、Y、Z:方向 （1）～（3）:座標
圖1是表示半導體裝置的製造方法的概要的概略圖。 圖2是表示在半導體裝置的製造步驟中使用的下晶圓的對準標記的配置的一例的示意圖。 圖3的（A）及（B）是表示配置於晶圓的對準標記的形狀及訊號波形的一例的概略圖。 圖4是表示第一實施方式的接合裝置的結構的一例的框圖。 圖5的（A）～（H）是表示第一實施方式的接合裝置的接合處理的流程的一例的概略圖。 圖6是表示在第一實施方式的接合裝置中使用的變形模型的製作方法的一例的流程圖。 圖7是表示在第一實施方式的接合裝置中使用的變形模型的製作方法的具體例的概略圖。 圖8是表示第一實施方式的接合裝置的接合處理中所包括的下晶圓LW的對準處理的一例的詳細情況的流程圖。 圖9是表示第一實施方式的接合裝置的接合處理中所包括的下晶圓LW的對準處理中的對準標記的測量方法的具體例的概略圖。 圖10是表示在第一實施方式的接合裝置中使用的變形模型的製作方法的變形例的流程圖。 圖11是表示對準處理時的光軸與訊號波形的關係性的一例的概略圖。 圖12是表示第二實施方式的接合裝置所包括的照相機的詳細結構的一例的概略圖。 圖13是表示在第二實施方式的接合裝置中使用的變形模型的製作方法的一例的流程圖。 圖14是表示第二實施方式的接合裝置的接合處理中所包括的下晶圓的對準處理中的對準標記的測量方法的具體例的概略圖。 圖15是表示第二實施方式的接合裝置的接合處理的一例的流程圖。 圖16是表示第二實施方式的接合裝置中的下晶圓的對準標記的測量圖像以及一個圖案的訊號波形的一例的概略圖。 圖17是表示第三實施方式的記憶設備的結構的一例的框圖。 圖18是表示第三實施方式的記憶設備所包括的記憶胞元陣列的電路結構的一例的電路圖。 圖19是表示第三實施方式的記憶設備的結構的一例的立體圖。 圖20是表示第三實施方式的記憶設備所包括的記憶胞元陣列的平面佈局的一例的平面圖。 圖21是表示第三實施方式的記憶設備所包括的記憶胞元陣列的剖面結構的一例的剖面圖。 圖22是表示第三實施方式的記憶設備所包括的記憶柱的剖面結構的一例的、沿著圖21的XXII-XXII線的剖面圖。 圖23是表示第三實施方式的記憶設備的剖面結構的一例的剖面圖。
S111、S112、S113、S114、S115、S116、S117、S118:步驟

Claims (8)

  1. 一種接合裝置，包括： 第一載台，能夠保持第一基板； 第二載台，與所述第一載台相向地配置，且能夠保持第二基板； 第一測量器，能夠對配置於由所述第一載台保持的所述第一基板的對準標記進行測量； 第二測量器，能夠對配置於由所述第二載台保持的所述第二基板的對準標記進行測量； 應力發生器，能夠對所述第一載台施加應力；以及 控制器，執行接合處理，所述接合處理包括所述第一基板與所述第二基板各自的對準處理，將所述第一基板與所述第二基板接合，其中， 所述控制器基於藉由所述應力發生器而發生變形的所述第一載台的變形量以及保持於變形後的所述第一載台的所述第一基板的形狀，生成所述第一載台的每個變形量的聚焦圖， 所述控制器在所述第一基板的對準處理中，在使所述第一測量器測量配置於由所述第一載台保持的所述第一基板的所述對準標記時，使用基於與應用於所述第一載台的變形量對應的聚焦圖的聚焦設定。
  2. 如請求項1所述的接合裝置，其中所述第一基板的所述對準處理包括對配置於所述第一基板的第一對準標記至第三對準標記的測量， 所述第一對準標記配置於所述第一基板的中心部，所述第二對準標記及所述第三對準標記分別配置於所述第一基板的外周的其中一側與另一側， 所述控制器在基於利用所述應力發生器使所述第一載台變形時的所述聚焦圖的聚焦設定中，將對所述第一對準標記進行測量時的聚焦範圍設定得較分別對所述第二對準標記及所述第三對準標記進行測量時的聚焦範圍高。
  3. 如請求項2所述的接合裝置，其中所述控制器在生成所述第一載台的每個變形量的所述聚焦圖時，使用較基於所述聚焦圖的所述聚焦設定更寬的聚焦範圍來測量所述對準標記。
  4. 如請求項1所述的接合裝置，其中所述控制器基於保持於所述變形後的所述第一載台的所述第一基板的最佳聚焦的測量結果，生成所述聚焦圖。
  5. 如請求項1所述的接合裝置，其中所述控制器在所述第一基板的對準處理中，在使所述第一測量器測量配置於由所述第一載台保持的所述第一基板的所述對準標記時，基於與應用於所述第一載台的變形量對應的光軸校正量，對所述第一測量器的光軸進行校正。
  6. 如請求項5所述的接合裝置，其中所述控制器在所述第一基板的對準處理中，在使所述第一測量器測量配置於由所述第一載台保持的所述第一基板的所述對準標記時，基於所述光軸校正量，對所述第一載台與所述第一測量器的位置關係進行校正。
  7. 一種接合方法，包括保持於第一載台的第一基板與保持於第二載台的第二基板的各自的對準處理，將所述第一基板與所述第二基板接合，所述接合方法包括： 基於藉由應力發生器而發生變形的第一載台的變形量以及保持於變形後的所述第一載台的所述第一基板的形狀，生成所述第一載台的每個變形量的聚焦圖；以及 在所述第一基板的對準處理中，在對配置於由所述第一載台保持的所述第一基板的對準標記進行測量時，使用基於與應用於所述第一載台的變形量對應的聚焦圖的聚焦設定。
  8. 一種半導體裝置的製造方法，包括保持於第一載台的第一基板與保持於第二載台的第二基板的各自的對準處理，將所述第一基板與所述第二基板接合，所述半導體裝置的製造方法包括： 基於藉由應力發生器而發生變形的第一載台的變形量以及保持於變形後的所述第一載台的所述第一基板的形狀，生成所述第一載台的每個變形量的聚焦圖；以及 在所述第一基板的對準處理中，在對配置於由所述第一載台保持的所述第一基板的對準標記進行測量時，使用基於與應用於所述第一載台的變形量對應的聚焦圖的聚焦設定。
TW112102894A 2022-06-15 2023-01-30 接合裝置、接合方法、及半導體裝置的製造方法 TWI843423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022096807A JP2023183276A (ja) 2022-06-15 2022-06-15 接合装置、接合方法、及び半導体装置の製造方法
JP2022-096807 2022-06-15

Publications (2)

Publication Number Publication Date
TW202401616A true TW202401616A (zh) 2024-01-01
TWI843423B TWI843423B (zh) 2024-05-21

Family

ID=

Also Published As

Publication number Publication date
JP2023183276A (ja) 2023-12-27
US20230411197A1 (en) 2023-12-21
DE102023106144A1 (de) 2023-12-21
CN117238790A (zh) 2023-12-15
EP4293710A1 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
US7884622B2 (en) Method of adjusting moving position of transfer arm and position detecting jig
US7968374B2 (en) Layered chip package with wiring on the side surfaces
US7964976B2 (en) Layered chip package and method of manufacturing same
US10870225B2 (en) Imprint apparatus and article manufacturing method
TWI843423B (zh) 接合裝置、接合方法、及半導體裝置的製造方法
TW202401616A (zh) 接合裝置、接合方法、及半導體裝置的製造方法
US9123760B2 (en) Processing apparatus and device manufacturing method
TWI836577B (zh) 半導體製造系統與半導體裝置的製造方法
US20230236495A1 (en) Exposure apparatus and method for manufacturing semiconductor device
US20230129020A1 (en) Method of processing substrate
US20230195002A1 (en) Exposure device and method for manufacturing semiconductor device
US10692783B2 (en) Systems and methods for bonding semiconductor elements
JP2020092178A (ja) インプリント装置、インプリント方法及び物品の製造方法
CN116540497A (zh) 曝光装置和曝光方法
JP2023108580A (ja) 露光装置及び露光方法
US11460765B2 (en) Exposure method, exposure apparatus, and semiconductor device manufacturing method
JP7250641B2 (ja) アライメント装置及び半導体装置の製造方法
US10361134B2 (en) Method for lithographic process and lithographic system
TWI244737B (en) Apparatus and method for mounting or wiring semiconductor chips
JPWO2019208214A1 (ja) 測定方法および測定装置
JPH10106928A (ja) 露光方法およびそれを用いた半導体集積回路装置の製造方法
US20240153798A1 (en) Apparatus including arrays of pick-up heads and bonding heads and a method of using the same
US11199562B2 (en) Wafer testing system including a wafer-flattening multi-zone vacuum chuck and method for operating the same
US20220157633A1 (en) Wafer bonding apparatus
KR20210093783A (ko) 임프린트 방법, 임프린트 장치 및 물품 제조 방법