CN116540497A - 曝光装置和曝光方法 - Google Patents

曝光装置和曝光方法 Download PDF

Info

Publication number
CN116540497A
CN116540497A CN202211064505.5A CN202211064505A CN116540497A CN 116540497 A CN116540497 A CN 116540497A CN 202211064505 A CN202211064505 A CN 202211064505A CN 116540497 A CN116540497 A CN 116540497A
Authority
CN
China
Prior art keywords
wafer
exposure
alignment
correction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211064505.5A
Other languages
English (en)
Inventor
水田吉郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022124977A external-priority patent/JP2023108580A/ja
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116540497A publication Critical patent/CN116540497A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种曝光装置和曝光方法。实施方式的曝光装置对基板进行曝光。曝光装置包括载台、存储装置以及控制装置。载台构成为能够保持基板。存储装置构成为能够存储具有互不相同的对准校正值的多个校正图。控制装置基于被配置于基板的多个对准标记的测量结果或基板的翘曲量从多个校正图中选择一个校正图。控制装置通过基于选择出的一个校正图使载台移动来控制对基板的曝光位置。

Description

曝光装置和曝光方法
技术领域
实施方式涉及一种曝光装置和曝光方法。
背景技术
已知一种三维地层叠半导体电路基板的三维层叠技术。
发明内容
一个实施方式改善半导体装置的成品率。
实施方式的曝光装置对基板进行曝光。曝光装置包括载台、存储装置以及控制装置。载台构成为能够保持基板。存储装置构成为能够存储具有互不相同的对准校正值的多个校正图。控制装置基于被配置于基板的多个对准标记的测量结果或基板的翘曲量从多个校正图中选择一个校正图。控制装置通过基于选择出的一个校正图使载台移动来控制对基板的曝光位置。
根据上述的结构，能够改善半导体装置的成品率。
附图说明
图1是表示半导体装置的制造方法的概要的概略图。
图2是表示在半导体装置的制造工序中可能产生的重合偏差分量的一例的示意图。
图3是表示在半导体装置的制造工序中使用的对准标记的配置的一例的示意图。
图4是表示在半导体装置的制造工序中使用的曝光装置和接合装置中的晶圆面内的重合偏差分量的校正性能的一例的表。
图5是表示第一实施方式所涉及的半导体制造系统的结构的一例的框图。
图6是表示第一实施方式所涉及的曝光装置的结构的一例的框图。
图7是表示第一实施方式所涉及的接合装置的结构的一例的框图。
图8是表示第一实施方式所涉及的服务器的结构的一例的框图。
图9是表示第一实施方式所涉及的曝光装置的曝光处理的一例的流程图。
图10是表示第一实施方式所涉及的接合装置的接合处理的概要的概略图。
图11是表示第一实施方式所涉及的接合装置的接合序列的具体例的概略图。
图12是表示在第一实施方式所涉及的曝光装置中使用的图校正值的制作方法的一例的流程图。
图13是表示第一实施方式所涉及的半导体制造系统中的与随机分量的对准校正关联的工序的一例的流程图。
图14是表示第一比较例中的接合叠加的改善方法的一例的概略图。
图15是表示第一实施方式中的接合叠加的改善方法的一例的概略图。
图16是表示通过第二实施方式所涉及的半导体制造系统制造的接合晶圆中的晶圆倍率与多项式回归系数的关系性的一例的图。
图17是表示在第二实施方式所涉及的曝光装置中使用的叠加校正式的制作方法的一例的流程图。
图18是表示第二实施方式所涉及的半导体制造系统中的与随机分量的对准校正关联的工序的一例的流程图。
图19是用于说明泽尼克多项式的概略图。
图20是表示第三实施方式所涉及的存储器器件的结构的一例的框图。
图21是表示第三实施方式所涉及的存储器器件所具备的存储器元件阵列的电路结构的一例的电路图。
图22是表示第三实施方式所涉及的存储器器件的构造的一例的立体图。
图23是表示第三实施方式所涉及的存储器器件所具备的存储器元件阵列的平面布局的一例的俯视图。
图24是表示第三实施方式所涉及的存储器器件所具备的存储器元件阵列的截面构造的一例的截面图。
图25是表示第三实施方式所涉及的存储器器件所具备的存储器柱的截面构造的一例的、沿着图24的XXV-XXV线的截面图。
图26是表示第三实施方式所涉及的存储器器件的截面构造的一例的截面图。
图27是表示在第四实施方式所涉及的曝光装置中使用的图校正值的制作方法的一例的流程图。
图28是表示第四实施方式所涉及的半导体制造系统中的与随机分量的对准校正关联的工序的一例的流程图。
图29是表示第二比较例中的接合叠加的改善方法的一例的概略图。
图30是表示第四实施方式中的接合叠加的改善方法的一例的概略图。
图31是表示通过第五实施方式所涉及的半导体制造系统制造的接合晶圆中的上晶圆的翘曲量与多项式回归系数的关系性的一例的图。
图32是表示在第五实施方式所涉及的曝光装置中使用的图校正值的制作方法的一例的流程图。
图33是表示第五实施方式所涉及的半导体制造系统中的与随机分量的对准校正关联的工序的一例的流程图。
具体实施方式
以下，参照图来说明实施方式。各实施方式例示了用于将发明的技术思想具体化的装置、方法。图是示意性或概念性的。各图的尺寸、比率等未必与实物相同。适当省略了结构的图示。图中附加的阴影未必与结构要素的材料、特性关联。在本说明书中，对具有大致相同的功能和结构的结构要素附加了相同的符号。对参照符号附加的数字等用于区分通过相同的参照符号来参照、且类似的要素彼此。
本说明书中的半导体装置是通过将分别形成有半导体电路的2片半导体电路基板进行接合、且将被接合的半导体电路基板按每个芯片分离而形成的。以下，将半导体电路基板称为“晶圆”。将接合2片晶圆的处理称为“接合处理”。将执行接合处理的装置称为“接合装置”。在接合处理时，将被配置于上侧的晶圆称为“上晶圆UW”。在接合处理时，将被配置于下侧的晶圆称为“下晶圆LW”。将被接合的2片晶圆、即上晶圆UW与下晶圆LW的组称为“接合晶圆BW”。在本说明书中，X方向和Y方向是相互交叉的方向，是与晶圆的表面平行的方向。Z方向是与X方向及Y方向分别交叉的方向，是相对于晶圆的表面的铅直方向。“晶圆的表面”是通过后述的前工序来形成半导体电路的一侧的面。“晶圆的背面”是与晶圆的表面相反侧的面。本说明书中的“上下”是基于沿着Z方向的方向定义的。
<半导体装置的制造方法的概要>
图1是表示半导体装置的制造方法的概要的概略图。以下，参照图1来说明本说明书的半导体装置的制造方法中的大致的处理流程。
首先，晶圆被分配到批次(“批次分配”)。批次可包括多个晶圆。作为批次，例如被分类为包括上晶圆UW的批次和包括下晶圆LW的批次。然后，对包括上晶圆UW的批次和包括下晶圆LW的批次分别实施前工序，在上晶圆UW和下晶圆LW分别形成半导体电路。前工序包括“曝光处理”、“曝光OL(叠加)测量”以及“加工处理”的组合。
曝光处理例如是通过向涂布有抗蚀剂的晶圆照射透过了掩模的光来将掩模的图案转印到晶圆的处理。通过1次曝光来被转印掩模的图案的区域对应于“1次曝光区域(1shot)”。“曝光区域”对应于曝光处理中的曝光的划分区域。在曝光处理中，通过使曝光位置错开来重复执行1次曝光区域的曝光。即，曝光处理是通过分步重复方式来执行的。在曝光处理中，基于后述的对准标记的测量结果、各种校正值等对各曝光区域的配置、形状进行校正，将与形成于晶圆的基底的图案的重合位置进行调整(对准)。上晶圆UW中的多个曝光区域的配置(布局)和下晶圆LW中的多个曝光区域的配置(布局)被设定为相同。以下，将执行曝光处理的装置称为“曝光装置”。将在重合位置的对准中使用的校正值、即用于抑制重合偏差的曝光装置的控制参数称为“对准校正值”。在对准的校正中使用多项式的情况下，将各项的系数称为“对准校正系数”。即，可以基于各项的对准校正系数和曝光位置计算对准校正值。
曝光OL测量是测量通过曝光处理来形成的图案与成为曝光处理的基底的图案的重合偏差量的处理。通过曝光OL测量来得到的重合偏差量的测量结果能够被使用于曝光处理的返工判定、应用于后续批次的对准校正值的计算等。加工处理是使用通过曝光处理来形成的掩模来对晶圆进行加工(例如，蚀刻)的处理。当加工处理完成时，所使用的掩模被去除，执行下一个工序。
当前工序完成时，执行接合处理。在接合处理中，接合装置将上晶圆UW的表面与下晶圆LW的表面相面对地配置。然后，接合处理对形成于上晶圆UW的表面的图案与形成于下晶圆LW的表面的图案的重合位置进行调整(对准)。然后，接合装置将上晶圆UW与下晶圆LW的表面彼此接合，形成接合晶圆BW。
对于通过接合处理来形成的接合晶圆BW，执行接合OL(叠加)测量。接合OL测量是测量形成于上晶圆UW的表面的图案与形成于下晶圆LW的表面的图案的重合偏差量的处理。通过接合OL测量来得到的重合偏差量的测量结果能够被使用于应用于后续批次的曝光处理的对准校正值的计算等。
关于在曝光处理、接合处理中产生的重合偏差量，能够通过各种分量的组合来表现。图2是表示在半导体装置的制造工序中可能产生的重合偏差分量的一例的示意图。图2例示了与各重合偏差分量对应的数学式和基于该数学式的1次曝光区域的形状的变化。如图2所示，重合偏差分量例如包括(A)偏移分量、(B)倍率分量、(C)菱形(正交度)分量、(D)偏心倍率分量、(E)梯形分量、(F)扇形分量、(G)C字形倍率分量、(H)手风琴形分量、(I)偏C字形应变分量以及(J)河流形分量。图2的(A)～(J)各自的重合偏差分量还包含X方向和Y方向的分量。
以下，罗列与图2的(A)～(J)的各分量对应的数学式。此外，在以下的数学式中，“x”及“y”分别与X方向的坐标(X坐标)及Y方向的坐标(Y坐标)对应。“dx”及“dy”分别是X方向及Y方向的重合偏差量。“K1”～“K20”分别与重合偏差分量的系数(多项式回归系数)对应。
(A)X方向的偏移(移位)分量是“dx＝K1”。Y方向的偏移(移位)分量是“dy＝K2”。
(B)X方向的倍率分量是“dx＝K3·x”。Y方向的倍率分量是“dy＝K4·y”。
(C)X方向的菱形(正交度)分量是“dx＝K5·y”。Y方向的菱形(正交度)分量是“dy＝K6·x”。
(D)X方向的偏心倍率分量是“dx＝K7·x2”。Y方向的偏心倍率分量是“dy＝K8·y2”。
(E)X方向的梯形分量是“dx＝K9·x·y”。Y方向的梯形分量是“dy＝K10·x·y”。
(F)X方向的扇形分量是“dx＝K11·y2”。Y方向的扇形分量是“dy＝K12·x2”。
(G)X方向的C字形倍率分量是“dx＝K13·x3”。Y方向的C字形倍率分量是“dy＝K14·y3”。
(H)X方向的手风琴形分量是“dx＝K15·x2·y”。Y方向的手风琴形分量是“dy＝K16·x·y2”。
(I)X方向的C字形应变分量是“dx＝K17·x·y2”。Y方向的C字形应变分量是“dy＝K18·x2·y”。
(J)X方向的河流形分量是“dx＝K19·y3”。Y方向的河流形分量是“dy＝K20·x3”。
即，在本例中，通过“Ex＝K1+K3·x+dy+K5·y+K7·x2+K9·x·y+K11·y2+K13·x3+K15·x2·y+K17·x·y2+K19·y3”来计算X方向的重合偏差量Ex。通过“Ey＝K2+K4·y+K6·x+K8·y2+K10·x·y+K12·x2+K14·y3+K16·x·y2+K18·x2·y+K20·x3”来计算Y方向的重合偏差量Ey。此外，在通过多项式回归来表现重合偏差分量的情况下，作为多项式回归系数，也可以不仅利用K1～K20，还利用被分配给高阶的重合分量的系数。在本说明书中，将K1～K20分别称为“K值”。也就是说，能够通过多项式回归按每个K值将重合的测量结果进行分解。
此外，在图2中例示了曝光区域单位的重合偏差分量，但是关于在晶圆的面内产生的重合偏差分量，也能够通过与曝光区域单位同样的重合偏差分量来表现。以下，将在晶圆的面内产生的倍率分量的重合偏差分量还称为“晶圆倍率”。曝光装置和接合装置分别在重合位置的对准中利用形成于晶圆上的对准标记的测量结果。
图3是表示在半导体装置的制造工序中使用的对准标记的配置的一例的示意图。图3的(A)例示了在曝光处理时测量的对准标记AM的位置。图3的(B)例示了在接合处理时测量的上晶圆UW的对准标记AM的位置。图3的(C)例示了在接合处理时测量的下晶圆LW的对准标记AM的位置。
如图3的(A)所示，曝光装置在曝光处理时能够测量被配置于晶圆的多点(至少3个部位以上)的对准标记AM。然后，曝光装置通过在正交坐标系中对多点的对准标记AM的测量结果进行函数近似，能够计算X方向和Y方向各自的移位分量、倍率分量、正交度分量等重合偏差分量的校正值。由此，曝光装置能够对曝光区域单位的重合偏差分量和晶圆的面内的重合偏差分量分别进行校正。
另外，曝光装置例如能够按每个曝光区域设定移位分量的校正量、倍率分量的校正量以及正交度分量的校正量。在本说明书中，将使用按每个曝光区域设定的对准校正值的对准的校正方法称为“曝光图校正”。将在曝光图校正中使用的每个曝光区域的对准校正值的集合称为“图校正值”。能够基于曝光OL测量结果、接合OL测量结果等制作图校正值。“图校正值”也可以被称为“曝光位置校正图”、“校正图”。作为在曝光图校正中应用的每个曝光区域的对准校正值，至少使用移位分量、倍率分量以及正交度分量中的任一个即可。这样，曝光装置能够对复杂的重合偏差分量进行校正。
如图3的(B)和(C)所示，接合装置在接合处理时测量分别被配置于上晶圆WU和下晶圆LW的至少3点的对准标记AM_C、AM_L以及AM_R。对准标记AM_C被配置于晶圆的中心附近。接合装置基于对准标记AM_C的测量结果，将晶圆的移位分量进行对准。对准标记AM_L和AM_R分别被配置于晶圆的外周的一侧和另一侧。接合装置基于对准标记AM_L和AM_R的测量结果，将晶圆的旋转分量(在X方向和Y方向上相同的正交度分量)进行对准。这样，接合装置能够使用至少3点的对准标记AM_C、AM_L以及AM_R来计算移位分量和旋转分量的校正值，对晶圆面内的简单的重合偏差分量进行校正。
另外，接合装置能够通过使保持晶圆的载台变形来对晶圆倍率进行校正。接合装置在对晶圆倍率进行校正的情况下，例如能够使用在曝光处理中使用的晶圆倍率的对准校正值、基于曝光OL的测量结果计算出的晶圆倍率的值等。此外，接合装置能够对上晶圆UW和下晶圆LW各自的对准标记AM并行地进行测量。例如，为了使上晶圆UW和下晶圆LW各自的对准标记AM_C在对准标记AM的配置的制约上被同时测量，将上晶圆UW和下晶圆LW各自的对准标记AM_C从晶圆中心起彼此向相反的方向偏移地配置。
图4是表示在半导体装置的制造工序中使用的曝光装置和接合装置中的晶圆面内的重合偏差分量的校正性能的一例的表。如图4所示，关于移位分量，曝光装置和接合装置均能够进行校正。关于在X方向和Y方向上共同的晶圆倍率(XY共同倍率分量)，曝光装置和接合装置均能够进行校正。关于在X方向和Y方向上存在差的晶圆倍率(XY差倍率分量)，能够在曝光装置中进行校正。另一方面，关于XY差倍率分量，难以在接合装置中进行校正。关于旋转分量，曝光装置和接合装置均能够进行校正。关于在X方向和Y方向上存在差的旋转分量(即，正交度分量)，能够在曝光装置中进行校正。另一方面，关于正交度分量，难以在接合装置中进行校正。关于在晶圆面内随机地产生的重合偏差分量(随机分量)，能够在曝光装置中以曝光区域单位进行校正。另一方面，关于随机分量，难以在接合装置中进行校正。
[1]第一实施方式
第一实施方式所涉及的曝光装置1在曝光处理中基于晶圆倍率选择能够抑制接合OL的随机分量的产生的图校正值。以下，说明第一实施方式所涉及的曝光装置1的详情。
[1-1]结构
[1-1-1]半导体制造系统PS的结构
图5是表示第一实施方式所涉及的半导体制造系统PS的结构的一例的框图。如图5所示，半导体制造系统PS例如包括曝光装置1、接合装置2以及服务器3。
曝光装置1、接合装置2以及服务器3构成为能够经由网络NW进行通信。作为网络NW，既可以利用有线通信，也可以利用无线通信。接合装置2使用在前工序中曝光装置1所使用的上晶圆UW和下晶圆LW来执行接合处理，制作接合晶圆BW。服务器3例如是对半导体装置的制造工序的整体进行控制的计算机等。服务器3对在批次的处理工序、各制造工序中使用的校正值等进行管理。此外，半导体制造系统PS可以还包括重合测量装置等。
[1-1-2]曝光装置1的结构
图6是表示第一实施方式所涉及的曝光装置1的结构的一例的框图。如图6所示，曝光装置1例如包括控制装置10、存储装置11、搬送装置12、通信装置13以及曝光单元14。
控制装置10是对曝光装置1的整体的动作进行控制的计算机等。控制装置10对存储装置11、搬送装置12、通信装置13以及曝光单元14分别进行控制。虽然省略了图示，但是控制装置10具备CPU(Central Processing Unit：中央处理单元)、ROM(Read Only Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)等。CPU是执行与装置的控制有关的各种程序的处理器。ROM是将装置的控制程序进行存储的非易失性存储介质。RAM是被用作CPU的作业区域的易失性存储介质。
存储装置11是被使用于数据、程序等的存储的存储介质。存储装置11例如存储曝光制程110、校正值信息111以及图校正值集112。曝光制程110是记录有曝光处理的设定的表。曝光制程110包含曝光区域的形状和布局、曝光量、聚焦的设定、对准的设定等信息。能够按每个处理工序、处理批次准备曝光制程110。校正值信息111是记录在执行了曝光处理时使用的对准校正值(即，对准结果)的日志。图校正值集112包含多个图校正值。图校正值包含每个曝光区域的对准的校正值。稍后叙述图校正值的制作方法。
搬送装置12是具备能够搬送晶圆的搬送臂、用于临时地载置多片晶圆的转移装置等的装置。例如，搬送装置12例如将从外部的涂布显影装置接收到的晶圆WF搬送到曝光单元14。另外，搬送装置12在曝光处理后将从曝光单元14接收到的晶圆WF搬送到曝光装置1的外部。此外，“涂布显影装置”是执行曝光处理的前处理和后处理的装置。曝光处理的前处理包括在晶圆上涂布抗蚀剂材料(感光材料)的处理。曝光处理的后处理包括对曝光于晶圆的图案进行显影的处理。此外，作为在曝光处理的前处理和后处理中使用的装置，也可以利用多个半导体制造装置。
通信装置13是能够连接于网络的通信接口。曝光装置1既可以基于由网络上的终端进行的操作进行动作，也可以使网络上的服务器存储曝光制程110和校正值信息111。
曝光单元14是在曝光处理中使用的结构的集合。曝光单元14例如包括晶圆载台140、标线片载台141、光源142、投影光学系统143以及摄像机144。晶圆载台140具有保持晶圆WF的功能。标线片载台141具有保持标线片RT(掩模)的功能。关于晶圆载台140和标线片载台141各自的载台位置，能够基于控制装置10的控制进行控制。光源142将所生成的光照射到标线片RT。投影光学系统143将透过了标线片RT的光集中到晶圆WF的表面。摄像机144是在对准标记AM的测量中使用的摄影机构。
[1-1-3]接合装置2的结构
图7是表示第一实施方式所涉及的接合装置2的结构的一例的框图。如图7所示，接合装置2例如包括控制装置20、搬送装置21、通信装置22以及接合单元23。
控制装置20是对接合装置2的整体的动作进行控制的计算机等。控制装置20对搬送装置21、通信装置以及接合单元23分别进行控制。虽然省略了图示，但是控制装置20与曝光装置1同样地具备CPU、ROM、RAM等。
搬送装置21是具备能够搬送晶圆的搬送臂、用于临时地载置多片晶圆的转移装置等的装置。例如，搬送装置21将从接合处理的前处理装置接收到的上晶圆UW和下晶圆LW搬送到接合单元23。另外，搬送装置21在接合处理后将从接合单元23接收到的接合晶圆BW搬送到接合装置2的外部。搬送装置21也可以具备使晶圆的上下翻转的机构。
通信装置22是能够连接于网络NW的通信接口。接合装置2既可以基于网络NW上的终端的控制进行动作，也可以使网络NW上的服务器3存储动作日志，还可以基于存储在服务器3中的信息计算对准校正值。
接合单元23是在接合处理中使用的结构的集合。接合单元23例如包括下载台230、应力装置231、摄像机232、上载台233、按压销234以及摄像机235。下载台230具有保持下晶圆LW的功能。下载台230例如包括通过真空吸附来保持晶圆的晶圆卡盘。应力装置231具有对下载台230施加应力来借助下载台230使下晶圆LW变形的功能。根据由应力装置231引起的下载台230的变形量，保持于下载台230的下晶圆LW的膨胀量(Scaling)发生变化。摄像机232被配置于下载台230侧，是在上晶圆UW的对准标记AM的测量中使用的摄影机构。上载台233具有保持上晶圆UW的功能。上载台233例如包括通过真空吸附来保持晶圆的晶圆卡盘。按压销234是基于控制装置20的控制在上下方向上驱动、且能够按压被保持于上载台233的上晶圆UW的中心部的上表面的销。摄像机235被配置于上载台233侧，是在下晶圆LW的对准标记AM的测量中使用的摄影机构。接合装置2也可以具有在下载台230和上载台233的真空吸附中利用的真空泵。
此外，下载台230和上载台233构成为能够将被保持于下载台230的下晶圆LW与被保持于上载台233的上晶圆UW相向地配置。即，能够在下载台230的上方配置上载台233。换言之，下载台230与上载台233能够相向。在接合处理中，上晶圆UW的上表面是上晶圆UW的背面，被保持于接合装置2的上载台233。在接合处理中，上晶圆UW的下表面是上晶圆UW的表面，对应于接合面。下晶圆LW的上表面是下晶圆LW的表面，对应于接合面。下晶圆LW的下表面是下晶圆LW的背面，被保持于接合装置2的下载台230。接合装置2通过对下载台230和上载台233的相对位置进行调整，能够对重合偏差的移位分量和旋转分量进行调整。另外，接合装置2通过利用应力装置231使下载台230变形，能够对被保持于被变形的下载台230的下晶圆LW的XY共同的晶圆倍率进行调整。
此外，上述的“接合处理的前处理装置”是具有在接合装置2的接合处理之前使上晶圆UW和下晶圆LW各自的接合面以能够接合的方式改性和亲水化的功能的装置。简而言之，前处理装置首先对上晶圆UW和下晶圆LW各自的表面执行等离子体处理，使上晶圆UW和下晶圆LW各自的表面改性。在等离子体处理中，在规定的减压气氛下，基于作为处理气体的氧气或氮气生成氧离子或氮离子，所生成的氧离子或氮离子被照射到各晶圆的接合面。之后，前处理装置向上晶圆UW和下晶圆LW各自的表面供给纯水。于是，羟基附着于上晶圆UW和下晶圆LW各自的表面，该表面被亲水化。在接合处理中，使用像这样接合面被改性和亲水化的上晶圆UW和下晶圆LW。接合装置2也可以与前处理装置等相组合来构成接合系统。
[1-1-4]服务器3的结构
图8是表示第一实施方式所涉及的服务器3的结构的一例的框图。如图8所示，服务器3例如包括CPU 30、ROM 31、RAM 32、存储装置33以及通信装置34。CPU 30是执行与服务器3的控制有关的各种程序的处理器。ROM 31是存储服务器3的控制程序的非易失性存储装置。RAM 32是被用作CPU 30的作业区域的易失性存储装置。存储装置33是能够存储从曝光装置1、接合装置2等接收到的信息的非易失性存储介质。通信装置34是能够连接于网络NW的通信接口。
[1-2]半导体装置的制造方法
以下，作为第一实施方式所涉及的半导体装置的制造方法，说明使用曝光装置1的具体处理的一例。即，使用以下说明的第一实施方式的曝光方法(曝光处理)来制造半导体装置。
[1-2-1]曝光处理的概要
图9是表示第一实施方式所涉及的曝光装置1的曝光处理的一例的流程图。以下，参照图9来说明曝光装置1的曝光处理的概要。
曝光装置1当从涂布显影装置被通知晶圆的前处理已完成时，开始曝光处理(开始)。
首先，曝光装置1装载晶圆(S100)。通过晶圆载台140保持从涂布显影装置被装载的晶圆。
接着，曝光装置1确认曝光制程110(S101)。由此，控制装置10决定应用于被装载的晶圆的处理条件。
接着，曝光装置1测量对准标记AM(S102)。具体地说，摄像机144对被配置于晶圆上的规定的位置的多个对准标记AM进行摄影。
接着，曝光装置1执行对准校正处理(S103)。具体地说，控制装置10基于多个对准标记AM的测量结果计算对晶圆进行曝光的曝光区域配置、曝光区域形状等的对准校正值。另外，第一实施方式所涉及的曝光装置1基于包含在计算出的对准校正值中的晶圆倍率的校正值选择图校正值并将其利用于对准。因此，在第一实施方式所涉及的曝光装置1中，在连续地执行对包含在1个批次的多个晶圆的曝光处理的情况下，能够按每个晶圆应用不同的图校正值。
接着，曝光装置1执行曝光序列(S104)。具体地说，控制装置10基于在S103中计算出的对准校正值对光源142、晶圆载台140以及标线片载台141进行控制，通过分步重复方式将透过了掩模的光照射到晶圆。
接着，曝光装置1更新校正值信息111(S105)。即，在S105中，在S103中计算出的对准校正值与被处理的晶圆相关联地被记录到校正值信息111。
接着，曝光装置1卸载晶圆(S106)。被卸载的晶圆被交付到涂布显影装置。涂布显影装置对完成了曝光处理的晶圆执行热处理、显影、清洗等处理。由此，在晶圆上形成图案。
当晶圆被卸载时，曝光装置1结束曝光处理(结束)。
[1-2-2]接合处理的概要
图10是表示第一实施方式所涉及的接合装置2的接合处理的概要的概略图。在接合处理中，图10的(1)～(8)分别示出了接合处理中的接合单元23的状态。以下，参照图10来说明接合处理的概要。此外，在以下的说明中，将移位分量的对准称为“移位对准”，将旋转分量的对准称为“旋转对准”。
图10的(1)示出了接合处理前的接合单元23的状态。
控制装置20当开始接合处理时，基于在X方向和Y方向上共同的晶圆倍率的对准校正值对应力装置241进行控制，如图10的(2)所示那样使下载台240变形。此外，接合装置2既可以从服务器3获取这样的对准校正值，也可以基于从曝光装置1或服务器3获取的对准校正值计算这样的对准校正值。
接着，控制装置20使搬送装置21将下晶圆LW搬送到下载台230、并将上晶圆UW搬送到上载台233。然后，如图10的(3)所示，控制装置20使下载台230保持下晶圆LW，使上载台233保持上晶圆UW。此外，被搬送到接合装置2的上晶圆UW和下晶圆LW各自的表面通过接合处理的前处理装置而被改性和亲水化。
接着，控制装置20执行旋转对准。具体地说，首先，控制装置20如图10的(4)所示那样对下载台230和上载台233的位置进行控制，来使下载台230的摄像机232的光轴与上晶圆UW的对准标记AM_L的位置对齐，使上载台233的摄像机235的光轴与下晶圆LW的对准标记AM_L的位置对齐。然后，控制装置20使用摄像机232测量上晶圆UW的对准标记AM_L，使用摄像机235测量下晶圆LW的对准标记AM_L。
接着，控制装置20如图10的(5)所示那样对下载台230和上载台233的位置进行控制，来使下载台230的摄像机232的光轴与上晶圆UW的对准标记AM_R的位置对齐，使上载台233的摄像机235的光轴与下晶圆LW的对准标记AM_R的位置对齐。然后，控制装置20使用摄像机232测量上晶圆UW的对准标记AM_R，使用摄像机235测量下晶圆LW的对准标记AM_R。然后，控制装置20基于通过图10的(4)及(5)的处理来获取的摄像机232及235对对准标记AM_L和AM_R的测量结果计算旋转分量的重合偏差的校正量。
接着，控制装置20执行摄像机的原点对齐。具体地说，控制装置20如图10的(6)所示那样对下载台230和上载台233的位置进行控制，将共同目标236插入到下载台230的摄像机232的光轴与上载台233的摄像机235的光轴之间。然后，控制装置20基于摄像机232及235的各摄像机对共同目标236的测量结果使摄像机232及235各自的原点对齐。
接着，控制装置20执行移位对准。具体地说，首先，控制装置20如图10的(7)所示那样对下载台230和上载台233的位置进行控制，来使下载台230的摄像机232的光轴与上晶圆UW的对准标记AM_C的位置对齐，使上载台233的摄像机235的光轴与下晶圆LW的对准标记AM_C的位置对齐。然后，控制装置20使用摄像机232测量上晶圆UW的对准标记AM_C，使用摄像机235测量下晶圆LW的对准标记AM_C。然后，控制装置20基于下晶圆LW和上晶圆UW各自的对准标记AM_C的测量结果计算移位分量的对准校正值。
接着，控制装置20如图10的(8)所示那样执行接合序列。具体地说，首先，控制装置20基于通过旋转对准和移位对准分别计算出的对准校正值以及摄像机原点的校正结果进行水平方向的对位，对下载台230与上载台233的相对位置进行调整。然后，控制装置20使上载台233的位置接近下载台230，对上晶圆UW与下晶圆LW之间的间隔进行调整。然后，控制装置20通过使按压销234下降来按下上晶圆UW的中心部，使上晶圆UW的表面与下晶圆LW的表面接触。
之后，控制装置20将上载台233对上晶圆UW的保持(真空吸附)从内侧向外侧依次解除。于是，上晶圆UW落到下晶圆LW之上，上晶圆UW的表面与下晶圆LW的表面被接合。具体地说，在被改性的上晶圆UW的接合面与被改性的下晶圆LW的接合面之间产生范德华力(分子间力)，上晶圆UW与下晶圆LW的接触部分被接合。并且，由于上晶圆UW和下晶圆LW各自的接合面被亲水化，因此上晶圆UW与下晶圆LW的接触部分的亲水基进行氢键合(分子间力)，上晶圆UW与下晶圆LW的接触部分被更加牢固地接合。
[1-2-3]接合序列的具体例
图11是表示第一实施方式所涉及的接合装置2的接合序列的具体例的概略图。图11的时刻T1～T5示出了接合序列中的连续的时刻。图11的“平面”示出了对上晶圆UW的真空吸附的状态和接合的进展状况。图11的“截面”示出了沿着图11的“平面”所示的X-X线的上晶圆UW的截面。以下，参照图11来说明接合序列的具体例。
首先，上晶圆UW通过区域CRV、DIV以及CEV各自处的真空吸附而被保持于上载台233(时刻T1)。具体地说，4个区域CRV被配置成分别包含X字的顶点部分。4个区域DIV被配置成分别包含十字的顶点部分。区域CRV和DIV在上晶圆UW的外周附近交替地配置。由此，区域CRV与DIV的组合形成上晶圆UW的外周附近的环状的区域。区域CEV是在俯视时包围上晶圆UW的中心部分的环状的区域，被区域DIV与CRV的组包围。按压销234被配置于区域CEV的中央部分。
然后，控制装置20解除区域DIV和CEV各自的真空吸附，使用按压销234按下上晶圆UW的中心部，来使上晶圆UW的表面与下晶圆LW的表面接触。于是，接合区域BA从上晶圆UW的中心部朝向外周逐渐扩展(时刻T2)。
当从时刻T2起经过时间时，在上晶圆UW中，在相邻的区域CRV的部分处接合得以进展。另一方面，上晶圆UW的区域CRV的部分处的接合由于被上载台233真空吸附，因此不进展(时刻T3)。由于这样的接合的进展之差，在上晶圆UW中可能产生局部应力。其结果，上晶圆UW中产生了局部应力的部分可能以发生应变的状态与下晶圆LW被接合。以下，将上晶圆UW以发生应变的状态与下晶圆LW被接合的部分称为“应变部DP”。
之后，控制装置20解除区域CRV的真空吸附。于是，在区域CRV中被保持于上载台233的上晶圆UW的部分落到下晶圆LW侧，随着时间经过而接合区域BA形成至上晶圆UW的最外周(时刻T4～T5)。即，接合区域BA形成于上晶圆UW与下晶圆LW的接合面的整面，该接合序列中的上晶圆UW与下晶圆LW的接合完成。
[1-2-4]图校正值的制作方法
图12是表示在第一实施方式所涉及的曝光装置1中使用的图校正值的制作方法的一例的流程图。以下，参照图12来说明图校正值的制作方法的一例。
首先，准备多个在规定的曝光处理中改变晶圆倍率来进行了曝光的下晶圆LW(S110)。即，在S110中，准备晶圆倍率不同的2个以上的下晶圆LW。S110中的规定的曝光处理对应于下晶圆LW的表面附近的布线层的曝光处理，是对接合OL的影响大的工序。在本说明书中，将该规定的曝光处理还称为“下晶圆LW的接合面的曝光处理”。
接着，准备多个在规定的曝光处理中固定晶圆倍率来进行了曝光的上晶圆UW(S111)。S111中的规定的曝光处理对应于上晶圆UW的表面附近的布线层的曝光处理，是对接合OL的影响大的工序。在本说明书中，将该规定的曝光处理还称为“上晶圆UW的接合面的曝光处理”。
接着，以使在S110中设定的晶圆倍率与在S111中设定的晶圆倍率同等的方式对多个下晶圆的晶圆倍率分别进行校正，执行下晶圆LW与上晶圆UW的接合处理(S112)。即，在S112中，在下载台230被变形为基于在S110中设定的晶圆倍率的形状的状态下下晶圆LW被保持，下晶圆LW与上晶圆UW被接合。由此，按晶圆倍率不同的每个下晶圆LW，执行与上晶圆UW的晶圆倍率相应地校正后的接合处理。
接着，执行接合OL测量(S113)。通过该接合OL测量，按在S110中设定的每个晶圆倍率得到接合OL的测量结果。接合OL的测量结果例如被存储到服务器3。
接着，服务器3基于S113中的接合OL的测量结果，制作晶圆倍率的校正值与接合OL的测量结果相关联的图校正值(S114)。然后，制作出的多个图校正值作为图校正值集112被存储到曝光装置1的存储装置11。各图校正值例如与互不相同的规定的范围的晶圆倍率的校正值相关联。关于该规定的范围，例如以在S110中设定的晶圆倍率的校正值为基准来设定。
[1-2-5]从曝光处理至接合处理的流程
图13是表示第一实施方式所涉及的半导体制造系统PS中的与随机分量的对准校正关联的工序的一例的流程图。以下，参照图13来说明第一实施方式中的从曝光处理至接合处理的流程。
首先，执行上晶圆UW和下晶圆LW各自的前工序的处理。具体地说，在上晶圆UW的前工序中，执行上晶圆UW的曝光处理(S120)。包含有在S120的曝光处理中使用的晶圆倍率的校正值的校正值信息111a被保存到服务器3(S121)。另一方面，在下晶圆LW的前工序中，使用基于所使用的晶圆倍率的校正值的图校正值执行下晶圆LW的曝光处理(S130)。具体地说，曝光装置1在S130的曝光处理中，基于至少3个部位的对准标记的测量结果计算晶圆的面内的倍率分量的对准校正系数，基于计算出的倍率分量的对准校正系数的大小从多个校正图中选择一个校正图。例如，曝光装置1选择基于使用了在S110中晶圆倍率被设定得大的下晶圆LW的接合晶圆BW的接合OL测量结果制作出的图校正值，来作为应用于晶圆倍率大的晶圆的图校正值。另外，曝光装置1选择基于使用了在S110中晶圆倍率被设定得小的下晶圆LW的接合晶圆BW的接合OL测量结果制作出的图校正值，来作为应用于晶圆倍率小的晶圆的图校正值。然后，包含有在S130的曝光处理中使用的晶圆倍率的校正值的校正值信息111b被保存到服务器3(S131)。
当上晶圆UW和下晶圆LW各自的前工序的处理完成时(S140)，服务器3基于在S121及S131中分别保存的校正值信息111a及111b计算接合处理中的晶圆倍率的校正值(S141)。具体地说，在S141中，计算上晶圆UW中的晶圆倍率的处理值(对准校正值+叠加校正值)与下晶圆LW中的晶圆倍率的处理值(对准校正值+叠加校正值)的差分。然后，服务器3将S141的计算结果反馈到接合装置2。此外，在本例中，“对准校正值”是基于对准标记AM的测量结果计算出的重合偏差分量的校正值。“叠加校正值”例如是在大规模的批次处理时执行的高级的工艺控制中基于曝光OL测量的结果计算的校正值。
之后，接合装置2使用在S141中计算出的晶圆倍率的校正值执行接合处理。即，接合装置2基于前工序中的上晶圆UW和下晶圆LW各自的曝光处理的对准结果决定接合处理中的晶圆倍率的校正值。换言之，接合装置2在接合处理中，基于前工序中的上晶圆UW和下晶圆LW各自的曝光处理的对准结果的差分对应力装置231进行控制，来使下载台230变形(图10的(2))。接合处理中的其它动作与使用图10说明的动作同样。
此外，在以上的说明中，例示了使用服务器3决定接合处理中的晶圆倍率的校正值的情况，但是不限定于此。也可以由曝光装置1或接合装置2计算接合处理中的晶圆倍率的校正值。在该情况下，在曝光装置1与接合装置2之间交换与晶圆倍率的校正值有关的信息。在不存在与晶圆倍率的校正值相关联的图校正值的情况下，曝光装置1既可以利用与接近该晶圆倍率的校正值的晶圆倍率的校正值相关联的图校正值，也可以利用基于多个图校正值的组合计算出的图校正值。另外，也可以由曝光装置1或服务器3基于晶圆倍率与图校正值的多个组合按每个曝光区域制作晶圆倍率与校正值的关系式，在曝光处理中利用基于该关系式的图校正值。
[1-3]第一实施方式的效果
根据以上说明的第一实施方式所涉及的曝光装置1，能够改善半导体装置的成品率。以下，说明第一实施方式所涉及的曝光装置1的效果的详情。
在通过2片晶圆的接合来形成的半导体装置中，有时一方的晶圆与另一方的晶圆的接合前的晶圆倍率的状态(即，晶圆的大小)不同。例如，晶圆倍率可能根据晶圆的表面和背面各自的膜应力(即，晶圆的翘曲)而变化。因此，在一方的晶圆与另一方的晶圆之间，可能根据电路和元件等的设计而晶圆倍率的偏差方式不同。另外，如使用图3说明的那样，接合装置2难以对随机分量的重合偏差进行校正。因此，使用图11说明的应变部DP可能成为接合OL(叠加)中的随机分量的重合偏差的主要原因。作为抑制接合晶圆BW中的随机分量的重合偏差的方法，考虑在前工序中的规定的曝光处理中利用改善接合OL的曝光图校正。
在此，使用比较例说明第一实施方式中的接合叠加的改善方法的一例。此外，在本例中，假定上晶圆UW的前工序中的晶圆倍率的偏差小，下晶圆LW的前工序中的晶圆倍率的偏差大。在以下的说明中，“重合良好”对应于在曝光处理中抑制了基底的图案与在曝光处理中形成的图案的重合偏差，对应于在接合处理中抑制了上晶圆UW的图案与下晶圆LW的图案的重合偏差。“重合差”对应于在曝光处理中存在基底的图案与在曝光处理中形成的图案的重合偏差大的部分，对应于在接合处理中存在上晶圆UW的图案与下晶圆LW的图案的重合偏差大的部分。
图14是表示第一比较例中的接合叠加的改善方法的一例的概略图。图14的(A)及(B)分别对应于应用曝光图校正之前和之后，示出了批次的曝光OL测量和接合OL测量各自的结果。此外，假定在应用曝光图校正之前和之后，上晶圆UW的曝光OL中的重合良好。
如图14的(A)所示，在前工序的曝光处理中，下晶圆LW1的晶圆倍率的校正量大(Mag校正量大)，下晶圆LW2的晶圆倍率的校正量小(Mag校正量小)。在下晶圆LW1及LW2各自的曝光OL测量中，重合良好。然后，接合处理是分别对下晶圆LW1及LW2的晶圆倍率进行校正后执行。在本例中，在下晶圆LW1与上晶圆UW被接合而成的接合晶圆BW1以及下晶圆LW2与上晶圆UW被接合而成的接合晶圆BW2中，分别残留有基于接合处理中的晶圆倍率的校正的随机分量的重合偏差。因此，在接合晶圆BW1及BW2各自的接合OL测量中，重合变差。
在第一比较例中，基于接合晶圆BW1的接合OL测量的结果制作图校正值MCV1，图校正值MCV1被使用于后续批次的处理。于是，如图14的(B)所示，在后续批次的曝光OL测量中，晶圆倍率的校正量大的下晶圆LW3和晶圆倍率的校正量小的下晶圆LW4各自的曝光OL可能由于图校正值MCV1的应用而变差。其原因是，由于利用能够改善接合处理的重合的图校正值，可能产生在曝光处理中形成的图案与基底图案的重合偏差。关于下晶圆LW3与上晶圆UW被接合而成的接合晶圆BW3中的接合OL测量的结果，由于在下晶圆LW3的曝光处理中利用了图校正值MCV1而随机分量的重合偏差得以抑制，能够变得良好。然而，随机分量的重合偏差的倾向可能根据晶圆倍率的校正量而变化。因此，在下晶圆LW4与上晶圆UW被接合而成的接合晶圆BW4中，曝光处理中的Mag校正量小，与此相对，由于利用了与“Mag校正量大”对应的图校正值MCV1，因此随机分量的重合偏差的改善量可能比接合晶圆BW3差。
因此，第一实施方式所涉及的曝光装置1具有在曝光处理中根据晶圆倍率的校正值而选择要使用的图校正值MCV的功能。
图15是表示第一实施方式中的接合叠加的改善方法的一例的概略图。图15的(A)及(B)分别对应于应用第一实施方式的曝光图校正之前和之后，示出了批次的曝光OL测量和接合OL测量各自的结果。此外，假定在应用曝光图校正的之前和之后，上晶圆UW的曝光OL中的重合良好。如图15的(A)所示，应用第一实施方式的曝光图校正之前的一例与应用第一比较例的曝光图校正之前的一例同样。
在第一实施方式中，基于在下晶圆LW1的曝光处理中使用的晶圆倍率的校正量和接合晶圆BW1的接合OL测量的结果制作图校正值MCV1，基于在下晶圆LW2的曝光处理中使用的晶圆倍率的校正量和接合晶圆BW2的接合OL测量的结果制作图校正值MCV2。然后，图校正值MCV1和MCV2分别作为图校正值集112被存储到曝光装置1的存储装置11。然后，图校正值集112被使用于后续批次的处理。
于是，如图14的(B)所示，在第一实施方式中的后续批次的曝光处理中，利用与晶圆倍率的校正量相应的图校正值MCV。具体地说，对晶圆倍率的校正量大的下晶圆LW5应用与“Mag校正量大”相关联的图校正值MCV1。对晶圆倍率的校正量小的下晶圆LW6应用与“Mag校正量小”相关联的图校正值MCV2。其结果，下晶圆LW5的曝光OL测量的结果可能比不应用图校正值MCV1的情况差。同样地，下晶圆LW6的曝光OL测量的结果可能比不应用图校正值MCV2的情况差。
然后，在后续批次的接合处理中，在下晶圆LW5与上晶圆UW被接合的情况下和下晶圆LW6与上晶圆UW被接合的情况下，分别对晶圆倍率进行校正。关于下晶圆LW5与上晶圆UW被接合而成的接合晶圆BW5中的接合OL测量的结果，由于利用了与下晶圆LW5的曝光处理的Mag校正量相适应的图校正值MCV1而随机分量的重合偏差得以抑制，能够变得良好。同样地，关于下晶圆LW6与上晶圆UW被接合而成的接合晶圆BW6中的接合OL测量的结果，由于利用了与下晶圆LW6的曝光处理的Mag校正量相适应的图校正值MCV2而随机分量的重合偏差得以抑制，能够变得良好。
如以上那样，第一实施方式所涉及的曝光装置1虽然曝光处理中的重合偏差变大，但是能够抑制接合处理中的重合偏差。有时与曝光OL恶化的情况相比，在接合OL恶化的情况下对成品率的影响更大。与此相对，第一实施方式所涉及的曝光装置1通过适当容许能够容许重合偏差的范围大的工序(例如，前工序的曝光处理)中的重合偏差，抑制了能够容许重合偏差的范围窄的工序(例如，接合处理)中的重合偏差。其结果，第一实施方式所涉及的曝光装置1能够改善半导体装置的成品率。
[2]第二实施方式
第二实施方式所涉及的半导体制造系统PS具有与第一实施方式同样的结构。第二实施方式通过与第一实施方式不同的方法来执行依赖于下晶圆LW的晶圆倍率的随机分量的重合偏差的校正。以下，说明第二实施方式所涉及的半导体制造系统PS的详情。
[2-1]晶圆倍率与多项式回归系数的关系性
图16是表示通过第二实施方式所涉及的半导体制造系统PS制造的接合晶圆BW中的晶圆倍率与多项式回归系数的关系性的一例的图。图16的(D)～(J)所示的重合偏差分量分别对应于图2的(D)～(J)所示的重合偏差分量。在各重合偏差分量的框中示出的图表中，纵轴表示多项式回归系数(K值)，横轴表示晶圆倍率的校正值(W_Mag)。
如图16所示，在本例中，K7～K16、K19以及K20分别对晶圆倍率的校正值不具有强的灵敏度。另一方面，K17及K18对晶圆倍率的校正值具有强的灵敏度。即，在本例的接合晶圆BW中，基于接合OL测量的K17及K18的重合偏差量可能根据下晶圆LW的晶圆倍率的大小而变化。因此，在第二实施方式所涉及的半导体制造系统PS中，制作通过接合OL测量来得到的多项式回归系数(例如，K17及K18)与晶圆倍率的校正值的关系式来使用于曝光处理中的对准。
[2-2]半导体装置的制造方法
以下，作为第二实施方式所涉及的半导体装置的制造方法，说明使用半导体制造系统PS的具体处理的一例。即，使用以下说明的第二实施方式的曝光方法(曝光处理)来制造半导体装置。
[2-2-1]校正式的制作方法
图17是表示在第二实施方式所涉及的曝光装置1中使用的OL校正式的制作方法的一例的流程图。参照图17来说明OL校正式的制作方法的一例。
首先，与第一实施方式同样地，执行S110～S113的处理。也就是说，准备多个在规定的曝光处理中改变晶圆倍率来进行了曝光的下晶圆LW(S110)。然后，准备多个在规定的曝光处理中固定晶圆倍率来进行了曝光的上晶圆UW(S111)。然后，分别对下晶圆LW的晶圆倍率进行校正使得与在S111中设定的晶圆倍率同等，执行下晶圆LW与上晶圆UW的接合处理(S112)。之后，执行接合OL测量(S113)。
接着，服务器3基于S113中的接合OL的测量结果，制作晶圆倍率的校正值与接合OL的测量结果相关联的OL(叠加)校正式(S200)。然后，制作出的OL校正式例如被存储到曝光装置1的存储装置11。OL校正式是晶圆倍率的校正值与规定的K值的关系式。也就是说，通过对OL校正式代入晶圆倍率的校正值，能够计算曝光装置1能够在对准的校正中使用的K值。规定的K值是具有与接合处理中的晶圆倍率的依赖性的参数，例如是K17及K18。作为在OL校正式中使用的K值，不限定于K17及K18，也可以使用其它K值。在第二实施方式中，至少将在接合OL中对晶圆倍率的校正值具有灵敏度的K值使用于OL校正式即可。
[2-2-2]从曝光处理至接合处理的流程
图18是表示第二实施方式所涉及的半导体制造系统PS中的与随机分量的对准校正关联的工序的一例的流程图。以下，参照图18，关于第二实施方式中的从曝光处理至接合处理的流程，说明与第一实施方式不同的点。
在第二实施方式中，下晶圆LW的前工序中的与曝光处理有关的工序不同于第一实施方式。具体地说，图18所示的流程图具有相对于图13所示的流程图将S130及S131分别置换为S210及S211而成的结构。即，在下晶圆LW的前工序中，依次执行S210及S211的处理。
在S210的处理中，下晶圆LW的曝光处理是利用基于在S200中制作的OL校正式和晶圆倍率的校正值的对准来执行的。具体地说，第二实施方式所涉及的曝光装置1在对准校正处理(图9的S103)中，通过使用了至少3个部位的对准标记AM的测量结果的多项式回归来计算晶圆倍率的校正值(例如，K3及K4)。在该多项式回归中，还能够计算K17、K18等。然后，曝光装置1基于计算出的晶圆倍率的校正值的大小对在晶圆面内的对准校正中使用的K值(例如，K17及K18)进行校正。K值的校正中使用通过将晶圆倍率的校正值代入OL校正式来计算出的K值。例如，基于OL校正值计算出的K17及K18被用作晶圆面内的对准校正值的偏移。此外，在本例中，至少基于从对准标记AM的测量结果得到的晶圆倍率的校正值变更在对准中使用的K值的参数即可。
然后，在S211的处理中，包含有在S210中使用的晶圆倍率的校正值的校正值信息111b被保存到服务器3。当上晶圆UW和下晶圆LW各自的前工序的处理完成时(S140)，与第一实施方式同样地，执行S141及S142的处理。第二实施方式所涉及的曝光装置1中的其它处理与第一实施方式同样。
[2-3]第二实施方式的效果
根据以上说明的第二实施方式所涉及的曝光装置1，与第一实施方式同样地，虽然因下晶圆UW的前工序中的曝光处理引起的重合偏差变大，但是能够抑制接合处理中的上晶圆UW与下晶圆LW之间的重合偏差。其结果，第二实施方式所涉及的曝光装置1与第一实施方式同样地能够改善半导体装置的成品率。
[2-4]第二实施方式的变形例
在第二实施方式中，例示了执行利用基于晶圆倍率的多项式回归系数的对准校正处理的情况，但是不限定于此。在OL校正式的制作中也可以利用泽尼克多项式。泽尼克多项式是在半径为“1”的单位圆的内部定义的函数(正交多项式)。具体地说，例如通过以下的(1)式表示泽尼克多项式。
[数1]
在(1)式中，“W(x，y)”表示坐标(x，y)处的波面。“Zj(x，y)”表示第j个泽尼克多项式。“cj”表示与第j个泽尼克多项式对应的泽尼克系数(即，泽尼克多项式的系数)。“J”表示展开中使用的泽尼克多项式的数量。泽尼克多项式的相加能够(近似地)表现全部的面形状。图19是用于说明泽尼克多项式的概略图，示出了从第2个至第16个泽尼克多项式的图像。“Z2”例如被称为X方向的倾斜(Tilt)。“Z3”例如被称为Y方向的倾斜。“Z4”例如被称为散焦。“Z5”例如被称为像散。“Z6”例如被称为倾斜像散。“Z7”例如被称为X方向彗形像差。“Z8”例如被称为Y方向彗形像差。“Z9”例如被称为球面像差。“Z10”例如被称为X方向的三叶草像差。“Z11”例如被称为Y方向的三叶草像差。“Z12”例如被称为二阶像散。“Z13”例如被称为二阶倾斜像散。“Z14”例如被称为二阶X方向彗形像差。“Z15”例如被称为二阶Y方向彗形像差。“Z16”例如被称为二阶球面像差。
第二实施方式所涉及的曝光装置1在曝光处理中，获取与晶圆表面对应的波面的信息，能够执行晶圆的焦点(聚焦)对齐等。在第二实施方式中利用泽尼克多项式的情况下，与接合处理中的晶圆倍率的校正值的相关性大的泽尼克多项式和系数被使用于OL校正式的制作。在该情况下，曝光装置1在曝光处理中，基于波面像差、聚焦等的测量结果计算与下晶圆LW的表面形状对应的泽尼克系数。然后，曝光装置1也可以基于通过将规定的泽尼克系数代入OL校正式来得到的数值变更对准校正处理中的偏移值。曝光装置1至少使用基于下晶圆LW的面形状、对准结果的OL校正式来计算偏移值并利用于对准校正处理即可。
[3]第三实施方式
第三实施方式关于能够应用在第一及第二实施方式中说明的半导体装置的制造方法的半导体装置的具体例。以下，作为半导体装置的具体例，说明作为NAND型闪存的存储器器件4。
[3-1]结构
[3-1-1]存储器器件4的结构
图20是表示第三实施方式所涉及的存储器器件4的结构的一例的框图。如图20所示，存储器器件4例如包括存储器接口(存储器I/F)40、定序器41、存储器元件阵列42、驱动器模块43、行解码器模块44以及读出放大器模块45。
存储器I/F 40是与外部的存储器控制器连接的硬件接口。存储器I/F 40进行遵照存储器器件4与存储器控制器之间的接口标准的通信。存储器I/F40例如支持NAND接口标准。
定序器41是对存储器器件4的整体的动作进行控制的控制电路。定序器41基于经由存储器I/F 40接收到的指令对驱动器模块43、行解码器模块44以及读出放大器模块45等进行控制，来执行读出动作、写入动作、清除动作等。
存储器元件阵列42是包括多个存储器元件的集合的存储电路。存储器元件阵列42包括多个块BLK0～BLKn(n是1以上的整数)。块BLK例如被用作数据的清除单位。另外，在存储器元件阵列42中设置有多个位线和多个字线。各存储器元件例如与1条位线及1条字线相关联。基于识别字线WL的地址和识别位线BL的地址来识别各存储器元件。
驱动器模块43是生成在读出动作、写入动作、清除动作等中使用的电压的驱动器电路。驱动器模块43经由多个信号线连接于行解码器模块44。驱动器模块43能够基于经由存储器I/F 40接收到的页地址变更对多个信号线分别施加的电压。
行解码器模块44是对经由存储器I/F 40接收到的行地址进行解码的解码器。行解码器模块44基于解码结果选择一个块BLK。然后，行解码器模块44将施加到多个信号线的电压分别传送到设置于选择出的块BLK的多个布线(字线WL等)。
读出放大器模块45是在读出动作中基于位线BL的电压读出从选择出的块BLK读出的数据的读出电路。读出放大器模块45将读出的数据经由存储器I/F 40发送到存储器控制器。另外，读出放大器模块45在写入动作中，能够按每个位线BL施加与写入存储器元件的数据相应的电压。
[3-1-2]存储器元件阵列42的电路结构
图21是表示第三实施方式所涉及的存储器器件4所具备的存储器元件阵列42的电路结构的一例的电路图。图21显示了包括在存储器元件阵列42中的多个块BLK中的一个块BLK。如图21所示，块BLK例如包括串单元SU0～SU3。
各串单元SU包括多个NAND串NS。NAND串NS分别与位线BL0～BLm(m是1以上的整数)相关联。位线BL0～BLm分别被分配不同的列地址。各位线BL在多个块BLK之间由被分配相同的列地址的NAND串NS共用。各NAND串NS例如包括存储器元件晶体管MT0～MT7和选择晶体管STD及STS。
各存储器元件晶体管MT包括控制栅极和电荷蓄积层，将数据非易失性地进行存储。各NAND串NS的存储器元件晶体管MT0～MT7串联连接。存储器元件晶体管MT0～MT7的控制栅极分别连接于字线WL0～WL7。字线WL0～WL7是分别按每个块BLK设置的。连接于在同一个串单元SU中共用的字线WL的多个存储器元件晶体管MT的集合例如被称为“元件单元CU”。在各存储器元件晶体管MT存储1位数据的情况下，元件单元CU存储“1页数据”。元件单元CU根据存储器元件晶体管MT所存储的数据的位数，能够具有2页数据以上的存储容量。
选择晶体管STD及STS分别被使用于串单元SU的选择。选择晶体管STD的漏极连接于相关联的位线BL。选择晶体管STD的源极连接于串联连接的存储器元件晶体管MT0～MT7的一端。包括在串单元SU0～SU3中的选择晶体管STD的栅极分别连接于选择栅极线SGD0～SGD3。选择晶体管STS的漏极连接于串联连接的存储器元件晶体管MT0～MT7的另一端。选择晶体管STS的源极连接于源极线SL。选择晶体管STS的栅极连接于选择栅极线SGS。源极线SL例如由多个块BLK共用。
[3-1-3]存储器器件4的构造
以下，说明第三实施方式所涉及的存储器器件4的构造的一例。此外，在第三实施方式中，X方向对应于字线WL的延伸方向，Y方向对应于位线BL的延伸方向，Z方向对应于相对于在存储器器件4的形成中使用的半导体基板的表面的铅直方向。
图22是表示第三实施方式所涉及的存储器器件4的构造的一例的立体图。如图22所示，存储器器件4包括存储器芯片MC和CMOS芯片CC。存储器芯片MC的下表面对应于下晶圆LW的表面。CMOS芯片CC的上表面对应于上晶圆UW的表面。存储器芯片MC例如包括存储器区域MR、引出区域HR1及HR2以及焊盘区域PR1。CMOS芯片CC例如包括读出放大器区域SR、外围电路区域PERI、传送区域XR1及XR2以及焊盘区域PR2。
存储器区域MR包括存储器元件阵列42。引出区域HR1及HR2包括在设置于存储器芯片MC的层叠布线与设置于CMOS芯片CC的行解码器模块44之间的连接中使用的布线等。焊盘区域PR1包括在存储器器件4与存储器控制器的连接中使用的焊盘等。引出区域HR1及HR2在X方向上夹着存储器区域MR。焊盘区域PR1在Y方向上与存储器区域MR及引出区域HR1及HR2分别相邻。
读出放大器区域SR包括读出放大器模块45。外围电路区域PERI包括定序器41、驱动器模块43等。传送区域XR1及XR2包括行解码器模块44。焊盘区域PR2包括存储器I/F 40。读出放大器区域SR和外围电路区域PERI在Y方向上相邻地配置，与存储器区域MR重叠。传送区域XR1及XR2在X方向上夹着读出放大器区域SR与外围电路区域PERI的组，分别与引出区域HR1及HR2重叠。焊盘区域PR2与存储器芯片MC的焊盘区域PR1重叠。
存储器芯片MC在存储器区域MR、引出区域HR1及HR2以及焊盘区域PR1各自的下部具有多个贴合焊盘BP。存储器区域MR的贴合焊盘BP连接于相关联的位线BL。引出区域HR的贴合焊盘BP连接于设置于存储器区域MR的层叠布线中的相关联的布线(例如，字线WL)。焊盘区域PR1的贴合焊盘BP连接于设置于存储器芯片MC的上表面的焊盘(未图示)。设置于存储器芯片MC的上表面的焊盘例如被使用于存储器器件4与存储器控制器之间的连接。
CMOS芯片CC在读出放大器区域SR、外围电路区域PERI、传送区域XR1及XR2以及焊盘区域PR2各自的上部具有多个贴合焊盘BP。读出放大器区域SR的贴合焊盘BP与存储器区域MR的贴合焊盘BP重叠。传送区域XR1及XR2的贴合焊盘BP分别与引出区域HR1及HR2的贴合焊盘BP重叠。焊盘区域PR1的贴合焊盘BP与焊盘区域PR2的贴合焊盘BP重叠。
存储器器件4具有存储器芯片MC的下表面与CMOS芯片CC的上表面被接合的构造。设置于存储器器件4的多个贴合焊盘BP中的在存储器芯片MC与CMOS芯片CC之间相向的2个贴合焊盘BP通过被接合而被电连接。由此，存储器芯片MC内的电路与CMOS芯片CC内的电路之间经由贴合焊盘BP被电连接。在存储器芯片MC与CMOS芯片CC之间相向的2个贴合焊盘BP的组既可以具有边界，也可以成一体化。
(存储器元件阵列42的平面布局)
图23是表示第三实施方式所涉及的存储器器件4所具备的存储器元件阵列42的平面布局的一例的俯视图。图23显示了存储器区域MR中的包括一个块BLK的区域。如图23所示，存储器器件4例如包括多个狭缝SLT、多个狭缝SHE、多个存储器柱MP、多个位线BL以及多个接点CV。在存储器区域MR中，以下说明的平面布局在Y方向上反复配置。
各狭缝SLT例如具有被嵌入有绝缘构件的构造。各狭缝SLT使隔着该狭缝SLT相邻的布线(例如，字线WL0～WL7和选择栅极线SGD及SGS)绝缘。各狭缝SLT具有沿着X方向延伸地设置的部分，沿着X方向横穿存储器区域MR和引出区域HR1及HR2。多个狭缝SLT在Y方向上排列。由狭缝SLT划分而成的区域对应于块BLK。
各狭缝SHE例如具有被嵌入有绝缘构件的构造。各狭缝SHE使隔着该狭缝SLT相邻的布线(至少选择栅极线SGD)绝缘。各狭缝SHE具有沿着X方向延伸地设置的部分，横穿存储器区域MR。多个狭缝SHE在Y方向上排列。在本例中，3个狭缝SHE被配置于相邻的狭缝SLT之间。由狭缝SLT及SHE划分而成的多个区域分别对应于串单元SU0～SU3。
各存储器柱MP例如作为一个NAND串NS发挥功能。多个存储器柱MP在相邻的2个狭缝SLT之间的区域中例如被配置成19列的交错状。而且，从纸面的上侧起数时第5列的存储器柱MP、第10列的存储器柱MP以及第15列的存储器柱MP中分别重叠有一个狭缝SHE。
各位线BL具有沿着Y方向延伸地设置的部分，沿着Y方向横穿设置有多个块BLK的区域。多个位线BL在X方向上排列。各位线BL被配置成按每个串单元SU与至少一个存储器柱MP重叠。在本例中，2条位线BL与各存储器柱MP重叠。
各接点CV设置于与存储器柱MP重叠的多个位线BL中的1条位线BL与该存储器柱MP之间。接点CV将存储器柱MP与位线BL之间电连接。此外，省略了与狭缝SHE重叠的存储器柱MP与位线BL之间的接点CV。
(存储器元件阵列42的截面构造)
图24是表示第三实施方式所涉及的存储器器件4所具备的存储器元件阵列42的截面构造的一例的截面图。图24显示了在存储器区域MR内包括存储器柱MP和狭缝SLT且沿着Y方向的截面。此外，图24中的Z方向是指纸面的下侧，在图24的说明中，将纸面的上侧称为“上方”。将纸面的下侧称为“下方”。如图24所示，存储器器件4例如包括绝缘体层50～57、导电体层60～66以及接点V1及V2。
绝缘体层50例如设置于存储器芯片MC的最下层。在绝缘体层50之上设置有导电体层60。在导电体层60之上设置有绝缘体层51。在绝缘体层51之上交替地设置有导电体层61和绝缘体层52。在最上层的导电体层61之上设置有绝缘体层53。在绝缘体层53之上交替地设置有导电体层62和绝缘体层54。在最上层的导电体层62之上设置有绝缘体层55。在绝缘体层55之上交替地设置有导电体层63和绝缘体层56。在最上层的导电体层63之上设置有绝缘体层57。在绝缘体层57之上设置有导电体层64。在导电体层64之上设置有接点V1。在接点V1之上设置有导电体层65。在导电体层65之上设置有接点V2。在接点V2之上设置有导电体层66。以下，将设置有导电体层64、65及66的布线层分别称为“M0”、“M1”及“M2”。
导电体层60、61、62及63分别例如形成为沿着XY平面扩展的板状。导电体层64例如形成为在Y方向上延伸的线状。导电体层60、61及63分别被用作源极线SL、选择栅极线SGS以及选择栅极线SGD。多个导电体层62从导电体层60侧起依次分别被用作字线WL0～WL7。导电体层64被用作位线BL。接点V1及V2设置成柱状。导电体层64与导电体层65之间经由接点V1被连接。导电体层65与导电体层66之间经由接点V2被连接。导电体层65例如是形成为在X方向上延伸的线状的布线。导电体层66与存储器芯片MC的界面相接，被用作贴合焊盘BP。导电体层66例如包含铜。
狭缝SLT具有形成为沿着XZ平面扩展的板状的部分，将绝缘体层51～56和导电体层61～63进行分割。各存储器柱MP沿着Z方向延伸地设置，贯通绝缘体层51～56和导电体层61～63。各存储器柱MP例如包括芯构件70、半导体层71以及层叠膜72。芯构件70是沿着Z方向延伸地设置的绝缘体。半导体层71覆盖芯构件70。半导体层71的下部与导电体层60相接。层叠膜72覆盖半导体层71的侧面。在半导体层71之上设置有接点CV。在接点CV之上接触有导电体层64。
此外，在图示的区域中示出了与2个存储器柱MP中的一个存储器柱MP对应的接点CV。对于没有在该区域中连接接点CV的存储器柱MP，在未图示的区域中连接接点CV。存储器柱MP与多个导电体层61交叉的部分作为选择晶体管STS发挥功能。存储器柱MP与导电体层62交叉的部分作为存储器元件晶体管MT发挥功能。存储器柱MP与多个导电体层63交叉的部分作为选择晶体管STD发挥功能。
(存储器柱MP的截面构造)
图25是表示第三实施方式所涉及的存储器器件4所具备的存储器柱MP的截面构造的一例的、沿着图24的XXV-XXV线的截面图。图25显示了包括存储器柱MP和导电体层62且与导电体层60平行的截面。如图25所示，层叠膜72例如包括隧道绝缘膜73、绝缘膜74以及块绝缘膜75。
芯构件70例如设置于存储器柱MP的中心部。半导体层71包围芯构件70的侧面。隧道绝缘膜73包围半导体层71的侧面。绝缘膜74包围隧道绝缘膜73的侧面。块绝缘膜75包围绝缘膜74的侧面。导电体层62包围块绝缘膜75的侧面。半导体层71被用作存储器元件晶体管MT0～MT7和选择晶体管STD及STS的通道(电流路径)。隧道绝缘膜73和块绝缘膜75分别例如包含氧化硅。绝缘膜74被用作存储器元件晶体管MT的电荷蓄积层，例如包含氮化硅。由此，存储器柱MP分别作为一个NAND串NS发挥功能。
(存储器器件4的截面构造)
图26是表示第三实施方式所涉及的存储器器件4的截面构造的一例的截面图。图26显示了包括存储器区域MR和读出放大器区域SR的截面、即包括存储器芯片MC和CMOS芯片CC的截面。如图26所示，存储器器件4在读出放大器区域SR中包括半导体基板80、导电体层GC及81～84以及接点CS及C0～C3。
半导体基板80是在CMOS芯片CC的形成中使用的基板。半导体基板80包括多个阱区(未图示)。在多个阱区中分别例如形成晶体管TR。多个阱区之间例如被STI(ShallowTrench Isolation：浅槽隔离)分离。在半导体基板80之上隔着栅极绝缘膜设置有导电体层GC。读出放大器区域SR内的导电体层GC被用作包括在读出放大器模块45中的晶体管TR的栅极电极。在导电体层GC之上设置有接点C0。与晶体管TR的源极及漏极对应地在半导体基板80之上设置有2个接点CS。
在接点CS之上和接点C0之上分别设置有导电体层81。在导电体层81之上设置有接点C1。在接点C1之上设置有导电体层82。导电体层81与导电体层82之间经由接点C1被电连接。在导电体层82之上设置有接点C2。在接点C2之上设置有导电体层83。导电体层82与导电体层83之间经由接点C2被电连接。在导电体层83之上设置有接点C3。在接点C3之上设置有导电体层84。导电体层83与导电体层84之间经由接点C3被电连接。以下，将设置有导电体层81～84的布线层分别称为“D0”、“D1”、“D2”以及“D3”。
导电体层84与CMOS芯片CC的界面相接，被用作贴合焊盘BP。读出放大器区域SR内的导电体层84与相向地配置的存储器区域MR内的导电体层66(即，存储器芯片MC的贴合焊盘BP)被贴合。而且，读出放大器区域SR内的各导电体层84与1条位线BL被电连接。导电体层84例如包含铜。
在存储器器件4中，CMOS芯片CC的布线层D3和存储器芯片MC的布线层M2通过存储器芯片MC与CMOS芯片CC被接合而邻接。半导体基板80对应于上晶圆UW的背面侧，布线层D3对应于上晶圆UW的表面侧。绝缘体层50对应于下晶圆LW的背面侧，布线层M2对应于下晶圆LW的表面侧。在存储器芯片MC的形成中使用的半导体基板随着接合处理后的焊盘的形成等工序而被去除。
[3-2]第三实施方式的效果
如以上说明的那样，存储器器件4例如具有包括三维地层叠了存储器元件的构造的存储器芯片MC以及包括其它控制电路等的CMOS芯片CC。在存储器芯片MC和CMOS芯片CC中，存储器芯片MC存在晶圆倍率的偏差在晶圆间变大的倾向。具体地说，存储器芯片MC具备高层化的存储器元件阵列42，因此可能晶圆的翘曲量的偏差变大，晶圆倍率的偏差变大。另一方面，CMOS芯片CC的曝光区域的配置接近以曝光装置为基准的理想格子。因此，在执行接合处理的情况下，优选的是，形成有存储器芯片MC的晶圆被分配为能够对晶圆倍率进行校正的下晶圆LW，形成有CMOS芯片CC的晶圆被分配为上晶圆UW。由此，第一及第二实施方式分别能够改善存储器器件4的成品率。
[4]第四实施方式
第四实施方式所涉及的半导体制造系统PS具有与第一实施方式同样的结构。第四实施方式通过与第一实施方式类似的方法来执行依赖于上晶圆UW的翘曲量的随机分量的重合偏差的校正。以下，说明第四实施方式所涉及的半导体制造系统PS的详情。
[4-1]半导体装置的制造方法
以下，作为第四实施方式所涉及的半导体装置的制造方法，说明使用曝光装置1的具体处理的一例。即，使用以下说明的第一实施方式的曝光方法(曝光处理)来制造半导体装置。
[4-1-1]图校正值的制作方法
图27是表示在第一实施方式所涉及的曝光装置1中使用的图校正值的制作方法的一例的流程图。以下，参照图27来说明图校正值的制作方法的一例。
首先，准备多个翘曲量不同的上晶圆UW，分别执行曝光处理(S300)。即，在S300的处理中，准备翘曲量不同的2个以上的上晶圆UW。S300的处理中的曝光处理对应于上晶圆UW的接合面的曝光处理。
接着，准备多个晶圆的翘曲量大致相等的下晶圆LW，分别执行曝光处理(S301)。即，在S301的处理中，准备晶圆倍率大致相等的2个以上的下晶圆LW。S301的处理中的曝光处理对应于下晶圆LW的接合面的曝光处理。
接着，执行下晶圆LW与上晶圆UW的接合处理(S302)。由此，形成使用了翘曲量互不相同的上晶圆UW的多个接合晶圆BW。
接着，执行接合OL测量(S303)。通过该接合OL测量，按在S300的处理中设定的每个上晶圆UW的翘曲量，得到接合OL的测量结果。接合OL的测量结果例如被存储到服务器3。
接着，服务器3基于S303的处理中的接合OL的测量结果，制作晶圆的翘曲量与接合OL的测量结果相关联的图校正值(S304)。然后，制作出的多个图校正值作为图校正值集112被存储到曝光装置1的存储装置11。各图校正值例如与互不相同的规定的范围的晶圆的翘曲量相关联。该规定的范围例如被设定为在S300的处理中设定的晶圆的翘曲量的基准。
此外，即使在下晶圆LW的翘曲量不同的情况下，对在S304的处理中制作的多个图校正值的影响也小。因此，在S301的处理中准备的下晶圆LW的晶圆的翘曲量也可以不同。
[4-1-2]从曝光处理至接合处理的流程
图28是表示第四实施方式所涉及的半导体制造系统PS中的与随机分量的对准校正关联的工序的一例的流程图。以下，参照图28来说明第一实施方式中的从曝光处理至接合处理的流程。
首先，测量作为接合面的曝光对象的上晶圆UW的翘曲量(S310)。上晶圆UW的翘曲量的数据例如经由服务器3被传送到曝光装置1，并被存储到曝光装置1的存储装置11。
接着，使用与测量出的翘曲量对应的图校正值来执行上晶圆UW的接合面的曝光处理(S311)。例如，曝光装置1选择基于使用了翘曲量大的上晶圆UW的接合晶圆BW的接合OL测量结果制作出的图校正值，来作为应用于翘曲量大的晶圆的图校正值。另外，曝光装置1选择基于使用了翘曲量小的上晶圆UW的接合晶圆BW的接合OL测量结果制作出的图校正值，来作为应用于翘曲量小的晶圆的图校正值。
另外，与S310及S311的处理并行地执行下晶圆LW的前工序的处理(S320)。由此，形成下晶圆LW。
当相关联的上晶圆UW和下晶圆LW各自的前工序完成时(S330)，执行接合处理(S331)。由此，形成相关联的上晶圆UW与下晶圆LW被接合而成的接合晶圆BW。
此外，在不存在与晶圆倍率的校正值相关联的图校正值的情况下，曝光装置1既可以利用与接近该晶圆的翘曲量的翘曲量相关联的图校正值，也可以利用基于多个图校正值的组合计算出的图校正值。另外，也可以由曝光装置1或服务器3基于晶圆的翘曲量与图校正值的多个组合按每个曝光区域制作晶圆的翘曲量与叠加校正值的关系式，在曝光处理中利用基于该关系式的图校正值。
[4-2]第四实施方式的效果
在通过2片晶圆的接合来形成的半导体装置中，根据上晶圆UW的翘曲量，可能产生接合OL(叠加)中的随机分量的重合偏差。作为其主要原因之一，考虑在接合处理时施加到上晶圆UW的应力根据上晶圆UW的翘曲量而变化。如果施加到上晶圆UW的应力发生变化，则在接合处理时上晶圆UW从上载台233被剥离而落到下晶圆LW上时的对上晶圆UW的应力发生变化，可能产生重合偏差。作为抑制这样的接合晶圆BW中的随机分量的重合偏差的方法，考虑在前工序中的规定的曝光处理中利用改善接合OL的曝光图校正。
在此，使用第二比较例来说明第四实施方式中的接合叠加的改善方法的一例。此外，在本例中，假定下晶圆LW的前工序中的晶圆的翘曲量的偏差小，上晶圆UW的前工序中的晶圆的翘曲量的偏差大。
图29是表示第二比较例中的接合叠加的改善方法的一例的概略图。图29的(A)及(B)分别对应于应用曝光图校正之前和之后，示出了批次的接合面中的曝光OL测量和接合OL测量各自的结果。此外，假定在应用曝光图校正之前和之后，下晶圆LW的曝光OL中的重合良好。
如图29的(A)所示，在前工序的曝光处理中，上晶圆UW1的晶圆的翘曲量大，上晶圆UW2的晶圆的翘曲量小。在上晶圆UW1及UW2各自的曝光OL测量中，重合良好。然后，通过接合处理，分别使用上晶圆UW1及UW2形成接合晶圆BW1及BW2。在本例中，在上晶圆UW1与下晶圆LW被接合而成的接合晶圆BW1以及上晶圆UW2与下晶圆LW被接合而成的接合晶圆BW2中，分别残留有基于接合处理中的晶圆倍率的校正的随机分量的重合偏差。因此，在接合晶圆BW1及BW2各自的接合OL测量中，重合变差。
在第二比较例中，基于接合晶圆BW1的接合OL测量的结果制作图校正值MCV3，图校正值MCV3被使用于后续批次的处理。于是，如图29的(B)所示，在后续批次的曝光OL测量中，晶圆的翘曲量大的上晶圆UW3和晶圆的翘曲量小的上晶圆UW4各自的曝光OL可能由于图校正值MCV3的应用而变差。其原因是，由于利用能够改善接合处理的重合的图校正值，可能产生在曝光处理中形成的图案与基底图案的重合偏差。在上晶圆UW3与下晶圆LW被接合而成的接合晶圆BW3中的接合OL测量的结果中，由于在上晶圆UW3的曝光处理中利用了图校正值MCV3而随机分量的重合偏差得以抑制，能够变得良好。
然而，随机分量的重合偏差的倾向可能根据上晶圆UW的翘曲量而变化。因此，在上晶圆UW4与下晶圆LW被接合而成的接合晶圆BW4中，曝光处理中的晶圆的翘曲量小，与此相对，由于利用了与“晶圆翘曲量大”对应的图校正值MCV3，因此随机分量的重合偏差的改善量可能比接合晶圆BW3差。这样，根据上晶圆UW的翘曲量而可能在叠加的图倾向上产生差异。因此，在第二比较例中，叠加的改善量可能根据上晶圆UW的翘曲量而下降。
因此，第四实施方式所涉及的曝光装置1具有在曝光处理中根据上晶圆UW的翘曲量来选择在上晶圆UW的接合面的曝光处理中使用的图校正值MCV的功能。
图30是表示第四实施方式中的接合叠加的改善方法的一例的概略图。图30的(A)及(B)分别对应于应用第四实施方式的曝光图校正之前和之后，示出了批次的接合面中的曝光OL测量和接合OL测量各自的结果。此外，假定在应用曝光图校正之前和之后，上晶圆UW的曝光OL中的重合良好。如图30的(A)所示，应用第四实施方式的曝光图校正之前的一例与应用第二比较例的曝光图校正之前的一例同样。
在第四实施方式中，基于在上晶圆UW1的接合面的曝光处理之前测量的上晶圆UW1的翘曲量和接合晶圆BW1的接合OL测量的结果，制作图校正值MCV3。同样地，基于在上晶圆UW2的接合面的曝光处理之前测量的上晶圆UW2的翘曲量和接合晶圆BW2的接合OL测量的结果，制作图校正值MCV4。然后，图校正值MCV3和MCV4分别作为图校正值集112被存储到曝光装置1的存储装置11。之后，图校正值集112被使用于后续批次的处理。
于是，如图30的(B)所示，在第四实施方式中的后续批次的曝光处理中，利用与上晶圆UW的翘曲量相应的图校正值MCV。具体地说，对晶圆翘曲量大的上晶圆UW5应用与“晶圆翘曲量大”相关联的图校正值MCV3。对晶圆翘曲量小的上晶圆UW6应用与“晶圆翘曲量小”相关联的图校正值MCV4。其结果，上晶圆UW5的曝光OL测量的结果可能比不应用图校正值MCV3的情况差。同样地，上晶圆UW6的曝光OL测量的结果可能比不应用图校正值MCV4的情况差。
然后，通过接合处理，使用上晶圆UW5和相关联的下晶圆LW来形成接合晶圆BW5，使用上晶圆UW6和相关联的下晶圆LW来形成接合晶圆BW6。在接合晶圆BW5中的接合OL测量的结果中，由于在上晶圆UW5的接合面的曝光处理中利用了与上晶圆UW5的翘曲量相适应的图校正值MCV3而随机分量的重合偏差得以抑制，能够变得良好。同样地，在接合晶圆BW6中的接合OL测量的结果中，由于在上晶圆UW6的接合面的曝光处理中利用了与上晶圆UW6的翘曲量相适应的图校正值MCV4而随机分量的重合偏差得以抑制，能够变得良好。
如以上那样，第四实施方式所涉及的曝光装置1虽然上晶圆UW的接合面的曝光处理中的重合偏差变大，但是能够抑制接合处理中的重合偏差。有时与上晶圆UW的接合面中的曝光OL恶化的情况相比，在接合OL恶化的情况下对成品率的影响更大。与此相对，第四实施方式所涉及的曝光装置1适当容许能够容许重合偏差的范围大的工序(例如，前工序的曝光处理)中的重合偏差。由此，第四实施方式所涉及的曝光装置1抑制了能够容许重合偏差的范围窄的工序(例如，接合处理)中的重合偏差。其结果，第四实施方式所涉及的曝光装置1与第一实施方式同样地能够改善半导体装置的成品率。
[5]第五实施方式
第五实施方式所涉及的半导体制造系统PS具有与第一实施方式同样的结构。第五实施方式通过与第二实施方式类似的方法来执行依赖于上晶圆UW的翘曲量的随机分量的重合偏差的校正。以下，说明第五实施方式所涉及的半导体制造系统PS的详情。
[5-1]上晶圆UW的翘曲量与多项式回归系数的关系性
图31是表示通过第五实施方式所涉及的半导体制造系统PS制造的接合晶圆BW中的上晶圆UW的翘曲量与多项式回归系数的关系性的一例的图。图31的(D)～(J)所示的重合偏差分量分别对应于图2的(D)～(J)所示的重合偏差分量。在各重合偏差分量的框所示的图表中，纵轴表示多项式回归系数(K值)，横轴表示上晶圆UW的翘曲量(UW翘曲量)。
如图31所示，在本例中，K7～K16、K19以及K20分别对上晶圆UW的翘曲量不具有强的灵敏度。另一方面，K17及K18对上晶圆UW的翘曲量具有强的灵敏度。即，在本例的接合晶圆BW中，基于接合OL测量的K17及K18的重合偏差量可能根据上晶圆UW的翘曲量的大小而变化。因此，在第五实施方式所涉及的半导体制造系统PS中，制作通过接合OL测量来得到的多项式回归系数(例如，K17及K18)与上晶圆UW的翘曲量的关系式来使用于曝光处理中的对准。
[5-2]半导体装置的制造方法
以下，作为第五实施方式所涉及的半导体装置的制造方法，说明使用半导体制造系统PS的具体处理的一例。即，使用以下说明的第五实施方式的曝光方法(曝光处理)来制造半导体装置。
[5-2-1]校正式的制作方法
图32是表示在第五实施方式所涉及的曝光装置1中使用的OL校正式的制作方法的一例的流程图。参照图32来说明OL校正式的制作方法的一例。
首先，与第四实施方式同样地，执行S300～S303的处理。也就是说，准备翘曲量不同的多个上晶圆UW，执行上晶圆UW的接合面的曝光处理(S300)。准备翘曲量大致相等的多个下晶圆LW，执行下晶圆LW的接合面的曝光处理(S301)。然后，执行下晶圆LW与上晶圆UW的接合处理(S302)。之后，对在S302的处理中形成的多个接合晶圆BW分别执行接合OL测量(S303)。
接着，服务器3基于S303的处理中的接合OL的测量结果，制作上晶圆UW的翘曲量与接合OL的测量结果相关联的OL(叠加)校正式(S400)。然后，制作出的OL校正式例如被存储到曝光装置1的存储装置11。OL校正式是上晶圆UW的翘曲量与规定的K值的关系式。也就是说，通过对OL校正式代入上晶圆UW的翘曲量的测量值，能够计算曝光装置1能够在对准的校正中使用的K值的校正值。该K值是对上晶圆UW的翘曲量具有依赖性的参数，例如是K17及K18。作为在OL校正式中使用的K值，不限定于K17及K18，也可以使用其它K值。在第五实施方式中，至少将在接合OL中对上晶圆UW的翘曲量具有灵敏度的K值使用于OL校正式即可。
[5-1-2]从曝光处理至接合处理的流程
图33是表示第五实施方式所涉及的半导体制造系统PS中的与随机分量的对准校正关联的工序的一例的流程图。以下，参照图33来说明第五实施方式中的从曝光处理至接合处理的流程。
首先，测量作为接合面的曝光对象的上晶圆UW的翘曲量(S310)。上晶圆UW的翘曲量的数据例如经由服务器3被传送到曝光装置1，并被存储到曝光装置1的存储装置11。
接着，使用在S400的处理中制作的OL校正式和基于在S310的处理中测量出的上晶圆UW的翘曲量的OL校正值，执行上晶圆UW的接合面的曝光处理(S410)。具体地说，第五实施方式所涉及的曝光装置1首先通过对OL校正式代入上晶圆UW的翘曲量的数值，例如计算K17及K18的OL校正值。然后，曝光装置1在对准校正处理(图9的S103)中，对于通过使用了至少3个部位的对准标记AM的测量结果的多项式回归来计算出的OL校正值，反映基于上晶圆UW的翘曲量计算出的K17及K18的OL校正值。即，在K值的校正中使用通过将上晶圆UW的翘曲量代入OL校正式来计算出的K值。例如，基于上晶圆UW的翘曲量计算出的OL校正值(K17及K18)被用作晶圆面内的对准校正值的偏移。
另外，与S310及S311的处理并行地执行下晶圆LW的前工序的处理(S320)。由此，形成下晶圆LW。
当相关联的上晶圆UW和下晶圆LW各自的前工序完成时(S330)，执行接合处理(S331)。由此，形成相关联的上晶圆UW与下晶圆LW被接合而成的接合晶圆BW。第五实施方式所涉及的曝光装置1中的其它处理与第四实施方式同样。
[5-2]第五实施方式的效果
根据以上说明的第五实施方式所涉及的曝光装置1，与第四实施方式同样地，虽然曝光处理中的上晶圆UW的重合偏差变大，但是能够抑制接合处理中的重合偏差。其结果，第五实施方式所涉及的曝光装置1与第四实施方式同样地能够改善半导体装置的成品率。
此外，在第五实施方式中的OL校正式的制作中，与第四实施方式的变形例同样地，也可以利用泽尼克多项式。在本例中，使用与上晶圆UW的翘曲量的相关性强的泽尼克系数来制作OL校正式。然后，曝光处理1基于上晶圆UW的翘曲量计算该泽尼克系数的校正值并使用于对准校正处理。即，曝光装置1也可以根据基于上晶圆UW的翘曲量计算出的规定的泽尼克系数的校正值对对准校正中的规定的泽尼克系数的数值进行校正。即使在OL校正式的制作中利用泽尼克多项式的情况下，也能够与利用多项式回归系数的情况同样地抑制接合处理中的重合偏差。
[6]其它
在上述实施方式中，在动作的说明中使用的流程图始终是一例。使用流程图说明的各动作中处理的顺序能够在可能的范围内替换，也可以追加其它处理，还可以省略一部分处理。在上述实施方式中，例示了对被载置(保持)于下载台230的下晶圆LW应用对准校正来接合的情况，但是不限定于此。接合处理中的对准校正例如也可以应用于被载置(保持)于上载台233的上晶圆UW，还可以应用于被保持于上载台233的上晶圆UW和被保持于下载台230的下晶圆LW这两方。第四实施方式也可以与第一～第三实施方式的任一个相组合。第五实施方式也可以与第一～第三实施方式的任一个相组合。在本说明书中，也可以代替CPU而使用MPU(Micro Processing Unit：微型处理器)、ASIC(Application SpecificIntegrated Circuit：专用集成电路)、或者FPGA(field-programmable gate array：现场可编程门阵列)等。另外，在实施方式中说明的各个处理也可以通过专用的硬件来实现。关于在实施方式中说明的处理，既可以使通过软件来执行的处理与通过硬件来执行的处理混合存在，也可以只有某一方。
此外，关于晶圆的翘曲量，既可以通过曝光装置1来测量，也可以通过外部的测量装置来测量。在本说明书中，关于晶圆的翘曲量，例如通过晶圆的外周部的高度与晶圆的中心部的高度之差来表现。作为晶圆的翘曲量的单位，例如使用微米(μm)。关于晶圆的翘曲量，也可以基于晶圆中心的高度的测定结果通过从3点基准平面起的带符号距离来表现。关于晶圆的翘曲量，例如在比3点基准平面靠上的情况下被设定为正，在比3点基准平面靠下的情况下被设定为负。关于晶圆的翘曲量，例如通过使用激光位移计、共焦位移计、静电容量式、外差干涉仪、斐索干涉仪等测量晶圆的各坐标的高度来计算晶圆形状(翘曲)，由此能够测量。
在本说明书中，“连接”表示被电连接，不排除其间经由其它元件。“电连接”只要能够与电连接同样地动作，则也可以隔着绝缘体。“柱状”表示设置于在制造工序中形成的孔内的构造体。“俯视”对应于例如在相对于半导体基板80的表面铅直的方向上看对象物。“区域”也可以被视为由CMOS芯片CC的半导体基板80包含的结构。例如，在规定了半导体基板80包括存储器区域MR的情况下，存储器区域MR与半导体基板80的上方的区域相关联。贴合焊盘BP也可以被称为“接合金属”。曝光装置1的摄像机144也可以分为光学系统(显微镜)和受光传感器来构成。摄像机144、232及235分别能够测量对准标记AM即可，也可以被称为“测量装置”。在本说明书中，“重合偏差”换言之是“位置偏差”。
在第三实施方式中说明的结构始终是例示，存储器器件4的结构不限定于这些。存储器器件4的电路结构、平面布局以及截面构造能够根据存储器器件4的设计而适当变更。例如，在第三实施方式中例示了在CMOS芯片CC之上设置有存储器芯片MC的情况，但是也可以在存储器芯片MC之上设置CMOS芯片CC。例示了对下晶圆LW分配存储器芯片MC、且对上晶圆UW分配CMOS芯片CC的情况，但是也可以对上晶圆UW分配存储器芯片MC，对下晶圆LW分配CMOS芯片CC。在应用在第一及第二实施方式中说明的制造方法的情况下，优选的是，在晶圆间晶圆倍率的偏差大的晶圆被分配为下晶圆LW。由此，能够抑制接合处理中的重合偏差，因此能够抑制起因于重合偏差的不良的产生。
说明了本发明的某些实施方式，但是这些实施方式是作为例子提示的，并非意图限定发明的范围。这些新的实施方式能够以其它各种方式来实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式、其变形包括在发明的范围、主旨内，并且包括在权利要求书所记载的发明及其等同的范围内。

Claims (16)

1.一种曝光装置，对基板进行曝光，其特征在于，具备：
载台，构成为能够保持所述基板；
存储装置，构成为能够存储具有互不相同的对准校正值的多个校正图；以及
控制装置，构成为基于被配置于所述基板的多个对准标记的测量结果或所述基板的翘曲量从所述多个校正图中选择一个校正图，基于选择出的所述一个校正图使所述载台移动，由此控制对所述基板的曝光位置。
2.根据权利要求1所述的曝光装置，其特征在于，
所述曝光处理包括对所述基板的多个曝光区域的曝光，
所述校正图包含每个曝光区域的对准校正值。
3.根据权利要求1所述的曝光装置，其特征在于，
还具备测量所述多个对准标记的测量装置，
所述控制装置在所述基板的曝光处理中，基于所述多个对准标记的测量结果，计算所述基板的面内的倍率分量的对准校正系数，基于所述对准校正系数的大小，从所述多个校正图中选择一个校正图。
4.一种曝光装置，对基板进行曝光，其特征在于，具备：
载台，构成为能够保持所述基板；
测量装置，构成为能够测量形成于所述基板上的多个对准标记；以及
控制装置，构成为通过基于第一对准校正系数和第二对准校正系数使所述载台移动来控制对所述基板的曝光位置，
所述控制装置在所述基板的曝光处理中，通过使用了所述对准标记的测量结果的多项式回归，来计算所述第一对准校正系数，基于所述第一对准校正系数的大小或所述基板的翘曲量，对所述第二对准校正系数进行校正。
5.根据权利要求4所述的曝光装置，其特征在于，
所述第一对准校正系数与倍率分量的位置偏差对应。
6.根据权利要求4所述的曝光装置，其特征在于，
通过所述多项式回归来计算所述第二对准校正系数，基于所述第一对准校正系数的大小对所述第二对准校正系数进行校正。
7.根据权利要求6所述的曝光装置，其特征在于，
通过使用了X方向以及与所述X方向交叉的Y方向的坐标系来表现曝光位置，在将X坐标设为“x”、将Y坐标设为“y”的情况下，
所述X方向的对准校正式包括K3·x与K17·x·y2之和，
所述Y方向的对准校正式包括K4·y与K18·x2·y之和，
所述K3及所述K4与所述第一对准校正系数对应，
所述K17及所述K18与所述第二对准校正系数对应。
8.根据权利要求4所述的曝光装置，其特征在于，
所述第二对准校正系数是泽尼克多项式的系数。
9.一种曝光方法，其特征在于，具备：
基于被配置于基板的多个对准标记的测量结果或所述基板的翘曲量，从具有互不相同的对准校正值的多个校正图中选择一个校正图；以及
基于选择出的所述一个校正图控制对所述基板的曝光位置。
10.根据权利要求9所述的曝光方法，其特征在于，
所述校正图包含每个曝光区域的对准校正值。
11.根据权利要求9所述的曝光方法，其特征在于，还具备：
测量所述多个对准标记；
基于所述对准标记的测量结果，计算所述基板的面内的倍率分量的对准校正系数；以及
基于所述对准校正系数的大小，从多个校正图中选择一个校正图。
12.一种曝光方法，其特征在于，具备：
测量形成于基板上的对准标记；
通过使用了所述对准标记的测量结果的多项式回归来计算第一对准校正系数；
基于所述第一对准校正系数的大小或所述基板的翘曲量，对第二对准校正系数进行校正；以及
基于所述第一对准校正系数和被校正后的所述第二对准校正系数，控制对所述基板的曝光位置。
13.根据权利要求12所述的曝光方法，其特征在于，
所述第一对准校正系数与倍率分量的位置偏差对应。
14.根据权利要求12所述的曝光方法，其特征在于，
通过所述多项式回归来计算所述第二对准校正系数，基于所述第一对准校正系数的大小对所述第二对准校正系数进行校正。
15.根据权利要求14所述的曝光方法，其特征在于，
通过使用了X方向以及与所述X方向交叉的Y方向的坐标系来表现曝光位置，在将X坐标设为“x”、将Y坐标设为“y”的情况下，
所述X方向的对准校正式包括K3·x与K17·x·y2之和，
所述Y方向的对准校正式包括K4·y与K18·x2·y之和，
所述K3及所述K4与所述第一对准校正系数对应，
所述K17及所述K18与所述第二对准校正系数对应。
16.根据权利要求12所述的曝光方法，其特征在于，
所述第二对准校正系数是泽尼克多项式的系数。
CN202211064505.5A 2022-01-25 2022-09-01 曝光装置和曝光方法 Pending CN116540497A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022-009549 2022-01-25
JP2022124977A JP2023108580A (ja) 2022-01-25 2022-08-04 露光装置及び露光方法
JP2022-124977 2022-08-04

Publications (1)

Publication Number Publication Date
CN116540497A true CN116540497A (zh) 2023-08-04

Family

ID=87456582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211064505.5A Pending CN116540497A (zh) 2022-01-25 2022-09-01 曝光装置和曝光方法

Country Status (1)

Country Link
CN (1) CN116540497A (zh)

Similar Documents

Publication Publication Date Title
US8330248B2 (en) Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method
JP3428872B2 (ja) 露光方法および装置
US7463334B2 (en) Exposure apparatus and device manufacturing method
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
JP3352354B2 (ja) 露光装置およびデバイス製造方法
TWI836577B (zh) 半導體製造系統與半導體裝置的製造方法
CN116540497A (zh) 曝光装置和曝光方法
JP5084432B2 (ja) 露光方法、露光装置およびデバイス製造方法
JP2023108580A (ja) 露光装置及び露光方法
US20240210839A1 (en) Exposure apparatus, exposure method, and method for manufacturing semiconductor device
TWI843423B (zh) 接合裝置、接合方法、及半導體裝置的製造方法
CN113495433B (zh) 曝光方法、曝光装置及半导体装置的制造方法
US20230195002A1 (en) Exposure device and method for manufacturing semiconductor device
EP4391042A1 (en) Exposure apparatus and exposure method
EP4293710A1 (en) Bonding apparatus, bonding method, and method of manufacturing semiconductor device
CN118226711A (zh) 曝光装置、曝光方法以及半导体装置的制造方法
JPH1197342A (ja) 位置合わせ方法
TWI809828B (zh) 疊對量測標記
JPH04278515A (ja) 縮小投影露光方法
JP6071263B2 (ja) 露光装置、露光システム、それらを用いたデバイスの製造方法
JP2887972B2 (ja) 半導体集積回路装置の製造方法
US6784974B1 (en) Exposure method and exposure apparatus
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
JP2010161280A (ja) 露光装置及びデバイス製造方法
JPH10308434A (ja) 位置決め装置、ミラー曲り検出方法、位置決め方法およびデバイス製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination