TWI836577B - 半導體製造系統與半導體裝置的製造方法 - Google Patents

半導體製造系統與半導體裝置的製造方法 Download PDF

Info

Publication number
TWI836577B
TWI836577B TW111132594A TW111132594A TWI836577B TW I836577 B TWI836577 B TW I836577B TW 111132594 A TW111132594 A TW 111132594A TW 111132594 A TW111132594 A TW 111132594A TW I836577 B TWI836577 B TW I836577B
Authority
TW
Taiwan
Prior art keywords
wafer
exposure
alignment
bonding
correction
Prior art date
Application number
TW111132594A
Other languages
English (en)
Other versions
TW202331419A (zh
Inventor
水田吉郎
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022124977A external-priority patent/JP2023108580A/ja
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202331419A publication Critical patent/TW202331419A/zh
Application granted granted Critical
Publication of TWI836577B publication Critical patent/TWI836577B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

實施方式的曝光裝置對基板進行曝光。曝光裝置包括載台、儲存裝置、以及控制裝置。載台構成為能夠保持基板。儲存裝置構成為能夠儲存具有相互不同的對準校正值的多個校正映射。控制裝置基於配置於基板上的多個對準標記的測量結果或基板的翹曲量，自多個校正映射中選擇一個校正映射。控制裝置基於所選擇的一個校正映射使載台移動，藉此控制對於基板的曝光位置。

Description

半導體製造系統與半導體裝置的製造方法
實施方式是有關於一種曝光裝置及曝光方法。
已知對半導體電路基板進行三維積層的三維積層技術。
一實施方式改善半導體裝置的良率。
實施方式的曝光裝置對基板進行曝光。曝光裝置包括載台、儲存裝置、以及控制裝置。載台構成為能夠保持基板。儲存裝置構成為能夠儲存具有相互不同的對準校正值的多個校正映射(correction map)。控制裝置基於配置於基板上的多個對準標記的測量結果或基板的翹曲量，自多個校正映射中選擇一個校正映射。控制裝置基於所選擇的一個校正映射使載台移動，藉此控制對於基板的曝光位置。
根據如上所述的結構，可改善半導體裝置的良率。
1:曝光裝置
2:接合裝置
3:伺服器
4:記憶設備
10、20:控制裝置
11、33:儲存裝置
12、21:搬運裝置
13、22、34:通訊裝置
14:曝光單元
23:接合單元
30:CPU
31:ROM
32:RAM
40:記憶體介面(記憶體I/F)
41:定序器
42:記憶胞元陣列
43:驅動器模組
44:列解碼器模組
45:感測放大器模組
50~57:絕緣體層
60~66、81~84、GC:導電體層
70:芯構件
71:半導體層
72:積層膜
73:隧道絕緣膜
74:絕緣膜
75:區塊絕緣膜
80:半導體基板
110:曝光配方
111、111a、111b:校正值資訊
112:映射校正值集
140:晶圓載台/載台
141:中間遮罩載台
142:光源
143:投影光學系統
144、232、235:相機
230、240:下載台
231:應力裝置
233:上載台
234:按壓銷
236:共用目標
AM、AM_C、AM_L、AM_R:對準標記
BA:接合區域
BL、BL0~BLm:位元線
BLK、BLK0~BLKn:區塊
BP:貼合焊墊
BW、BW1、BW2、BW3、BW4、BW5、BW6:接合晶圓
C0~C3、CS:接觸點
CC:CMOS晶片
CRV、CEV、DIV:區域
CU:胞元單元
CV:接觸點
DP:變形部
D0、D1、D2、D3、M0、M1、M2:配線層
dx:X方向的重疊偏移量
dy:Y方向的重疊偏移量
HR、HR1、HR2:引出區域
K1~K20:重疊偏移成分的係數
LW、LW1、LW2、LW3、LW4、LW5、LW6:下晶圓
MC:記憶晶片
MCV、MCV1、MCV2、MCV3、MCV4:映射校正值
MP:記憶柱
MR:記憶區域
MT、MT0~MT7:記憶胞元電晶體
NS:NAND串
NW:網路
PERI:周邊電路區域
PR1、PR2:焊墊區域
PS:半導體製造系統
RT:中間遮罩
S100~S106、S110~S114、S120、S121、S130、S131、S140、S141、S142、S200、S210、S211、S300~S304、S310、S311、S320、S330、S331、S400、S410:步驟
SL:源極線
SLT、SHE:狹縫
SR:感測放大器區域
STD、STS:選擇電晶體
SGD、SGD0~SGD3、SGS:選擇閘極線
SU、SU0~SU3:串單元
T1~T5:時刻
TR:電晶體
UW、UW1、UW2、UW3、UW4、UW5、UW6:上晶圓
V1、V2:接觸點
WF:晶圓
WL、WL0~WL7:字元線
W_Mag:晶圓倍率的校正值
XR1、XR2:傳送區域
X、Y、Z:方向
Z2:X方向的斜度
Z3:Y方向的斜度
Z4:散焦
Z5:像散
Z6:傾斜像散
Z7:X方向彗形像差
Z8:Y方向彗形像差
Z9:球面像差
Z10:X方向的X三葉草像差
Z11:Y方向的三葉草像差
Z12:二維像散
Z13:二維傾斜像散
Z14:二維X方向彗形像差
Z15:二維Y方向慧形像差
Z16:二維球面像差
圖1是表示半導體裝置的製造方法的概要的概略圖。
圖2是表示於半導體裝置的製造步驟中可產生的重疊偏移成分的一例的示意圖。
圖3是表示半導體裝置的製造步驟中所使用的對準標記的配置的一例的示意圖。
圖4是表示半導體裝置的製造步驟中所使用的曝光裝置及接合裝置中的晶圓面內的重疊偏移成分的校正性能的一例的表格。
圖5是表示第一實施方式的半導體製造系統的結構的一例的框圖。
圖6是表示第一實施方式的曝光裝置的結構的一例的框圖。
圖7是表示第一實施方式的接合裝置的結構的一例的框圖。
圖8是表示第一實施方式的伺服器的結構的一例的框圖。
圖9是表示第一實施方式的曝光裝置的曝光處理的一例的流程圖。
圖10是表示第一實施方式的接合裝置的接合處理的概要的概略圖。
圖11是表示第一實施方式的接合裝置的接合順序的具體例的概略圖。
圖12是表示第一實施方式的曝光裝置中所使用的映射校正值的生成方法的一例的流程圖。
圖13是表示與第一實施方式的半導體製造系統中的隨機成分的對準校正相關的步驟的一例的流程圖。
圖14是表示第一比較例中的接合覆蓋的改善方法的一例的概略圖。
圖15是表示第一實施方式中的接合覆蓋的改善方法的一例 的概略圖。
圖16是表示藉由第二實施方式的半導體製造系統而製造的接合晶圓的晶圓倍率與多項式回歸係數的關係性的一例的圖。
圖17是表示第二實施方式的曝光裝置中所使用的覆蓋校正式的生成方法的一例的流程圖。
圖18是表示與第二實施方式的半導體製造系統中的隨機成分的對準校正相關的步驟的一例的流程圖。
圖19是用於對任尼克多項式進行說明的概略圖。
圖20是表示第三實施方式的記憶設備的結構的一例的框圖。
圖21是表示第三實施方式的記憶設備所包括的記憶胞元陣列的電路結構的一例的電路圖。
圖22是表示第三實施方式的記憶設備的結構的一例的立體圖。
圖23是表示第三實施方式的記憶設備所包括的記憶胞元陣列的平面佈局的一例的平面圖。
圖24是表示第三實施方式的記憶設備所包括的記憶胞元陣列的剖面結構的一例的剖面圖。
圖25是表示第三實施方式的記憶設備所包括的記憶柱的剖面結構的一例的、沿著圖24的XXV-XXV線的剖面圖。
圖26是表示第三實施方式的記憶設備的剖面結構的一例的剖面圖。
圖27是表示第四實施方式的曝光裝置中所使用的映射校正 值的生成方法的一例的流程圖。
圖28是表示與第四實施方式的半導體製造系統中的隨機成分的對準校正相關的步驟的一例的流程圖。
圖29是表示第二比較例中的接合覆蓋的改善方法的一例的概略圖。
圖30是表示第四實施方式中的接合覆蓋的改善方法的一例的概略圖。
圖31是表示藉由第五實施方式的半導體製造系統而製造的接合晶圓中的上晶圓的翹曲量與多項式回歸係數的關係性的一例的圖。
圖32是表示第五實施方式的曝光裝置中所使用的映射校正值的生成方法的一例的流程圖。
圖33是表示與第五實施方式的半導體製造系統中的隨機成分的對準校正相關的步驟的一例的流程圖。
以下，參照圖式來對實施方式進行說明。各實施方式例示了用以將發明的技術思想加以具體化的裝置或方法。圖式是示意性或概念性的圖式。各圖式的尺寸或比率等未必限於與現實中者相同。結構的圖示可適當地省略。圖式中所附加的陰影線未必與結構要素的素材或特性相關。於本說明書中，具有大致相同的功能及結構的結構要素被附加相同的符號。參照符號中所附加的數字等藉由相同的參照符號進行參照，且用於對類似的要素彼此 進行區分。
本說明書中的半導體裝置藉由如下方式形成，即，將分別形成有半導體電路的兩片半導體電路基板接合並將接合後的半導體電路基板以晶片為單位分離而形成。以下，將半導體電路基板稱為「晶圓」。將對兩片晶圓進行接合的處理稱為「接合處理」。將執行接合處理的裝置稱為「接合裝置」。將於接合處理時配置於上側的晶圓稱為「上晶圓UW」。將於接合處理時配置於下側的晶圓稱為「下晶圓LW」。將接合後的兩片晶圓、即上晶圓UW及下晶圓LW的組稱為「接合晶圓BW」。於本說明書中，X方向及Y方向是相互交叉的方向，且是與晶圓的表面平行的方向。Z方向是與X方向及Y方向分別交叉的方向，且是相對於晶圓的表面的垂直方向。「晶圓的表面」是藉由後述的前步驟而形成有半導體電路的一側的面。「晶圓的背面」是相對於晶圓的表面為相反側的面。本說明書中的「上下」是基於沿著Z方向的方向來進行定義。
<半導體裝置的製造方法的概要>
圖1是表示半導體裝置的製造方法的概要的概略圖。以下，參照圖1來對本說明書的半導體裝置的製造方法中的大致的處理流程進行說明。
首先，將晶圓按批次分配(「批次分配」)。批次可包含多個晶圓。作為批次，例如可分類為包含上晶圓UW的批次、以及包含下晶圓LW的批次。然後，對包含上晶圓UW的批次、以及包含下晶圓LW的批次分別實施前步驟，而於上晶圓UW與下 晶圓LW上分別形成半導體電路。前步驟包含「曝光處理」、「曝光覆蓋(Overlay，OL)測量」與「加工處理」的組合。
曝光處理例如是藉由對塗佈有抗蝕劑的晶圓照射透過遮罩的光而將遮罩圖案轉印至晶圓上的處理。藉由一次曝光而被轉印有遮罩圖案的區域與「一次曝射(one shot)」對應。「曝射」(shot)與曝光處理中的曝光的劃分區域對應。於曝光處理中，一次曝射的曝光錯開曝光位置反覆執行。即，曝光處理藉由步進及重覆方式執行。於曝光處理中，各曝射的配置或形狀基於後述的對準標記的測量結果或各種校正值得到校正，與形成於晶圓上的基底的圖案的重疊位置得到調整(對準)。上晶圓UW中的多個曝射的配置(佈局)與下晶圓LW中的多個曝射的配置(佈局)被設定為相同。以下，將執行曝光處理的裝置稱為「曝光裝置」。將重疊位置的對準中所使用的校正值、即用於抑制重疊偏移的曝光裝置的控制參數稱為「對準校正值」。於在對準的校正中使用多項式的情況下，將各項的係數稱為「對準校正係數」。即，對準校正值可基於各項的對準校正係數與曝光位置而計算出。
曝光OL測量是對藉由曝光處理而形成的圖案與作為曝光處理的基底的圖案的重疊偏移量進行測量的處理。藉由曝光OL測量而獲得的重疊偏移量的測量結果可用於曝光處理的返工判定、或後續的批次所應用的對準校正值的計算等。加工處理是使用藉由曝光處理而形成的遮罩來對晶圓進行加工(例如，蝕刻)的處理。於加工處理完成後，所使用的遮罩被去除，而執行下一 個步驟。
於前步驟完成後，執行接合處理。於接合處理中，接合裝置將上晶圓UW的表面與下晶圓LW的表面相對配置。然後，接合處理中，對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊位置進行調整(對準)。然後，接合裝置將上晶圓UW與下晶圓LW的表面彼此接合而形成接合晶圓BW。
對藉由接合處理而形成的接合晶圓BW執行接合OL(Overlay)測量。接合OL測量是對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊偏移量進行測量的處理。藉由接合OL測量而獲得的重疊偏移量的測量結果可用於應用於後續批次的曝光處理的對準校正值的計算等。
曝光處理或接合處理中所產生的重疊偏移量可藉由各種成分的組合來表現。圖2是表示於半導體裝置的製造步驟中可產生的重疊偏移成分的一例的示意圖。圖2例示了與各重疊偏移成分對應的數學式、以及基於該數學式的一次曝射的形狀的變化。如圖2所示，重疊偏移成分例如包含(A)偏移成分、(B)倍率成分、(C)菱形(正交度)成分、(D)偏心倍率成分、(E)梯形成分、(F)扇形成分、(G)C字倍率成分、(H)手風琴形狀成分、(I)偏C字變形成分、以及(J)河流形狀成分。圖2的(A)~(J)各自的重疊偏移成分更包含X方向及Y方向的成分。
以下，對與圖2的(A)~(J)的各成分對應的數學式進行羅列。再者，於以下的數學式中，「x」及「y」分別與X方向 的座標(X座標)及Y方向的座標(Y座標)對應。「dx」及「dy」分別是X方向及Y方向的重疊偏移量。「K1」~「K20」分別與重疊偏移成分的係數(多項式回歸係數)對應。
(A)X方向的偏移(移位)成分為「dx=K1」。Y方向的偏移(移位)成分為「dy=K2」。
(B)X方向的倍率成分為「dx=K3．x」。Y方向的倍率成分為「dy=K4．y」。
(C)X方向的菱形(正交度)成分為「dx=K5．y」。Y方向的菱形(正交度)成分為「dy=K6．x」。
(D)X方向的偏心倍率成分為「dx=K7．x2」。Y方向的偏心倍率成分為「dy=K8．y2」。
(E)X方向的梯形成分為「dx=K9．x．y」。Y方向的梯形成分為「dy=K10．x．y」。
(F)X方向的扇形成分為「dx=K11．y2」。Y方向的扇形成分為「dy=K12．x2」。
(G)X方向的C字倍率成分為「dx=K13．x3」。Y方向的C字倍率成分為「dy=K14．y3」。
(H)X方向的手風琴形狀成分為「dx=K15．x2．y」。Y方向的手風琴形狀成分為「dy=K16．x．y2」。
(I)X方向的C字變形成分為「dx=K17．x．y2」。Y方向的C字變形成分為「dy=K18．x2．y」。
(J)X方向的河流形狀成分為「dx=K19．y3」。Y方向的河流 形狀成分為「dy=K20．x3」。
即，本例中，X方向的重疊偏移量Ex藉由「Ex=K1+K3．x+dy+K5．y+K7．x2+K9．x．y+K11．y2+K13．x3+K15．x2．y+K17．x．y2+K19．y3」而計算出。Y方向的重疊偏移量Ey藉由「Ey=K2+K4．y+K6．x+K8．y2+K10．x．y+K12．x2+K14．y3+K16．x．y2+K18．x2．y+K20．x3」而計算出。再者，於重疊偏移成分由多項式回歸表現的情況下，作為多項式回歸係數，不僅可利用K1~K20，進而可利用分配給更高階的重疊成分的係數。於本說明書中，將K1~K20分別稱為「K值」。即，重疊的測量結果可藉由多項式回歸針對每個K值進行分解。
再者，圖2中針對曝射單元的重疊偏移成分進行了例示，但針對晶圓的面內所產生的重疊偏移成分，亦可藉由與曝射單元同樣的重疊偏移成分來表現。以下，將晶圓的面內所產生的倍率成分的重疊偏移成分亦稱為「晶圓倍率」。曝光裝置及接合裝置分別於重疊位置的對準中利用形成於晶圓上的對準標記的測量結果。
圖3是表示半導體裝置的製造步驟中所使用的對準標記的配置的一例的示意圖。圖3的(A)例示了於曝光處理時測量到的對準標記AM的位置。圖3的(B)例示了於接合處理時測量到的上晶圓UW的對準標記AM的位置。圖3的(C)例示了於接合處理時測量到的下晶圓LW的對準標記AM的位置。
如圖3的(A)所示，曝光裝置可於曝光處理時對配置 於晶圓上的多個點(至少三處以上)的對準標記AM進行測量。然後，曝光裝置藉由於正交座標系中對多個點的對準標記AM的測量結果進行函數近似，可計算出X方向及Y方向各自的移位成分、倍率成分、正交度成分等重疊偏移成分的校正值。藉此，曝光裝置可對曝射單元的重疊偏移成分及晶圓的面內的重疊偏移成分分別進行校正。
另外，曝光裝置例如可針對每個曝射而設定移位成分的校正量、倍率成分的校正量及正交度成分的校正量。於本說明書中，將使用了針對每個曝射而設定的對準校正值的對準的校正方法稱為「曝光映射校正」。將曝光映射校正中所使用的每個曝射的對準校正值的集合稱為「映射校正值」。映射校正值可基於曝光OL測量結果、或接合OL測量結果等而生成。「映射校正值」亦可稱為「曝光位置校正映射」或「校正映射」。作為曝光映射校正中所應用的每個曝射的對準校正值，只要至少使用移位成分、倍率成分、以及正交度成分中的任一種即可。如此，曝光裝置可對複雜的重疊偏移成分進行校正。
如圖3的(B)及(C)所示，接合裝置於接合處理時對分別配置於上晶圓WU及下晶圓LW上的至少三個點的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量。對準標記AM_C配置於晶圓的中心附近。接合裝置基於對準標記AM_C的測量結果對晶圓的移位成分進行對準。對準標記AM_L及對準標記AM_R分別配置於晶圓外周的其中一側及另一側。接合裝置基 於對準標記AM_L及對準標記AM_R的測量結果對晶圓的旋轉成分(於X方向及Y方向上為相同的正交度成分)進行對準。如此，接合裝置可使用至少三個點的對準標記AM_C、對準標記AM_L及對準標記AM_R來計算出移位成分及旋轉成分的校正值，並對晶圓面內的單純的重疊偏移成分進行校正。
另外，接合裝置可藉由使保持晶圓的載台發生變形來對晶圓倍率進行校正。接合裝置於對晶圓倍率進行校正的情況下，例如可使用在曝光處理中使用的晶圓倍率的對準校正值、或基於曝光OL的測量結果而計算出的晶圓倍率的值等。再者，接合裝置可同時對上晶圓UW及下晶圓LW各自的對準標記AM進行測量。例如，為了於對準標記AM的配置的制約下同時進行測量，上晶圓UW及下晶圓LW各自的對準標記AM_C自晶圓中心向彼此相反的方向偏移而配置。
圖4是表示半導體裝置的製造步驟中所使用的曝光裝置及接合裝置中的晶圓面內的重疊偏移成分的校正性能的一例的表格。如圖4所示，移位成分可於曝光裝置及接合裝置中的任一者中進行校正。於X方向及Y方向上共用的晶圓倍率(XY共用倍率成分)可於曝光裝置及接合裝置中的任一者中進行校正。於X方向及Y方向上有差異的晶圓倍率(XY差倍率成分)可於曝光裝置中進行校正。另一方面，XY差倍率成分於接合裝置中難以校正。旋轉成分可於曝光裝置及接合裝置中的任一者中進行校正。於X方向及Y方向上有差異的旋轉成分(即，正交度成分)可於 曝光裝置中進行校正。另一方面，正交度成分於接合裝置中難以校正。於晶圓面內隨機產生的重疊偏移成分(隨機成分)可於曝光裝置中利用曝射單元進行校正。另一方面，隨機成分於接合裝置中難以校正。
[1]第一實施方式
第一實施方式的曝光裝置1於曝光處理中基於晶圓倍率來選擇能夠抑制接合OL的隨機成分的產生的映射校正值。以下，對第一實施方式的曝光裝置1的詳情進行說明。
[1-1]結構
[1-1-1]半導體製造系統PS的結構
圖5是表示第一實施方式的半導體製造系統PS的結構的一例的框圖。如圖5所示，半導體製造系統PS例如包括曝光裝置1、接合裝置2及伺服器3。
曝光裝置1、接合裝置2及伺服器3構成為能夠經由網路NW進行通訊。作為網路NW，可利用有線通訊，亦可利用無線通訊。接合裝置2使用在前步驟中使用了曝光裝置1的上晶圓UW及下晶圓LW來執行接合處理，而生成接合晶圓BW。伺服器3例如是對半導體裝置的製造步驟的整體進行控制的電腦等。伺服器3對批次的處理步驟或各製造步驟中所使用的校正值等進行管理。再者，半導體製造系統PS亦可包括重疊測量裝置等。
[1-1-2]曝光裝置1的結構
圖6是表示第一實施方式的曝光裝置1的結構的一例的框 圖。如圖6所示，曝光裝置1例如包括控制裝置10、儲存裝置11、搬運裝置12、通訊裝置13、以及曝光單元14。
控制裝置10是對曝光裝置1的整體的動作進行控制的電腦等。控制裝置10對儲存裝置11、搬運裝置12、通訊裝置13、以及曝光單元14分別進行控制。雖省略了圖示，但控制裝置10包括中央處理單元(Central Processing Unit，CPU)、唯讀記憶體(Read Only Memory，ROM)、隨機存取記憶體(Random Access Memory，RAM)等。CPU是執行與裝置的控制有關的各種程式的處理器。ROM是對裝置的控制程式進行儲存的非揮發性儲存介質。RAM是用作CPU的工作區域的揮發性儲存介質。
儲存裝置11是用於儲存資料或程式等的儲存介質。儲存裝置11例如對曝光配方110、校正值資訊111及映射校正值集112進行儲存。曝光配方110是記錄有曝光處理的設定的表格。曝光配方110包含曝射的形狀及佈局、曝光量、焦點的設定、對準的設定等資訊。可對每個處理步驟或處理批次準備曝光配方110。校正值資訊111是對執行曝光處理時所使用的對準校正值(即，對準結果)進行記錄的日誌。映射校正值集112包含多個映射校正值。映射校正值包含每個曝射的對準的校正值。對映射校正值的生成方法進行後述。
搬運裝置12是包括能夠搬運晶圓的搬運臂、用於暫時載置多片晶圓的過渡部(transition)等的裝置。例如，搬運裝置12將例如自外部的塗佈顯影裝置接收到的晶圓WF搬運至曝光單 元14。另外，搬運裝置12於曝光處理後，將自曝光單元14接收到的晶圓WF搬運至曝光裝置1的外部。再者，「塗佈顯影裝置」是執行曝光處理的前處理與後處理的裝置。曝光處理的前處理包括在晶圓上塗佈抗蝕劑材料(感光材料)的處理。曝光處理的後處理包括對曝光至晶圓上的圖案進行顯影的處理。再者，作為曝光處理的前處理及後處理中所使用的裝置，亦可利用多個半導體製造裝置。
通訊裝置13是能夠與網路連接的通訊介面。曝光裝置1可基於根據網路上的終端的操作來運作，亦可將曝光配方110及校正值資訊111儲存於網路上的伺服器中。
曝光單元14是曝光處理中所使用的結構的集合。曝光單元14例如包括晶圓載台140、中間遮罩載台(reticle stage)141、光源142、投影光學系統143及相機144。晶圓載台140具有保持晶圓WF的功能。中間遮罩載台141具有保持中間遮罩RT(遮罩)的功能。可基於控制裝置10的控制來控制晶圓載台140及中間遮罩載台141各自的載台位置。光源142將生成的光照射至中間遮罩RT。投影光學系統143將透過了中間遮罩RT的光聚集至晶圓WF的表面。相機144是用於測量對準標記AM的拍攝機構。
[1-1-3]接合裝置2的結構
圖7是表示第一實施方式的接合裝置2的結構的一例的框圖。如圖7所示，接合裝置2例如包括控制裝置20、搬運裝置21、通訊裝置22、以及接合單元23。
控制裝置20是對接合裝置2的整體的動作進行控制的電腦等。控制裝置20對搬運裝置21、通訊裝置、以及接合單元23分別進行控制。雖省略了圖示，但與曝光裝置1同樣地，控制裝置20包括CPU、ROM、RAM等。
搬運裝置21是包括能夠搬運晶圓的搬運臂、用於暫時載置多片晶圓的過渡部等的裝置。例如，搬運裝置21將自接合處理的前處理裝置接收到的上晶圓UW及下晶圓LW搬運至接合單元23。另外，搬運裝置21於接合處理後，將自接合單元23接收到的接合晶圓BW搬運至接合裝置2的外部。搬運裝置21亦可包括使晶圓的上下反轉的機構。
通訊裝置22是能夠與網路NW連接的通訊介面。接合裝置2可基於網路NW上的終端的控制來運作，亦可將動作日誌儲存於網路NW上的伺服器3中，亦可基於儲存於伺服器3中的資訊來計算出對準校正值。
接合單元23是接合處理中所使用的結構的集合。接合單元23例如包括下載台230、應力裝置231、相機232、上載台233、按壓銷234、以及相機235。下載台230具有保持下晶圓LW的功能。下載台230例如包括藉由真空吸附來保持晶圓的晶圓卡盤。應力裝置231具有對下載台230施加應力並經由下載台230使下晶圓LW變形的功能。根據由應力裝置231引起的下載台230的變形量，被保持於下載台230的下晶圓LW的膨脹量(Scaling)發生變化。相機232是配置於下載台230側且用於上晶圓UW的 對準標記AM的測量的拍攝機構。上載台233具有保持上晶圓UW的功能。上載台233例如包括藉由真空吸附來保持晶圓的晶圓卡盤。按壓銷234是可基於控制裝置20的控制而在上下方向上進行驅動並對被保持於上載台233上的上晶圓UW的中心部的上表面進行按壓的銷。相機235是配置於上載台233側且用於下晶圓LW的對準標記AM的測量的拍攝機構。接合裝置2亦可具有於下載台230及上載台233的真空吸附中利用的真空泵。
再者，下載台230及上載台233構成為能夠將被保持於下載台230的下晶圓LW與被保持於上載台233的上晶圓UW相向配置。即，於下載台230的上方可配置上載台233。換言之，下載台230與上載台233可相向。於接合處理中，上晶圓UW的上表面是上晶圓UW的背面且被保持於接合裝置2的上載台233。於接合處理中，上晶圓UW的下表面是上晶圓UW的表面，與接合面對應。下晶圓LW的上表面是下晶圓LW的表面，與接合面對應。下晶圓LW的下表面是下晶圓LW的背面，保持於接合裝置2的下載台230。接合裝置2藉由對下載台230及上載台233的相對位置進行調整，可對重疊偏移的移位成分與旋轉成分進行調整。另外，接合裝置2藉由利用應力裝置231使下載台230變形，可對被保持於變形後的下載台230的下晶圓LW的XY共用的晶圓倍率進行調整。
再者，如上所述的「接合處理的前處理裝置」是具有於接合裝置2的接合處理之前使上晶圓UW及下晶圓LW各自的接 合面能夠接合地改質及親水化的功能的裝置。簡而言之，前處理裝置首先對上晶圓UW及下晶圓LW各自的表面執行電漿處理，對上晶圓UW及下晶圓LW各自的表面進行改質。於電漿處理中，於規定的減壓環境下，以作為處理氣體的氧氣或氮氣為基礎而生成氧離子或氮離子，所生成的氧離子或氮離子被照射至各晶圓的接合面。然後，前處理裝置對上晶圓UW及下晶圓LW各自的表面供給純水。如此，羥基附著於上晶圓UW及下晶圓LW的各自的表面，該表面被親水化。於接合處理中，使用接合面以所述方式被改質及親水化的上晶圓UW及下晶圓LW。接合裝置2亦可與前處理裝置等進行組合來構成接合系統。
[1-1-4]伺服器3的結構
圖8是表示第一實施方式的伺服器3的結構的一例的框圖。如圖8所示，伺服器3例如包括CPU 30、ROM 31、RAM 32、儲存裝置33、以及通訊裝置34。CPU 30是執行與伺服器3的控制有關的各種程式的處理器。ROM 31是對伺服器3的控制程式進行儲存的非揮發性儲存裝置。RAM 32是用作CPU 30的工作區域的揮發性儲存裝置。儲存裝置33是能夠儲存自曝光裝置1或接合裝置2等接收到的資訊的非揮發性儲存介質。通訊裝置34是能夠與網路NW連接的通訊介面。
[1-2]半導體裝置的製造方法
以下，作為第一實施方式的半導體裝置的製造方法，對使用了曝光裝置1的具體處理的一例進行說明。即，使用以下所說明 的第一實施方式的曝光方法(曝光處理)來製造半導體裝置。
[1-2-1]曝光處理的概要
圖9是表示第一實施方式的曝光裝置1的曝光處理的一例的流程圖。以下，參照圖9來對曝光裝置1的曝光處理的概要進行說明。
於自塗佈顯影裝置通知晶圓的前處理完成時，曝光裝置1開始曝光處理(開始)。
首先，曝光裝置1對晶圓進行裝載(S100)。自塗佈顯影裝置裝載的晶圓由晶圓載台140保持。
接著，曝光裝置1確認曝光配方110(S101)。藉此，控制裝置10決定應用於所裝載的晶圓的處理條件。
接著，曝光裝置1對對準標記AM進行測量(S102)。具體而言，相機144對配置於晶圓上的規定位置的多個對準標記AM進行拍攝。
接著，曝光裝置1執行對準校正處理(S103)。具體而言，控制裝置10基於多個對準標記AM的測量結果來計算出對晶圓進行曝光的曝射配置或曝射形狀等的對準校正值。另外，第一實施方式的曝光裝置1基於所算出的對準校正值中所含的晶圓倍率的校正值來選擇映射校正值，且用於對準。因此，於第一實施方式的曝光裝置1中，於對一個批次中所包含的多個晶圓連續執行曝光處理的情況下，可對每個晶圓應用不同的映射校正值。
接著，曝光裝置1執行曝光順序(S104)。具體而言， 控制裝置10基於S103中所計算出的對準校正值來對光源142、晶圓載台140及中間遮罩載台141進行控制，以步進及重覆方式對晶圓照射透過了遮罩的光。
接著，曝光裝置1對校正值資訊111進行更新(S105)。即，於S105中，於S103中所計算出的對準校正值與處理後的晶圓相關聯地記錄於校正值資訊111中。
接著，曝光裝置1對晶圓進行卸載(S106)。經卸載的晶圓被傳遞至塗佈顯影裝置。塗佈顯影裝置對曝光處理完成的晶圓執行熱處理、顯影、清洗等處理。藉此，於晶圓上形成圖案。
於晶圓被卸載時，曝光裝置1結束曝光處理(結束)。
[1-2-2]接合處理的概要
圖10是表示第一實施方式的接合裝置2的接合處理的概要的概略圖。於接合處理中，圖10的(1)~(8)分別表示接合處理中的接合單元23的狀態。以下，參照圖10對接合處理的概要進行說明。再者，於以下的說明中，將移位成分的對準稱為「移位對準」，將旋轉成分的對準稱為「旋轉對準」。
圖10的(1)表示接合處理前的接合單元23的狀態。
於開始接合處理時，控制裝置20基於在X方向及Y方向上共用的晶圓倍率的對準校正值來對應力裝置241進行控制，如圖10的(2)所示，使下載台240變形。再者，接合裝置2可自伺服器3取得此種對準校正值，亦可基於自曝光裝置1或伺服器3獲取的對準校正值來算出。
接著，控制裝置20使搬運裝置21將下晶圓LW搬運至下載台230，將上晶圓UW搬運至上載台233。然後，如圖10的(3)所示，控制裝置20使下載台230保持下晶圓LW，使上載台233保持上晶圓UW。再者，被搬運至接合裝置2的上晶圓UW及下晶圓LW各自的表面藉由接合處理的前處理裝置被改質及親水化。
接著，控制裝置20執行旋轉對準。具體而言，首先，如圖10的(4)所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_L的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_L的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_L進行測量，且使用相機235來對下晶圓LW的對準標記AM_L進行測量。
接著，如圖10的(5)所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_R的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_R的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_R進行測量，且使用相機235來對下晶圓LW的對準標記AM_R進行測量。之後，控制裝置20基於藉由圖10的(4)及(5)的處理而取得的由相機232及相機235所得的對準標記AM_L及對準標記AM_R的測量結果，來計算出旋轉成分的重疊偏移的校正量。
接著，控制裝置20執行相機的原點對準。具體而言，如圖10的(6)所示，控制裝置20對下載台230及上載台233的位置進行控制，將共用目標236插入至下載台230的相機232的光軸與上載台233的相機235的光軸之間。之後，控制裝置20基於分別由相機232及相機235所得的共用目標236的測量結果，將相機232及相機235中各自的原點對準。
接著，控制裝置20執行移位對準。具體而言，首先，如圖10的(7)所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_C的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_C的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_C進行測量，且使用相機235來對下晶圓LW的對準標記AM_C進行測量。之後，控制裝置20基於下晶圓LW及上晶圓UW各自的對準標記AM_C的測量結果，來計算出移位成分的對準校正值。
接著，如圖10的(8)所示，控制裝置20執行接合順序。具體而言，首先，控制裝置20基於分別藉由旋轉對準及移位對準所計算出的對準校正值、以及相機原點的校正結果來進行水平方向上的位置對準，並對下載台230與上載台233的相對位置進行調整。然後，控制裝置20使上載台233的位置接近下載台230並對上晶圓UW與下晶圓LW之間的間隔進行調整。之後，控制裝置20藉由使按壓銷244下降來向下按壓上晶圓UW的中心部， 使上晶圓UW的表面與下晶圓LW的表面接觸。
然後，控制裝置20自內側向外側依次解除由上載台243對上晶圓UW的保持(真空吸附)。如此，上晶圓UW落下至下晶圓LW上，而使得上晶圓UW的表面與下晶圓LW的表面接合。具體而言，於改質後的上晶圓UW的接合面與改質後的下晶圓LW的接合面之間產生凡得瓦力(Van der Waals force)(分子間力)，而使得上晶圓UW及下晶圓LW的接觸部分接合。進而，上晶圓UW及下晶圓LW各自的接合面被親水化，因此上晶圓UW及下晶圓LW的接觸部分的親水基進行氫鍵結(分子間力)，而使得上晶圓UW及下晶圓LW的接觸部分更牢固地接合。
[1-2-3]接合順序的具體例
圖11是表示第一實施方式的接合裝置2的接合順序的具體例的概略圖。圖11的時刻T1~時刻T5表示接合順序中的連續的時刻。圖11的「平面」表示對於上晶圓UW的真空吸附的狀態及接合的進展狀況。圖11的「剖面」表示沿著圖11的「平面」所示的X-X線的上晶圓UW的剖面。以下，參照圖11對接合順序的具體例進行說明。
首先，上晶圓UW藉由區域CRV、區域DIV及區域CEV各區域中的真空吸附而保持於上載台233上(時刻T1)。具體而言，四個區域CRV配置成分別包含X字的頂點部分。四個區域DIV配置成分別包含十字的頂點部分。區域CRV及區域DIV交替配置於上晶圓UW的外周附近。藉此，區域CRV及區域DIV的組 合形成上晶圓UW的外周附近的環狀區域。區域CEV是於俯視時包圍上晶圓UW的中心部分的環狀區域，由區域DIV及區域CRV的組包圍。按壓銷334配置於區域CEV的中央部分。
然後，控制裝置20解除區域DIV及區域CEV各自的真空吸附，使用按壓銷234向下按壓上晶圓UW的中心部，使上晶圓UW的表面與下晶圓LW的表面接觸。如此，接合區域BA自上晶圓UW的中心部向外周擴大(時刻T2)。
自時刻T2起經過時間後，於上晶圓UW中，於相鄰區域CRV的部分中接合推進。另一方面，上晶圓UW的區域CRV的部分中的接合由於被上載台233真空吸附而不推進(時刻T3)。藉由此處種接合的進展的差異，於上晶圓UW上可產生局部的應力。其結果，於上晶圓UW中產生局部應力的部分可於變形的狀態下與下晶圓LW接合。以下，將上晶圓UW於變形的狀態下與下晶圓LW接合的部分稱為「變形部DP」。
然後，控制裝置20解除區域CRV的真空吸附。如此，於區域CRV中保持於上載台233上的上晶圓UW的部分落下至下晶圓LW側，隨著時間經過，接合區域BA形成至上晶圓UW的最外周(時刻T4~時刻T5)。即，接合區域BA形成於上晶圓UW與下晶圓LW的接合面的整個面上，該接合順序中的上晶圓UW與下晶圓LW的接合完成。
[1-2-4]映射校正值的生成方法
圖12是表示第一實施方式的曝光裝置1中所使用的映射校正 值的生成方法的一例的流程圖。以下，參照圖12對映射校正值的生成方法的一例進行說明。
首先，準備多個於規定的曝光處理中改變晶圓倍率來進行曝光的下晶圓LW(S110)。即，於S110中，準備晶圓倍率不同的兩個以上的下晶圓LW。S110中的規定的曝光處理是與下晶圓LW的表面附近的配線層的曝光處理對應且對接合OL的影響大的步驟。於本說明書中，將該規定的曝光處理亦稱為「下晶圓LW的接合面的曝光處理」。
接著，準備多個於規定的曝光處理中將晶圓倍率固定來進行曝光的上晶圓UW(S111)。S111中的規定的曝光處理是與上晶圓UW的表面附近的配線層的曝光處理對應且對接合OL的影響大的步驟。於本說明書中，將該規定的曝光處理亦稱為「上晶圓UW的接合面的曝光處理」。
接著，分別對多個下晶圓的晶圓倍率進行校正，以使S110中設定的晶圓倍率與S111中設定的晶圓倍率相等，並執行下晶圓LW與上晶圓UW的接合處理(S112)。即，於S112中，於下載台230變形為基於S110中設定的晶圓倍率的形狀的狀態下保持下晶圓LW，下晶圓LW與上晶圓UW接合。藉此，對晶圓倍率不同的每個下晶圓LW執行根據上晶圓UW的晶圓倍率進行校正的接合處理。
接著，執行接合OL測量(S113)。藉由該接合OL測量，針對S110中設定的每個晶圓倍率，可獲得接合OL的測量結果。 接合OL的測量結果例如儲存於伺服器3中。
接著，伺服器3基於S113中的接合OL的測量結果，生成晶圓倍率的校正值與接合OL的測量結果相關聯的映射校正值(S114)。然後，所生成的多個映射校正值作為映射校正值集112儲存於曝光裝置1的儲存裝置11中。各映射校正值例如與相互不同的規定範圍的晶圓倍率的校正值相關聯。該規定範圍例如以S110中設定的晶圓倍率的校正值為基準進行設定。
[1-2-5]自曝光處理至接合處理為止的流程
圖13是表示與第一實施方式的半導體製造系統PS中的隨機成分的對準校正相關的步驟的一例的流程圖。以下，參照圖13來對第一實施方式中的自曝光處理至接合處理為止的流程進行說明。
首先，執行上晶圓UW與下晶圓LW各自的前步驟的處理。具體而言，於上晶圓UW的前步驟中，執行上晶圓UW的曝光處理(S120)。將包含S120的曝光處理中所使用的晶圓倍率的校正值的校正值資訊111a保存於伺服器3中(S121)。另一方面，於下晶圓LW的前步驟中，使用基於所使用的晶圓倍率的校正值的映射校正值來執行下晶圓LW的曝光處理(S130)。具體而言，曝光裝置1於S130的曝光處理中，基於至少三處的對準標記的測量結果，計算出晶圓的面內的倍率成分的對準校正係數，並基於所算出的倍率成分的對準校正係數的大小，自多個校正映射中選擇一個校正映射。例如，曝光裝置1選擇基於使用了S110中晶圓 倍率設定得大的下晶圓LW的接合晶圓BW的接合OL測量結果而生成的映射校正值，來作為應用於晶圓倍率大的晶圓的映射校正值。另外，曝光裝置1選擇基於使用了S110中晶圓倍率設定得小的下晶圓LW的接合晶圓BW的接合OL測量結果而生成的映射校正值，來作為應用於晶圓倍率小的晶圓的映射校正值。然後，將包含S130的曝光處理中所使用的晶圓倍率的校正值的校正值資訊111b保存於伺服器3中(S131)。
於上晶圓UW與下晶圓LW各自的前步驟的處理完成時(S140)，伺服器3基於分別於S121及S131中保存的校正值資訊111a及校正值資訊111b，來計算出接合處理中的晶圓倍率的校正值(S141)。具體而言，於S141中，計算出上晶圓UW中的晶圓倍率的處理值(對準校正值+覆蓋校正值)與下晶圓LW中的晶圓倍率的處理值(對準校正值+覆蓋校正值)的差分。然後，伺服器3將S141的計算結果前饋給接合裝置2。再者，於本例中，「對準校正值」是基於對準標記AM的測量結果而計算出的重疊偏移成分的校正值。「覆蓋校正值」例如是於大規模的批次處理時執行的高度的製程控制下基於曝光OL測量的結果而計算出的校正值。
然後，接合裝置2使用S141中所計算出的晶圓倍率的校正值來執行接合處理。即，接合裝置2基於前步驟中的上晶圓UW及下晶圓LW各自的曝光處理的對準結果，來決定接合處理中的晶圓倍率的校正值。換言之，接合裝置2於接合處理中，基於前步驟中的上晶圓UW及下晶圓LW各自的曝光處理的對準結果 的差分來對應力裝置231進行控制，使下載台230變形(圖10的(2))。接合處理中的其他動作與使用圖10進行說明的動作相同。
再者，於以上的說明中，例示了使用伺服器3來決定接合處理中的晶圓倍率的校正值的情況，但並不限定於此。曝光裝置1或接合裝置2亦可計算出接合處理中的晶圓倍率的校正值。於所述情況下，於曝光裝置1與接合裝置2之間交換與晶圓倍率的校正值有關的資訊。於不存在與晶圓倍率的校正值相關聯的映射校正值的情況下，曝光裝置1可利用和與該晶圓倍率的校正值接近的晶圓倍率的校正值相關聯的映射校正值，亦可利用基於多個映射校正值的組合而計算出的映射校正值。另外，曝光裝置1或伺服器3亦可基於晶圓倍率與映射校正值的多個組合，並針對每個曝射生成晶圓倍率與校正值的關係式，於曝光處理中利用基於該關係式的映射校正值。
[1-3]第一實施方式的效果
根據以上所說明的第一實施方式的曝光裝置1，可改善半導體裝置的良率。以下，對第一實施方式的曝光裝置1的效果的詳情進行說明。
於藉由兩片晶圓的接合而形成的半導體裝置中，有時其中一個晶圓與另一個晶圓的接合前的晶圓倍率的狀態(即，晶圓的大小)不同。例如，晶圓倍率可根據晶圓的表面及背面各自的膜應力(即，晶圓的翹曲)而變化。因此，於其中一個晶圓與另一個晶圓之間，晶圓倍率的偏差可根據電路及元件等的設計不 同。另外，如使用圖3所說明般，接合裝置2難以對隨機成分的重疊偏移進行校正。因此，使用圖11所說明的變形部DP可成為接合OL(覆蓋)中的隨機成分的重疊偏移的主要原因。作為抑制接合晶圓BW中的隨機成分的重疊偏移的方法，考慮到於前步驟中的規定的曝光處理中，利用如改善接合OL般的曝光映射校正。
此處，使用比較例來對第一實施方式中的接合覆蓋的改善方法的一例進行說明。再者，於本例中，假定上晶圓UW的前步驟中的晶圓倍率的偏差小，下晶圓LW的前步驟中的晶圓倍率的偏差大。於以下的說明中，「重疊良好」和曝光處理中基底的圖案與利用曝光處理形成的圖案的重疊偏移得到抑制的情況對應，且和接合處理中上晶圓UW的圖案與下晶圓LW的圖案的重疊偏移得到抑制的情況對應。「重疊差」和曝光處理中存在基底的圖案與利用曝光處理形成的圖案的重疊偏移大的部分的情況對應，且和接合處理中存在上晶圓UW的圖案與下晶圓LW的圖案的重疊偏移大的部分的情況對應。
圖14是表示第一比較例中的接合覆蓋的改善方法的一例的概略圖。圖14的(A)及(B)與應用曝光映射校正之前及之後分別對應，表示批次的曝光OL測量與接合OL測量的各自的結果。再者，假定於應用曝光映射校正之前及之後，上晶圓UW於曝光OL中的重疊分別良好。
如圖14的(A)所示，於前步驟的曝光處理中，下晶圓LW1的晶圓倍率的校正量大(Mag校正量大)，下晶圓LW2的晶 圓倍率的校正量小(Mag校正量小)。於下晶圓LW1及下晶圓LW2各自的曝光OL測量中，重疊良好。然後，分別對下晶圓LW1及下晶圓LW2的晶圓倍率進行校正來執行接合處理。於本例中，在下晶圓LW1與上晶圓UW接合而成的接合晶圓BW1、以及下晶圓LW2與上晶圓UW接合而成的接合晶圓BW2各自中，殘留有基於接合處理中的晶圓倍率的校正的隨機成分的重疊偏移。因此，於接合晶圓BW1及接合晶圓BW2各自的接合OL測量中，重疊變差。
於第一比較例中，基於接合晶圓BW1的接合OL測量的結果，生成映射校正值MCV1，映射校正值MCV1用於後續批次的處理。如此，如圖14的(B)所示，於後續批次的曝光OL測量中，晶圓倍率的校正量大的下晶圓LW3與晶圓倍率的校正量小的下晶圓LW4各自的曝光OL可能會因映射校正值MCV1的應用而變差。其原因在於，藉由利用能夠改善接合處理的重疊的映射校正值，可產生曝光處理中形成的圖案與基底圖案的重疊偏移。關於下晶圓LW3與上晶圓UW接合而成的接合晶圓BW3的接合OL測量的結果，由於在下晶圓LW3的曝光處理中利用映射校正值MCV1，因此能夠抑制隨機成分的重疊偏移，而變得良好。然而，隨機成分的重疊偏移的傾向可根據晶圓倍率的校正量而變化。因此，於下晶圓LW4與上晶圓UW接合而成的接合晶圓BW4中，曝光處理中的Mag校正量小，相對於此，利用與「Mag校正量大」對應的映射校正值MCV1，因此隨機成分的重疊偏移的改 善量較接合晶圓BW3而言可能變得更差。
因此，第一實施方式的曝光裝置1具有於曝光處理中根據晶圓倍率的校正值選擇要使用的映射校正值MCV的功能。
圖15是表示第一實施方式中的接合覆蓋的改善方法的一例的概略圖。圖15的(A)及(B)與應用第一實施方式的曝光映射校正之前及之後分別對應，表示批次的曝光OL測量與接合OL測量的各自的結果。再者，假定於應用曝光映射校正之前及之後，上晶圓UW於曝光OL中的重疊分別良好。如圖15的(A)所示，應用第一實施方式的曝光映射校正之前的一例與應用第一比較例的曝光映射校正之前的一例相同。
於第一實施方式中，基於下晶圓LW1的曝光處理中使用的晶圓倍率的校正量及接合晶圓BW1的接合OL測量的結果生成映射校正值MCV1，基於下晶圓LW2的曝光處理中所使用的晶圓倍率的校正量及接合晶圓BW2的接合OL測量的結果生成映射校正值MCV2。然後，映射校正值MCV1及映射校正值MCV2分別作為映射校正值集112儲存於曝光裝置1的儲存裝置11中。然後，映射校正值集112被用於後續批次的處理中。
如此，如圖14的(B)所示，於第一實施方式中的後續批次的曝光處理中，利用與晶圓倍率的校正量對應的映射校正值MCV。具體而言，對晶圓倍率的校正量大的下晶圓LW5應用與「Mag校正量大」相關聯的映射校正值MCV1。對晶圓倍率的校正量小的下晶圓LW6應用與「Mag校正量小」相關聯的映射校正 值MCV2。其結果，下晶圓LW5的曝光OL測量的結果較不應用映射校正值MCV1的情況而言可能變得更差。同樣地，下晶圓LW6的曝光OL測量的結果較不應用映射校正值MCV2的情況而言可能變得更差。
然後，於後續批次的接合處理中，於下晶圓LW5與上晶圓UW接合的情況下、以及下晶圓LW6與上晶圓UW接合的情況下，晶圓倍率分別得到校正。關於下晶圓LW5與上晶圓UW接合而成的接合晶圓BW5的接合OL測量的結果，由於利用與下晶圓LW5的曝光處理的Mag校正量相符的映射校正值MCV1，因此能夠抑制隨機成分的重疊偏移，而變得良好。同樣地，關於下晶圓LW6與上晶圓UW接合而成的接合晶圓BW6的接合OL測量的結果，由於利用與下晶圓LW6的曝光處理的Mag校正量相符的映射校正值MCV2，因此能夠抑制隨機成分的重疊偏移，而變得良好。
如上所述，第一實施方式的曝光裝置1中，曝光處理中的重疊偏移變大，但可抑制接合處理中的重疊偏移。作為對良率的影響，有時接合OL變差的情況較曝光OL變差的情況而言影響更大。相對於此，第一實施方式的曝光裝置1藉由適宜允許可允許重疊偏移的範圍廣的步驟(例如，前步驟的曝光處理)中的重疊偏移，而抑制可允許重疊偏移的範圍窄的步驟(例如，接合處理)中的重疊偏移。其結果，第一實施方式的曝光裝置1可改善半導體裝置的良率。
[2]第二實施方式
第二實施方式的半導體製造系統PS具有與第一實施方式相同的結構。第二實施方式藉由與第一實施方式不同的方法來執行依賴於下晶圓LW的晶圓倍率的隨機成分的重疊偏移的校正。以下，對第二實施方式的半導體製造系統PS的詳情進行說明。
[2-1]晶圓倍率與多項式回歸係數的關係性
圖16是表示藉由第二實施方式的半導體製造系統PS而製造的接合晶圓BW的晶圓倍率與多項式回歸係數的關係性的一例的圖。圖16的(D)~(J)所示的重疊偏移成分分別與圖2的(D)~(J)所示的重疊偏移成分對應。各重疊偏移成分的框中所示的圖表中，縱軸表示多項式回歸係數(K值)，橫軸表示晶圓倍率的校正值(W_Mag)。
如圖16所示，於本例中，K7~K16、K19及K20各自對晶圓倍率的校正值不具有強感度。另一方面，K17及K18對晶圓倍率的校正值具有強感度。即，於本例的接合晶圓BW中，根據下晶圓LW的晶圓倍率的大小，基於接合OL測量的K17及K18的重疊偏移量可發生變化。因此，於第二實施方式的半導體製造系統PS中，生成藉由接合OL測量而獲得的多項式回歸係數(例如K17及K18)與晶圓倍率的校正值的關係式，且用於曝光處理中的對準。
[2-2]半導體裝置的製造方法
以下，作為第二實施方式的半導體裝置的製造方法，對使用 了半導體製造系統PS的具體處理的一例進行說明。即，使用以下所說明的第二實施方式的曝光方法(曝光處理)製造半導體裝置。
[2-2-1]校正式的生成方法
圖17是表示第二實施方式的曝光裝置1中所使用的OL校正式的生成方法的一例的流程圖。參照圖17來對OL校正式的生成方法的一例進行說明。
首先，與第一實施方式同樣地執行S110~S113的處理。即，準備多個於規定的曝光處理中改變晶圓倍率來進行曝光的下晶圓LW(S110)。然後，準備多個於規定的曝光處理中將晶圓倍率固定來進行曝光的上晶圓UW(S111)。然後，分別對下晶圓LW的晶圓倍率進行校正，以與S111中設定的晶圓倍率相等，並執行下晶圓LW與上晶圓UW的接合處理(S112)。然後，執行接合OL測量(S113)。
接著，伺服器3基於S113中的接合OL的測量結果，生成晶圓倍率的校正值與接合OL的測量結果相關聯的OL(覆蓋)校正式(S200)。然後，所生成的OL校正式例如儲存於曝光裝置1的儲存裝置11中。OL校正式是晶圓倍率的校正值與規定的K值的關係式。即，藉由將晶圓倍率的校正值代入OL校正式，可計算出曝光裝置1能夠用於對準校正的K值。規定的K值是與接合處理中的晶圓倍率具有依賴性的參數，例如是K17及K18。作為OL校正式中所使用的K值，並不限定於K17及K18，亦可使用其他K值。於第二實施方式中，只要於OL校正式中使用至少在 接合OL中對晶圓倍率的校正值具有感度的K值即可。
[2-2-2]自曝光處理至接合處理為止的流程
圖18是表示與第二實施方式的半導體製造系統PS中的隨機成分的對準校正相關的步驟的一例的流程圖。以下，參照圖18來對第二實施方式中的自曝光處理至接合處理為止的流程中與第一實施方式不同的方面進行說明。
於第二實施方式中，與下晶圓LW的前步驟中的曝光處理有關的步驟與第一實施方式不同。具體而言，相對於圖13所示的流程圖，圖18所示的流程圖具有S130及S131分別被替換為S210及S211的結構。即，於下晶圓LW的前步驟中，按照順序執行S210及S211的處理。
於S210的處理中，利用基於S200中所生成的OL校正式及晶圓倍率的校正值的對準來執行下晶圓LW的曝光處理。具體而言，第二實施方式的曝光裝置1於對準校正處理(圖9的S103)中，藉由使用了至少三處的對準標記AM的測量結果的多項式回歸來計算出晶圓倍率的校正值(例如，K3及K4)。於該多項式回歸中，亦可計算出K17或K18等。然後，曝光裝置1基於所計算出的晶圓倍率的校正值的大小來對晶圓面內的對準校正中使用的K值(例如，K17及K18)進行校正。對於K值的校正，可使用藉由將晶圓倍率的校正值代入OL校正式中而計算出的K值。例如，基於OL校正值而計算出的K17及K18可用作晶圓面內的對準校正值的偏移。再者，於本例中，只要至少基於根據對準標記 AM的測量結果而獲得的晶圓倍率的校正值來變更用於對準的K值的參數即可。
然後，於S211的處理中，將包含S210中所使用的晶圓倍率的校正值的校正值資訊111b保存於伺服器3中。於上晶圓UW與下晶圓LW各自的前步驟的處理完成時(S140)，與第一實施方式同樣地執行S141及S142的處理。第二實施方式的曝光裝置1中的其他處理與第一實施方式相同。
[2-3]第二實施方式的效果
根據以上所說明的第二實施方式的曝光裝置1，與第一實施方式同樣地，由下晶圓UW的前步驟中的曝光處理引起的重疊偏移變大，但可抑制接合處理中的上晶圓UW及下晶圓LW之間的重疊偏移。其結果，第二實施方式的曝光裝置1與第一實施方式同樣地可改善半導體裝置的良率。
[2-4]第二實施方式的變形例
於第二實施方式中，例示了執行利用基於晶圓倍率的多項式回歸係數的對準校正處理的情況，但並不限定於此。於OL校正式的生成中，亦可利用任尼克(Zernike)多項式。任尼克多項式是於半徑為「1」的單位圓的內部定義的函數(正交多項式)。具體而言，任尼克多項式例如由以下的(1)式表示。
Figure 111132594-A0305-02-0036-2
於(1)式中，「W(x，y)」表示座標(x，y)處的波陣面。「Zj(x，y)」表示第j個任尼克多項式。「cj」表示與第j個任尼克多項式對應的任尼克係數(即，任尼克多項式的係數)。「J」表示用於展開的任尼克多項式的數量。任尼克多項式的求和可(近似地)表現出所有的面形狀。圖19是用於對任尼克多項式進行說明的概略圖，表示第2個至第16個任尼克多項式的圖像。「Z2」例如稱為X方向的斜度。「Z3」例如稱為Y方向的斜度。「Z4」例如稱為散焦(defocus)。「Z5」例如稱為像散。「Z6」例如稱為傾斜像散。「Z7」例如稱為X方向彗形像差。「Z8」例如稱為Y方向彗形像差。「Z9」例如稱為球面像差。「Z10」例如稱為X方向的三葉草(Trefoil)像差。「Z11」例如稱為Y方向的三葉草像差。「Z12」例如稱為二維像散。「Z13」例如稱為二維傾斜像散。「Z14」例如稱為二維X方向彗形像差。「Z15」例如稱為二維Y方向慧形像差。「Z16」例如稱為二維球面像差。
第二實施方式的曝光裝置1於曝光處理中可取得與晶圓表面對應的波陣面的資訊，並執行晶圓的焦點(focus)對準等。於第二實施方式中利用任尼克多項式的情況下，在OL校正式的生成中使用與接合處理中的晶圓倍率的校正值的相關性大的任尼克多項式及係數。於所述情況下，曝光裝置1於曝光處理中基於波陣面像差或焦點等的測量結果，計算出與下晶圓LW的表面形狀對應的任尼克係數。然後，曝光裝置1亦可基於藉由將規定的任尼克係數代入OL校正式而獲得的數值，來變更對準校正處理中的 偏移值。曝光裝置1只要使用至少基於下晶圓LW的面形狀或對準結果的OL校正式來計算出偏移值，且用於對準校正處理即可。
[3]第三實施方式
第三實施方式是有關於一種可應用第一實施方式及第二實施方式中所說明的半導體裝置的製造方法的半導體裝置的具體例。以下，作為半導體裝置的具體例，對作為反及(Not AND，NAND)型快閃記憶體的記憶設備4進行說明。
[3-1]結構
[3-1-1]記憶設備4的結構
圖20是表示第三實施方式的記憶設備4的結構的一例的框圖。如圖20所示，記憶設備4例如包括記憶體介面(記憶體I/F)40、定序器41、記憶胞元陣列42、驅動器模組43、列解碼器模組44、以及感測放大器模組45。
記憶體I/F 40是與外部的記憶體控制器連接的硬體介面。記憶體I/F 40依照記憶設備4與記憶體控制器之間的介面標準進行通訊。記憶體I/F 40例如支持NAND介面標準。
定序器41是對記憶設備4的整體的動作進行控制的控制電路。定序器41基於經由記憶體I/F 40接收到的命令來對驅動器模組43、列解碼器模組44、以及感測放大器模組45等進行控制，以執行讀出動作、寫入動作、擦除動作等。
記憶胞元陣列42是包括多個記憶胞元的集合的儲存電路。記憶胞元陣列42包括多個區塊BLK0~BLKn(n為1以上的 整數)。區塊BLK例如用作資料的擦除單元。另外，於記憶胞元陣列42中設置有多條位元線及多條字元線。各記憶胞元例如與一條位元線及一條字元線相關聯。基於對字元線WL進行識別的位址、以及對位元線BL進行識別的位址來對各記憶胞元進行識別。
驅動器模組43是生成讀出動作、寫入動作、擦除動作等中所使用的電壓的驅動器電路。驅動器模組43經由多個訊號線連接至列解碼器模組44。驅動器模組43可基於經由記憶體I/F 40接收到的頁面位址來變更施加至多個訊號線的各者的電壓。
列解碼器模組44是對經由記憶體I/F 40接收到的列位址(row address)進行解碼的解碼器。列解碼器模組44基於解碼結果而選擇一個區塊BLK。然後，列解碼器模組44將施加至多條訊號線的電壓分別傳送至所選擇的區塊BLK中所設置的多條配線(字元線WL等)。
感測放大器模組45是於讀出動作中基於位元線BL上的電壓來對自被選擇的區塊BLK中讀出的資料進行感測的感測電路。感測放大器模組45經由記憶體I/F 40將讀出的資料發送至記憶體控制器。另外，感測放大器模組45可於寫入動作中對每個位元線BL施加與要寫入至記憶胞元的資料對應的電壓。
[3-1-2]記憶胞元陣列42的電路結構
圖21是表示第三實施方式的記憶設備4所包括的記憶胞元陣列42的電路結構的一例的電路圖。圖21表示記憶胞元陣列42中所包含的多個區塊BLK中的一個區塊BLK。如圖21所示，區塊 BLK例如包括串單元SU0~串單元SU3。
各串單元SU包括多個NAND串NS。NAND串NS分別與位元線BL0~位元線BLm(m為1以上的整數)相關聯。對位元線BL0~位元線BLm分別分配不同的行位址(column address)。各位元線BL由在多個區塊BLK之間被分配了相同的行位址的NAND串NS共享。各NAND串NS例如包括記憶胞元電晶體MT0~記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS。
各記憶胞元電晶體MT包含控制閘極及電荷蓄積層，非揮發性地儲存資料。各NAND串NS的記憶胞元電晶體MT0~記憶胞元電晶體MT7串聯連接。記憶胞元電晶體MT0~記憶胞元電晶體MT7的控制閘極分別連接於字元線WL0~字元線WL7。字元線WL0~字元線WL7分別設置於每個區塊BLK。於相同的串單元SU中連接至共用的字元線WL的多個記憶胞元電晶體MT的集合例如被稱為「胞元單元CU」。於各記憶胞元電晶體MT儲存一位元資料的情況下，胞元單元CU儲存「一頁資料」。胞元單元CU根據記憶胞元電晶體MT儲存的資料的位元數，可具有兩頁資料以上的儲存容量。
選擇電晶體STD及選擇電晶體STS分別用於選擇串單元SU。選擇電晶體STD的汲極連接至相關聯的位元線BL。選擇電晶體STD的源極連接至串聯連接的記憶胞元電晶體MT0~記憶胞元電晶體MT7的一端。串單元SU0~串單元SU3中所含的選擇 電晶體STD的閘極分別連接至選擇閘極線SGD0~選擇閘極線SGD3。選擇電晶體STS的汲極連接至串聯連接的記憶胞元電晶體MT0~記憶胞元電晶體MT7的另一端。選擇電晶體STS的源極連接至源極線SL。選擇電晶體STS的閘極連接至選擇閘極線SGS。源極線SL例如由多個區塊BLK共享。
[3-1-3]記憶設備4的結構
以下，對第三實施方式的記憶設備4的結構的一例進行說明。再者，於第三實施方式中，X方向與字元線WL的延伸方向對應，Y方向與位元線BL的延伸方向對應，Z方向與相對於用於形成記憶設備4的半導體基板的表面的垂直方向對應。
圖22是表示第三實施方式的記憶設備4的結構的一例的立體圖。如圖22所示，記憶設備4包括記憶晶片MC及互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)晶片CC。記憶晶片MC的下表面與下晶圓LW的表面對應。CMOS晶片CC的上表面與上晶圓UW的表面對應。記憶晶片MC例如包括記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1。CMOS晶片CC例如包括感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2。
記憶區域MR包括記憶胞元陣列42。引出區域HR1及引出區域HR2包括用於記憶晶片MC中所設置的積層配線與CMOS晶片CC中所設置的列解碼器模組44之間的連接的配線 等。焊墊區域PR1包括用於記憶設備4與記憶體控制器的連接的焊墊等。引出區域HR1及引出區域HR2於X方向上夾著記憶區域MR。焊墊區域PR1於Y方向上分別與記憶區域MR以及引出區域HR1及引出區域HR2相鄰。
感測放大器區域SR包括感測放大器模組45。周邊電路區域PERI包括定序器41或驅動器模組43等。傳送區域XR1及傳送區域XR2包括列解碼器模組44。焊墊區域PR2包括記憶體I/F 40。感測放大器區域SR及周邊電路區域PERI於Y方向上相鄰配置，並與記憶區域MR重疊。傳送區域XR1及傳送區域XR2於X方向上夾著感測放大器區域SR及周邊電路區域PERI的組，並分別與引出區域HR1及引出區域HR2重疊。焊墊區域PR2與記憶晶片MC的焊墊區域PR1重疊。
記憶晶片MC於記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1各自的下部具有多個貼合焊墊BP。記憶區域MR的貼合焊墊BP與相關聯的位元線BL連接。引出區域HR的貼合焊墊BP與設置於記憶區域MR的積層配線中相關聯的配線(例如字元線WL)連接。焊墊區域PR1的貼合焊墊BP與設置於記憶晶片MC的上表面的焊墊(未圖示)連接。設置於記憶晶片MC的上表面的焊墊例如用於記憶設備4與記憶體控制器之間的連接。
CMOS晶片CC於感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2各自的 上部具有多個貼合焊墊BP。感測放大器區域SR的貼合焊墊BP與記憶區域MR的貼合焊墊BP重疊。傳送區域XR1及傳送區域XR2的貼合焊墊BP分別與引出區域HR1及引出區域HR2的貼合焊墊BP重疊。焊墊區域PR1的貼合焊墊BP與焊墊區域PR2的貼合焊墊BP重疊。
記憶設備4具有記憶晶片MC的下表面與CMOS晶片CC的上表面接合而成的結構。設置於記憶設備4的多個貼合焊墊BP中的在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP藉由接合而電連接。藉此，記憶晶片MC內的電路與CMOS晶片CC內的電路之間經由貼合焊墊BP而電連接。在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP的組可具有邊界，亦可一體化。
(記憶胞元陣列42的平面佈局)
圖23是表示第三實施方式的記憶設備4所包括的記憶胞元陣列42的平面佈局的一例的平面圖。圖23表示記憶區域MR中的包括一個區塊BLK的區域。如圖23所示，記憶設備4例如包括多個狹縫SLT、多個狹縫SHE、多個記憶柱MP、多個位元線BL、以及多個接觸點CV。於記憶區域MR中，以下所說明的平面佈局於Y方向上反覆配置。
各狹縫SLT例如具有埋入有絕緣構件的結構。各狹縫SLT將經由該狹縫SLT而相鄰的配線(例如，字元線WL0~字元線WL7、以及選擇閘極線SGD及選擇閘極線SGS)絕緣。各狹縫 SLT具有沿著X方向延伸設置的部分，沿著X方向橫穿記憶區域MR以及引出區域HR1及引出區域HR2。多個狹縫SLT於Y方向上排列。由狹縫SLT劃分出的區域與區塊BLK對應。
各狹縫SHE例如具有埋入有絕緣構件的結構。各狹縫SHE將經由該狹縫SLT而相鄰的配線(至少為選擇閘極線SGD)絕緣。各狹縫SHE具有沿著X方向延伸設置的部分，橫穿記憶區域MR。多個狹縫SHE於Y方向上排列。本例中，三個狹縫SHE被配置於相鄰的狹縫SLT之間。由狹縫SLT及狹縫SHE劃分出的多個區域分別與串單元SU0~串單元SU3對應。
各記憶柱MP例如作為一個NAND串NS發揮功能。多個記憶柱MP於相鄰的兩個狹縫SLT之間的區域中例如被配置成19行的交錯狀。而且，於自紙面的上側開始數第5行的記憶柱MP、第10行的記憶柱MP、第15行的記憶柱MP分別重疊有一個狹縫SHE。
各位元線BL具有沿著Y方向延伸設置的部分，沿著Y方向橫穿設置有多個區塊BLK的區域。多條位元線BL於X方向上排列。各位元線BL被配置成針對每個串單元SU而與至少一個記憶柱MP重疊。本例中，兩條位元線BL與各記憶柱MP重疊。
各接觸點CV設置於與記憶柱MP重疊的多條位元線BL中的一條位元線BL和該記憶柱MP之間。接觸點CV將記憶柱MP與位元線BL之間電連接。再者，與狹縫SHE重疊的記憶柱MP和位元線BL之間的接觸點CV可省略。
(記憶胞元陣列42的剖面結構)
圖24是表示第三實施方式的記憶設備4所包括的記憶胞元陣列42的剖面結構的一例的剖面圖。圖24表示於記憶區域MR內包括記憶柱MP及狹縫SLT且沿著Y方向的剖面。再者，圖24中的Z方向是指紙面的下側，但於圖24的說明中，將紙面的上側稱為「上方」，將紙面的下側稱為「下方」。如圖24所示，記憶設備4例如包括絕緣體層50~絕緣體層57、導電體層60~導電體層66、以及接觸點V1及接觸點V2。
絕緣體層50例如設置於記憶晶片MC的最下層。於絕緣體層50上設置有導電體層60。於導電體層60上設置有絕緣體層51。於絕緣體層51上交替地設置有導電體層61及絕緣體層52。於最上層的導電體層61上設置有絕緣體層53。於絕緣體層53上交替地設置有導電體層62及絕緣體層54。於最上層的導電體層62上設置有絕緣體層55。於絕緣體層55上交替地設置有導電體層63及絕緣體層56。於最上層的導電體層63上設置有絕緣體層57。於絕緣體層57上設置有導電體層64。於導電體層64上設置有接觸點V1。於接觸點V1上設置有導電體層65。於導電體層65上設置有接觸點V2。於接觸點V2上設置有導電體層65。以下，將設置有導電體層64、導電體層65及導電體層66的配線層分別稱為「M0」、「M1」及「M2」。
導電體層60、導電體層61、導電體層62及導電體層63分別例如形成為沿著XY平面擴展的板狀。導電體層64例如形成 為於Y方向上延伸的線狀。導電體層60、導電體層61及導電體層63分別可用作源極線SL、選擇閘極線SGS及選擇閘極線SGD。多個導電體層62自導電體層60側起依次分別可用作字元線WL0~字元線WL7。導電體層64可用作位元線BL。接觸點V1及接觸點V2被設置成柱狀。導電體層64與導電體層65之間經由接觸點V1連接。導電體層65與導電體層66之間經由接觸點V2連接。導電體層65例如是形成為於X方向上延伸的線狀的配線。導電體層66與記憶晶片MC的界面接觸，且可用作貼合焊墊BP。導電體層66例如包含銅。
狹縫SLT具有形成為沿著XZ平面擴展的板狀的部分，將絕緣體層51~絕緣體層56及導電體層61~導電體層63分斷。各記憶柱MP沿著Z方向延伸設置，貫通絕緣體層51~絕緣體層56及導電體層61~導電體層63。各記憶柱MP例如包括芯構件70、半導體層71、以及積層膜72。芯構件70是沿著Z方向延伸設置的絕緣體。半導體層71覆蓋芯構件70。半導體層71的下部與導電體層60接觸。積層膜72覆蓋半導體層71的側面。於半導體層71上設置有接觸點CV。於接觸點CV上接觸有導電體層64。
再者，於圖示的區域中，示出了與兩個記憶柱MP中的一個記憶柱MP對應的接觸點CV。於該區域中未連接接觸點CV的記憶柱MP於未圖示的區域中連接接觸點CV。記憶柱MP與多個導電體層61交叉的部分作為選擇電晶體STS發揮功能。記憶柱MP與導電體層62交叉的部分作為記憶胞元電晶體MT發揮功 能。記憶柱MP與多個導電體層63交叉的部分作為選擇電晶體STD發揮功能。
(記憶柱MP的剖面結構)
圖25是表示第三實施方式的記憶設備4所包括的記憶柱MP的剖面結構的一例的、沿著圖24的XXV-XXV線的剖面圖。圖25表示包括記憶柱MP及導電體層62且與導電體層60平行的剖面。如圖25所示，積層膜72例如包括隧道絕緣膜73、絕緣膜74、以及區塊絕緣膜75。
芯構件70例如設置於記憶柱MP的中心部。半導體層71包圍芯構件70的側面。隧道絕緣膜73包圍半導體層71的側面。絕緣膜74包圍隧道絕緣膜73的側面。區塊絕緣膜75包圍絕緣膜74的側面。導電體層62包圍區塊絕緣膜75的側面。半導體層71可用作記憶胞元電晶體MT0~記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS的通道(電流路徑)。隧道絕緣膜73及區塊絕緣膜75分別例如包含氧化矽。絕緣膜74可用作記憶胞元電晶體MT的電荷蓄積層，例如包含氮化矽。藉此，記憶柱MP各自作為一個NAND串NS發揮功能。
(記憶設備4的剖面結構)
圖26是表示第三實施方式的記憶設備4的剖面結構的一例的剖面圖。圖26表示包含記憶區域MR及感測放大器區域SR的剖面、即，包含記憶晶片MC及CMOS晶片CC的剖面。如圖26所示，記憶設備4於感測放大器區域SR中包括半導體基板80、導 電體層GC及導電體層81~導電體層84、以及接觸點CS及接觸點C0~接觸點C3。
半導體基板80是用於形成CMOS晶片CC的基板。半導體基板80包括多個阱區域(未圖示)。於多個阱區域分別形成有例如電晶體TR。多個阱區域之間例如藉由淺溝槽隔離(Shallow Trench Isolation，STI)分離。於半導體基板80上經由閘極絕緣膜設置有導電體層GC。感測放大器區域SR內的導電體層GC可用作感測放大器模組45中所包含的電晶體TR的閘極電極。於導電體層GC上設置有接觸點C0。與電晶體TR的源極及汲極對應地於半導體基板80上設置有兩個接觸點CS。
於接觸點CS上與接觸點C0上分別設置有導電體層81。於導電體層81上設置有接觸點C1。於接觸點C1上設置有導電體層82。導電體層81及導電體層82之間經由接觸點C1電連接。於導電體層82上設置有接觸點C2。於接觸點C2上設置有導電體層83。導電體層82及導電體層83之間經由接觸點C2電連接。於導電體層83上設置有接觸點C3。於接觸點C3上設置有導電體層84。導電體層83及導電體層84經由接觸點C3電連接。以下，將設置有導電體層81~導電體層84的配線層分別稱為「D0」、「D1」、「D2」及「D3」。
導電體層84與CMOS晶片CC的界面接觸，可用作貼合焊墊BP。感測放大器區域SR內的導電體層84與相向配置的記憶區域MR內的導電體層66(即，記憶晶片MC的貼合焊墊BP) 貼合。而且，感測放大器區域SR內的各導電體層84與一條位元線BL電連接。導電體層84例如包含銅。
於記憶設備4中，藉由將記憶晶片MC及CMOS晶片CC接合，CMOS晶片CC的配線層D3與記憶晶片MC的配線層M2鄰接。半導體基板80與上晶圓UW的背面側對應，配線層D3與上晶圓UW的表面側對應。絕緣體層50與下晶圓LW的背面側對應，配線層M2與下晶圓LW的表面側對應。用於形成記憶晶片MC的半導體基板伴隨著接合處理後的焊墊的形成等步驟而被去除。
[3-2]第三實施方式的效果
如以上所說明般，記憶設備4例如具有：包含三維積層有記憶胞元的結構的記憶晶片MC；以及包含其他控制電路的CMOS晶片CC。在記憶晶片MC與CMOS晶片CC中，存在如下傾向：記憶晶片MC的晶圓倍率的偏差於晶圓之間變大。具體而言，記憶晶片MC包括經高層化的記憶胞元陣列42，因此晶圓的翹曲量的偏差可能變大，晶圓倍率的偏差可能變大。另一方面，CMOS晶片CC的曝射的配置接近以曝光裝置為基準的理想光柵。因此，於執行接合處理的情況下，較佳為形成有記憶晶片MC的晶圓被分配給能夠對晶圓倍率進行校正的下晶圓LW，形成有CMOS晶片CC的晶圓被分配給上晶圓UW。藉此，第一實施方式及第二實施方式分別可改善記憶設備4的良率。
[4]第四實施方式
第四實施方式的半導體製造系統PS具有與第一實施方式相同的結構。第四實施方式藉由與第一實施方式相似的方法來執行依賴於上晶圓UW的翹曲量的隨機成分的重疊偏移的校正。以下，對第四實施方式的半導體製造系統PS的詳情進行說明。
[4-1]半導體裝置的製造方法
以下，作為第四實施方式的半導體裝置的製造方法，對使用了曝光裝置1的具體處理的一例進行說明。即，使用以下所說明的第一實施方式的曝光方法(曝光處理)製造半導體裝置。
[4-1-1]映射校正值的生成方法
圖27是表示第一實施方式的曝光裝置1中所使用的映射校正值的生成方法的一例的流程圖。以下，參照圖27來對映射校正值的生成方法的一例進行說明。
首先，準備多個翹曲量不同的上晶圓UW，分別執行曝光處理(S300)。即，於S300的處理中，準備了翹曲量不同的兩個以上的上晶圓UW。S300的處理中的曝光處理與上晶圓UW的接合面的曝光處理對應。
接著，準備多個晶圓的翹曲量大致相等的下晶圓LW，分別執行曝光處理(S301)。即，於S301的處理中，準備了晶圓倍率大致相等的兩個以上的下晶圓LW。S301的處理中的曝光處理與下晶圓LW的接合面的曝光處理對應。
接著，執行下晶圓LW與上晶圓UW的接合處理(S302)。藉此，形成使用了相互不同的翹曲量的上晶圓UW的多 個接合晶圓BW。
接著，執行接合OL測量(S303)。藉由該接合OL測量，針對S300的處理中設定的上晶圓UW的每個翹曲量，可獲得接合OL的測量結果。接合OL的測量結果例如儲存於伺服器3中。
接著，伺服器3基於S303的處理中的接合OL的測量結果而生成晶圓的翹曲量與接合OL的測量結果相關聯的映射校正值(S304)。然後，所生成的多個映射校正值作為映射校正值集112儲存於曝光裝置1的儲存裝置11中。各映射校正值例如與相互不同的規定範圍的晶圓的翹曲量相關聯。該規定範圍例如作為S300的處理中所設定的晶圓的翹曲量的基準而設定。
再者，即使於下晶圓LW的翹曲量不同的情況下，對S304的處理中所生成的多個映射校正值的影響亦小。因此，S301的處理中所準備的下晶圓LW的晶圓的翹曲量亦可不同。
[4-1-2]自曝光處理至接合處理為止的流程
圖28是表示與第四實施方式的半導體製造系統PS中的隨機成分的對準校正相關的步驟的一例的流程圖。以下，參照圖28來對第一實施方式中的自曝光處理至接合處理為止的流程進行說明。
首先，測量作為接合面的曝光對象的上晶圓UW的翹曲量(S310)。上晶圓UW的翹曲量的資料例如經由伺服器3被傳送至曝光裝置1中，並儲存於曝光裝置1的儲存裝置11中。
接著，使用與所測量出的翹曲量對應的映射校正值，執 行上晶圓UW的接合面的曝光處理(S311)。例如，曝光裝置1選擇基於使用了翹曲量大的上晶圓UW的接合晶圓BW的接合OL測量結果而生成的映射校正值，來作為應用於翹曲量大的晶圓的映射校正值。另外，曝光裝置1選擇基於使用了翹曲量小的上晶圓UW的接合晶圓BW的接合OL測量結果而生成的映射校正值，來作為應用於翹曲量小的晶圓的映射校正值。
另外，與S310及S311的處理同時地執行下晶圓LW的前步驟的處理(S320)。藉此，形成下晶圓LW。
於相關聯的上晶圓UW及下晶圓LW各自的前步驟完成時(S330)，執行接合處理(S331)。藉此，形成相關聯的上晶圓UW與下晶圓LW接合而成的接合晶圓BW。
再者，曝光裝置1於不存在與晶圓倍率的校正值相關聯的映射校正值的情況下，可利用與接近該晶圓的翹曲量的翹曲量相關聯的映射校正值，亦可利用基於多個映射校正值的組合而計算出的映射校正值。另外，曝光裝置1或伺服器3亦可基於晶圓的翹曲量與映射校正值的多個組合，針對每個曝射生成晶圓的翹曲量與覆蓋校正值的關係式，於曝光處理中利用基於該關係式的映射校正值。
[4-2]第四實施方式的效果
於藉由兩片晶圓的接合而形成的半導體裝置中，根據上晶圓UW的翹曲量，有產生接合OL(重疊)中的隨機成分的重疊偏移之虞。作為其主要原因之一，考慮到接合處理時施加至上晶圓UW 的應力會根據上晶圓UW的翹曲量而發生變化。於施加至上晶圓UW的應力發生變化時，於接合處理時上晶圓UW自上載台233剝離而落到下晶圓LW上時對上晶圓UW的應力發生變化，可產生重疊偏移。作為抑制此種接合晶圓BW中的隨機成分的重疊偏移的方法，考慮到於前步驟中的規定的曝光處理中利用如改善接合OL般的曝光映射校正。
此處，使用第二比較例來對第四實施方式中的接合覆蓋的改善方法的一例進行說明。再者，於本例中，假定下晶圓LW的前步驟中的晶圓的翹曲量的偏差小，上晶圓UW的前步驟中的晶圓的翹曲量的偏差大。
圖29是表示第二比較例中的接合覆蓋的改善方法的一例的概略圖。圖29的(A)及(B)與應用曝光映射校正之前及之後分別對應，表示批次的接合面上的曝光OL測量與接合OL測量的各自的結果。再者，假定於應用曝光映射校正之前及之後，下晶圓LW於曝光OL中的重疊分別良好。
如圖29的(A)所示，於前步驟的曝光處理中，上晶圓UW1的晶圓翹曲量大，上晶圓UW2的晶圓翹曲量小。於上晶圓UW1及上晶圓UW2各自的曝光OL測量中，重疊良好。然後，藉由接合處理，分別使用上晶圓UW1及上晶圓UW2形成接合晶圓BW1及接合晶圓BW2。於本例中，在上晶圓UW1與下晶圓LW接合而成的接合晶圓BW1、以及上晶圓UW2與下晶圓LW接合而成的接合晶圓BW2各自中，殘留有基於接合處理中的晶圓倍率的 校正的隨機成分的重疊偏移。因此，於接合晶圓BW1及接合晶圓BW2各自的接合OL測量中，重疊變差。
於第二比較例中，基於接合晶圓BW1的接合OL測量的結果，生成映射校正值MCV3，映射校正值MCV3用於後續批次的處理。如此，如圖29的(B)所示，於後續批次的曝光OL測量中，晶圓的翹曲量大的上晶圓UW3與晶圓的翹曲量小的上晶圓UW4各自的曝光OL可能會因映射校正值MCV3的應用而變差。其原因在於，藉由利用能夠改善接合處理的重疊的映射校正值，可產生曝光處理中形成的圖案與基底圖案的重疊偏移。於上晶圓UW3與下晶圓LW接合而成的接合晶圓BW3中的接合OL測量的結果中，於上晶圓UW3的曝光處理中利用映射校正值MCV3，因此能夠抑制隨機成分的重疊偏移，而變得良好。
然而，隨機成分的重疊偏移的傾向可根據上晶圓UW的翹曲量而發生變化。因此，於上晶圓UW4與下晶圓LW接合而成的接合晶圓BW4中，曝光處理中的晶圓的翹曲量小，相對於此，利用與「晶圓翹曲量大」對應的映射校正值MCV3，因此隨機成分的重疊偏移的改善量較接合晶圓BW3而言可能變得更差。如此，根據上晶圓UW的翹曲量，可於覆蓋的映射傾向中產生差異。因此，於第二比較例中，覆蓋的改善量可根據上晶圓UW的翹曲量而下降。
因此，第四實施方式的曝光裝置1具有於曝光處理中根據上晶圓UW的翹曲量選擇上晶圓UW的接合面的曝光處理中所 使用的映射校正值MCV的功能。
圖30是表示第四實施方式中的接合覆蓋的改善方法的一例的概略圖。圖30的(A)及(B)與應用第四實施方式的曝光映射校正之前及之後分別對應，表示批次的接合面上的曝光OL測量與接合OL測量的各自的結果。再者，假定於應用曝光映射校正之前及之後，上晶圓UW於曝光OL中的重疊分別良好。如圖30的(A)所示，應用第四實施方式的曝光映射校正之前的一例與應用第二比較例的曝光映射校正之前的一例相同。
於第四實施方式中，基於在上晶圓UW1的接合面的曝光處理之前測量的上晶圓UW1的翹曲量、以及接合晶圓BW1的接合OL測量的結果，生成映射校正值MCV3。同樣地，基於在上晶圓UW2的接合面的曝光處理之前測量的上晶圓UW2的翹曲量、以及接合晶圓BW2的接合OL測量的結果，生成映射校正值MCV4。然後，映射校正值MCV3及映射校正值MCV4分別作為映射校正值集112儲存於曝光裝置1的儲存裝置11中。然後，將映射校正值集112用於後續批次的處理中。
如此，如圖30的(B)所示，於第四實施方式的後續批次的曝光處理中，利用與上晶圓UW的翹曲量對應的映射校正值MCV。具體而言，對晶圓翹曲量大的上晶圓UW5應用與「晶圓翹曲量大」相關聯的映射校正值MCV3。對晶圓翹曲量小的上晶圓UW6應用與「晶圓翹曲量小」相關聯的映射校正值MCV4。其結果，上晶圓UW5的曝光OL測量的結果較不應用映射校正值MCV3 的情況而言可能變得更差。同樣地，上晶圓UW6的曝光OL測量的結果較不應用映射校正值MCV4的情況而言可能變得更差。
然後，藉由接合處理，使用上晶圓UW5與相關聯的下晶圓LW而形成接合晶圓BW5，使用上晶圓UW6與相關聯的下晶圓LW而形成接合晶圓BW6。於接合晶圓BW5的接合OL測量的結果中，於上晶圓UW5的接合面的曝光處理中利用符合上晶圓UW5的翹曲量的映射校正值MCV3，因此能夠抑制隨機成分的重疊偏移，而變得良好。同樣地，於接合晶圓BW6的接合OL測量的結果中，於上晶圓UW6的接合面的曝光處理中利用符合上晶圓UW6的翹曲量的映射校正值MCV4，因此能夠抑制隨機成分的重疊偏移，而變得良好。
如上所述，第四實施方式的曝光裝置1中，上晶圓UW的接合面的曝光處理中的重疊偏移變大，但可抑制接合處理中的重疊偏移。作為對良率的影響，有時接合OL變差的情況較上晶圓UW的接合面上的曝光OL變差的情況而言影響更大。相對於此，第四實施方式的曝光裝置1適宜允許可允許重疊偏移的範圍廣的步驟(例如，前步驟的曝光處理)中的重疊偏移。藉此，第四實施方式的曝光裝置1抑制可允許重疊偏移的範圍窄的步驟(例如，接合處理)中的重疊偏移。其結果，第四實施方式的曝光裝置1與第一實施方式同樣地可改善半導體裝置的良率。
[5]第五實施方式
第五實施方式的半導體製造系統PS具有與第一實施方式相 同的結構。第五實施方式藉由與第二實施方式相似的方法來執行依賴於上晶圓UW的翹曲量的隨機成分的重疊偏移的校正。以下，對第五實施方式的半導體製造系統PS的詳情進行說明。
[5-1]上晶圓UW的翹曲量與多項式回歸係數的關係性
圖31是表示藉由第五實施方式的半導體製造系統PS而製造的接合晶圓BW中的上晶圓UW的翹曲量與多項式回歸係數的關係性的一例的圖。圖31的(D)~(J)所示的重疊偏移成分分別與圖2的(D)~(J)所示的重疊偏移成分對應。各重疊偏移成分的框中所示的圖表中，縱軸表示多項式回歸係數(K值)，橫軸表示上晶圓UW的翹曲量(UW翹曲量)。
如圖31所示，於本例中，K7~K16、K19及K20各自對上晶圓UW的翹曲量不具有強感度。另一方面，K17及K18對上晶圓UW的翹曲量具有強感度。即，於本例的接合晶圓BW中，根據上晶圓UW的翹曲量的大小，基於接合OL測量的K17及K18的重疊偏移量可發生變化。因此，於第五實施方式的半導體製造系統PS中，生成藉由接合OL測量而獲得的多項式回歸係數(例如K17及K18)與上晶圓UW的翹曲量的關係式，且用於曝光處理中的對準。
[5-2]半導體裝置的製造方法
以下，作為第五實施方式的半導體裝置的製造方法，對使用了半導體製造系統PS的具體處理的一例進行說明。即，使用以下所說明的第五實施方式的曝光方法(曝光處理)製造半導體裝置。
[5-2-1]校正式的生成方法
圖32是表示第五實施方式的曝光裝置1中所使用的OL校正式的生成方法的一例的流程圖。參照圖32來對OL校正式的生成方法的一例進行說明。
首先，與第四實施方式同樣地，執行S300~S303的處理。即，準備翹曲量不同的多個上晶圓UW，執行上晶圓UW的接合面的曝光處理(S300)。準備翹曲量大致相等的多個下晶圓LW，執行下晶圓LW的接合面的曝光處理(S301)。然後，執行下晶圓LW與上晶圓UW的接合處理(S302)。然後，對S302的處理中所形成的多個接合晶圓BW分別執行接合OL測量(S303)。
接著，伺服器3基於S303的處理中的接合OL的測量結果，生成上晶圓UW的翹曲量與接合OL的測量結果相關聯的OL(覆蓋)校正式(S400)。然後，所生成的OL校正式例如儲存於曝光裝置1的儲存裝置11中。OL校正式是上晶圓UW的翹曲量與規定的K值的關係式。即，藉由將上晶圓UW的翹曲量的測量值代入OL校正式，可計算出曝光裝置1能夠用於對準校正中的K值的校正值。該K值是相對於上晶圓UW的翹曲量具有依賴性的參數，例如是K17及K18。作為OL校正式中所使用的K值，並不限定於K17及K18，亦可使用其他K值。於第五實施方式中，只要於OL校正式中使用至少在接合OL中對上晶圓UW的翹曲量具有感度的K值即可。
[5-1-2]自曝光處理至接合處理為止的流程
圖33是表示與第五實施方式的半導體製造系統PS中的隨機成分的對準校正相關的步驟的一例的流程圖。以下，參照圖33來對第五實施方式中的自曝光處理至接合處理為止的流程進行說明。
首先，測量作為接合面的曝光對象的上晶圓UW的翹曲量(S310)。上晶圓UW的翹曲量的資料例如經由伺服器3被傳送至曝光裝置1中，並儲存於曝光裝置1的儲存裝置11中。
接著，使用基於S400的處理中所生成的OL校正式及S310的處理中測量出的上晶圓UW的翹曲量的OL校正值來執行上晶圓UW的接合面的曝光處理(S410)。具體而言，第五實施方式的曝光裝置1首先藉由將上晶圓UW的翹曲量的數值代入OL校正式，計算出例如K17及K18的OL校正值。然後，曝光裝置1於對準校正處理(圖9的S103)中，對藉由使用了至少三處的對準標記AM的測量結果的多項式回歸而計算出的OL校正值，反映出基於上晶圓UW的翹曲量而計算出的K17及K18的OL校正值。即，對於K值的校正，可使用藉由將上晶圓UW的翹曲量代入OL校正式中而計算出的K值。例如，基於上晶圓UW的翹曲量而計算出的OL校正值(K17及K18)可用作晶圓面內的對準校正值的偏移。
另外，與S310及S311的處理同時地執行下晶圓LW的前步驟的處理(S320)。藉此，形成下晶圓LW。
於相關聯的上晶圓UW及下晶圓LW各自的前步驟完成 時(S330)，執行接合處理(S331)。藉此，形成相關聯的上晶圓UW及下晶圓LW接合而成的接合晶圓BW。第五實施方式的曝光裝置1中的其他處理與第四實施方式相同。
[5-2]第五實施方式的效果
根據以上所說明的第五實施方式的曝光裝置1，與第四實施方式同樣地，曝光處理中的上晶圓UW的重疊偏移變大，但可抑制接合處理中的重疊偏移。其結果，第五實施方式的曝光裝置1與第四實施方式同樣地可改善半導體裝置的良率。
再者，於第五實施方式中的OL校正式的生成中可與第四實施方式的變形例同樣地利用任尼克多項式。於本例中，使用與上晶圓UW的翹曲量的相關性強的任尼克係數，生成OL校正式。然後，曝光處理1基於上晶圓UW的翹曲量計算出該任尼克係數的校正值，且用於對準校正處理中。即，曝光裝置1亦可基於根據上晶圓UW的翹曲量計算出的規定的任尼克係數的校正值，來對對準校正中的規定的任尼克係數的數值進行校正。於OL校正式的生成中使用任尼克多項式的情況下，與使用多項式回歸係數的情況同樣地，亦可抑制接合處理中的重疊偏移。
[6]其他
於所述實施方式中，用於動作的說明的流程圖僅為一例。使用流程圖來說明的各動作可於處理的順序能夠實現的範圍內進行調換，亦可追加其他處理，亦可省略一部分處理。於所述實施方式中，例示了對被載置(保持)於下載台230的下晶圓LW應用 對準校正並進行接合的情況，但並不限定於此。接合處理中的對準校正例如可應用於被載置(保持)於上載台233的上晶圓UW，亦可應用於被保持於上載台233的上晶圓UW、以及被保持於下載台230的下晶圓UW此兩者中。第四實施方式可與第一實施方式~第三實施方式中的任一者組合。第五實施方式可與第一實施方式~第三實施方式中的任一者組合。於本說明書中，亦可代替CPU，而使用微處理單元(Micro Processing Unit，MPU)、應用特定積體電路(Application Specific Integrated Circuit，ASIC)或現場可程式邏輯閘陣列(field-programmable gate array，FPGA)。另外，實施方式中所說明的處理分別可藉由專用的硬體來實現。實施方式中所說明的處理可混合存在藉由軟體執行的處理、以及藉由硬體執行的處理，亦可為其中任一者。
再者，晶圓的翹曲量可藉由曝光裝置1來進行測量，亦可藉由外部的測量裝置來進行測量。於本說明書中，晶圓的翹曲量例如藉由晶圓的外周部的高度與晶圓的中心部的高度之差來表現。作為晶圓的翹曲量的單位，例如使用微米(μm)。晶圓的翹曲量可基於晶圓中心的高度的測量結果，藉由距三點基準平面的帶符號的距離來表現。關於晶圓的翹曲量，例如於在三點基準平面之上的情況下設定為正，於在三點基準平面之下的情況下設定為負。晶圓的翹曲量例如可藉由使用雷射位移計、共焦點式位移計、靜電電容式、外差干涉儀、斐索干涉儀等對晶圓的各座標的高度進行測量來計算出晶圓形狀(翹曲)，而進行測量。
於本說明書中，「連接」表示電連接，並不排除於其間介隔其他元件的情況。「電連接」只要能夠與經電連接者同樣地運作，則可介隔絕緣體。「柱狀」表示設置於在製造步驟中所形成的孔內的結構體。「俯視」例如與在相對於半導體基板80的表面的垂直方向上觀察對象物對應。「區域」亦可視為由CMOS晶片CC的半導體基板80包含的結構。例如，於規定為半導體基板80包含記憶區域MR的情況下，記憶區域MR與半導體基板80的上方的區域相關聯。貼合焊墊BP亦被稱為「接合金屬」。曝光裝置1的相機144亦可由光學系統(顯微鏡)及光接收感測器分開而構成。相機144、相機232及相機235各自只要能夠測量對準標記AM，則可被稱為「測量裝置」。於本說明書中，「重疊偏移」可被換言之為「位置偏移」。
第三實施方式中所說明的結構僅為例示，記憶設備4的結構並不限定於該些。記憶設備4的電路結構、平面佈局及剖面結構可根據記憶設備4的設計而適當變更。例如，於第三實施方式中，例示了於CMOS晶片CC上設置有記憶晶片MC的情況，但CMOS晶片CC亦可設置於記憶晶片MC上。例示了對下晶圓LW分配記憶晶片MC、對上晶圓UW分配CMOS晶片CC的情況，但亦可對上晶圓UW分配記憶晶片MC、對下晶圓LW分配CMOS晶片CC。於應用第一實施方式及第二實施方式中所說明的製造方法的情況下，較佳為於晶圓間晶圓倍率的偏差大的晶圓被分配給下晶圓LW。藉此，可抑制接合處理中的重疊偏移，因此可抑制重 疊偏移引起的不良的產生。
對本發明的若干實施方式進行了說明，但該些實施方式作為例子而提示，並不意圖限定發明的範圍。該些新穎的實施方式能夠以其他各種形態實施，可於不脫離發明的主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明的範圍或主旨中，並且包含於申請專利範圍中所記載的發明及其均等的範圍內。
S120、S121、S130、S131、S140、S141、S142:步驟

Claims (18)

  1. 一種半導體製造系統，其為包括對基板進行曝光的曝光裝置以及將兩個前述基板彼此接合的接合裝置，所述曝光裝置包括：載台，構成為能夠保持所述基板；測量裝置，對配置於所述基板上的多個對準標記進行測量；儲存裝置，構成為能夠儲存具有相互不同的對準校正值的多個校正映射；以及控制裝置，構成為基於曝光處理中的所述多個對準標記的測量結果或所述基板的翹曲量，自所述多個校正映射中選擇一個校正映射，並基於所述選擇的一個校正映射使所述載台移動，藉此控制對於所述基板的曝光位置，所述接合裝置在所述曝光處理後，使用兩個所述基板各自在所述曝光處理中所選擇的校正映射來執行接合處理。
  2. 如請求項1所述的半導體製造系統，其中所述曝光處理包含對於所述基板的多個曝射的曝光，所述校正映射包含每個曝射的對準校正值。
  3. 如請求項1所述的半導體製造系統，其中所述控制裝置於所述基板的曝光處理中，基於所述多個對準標記的測量結果，計算出所述基板的面內的倍率成分的對準校正係數，並基於所述對準校正係數的大小，自所述多個校正映射中選擇一個校正映射。
  4. 如請求項1所述的半導體製造系統，更包括伺服器，其中所述伺服器計算出兩個所述基板中晶圓倍率的處理值的差分，所述處理值為對準校正值與覆蓋校正值的和，所述對準校正值是基於所述對準標記的測量結果而計算出的重疊偏移成分的校正值。
  5. 如請求項1所述的半導體製造系統，其中所述接合裝置在所述接合處理中基於所述曝光處理的對準結果的差分來使所述接合裝置的載台變形。
  6. 一種半導體製造系統，其為包括對基板進行曝光的曝光裝置以及將兩個前述基板彼此接合的接合裝置，所述曝光裝置包括：載台，構成為能夠保持所述基板；測量裝置，構成為能夠對形成於所述基板上的多個對準標記進行測量；以及控制裝置，構成為基於第一對準校正係數及第二對準校正係數使所述載台移動，藉此控制對於所述基板的曝光位置，所述控制裝置於所述基板的曝光處理中，藉由使用了所述對準標記的測量結果的多項式回歸，計算出所述第一對準校正係數，並基於所述第一對準校正係數的大小或所述基板的翹曲量來對所述第二對準校正係數進行校正，所述接合裝置使用基於所述第一對準校正係數與所述第二對準校正係數所計算出的校正值來執行接合處理。
  7. 如請求項6所述的半導體製造系統，其中所述第一對準校正係數與倍率成分的位置偏移對應。
  8. 如請求項6所述的半導體製造系統，其中所述第二對準校正係數藉由所述多項式回歸而計算出，並基於所述第一對準校正係數的大小來進行校正。
  9. 如請求項8所述的半導體製造系統，其中曝光位置由使用了X方向及與所述X方向交叉的Y方向的座標系來表現，於將X座標設為「x」、將Y座標設為「y」的情況下，所述X方向的對準校正式包含K3．x與K17．x．y2之和，所述Y方向的對準校正式包含K4．y與K18．x2．y之和，所述K3及所述K4與所述第一對準校正係數對應，所述K17及所述K18與所述第二對準校正係數對應。
  10. 如請求項6所述的半導體製造系統，其中所述第二對準校正係數是任尼克多項式的係數。
  11. 一種半導體裝置的製造方法，其為包括曝光處理與接合處理的半導體裝置的製造方法，所述曝光處理包括：對配置於基板上的多個對準標記進行測量；基於配置於基板上的多個對準標記的測量結果或所述基板的翹曲量，自具有相互不同的對準校正值的多個校正映射中選擇一個校正映射；以及基於所述選擇的一個校正映射來控制對於所述基板的曝光位置， 所述接合處理為使用在所述曝光處理後的兩個所述基板各自在所述曝光處理中所選擇的校正映射來執行。
  12. 如請求項11所述的半導體裝置的製造方法，其中所述校正映射包含每個曝射的對準校正值。
  13. 如請求項11所述的半導體裝置的製造方法，更包括：對所述多個對準標記進行測量；基於所述對準標記的測量結果，計算出所述基板的面內的倍率成分的對準校正係數；以及基於所述對準校正係數的大小，自多個校正映射中選擇一個校正映射。
  14. 一種半導體裝置的製造方法，其為包括曝光處理與接合處理的半導體裝置的製造方法，所述曝光處理包括：對形成於基板上的對準標記進行測量；藉由使用了所述對準標記的測量結果的多項式回歸，計算出第一對準校正係數；基於所述第一對準校正係數的大小或所述基板的翹曲量來對第二對準校正係數進行校正；以及基於所述第一對準校正係數及校正後的所述第二對準校正係數來控制對於所述基板的曝光位置，所述接合處理為使用基於所述第一對準校正係數與所述第二對準校正係數所計算出的校正值來執行。
  15. 如請求項14所述的半導體裝置的製造方法，其中所述第一對準校正係數與倍率成分的位置偏移對應。
  16. 如請求項14所述的半導體裝置的製造方法，其中所述第二對準校正係數藉由所述多項式回歸而計算出，並基於所述第一對準校正係數的大小來進行校正。
  17. 如請求項16所述的半導體裝置的製造方法，其中曝光位置由使用了X方向及與所述X方向交叉的Y方向的座標系來表現，於將X座標設為「x」、將Y座標設為「y」的情況下，所述X方向的對準校正式包含K3．x與K17．x．y2之和，所述Y方向的對準校正式包含K4．y與K18．x2．y之和，所述K3及所述K4與所述第一對準校正係數對應，所述K17及所述K18與所述第二對準校正係數對應。
  18. 如請求項14所述的半導體裝置的製造方法，其中所述第二對準校正係數是任尼克多項式的係數。
TW111132594A 2022-01-25 2022-08-30 半導體製造系統與半導體裝置的製造方法 TWI836577B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-009549 2022-01-25
JP2022009549 2022-01-25
JP2022124977A JP2023108580A (ja) 2022-01-25 2022-08-04 露光装置及び露光方法
JP2022-124977 2022-08-04

Publications (2)

Publication Number Publication Date
TW202331419A TW202331419A (zh) 2023-08-01
TWI836577B true TWI836577B (zh) 2024-03-21

Family

ID=83319242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132594A TWI836577B (zh) 2022-01-25 2022-08-30 半導體製造系統與半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US20230236495A1 (zh)
EP (1) EP4215989A1 (zh)
TW (1) TWI836577B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020042664A1 (en) * 2000-05-31 2002-04-11 Nikon Corporation Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus
EP1901337A1 (en) * 2005-05-25 2008-03-19 Nikon Corporation Exposure method and lithography system
WO2017038026A1 (en) * 2015-09-02 2017-03-09 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and product manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020042664A1 (en) * 2000-05-31 2002-04-11 Nikon Corporation Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus
EP1901337A1 (en) * 2005-05-25 2008-03-19 Nikon Corporation Exposure method and lithography system
WO2017038026A1 (en) * 2015-09-02 2017-03-09 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and product manufacturing method

Also Published As

Publication number Publication date
TW202331419A (zh) 2023-08-01
EP4215989A1 (en) 2023-07-26
US20230236495A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US8330248B2 (en) Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method
JP3428872B2 (ja) 露光方法および装置
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
US7463334B2 (en) Exposure apparatus and device manufacturing method
JP2018081281A (ja) 露光装置、露光方法、および物品の製造方法
JP3352354B2 (ja) 露光装置およびデバイス製造方法
TWI836577B (zh) 半導體製造系統與半導體裝置的製造方法
CN110568726A (zh) 一种曝光聚焦补偿方法
CN116540497A (zh) 曝光装置和曝光方法
JP2023108580A (ja) 露光装置及び露光方法
TWI843423B (zh) 接合裝置、接合方法、及半導體裝置的製造方法
US20230195002A1 (en) Exposure device and method for manufacturing semiconductor device
US20240210839A1 (en) Exposure apparatus, exposure method, and method for manufacturing semiconductor device
EP4293710A1 (en) Bonding apparatus, bonding method, and method of manufacturing semiconductor device
EP4391042A1 (en) Exposure apparatus and exposure method
CN113495433B (zh) 曝光方法、曝光装置及半导体装置的制造方法
CN118226711A (zh) 曝光装置、曝光方法以及半导体装置的制造方法
JPH1197342A (ja) 位置合わせ方法
JPH11283906A (ja) 半導体集積回路装置又は集積回路製造用板状物の製造方法
US20080123108A1 (en) Method for measuring critical dimensions of a pattern using an overlay measuring apparatus
TWI809828B (zh) 疊對量測標記
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
CN115704997A (zh) 一种半导体器件制作方法、设备、半导体曝光方法及系统
US6784974B1 (en) Exposure method and exposure apparatus
JP2010161280A (ja) 露光装置及びデバイス製造方法