TW202347728A - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TW202347728A TW202347728A TW112119332A TW112119332A TW202347728A TW 202347728 A TW202347728 A TW 202347728A TW 112119332 A TW112119332 A TW 112119332A TW 112119332 A TW112119332 A TW 112119332A TW 202347728 A TW202347728 A TW 202347728A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- forming
- along
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000002955 isolation Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 335
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本公開涉及一種半導體結構及其形成方法。所述半導體結構的形成方法包括如下步驟：形成堆疊層於基板的頂面，所述堆疊層包括沿第一方向間隔排布的多個半導體層，所述堆疊層包括電晶體區域、電容區域和位元線區域，所述半導體層包括沿第三方向間隔排布的半導體柱；於所述電容區域內形成沿所述第二方向延伸的電容器；於所述電晶體區域內形成字線，所述字線沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述半導體柱；於所述位元線區域內形成位元線，所述位元線沿所述第一方向延伸。本公開在提高半導體結構集成度的同時，還能夠增大半導體結構的記憶密度，改善半導體結構的性能。
Description
本公開涉及半導體製造技術領域，尤其涉及一種半導體結構及其形成方法。
動態隨機記憶體（Dynamic Random Access Memory，DRAM）是電腦等電子設備中常用的半導體裝置，其由多個記憶單元構成，每個記憶單元通常包括電晶體和電容器。所述電晶體的閘極與字線電連接、源極與位元線電連接、汲極與電容器電連接，字線上的字線電壓能夠控制電晶體的開啓和關閉，從而通過位元線能夠讀取儲存在電容器中的資料訊息，或者將資料訊息寫入到電容器中。
DRAM等半導體結構多採用二維結構，從而導致半導體結構的記憶密度和集成度均不高，難以滿足不同領域對半導體記憶容量的需求。
因此，如何提高半導體結構的集成度，從而改善半導體結構的性能，是當前亟待解決的技術問題。
本公開一些實施例提供的半導體結構及其形成方法，用於解決半導體結構的集成度較低的問題，以改善半導體結構的性能，擴大半導體結構的應用領域。
根據一些實施例，本公開提供了一種半導體結構的形成方法，包括如下步驟：
形成堆疊層於基板的頂面，所述堆疊層包括沿第一方向間隔排布的多個半導體層，所述堆疊層包括電晶體區域、以及沿第二方向分布於所述電晶體區域相對兩側的電容區域和位元線區域，所述半導體層包括沿第三方向間隔排布的半導體柱，所述第一方向為垂直於所述基板的頂面的方向，所述第二方向和所述第三方向均為平行於所述基板的頂面的方向，且所述第二方向與所述第三方向相交；
於所述電容區域內形成沿所述第二方向延伸的電容器；
於所述電晶體區域內形成字線，所述字線沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述半導體柱；
於所述位元線區域內形成位元線，所述位元線沿所述第一方向延伸、且與沿所述第一方向間隔排布的所述半導體柱接觸電連接。
在一些實施例中，形成堆疊層於基板的頂面的具體步驟包括：
沿所述第一方向交替沉積半導體層和第一犧牲層於所述基板的頂面，形成所述堆疊層；
蝕刻所述堆疊層，形成曝露所述基板的第一溝槽，所述第一溝槽將所述半導體層分隔為沿所述第三方向間隔排布的半導體柱。
在一些實施例中，於所述半導體柱包括位於所述電容區域的導電柱；於所述電容區域內形成沿所述第二方向延伸的電容器的具體步驟包括：
去除所述電容區域的所述第一犧牲層，形成位於所述電容區域內的相鄰兩層所述半導體層之間的第一空隙；
於所述第一空隙內形成覆蓋所述導電柱的導電層、覆蓋所述導電層的電介質層、覆蓋所述電介質層的上電極層、以及覆蓋所述上電極層的共用電極層，形成包括所述導電柱、所述導電層、所述電介質層、所述上電極層和所述共用電極層的電容器。
在一些實施例中，形成包括所述導電柱、所述導電層、所述電介質層、所述上電極層和所述共用電極層的電容器的具體步驟包括：
形成連續覆蓋沿所述第一方向間隔排布的所述第一空隙的內壁的導電層；
形成覆蓋所述導電層表面的電介質層；
形成覆蓋所述電介質層表面的上電極層；
形成覆蓋所述上電極層表面的共用電極層；
去除覆蓋於所述電晶體區域內的所述第一犧牲層側壁上的所述導電層、所述電介質層、所述上電極層和所述共用電極層，於所述電容區域內相鄰的兩層所述半導體層之間形成第一開口，所述導電柱、以及所述第一空隙內殘留的所述導電層、所述電介質層、所述上電極層和所述共用電極層形成所述電容器。
在一些實施例中，所述半導體柱包括位於所述電晶體區域的主動柱，所述主動柱包括通道區、以及沿所述第二方向分布於所述通道區相對兩側的源極區和汲極區，所述汲極區與所述電容區域相鄰，所述源極區與所述位元線區域相鄰；於所述電晶體區域內形成字線的具體步驟包括：
去除所述電晶體區域的所述第一犧牲層、以及所述位元線區域的所述堆疊層，於所述電晶體區域內形成至少曝露所述通道區的第二空隙、並於所述位元線區域內形成曝露所述基板的第二溝槽；
於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線。
在一些實施例中，於所述電晶體區域內形成至少曝露所述通道區的第二空隙、並於所述位元線區域內形成曝露所述基板的第二溝槽的具體步驟包括：
形成填充滿所述第一開口的電容隔離層；
去除所述位元線區域的所述堆疊層，於所述位元線區域形成曝露所述基板的第二溝槽；
沿所述第二溝槽去除所述電晶體區域的所述第一犧牲層，於所述電晶體區域內的相鄰兩層所述半導體層之間形成曝露所述通道區、所述汲極區和所述源極區的第二空隙。
在一些實施例中，所述第二溝槽的底部曝露所述基板的頂面；或者，
所述第二溝槽延伸至所述基板內部。
在一些實施例中，所述堆疊層中包括沿所述第二方向分布於一個所述位元線區域相對兩側的兩個所述電晶體區域，且所述電晶體區域背離所述位元線區域的一側具有一個所述電容區域；沿所述第二溝槽去除所述電晶體區域的所述第一犧牲層的具體步驟包括：
沿所述第二溝槽同時去除兩個所述電晶體區域的所述第一犧牲層。
在一些實施例中，於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線的具體步驟包括：
形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層，所述初始字線層至少連續包覆沿所述第三方向間隔排布的所述主動柱；
形成覆蓋所述初始字線層表面、並填充滿所述第二空隙和所述第二溝槽的隔離層；
去除所述第二溝槽內、所述源極區上方和所述汲極區上方的所述初始字線層和所述隔離層，形成位於相鄰兩個所述汲極區域之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始字線層作為所述字線，殘留於相鄰兩條所述字線之間的所述隔離層作為字線隔離層。
在一些實施例中，所述堆疊層包括沿所述第一方向交替堆疊的所述半導體層和第一犧牲層，所述半導體柱包括位於所述電晶體區域的主動柱，所述主動柱包括通道區；
所述第一犧牲層在所述第一方向上的厚度大於4倍的所述半導體層中沿所述第三方向相鄰的兩個所述通道區之間間隙寬度。
在一些實施例中，形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層的具體步驟包括：
採用側向原子層沉積製程形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層。
在一些實施例中，於所述位元線區域內形成位元線之前，還包括如下步驟：
去除所述電容隔離層；
形成填充滿所述第一開口、所述第二開口、所述第三開口和所述第二溝槽的介質層；
去除所述第二溝槽內的所述介質層。
在一些實施例中，於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線的具體步驟包括：
沿所述第二溝槽沉積閘極材料於所述第二空隙內壁和所述第二溝槽的內壁，形成包覆所述主動柱的初始閘極層，沿所述第三方向相鄰的兩個所述初始閘極層相互獨立；
沿所述第二溝槽沉積初始字線材料，形成覆蓋於所述初始閘極層表面的初始字線層，所述初始字線層至少連續包覆沿所述第三方向間隔排布的所述主動柱；
形成覆蓋所述初始字線層表面、並填充滿所述第二空隙和所述第二溝槽的隔離層；
去除所述第二溝槽內、所述源極區上方和所述汲極區上方的所述初始閘極層、所述初始字線層和所述隔離層，形成位於相鄰兩個所述汲極區之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始閘極層作為閘極層，殘留於所述閘極層上方、以及沿所述第三方向相鄰的兩個所述閘極層之間的所述初始字線層作為所述字線，殘留於相鄰兩條所述字線之間的所述隔離層作為字線隔離層。
在一些實施例中，所述半導體層的材料為包括摻雜離子的矽材料。
根據另一些實施例，本公開還提供了一種半導體結構，採用如上任一項所述的半導體結構的形成方法形成。
本公開提供的半導體結構及其形成方法，通過形成堆疊層於基板的頂面，且所述堆疊層中包括沿垂直於所述基板的頂面的方向間隔排布的多個半導體層，且每個所述半導體層包括沿平行於所述基板的頂面的方向間隔排布的多個半導體柱，從而使得所述堆疊層中的多個半導體柱呈三維陣列堆疊，後續通過形成水平電容器、水平字線和垂直位元線，將傳統的二維半導體結構轉變為三維半導體結構，在提高半導體結構集成度的同時，還能夠增大半導體結構的記憶密度，改善半導體結構的性能。另外，本公開還能實現兩個電晶體共享一條位元線，從而有助於進一步縮小半導體結構的尺寸，提高半導體結構的記憶容量。
下面結合附圖對本公開提供的半導體結構及其形成方法的具體實施方式做詳細說明。
本具體實施方式提供了一種半導體結構的形成方法，圖1是本公開具體實施方式中半導體結構的形成方法流程圖，圖2至圖23是本公開具體實施方式在形成半導體結構的過程中主要的製程結構示意圖。本具體實施方式中所述的半導體結構可以是但不限於DRAM。如圖1-圖23所示，所述半導體結構的形成方法，包括如下步驟：
步驟S11，形成堆疊層21於基板20的頂面，所述堆疊層21包括沿第一方向D1間隔排布的多個半導體層212，所述堆疊層21包括電晶體區域，以及沿第二方向D2分布於所述電晶體區域相對兩側的電容區域和位元線區域，所述半導體層212包括沿第三方向D3間隔排布的半導體柱26，所述第一方向D1為垂直於所述基板20的頂面的方向，所述第二方向D2和所述第三方向D3均為平行於所述基板20的頂面的方向，且所述第二方向D2與所述第三方向D3相交，如圖5所示，其中，圖5中的（a）為俯視結構示意圖，圖5中的（b）為圖5中的（a）在AA位置的截面示意圖。
具體來說，所述基板20可以是但不限於矽基板，本具體實施方式以所述基板20為矽基板為例進行說明。在其他示例中，所述基板20可以為氮化鎵、砷化鎵、碳化鎵、碳化矽或SOI等半導體基板。所述基板20用於支撑在其上方的半導體器件。所述基板20的頂面是指所述基板20用於形成所述堆疊層21的表面。
在一些實施例中，形成堆疊層21於基板20的頂面的具體步驟包括：
沿所述第一方向D1交替沉積半導體層212和第一犧牲層211於所述基板20的頂面，形成所述堆疊層21，如圖2所示，其中，圖2中的（a）為俯視結構示意圖，圖2中的（b）為圖2中的（a）在AA位置的截面示意圖；
蝕刻所述堆疊層21，形成曝露所述基板20的第一溝槽25，所述第一溝槽25將所述半導體層212分隔為沿所述第三方向D3間隔排布的半導體柱26，如圖5所示。
具體來說，可以採用外延生長的方式沿所述第一方向D1交替形成第一犧牲層211和所述半導體層212於所述基板20的頂面，形成所述堆疊層21，如圖2所示。所述堆疊層21中所述第一犧牲層211和所述半導體層212交替沉積的具體層數，本領域具有通常知識者可以根據實際需要進行選擇。所述堆疊層21中所述第一犧牲層211和所述半導體層212交替沉積的層數越多，形成的所述半導體結構的記憶容量越大。在一些實施例中，所述半導體層212的材料為包括摻雜離子的矽材料，所述第一犧牲層211的材料為鍺化矽。其中，所述摻雜離子可以是但不限於磷離子。通過採用包括摻雜離子的矽材料來形成所述半導體層212，使得後續在形成電晶體中的通道區、源極區和汲極區時無需再進行摻雜，從而簡化所述半導體結構的形成製程。包括摻雜離子的矽材料與鍺化矽材料之間具有較高的蝕刻選擇比，從而便於後續選擇性的去除所述第一犧牲層211，而不對所述半導體層212造成損傷。
然後，沉積第二犧牲層於所述堆疊層21的頂面。所述第二犧牲層可以為單層結構，也可以為多層結構。在一實施例中，所述第二犧牲層包括覆蓋於所述堆疊層21頂面的第一襯墊層22、以及位於所述第一襯墊層22頂面的第二襯墊層23，如圖3所示，其中，圖3中的（a）為俯視結構示意圖，圖3中的（b）為圖3中的（a）在AA位置的截面示意圖。其中，所述第一襯墊層22的材料可以是但不限於氧化物材料（例如二氧化矽），所述第二襯墊層23的材料可以是但不限於氮化物材料（例如氮化矽）。本具體實施方式中所述的多個是指兩個以上。
形成圖案化的第一光阻層24於所述第二襯墊層23的表面，且所述第一光阻層24中具有曝露所述第二襯墊層23的第一蝕刻窗口241，如圖4所示，其中，圖4中的（a）為俯視結構示意圖，圖4中的（b）為圖4中的（a）在AA位置的截面示意圖。沿所述第一蝕刻窗口241向下蝕刻所述第二襯墊層23、所述第一襯墊層22和所述堆疊層21，形成多個曝露所述基板20的所述第一溝槽25，且多個所述第一溝槽25沿所述第三方向D3間隔排布，從而將每個所述半導體層212分隔為沿所述第三方向D3間隔排布的多個半導體柱26，並將每個所述第一犧牲層211分隔為沿所述第三方向D3間隔排布的多個犧牲柱27，如圖5所示。所述第一襯墊層22和所述第二襯墊層23一方面用於改善所述第一溝槽的形貌，另一方面還用於避免圖案化所述第一光阻層24的製程對所述堆疊層21最頂層的所述半導體層212造成損傷。
步驟S12，於所述電容區域內形成沿所述第二方向D2延伸的電容器，如圖12所示，其中，圖12中的（a）為俯視結構示意圖，圖12中的（b）為圖12中的（a）在AA位置的截面示意圖。
在一些實施例中，於所述半導體柱26包括位於所述電容區域的導電柱261；於所述電容區域內形成沿所述第二方向D2延伸的電容器的具體步驟包括：
去除所述電容區域的所述第一犧牲層211，形成位於所述電容區域內的相鄰兩層所述半導體層212之間的第一空隙29，如圖8所示，其中，圖8中的（a）為俯視結構示意圖，圖8中的（b）為圖8中的（a）在AA位置的截面示意圖；
於所述第一空隙29內形成覆蓋所述導電柱261的導電層301、覆蓋所述導電層301的電介質層302、覆蓋所述電介質層302的上電極層303、以及覆蓋所述上電極層303的共用電極層304，形成包括所述導電柱261、所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304的電容器。
在一些實施例中，形成包括所述導電柱261、所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304的電容器的具體步驟包括：
形成連續覆蓋沿所述第一方向D1間隔排布的所述第一空隙29的內壁的導電層301；
形成覆蓋所述導電301表面的電介質層302；
形成覆蓋所述電介質層302表面的上電極層303，如圖9所示，其中，圖9中的（a）為俯視結構示意圖，圖9中的（b）為圖9中的（a）在AA位置的截面示意圖；
形成覆蓋所述上電極層303表面的共用電極層304，如圖10所示，其中，圖10中的（a）為俯視結構示意圖，圖10中的（b）為圖10中的（a）在AA位置的截面示意圖；
去除覆蓋於所述電晶體區域內的所述第一犧牲層211側壁上的所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304，於所述電容區域內相鄰的兩層所述半導體層212之間形成第一開口31，所述導電柱261、以及所述第一空隙29內殘留的所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304形成所述電容器，如圖12所示。
具體來說，形成第三犧牲層28於所述第二襯墊層23的表面，如圖6所示，其中，圖6中的（a）為俯視結構示意圖，圖6中的（b）為圖6中的（a）在AA位置的截面示意圖。所述第三犧牲層28的材料可以是但不限於氧化物材料（例如二氧化矽）。接著，形成圖案化的第二光阻層於所述第三犧牲層28表面，所述第二光阻層中具有曝露所述第三犧牲層28的第二蝕刻窗口。沿所述第二蝕刻窗口向下蝕刻所述第三犧牲層28，曝露所述電晶體區域上方的所述第二襯墊層23，如圖7所示，其中，圖7中的（a）為俯視結構示意圖，圖7中的（b）為圖7中的（a）在AA位置的截面示意圖。殘留的所述第三犧牲層28覆蓋於所述電晶體區域和所述位元線區域的所述堆疊層21上方。然後，可以採用側向蝕刻製程去除所述電容區域的所述第一犧牲層211，形成位於所述電容區域內的相鄰兩層所述半導體層212之間的第一空隙29，如圖8所示。採用側向蝕刻製程形成所述第一空隙29能夠簡化所述半導體結構的製程，且能夠避免對所述電晶體區域和所述位元線區域的所述堆疊層21造成損傷。
採用側向原子層沉積製程連續沉積金屬鎢或者TiN等導電材料於沿所述第一方向D1間隔排布的多個所述第一空隙29的內壁，形成連續覆蓋沿所述第一方向D1間隔排布的多個所述導電柱261表面的所述導電層301。接著，沉積具有較高介電常數（HK）的材料於所述導電層301表面，形成所述電介質層302。沉積金屬鎢或者TiN等導電材料於所述電介質層302表面，形成所述上電極層303，如圖9所示。沉積多晶矽等導電材料於所述第一空隙29內，形成覆蓋所述上電極層303並填充滿所述第一空隙29的所述共用電極層304，如圖10所示。去除所述堆疊層21頂面上的所述第一襯墊層22、所述第二襯墊層23、所述第三犧牲層28、所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304之後，得到如圖11所示的結構，其中，圖11中的（a）為俯視結構示意圖，圖11中的（b）為圖11中的（a）在AA位置的截面示意圖。
之後，形成圖案化的第三光阻層於所述堆疊層21的上方，且所述第三光阻層中具有曝露部分所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304的第三蝕刻窗口。沿所述第三蝕刻窗口向下蝕刻所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304，去除覆蓋於所述電晶體區域內的所述第一犧牲層211側壁上的所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304，於所述電容區域內相鄰的兩層所述半導體層212之間形成第一開口31，所述導電柱261、以及所述第一空隙29內殘留的所述導電層301、所述電介質層302、所述上電極層303和所述共用電極層304形成所述電容器，如圖12所示。其中，所述導電柱261和所述導電層301共同作為所述電容器的下電極層。沉積氧化物等絕緣介質材料於所述第一開口31內，形成電容隔離層32，如圖13所示，其中，圖13中的（a）為俯視結構示意圖，圖13中的（b）為圖13中的（a）在AA位置的截面示意圖。
本具體實施方式通過使得所述第一空隙29沿所述第二方向D2的長度大於所述電容器沿所述第二方向D2的長度，便於形成所述電容隔離層32來隔離所述電容器和所述電晶體區域，避免後續形成字線的製程對已形成的所述電容器造成損傷。
步驟S13，於所述電晶體區域內形成字線40，所述字線40沿所述第三方向D3延伸、且連續包覆沿所述第三方向D3間隔排布的所述半導體柱26，如圖18所示，其中，圖18中的（a）為俯視結構示意圖，圖18中的（b）為圖18中的（a）在AA位置的截面示意圖，圖18中的（c）為圖18中的（a）在BB位置的截面示意圖。
在一些實施例中，所述半導體柱26包括位於所述電晶體區域的主動柱36（參見圖18），所述主動柱36包括通道區、以及沿所述第二方向D2分布於所述通道區相對兩側的源極區和汲極區，所述汲極區與所述電容區域相鄰，所述源極區與所述位元線區域相鄰；於所述電晶體區域內形成字線40的具體步驟包括：
去除所述電晶體區域的所述第一犧牲層211、以及所述位元線區域的所述堆疊層21，於所述電晶體區域內形成至少曝露所述通道區的第二空隙35、並於所述位元線區域內形成曝露所述基板20的第二溝槽34，如圖15所示，其中，圖15中的（a）為俯視結構示意圖，圖15中的（b）為圖15中的（a）在AA位置的截面示意圖，圖15中的（c）為圖15中的（a）在BB位置的截面示意圖；
於所述第二空隙35內形成沿所述第三方向D3延伸、且連續包覆沿所述第三方向D3間隔排布的所述通道區的所述字線40，如圖18所示。
在一些實施例中，於所述電晶體區域內形成至少曝露所述通道區的第二空隙35、並於所述位元線區域內形成曝露所述基板的第二溝槽34的具體步驟包括：
形成填充滿所述第一開口31的電容隔離層32；
去除所述位元線區域的所述堆疊層21，於所述位元線區域形成曝露所述基板20的第二溝槽34，如圖14所示，其中，圖14中的（a）為俯視結構示意圖，圖14中的（b）為圖14中的（a）在AA位置的截面示意圖；
沿所述第二溝槽34去除所述電晶體區域的所述第一犧牲層211，於所述電晶體區域內的相鄰兩層所述半導體層212之間形成曝露所述通道區、所述汲極區和所述源極區的第二空隙35，如圖15所示。
在一些實施例中，所述第二溝槽34的底部曝露所述基板20的頂面，即在蝕刻過程中以所述基板20作為蝕刻截止層，從而準確的控制蝕刻終點，避免對所述基板20造成損傷。
在另一些實施例中，所述第二溝槽34延伸至所述基板20內部，以增大後續於所述第二溝槽34內形成的位元線與所述基板20的接觸面積。
在一些實施例中，所述堆疊層21中包括沿所述第二方向D2分布於一個所述位元線區域相對兩側的兩個所述電晶體區域，且所述電晶體區域背離所述位元線區域的一側具有一個所述電容區域；沿所述第二溝槽34去除所述電晶體區域的所述第一犧牲層211的具體步驟包括：
沿所述第二溝槽34同時去除兩個所述電晶體區域的所述第一犧牲層211。
具體來說，通過在所述堆疊層21中設置一個所述位元線區域，並在沿所述第二方向D2分布於所述位元線區域相對兩側各設置一個所述電晶體區域，以及在每個所述電晶體區域背離所述位元線區域的一側設置一個電容區域，從而能夠使得後續形成的兩個電晶體能夠共用一條位元線，從而能夠進一步縮小所述半導體結構的體積，提高所述半導體結構的集成度。
在一些實施例中，於所述第二空隙35內形成沿所述第三方向D3延伸、且連續包覆沿所述第三方向D3間隔排布的所述通道區的所述字線40的具體步驟包括：
形成覆蓋所述第二空隙35內壁和所述第二溝槽34的內壁的初始字線層37，所述初始字線層37至少連續包覆沿所述第三方向D3間隔排布的所述主動柱36，如圖16所示，其中，圖16中的（a）為俯視結構示意圖，圖16中的（b）為圖16中的（a）在AA位置的截面示意圖，圖16中的（c）為圖16中的（a）在BB位置的截面示意圖，圖16中的（d）為圖16中的（c）的虛線框中的放大示意圖；
形成覆蓋所述初始字線層37表面、並填充滿所述第二空隙35和所述第二溝槽34的隔離層39，如圖17所示，其中，圖17中的（a）為俯視結構示意圖，圖17中的（b）為圖17中的（a）在AA位置的截面示意圖，圖17中的（c）為圖17中的（a）在BB位置的截面示意圖；
去除所述第二溝槽34內、所述源極區上方和所述汲極區上方的所述初始字線層37和所述隔離層39，形成位於相鄰兩個所述汲極區域之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始字線層37作為所述字線40，殘留於相鄰兩條所述字線40之間的所述隔離層39作為字線隔離層41，如圖18所示。
在一些實施例中，形成覆蓋所述第二空隙35內壁和所述第二溝槽34的內壁的初始字線層37的具體步驟包括：
採用側向原子層沉積製程形成覆蓋所述第二空隙35內壁和所述第二溝槽34的內壁的初始字線層37。
具體來說，在形成所述第二空隙35之後，可以採用原位水汽氧化（In-Situ Steam Generation oxidation）或者側向沉積製程形成覆蓋所述主動柱36表面的閘極介質層38，如圖16所示。之後，再採用側向原子層沉積製程沉積金屬鎢或者TiN等導電材料於所述閘極介質層38表面，形成覆蓋所述第二空隙35內壁和所述第二溝槽34的內壁的初始字線層37。側向沉積製程能夠確保所述初始字線層37充分覆蓋所述第二空隙35的內壁，從而進一步改善所述半導體結構的電性能。
在一些實施例中，所述堆疊層21包括沿所述第一方向D1交替堆疊的所述半導體層212和第一犧牲層211，所述半導體柱26包括位於所述電晶體區域的主動柱36，所述主動柱36包括通道區；
所述第一犧牲層211在所述第一方向D1上的厚度A大於4倍的所述半導體層212中沿所述第三方向D3相鄰的兩個所述通道區之間間隙寬度B，即A＞4B。
具體來說，通過將所述第一犧牲層211在所述第一方向D1上的厚度A設置為大於所述半導體層212中沿所述第三方向D3相鄰的兩個所述通道區之間間隙寬度B的4倍，從而使得在沉積用於形成所述初始字線層37的字線材料時，所述字線材料沿所述第三方向D3先連接成一條線，從而確保最終形成的所述字線40沿所述第三方向D3延伸、且能夠充分、完全的連續包覆所述半導體層212中沿所述第三方向D3間隔排布的所有所述通道區。
在另一些實施例中，於所述第二空隙35內形成沿所述第三方向D3延伸、且連續包覆沿所述第三方向D3間隔排布的所述通道區的所述字線40的具體步驟包括：
沿所述第二溝槽34沉積閘極材料於所述第二空隙35內壁和所述第二溝槽34的內壁，形成包覆所述主動柱36的初始閘極層50，沿所述第三方向D3相鄰的兩個所述初始閘極層50相互獨立，如圖22所示，其中，圖22中的（c）為截面結構示意圖，圖22中的（d）為圖22中的（c）虛線框中的放大示意圖；
沿所述第二溝槽34沉積初始字線材料，形成覆蓋於所述初始閘極層50表面的初始字線層37，所述初始字線層37至少連續包覆沿所述第三方向D3間隔排布的所述主動柱36，如圖23所示，其中，圖23中的（c）為截面結構示意圖，圖23中的（d）為圖23中的（c）虛線框中的放大示意圖；
形成覆蓋所述初始字線層37表面、並填充滿所述第二空隙35和所述第二溝槽34的隔離層；
去除所述第二溝槽34內、所述源極區上方和所述汲極區上方的所述初始閘極層50、所述初始字線層37和所述隔離層，形成位於相鄰兩個所述汲極區之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始閘極層50作為閘極層，殘留於所述閘極層上方、以及沿所述第三方向D3相鄰的兩個所述閘極層之間的所述初始字線層37作為所述字線，殘留於相鄰兩條所述字線之間的所述隔離層作為字線隔離層。
具體來說，在形成所述第二溝槽34和所述第二空隙35之後，可以採用原位水汽氧化或者側向沉積製程形成覆蓋所述主動柱36表面的閘極介質層。之後，採用側向原子層沉積製程沉積TiN等導電材料於所述閘極介質層表面，形成位於所述閘極介質層上方的所述初始閘極層50。多個所述初始閘極層50分別位於多個所述通道區上方，且任意相鄰的兩個所述初始閘極層50相互獨立。之後，再採用側向原子層沉積製程沉積金屬鎢等導電材料於所述初始閘極層50表面，形成至少連續包覆沿所述第三方向D3間隔排布的所述主動柱36的所述初始字線層37。通過先形成所述初始閘極層50，一方面，可以進一步確保後續形成的所述初始字線層37能夠充分、且連續的包覆沿所述第三方向D3間隔排布的所述通道區；另一方面，還能夠增强所述初始字線層37與所述初始閘極層50之間的黏附性。
步驟S14，於所述位元線區域內形成位元線44，所述位元線44沿所述第一方向D1延伸、且與沿所述第一方向D1間隔排布的所述半導體柱26接觸電連接，如圖21所示，其中，圖21中的（a）為俯視結構示意圖，圖21中的（b）為圖21中的（a）在AA位置的截面示意圖，圖21中的（c）為圖21中的（a）在BB位置的截面示意圖。
在一些實施例中，於所述位元線區域內形成位元線之前，還包括如下步驟：
去除所述電容隔離層32，如圖19所示，其中，圖19中的（a）為俯視結構示意圖，圖19中的（b）為圖19中的（a）在AA位置的截面示意圖，圖19中的（c）為圖19中的（a）在BB位置的截面示意圖；
形成填充滿所述第一開口31、所述第二開口、所述第三開口和所述第二溝槽34的介質層43，如圖20所示，其中，圖20中的（a）為俯視結構示意圖，圖20中的（b）為圖20中的（a）在AA位置的截面示意圖，圖20中的（c）為圖20中的（a）在BB位置的截面示意圖；
去除所述第二溝槽34內的所述介質層43。
具體來說，在去除所述第二溝槽37內的所述介質層43之後，可以沉積金屬鎢等導電材料於所述第二溝槽37內，形成沿所述第一方向D1延伸、且與沿所述第一方向D1間隔排布的所述半導體柱26中的所述源極區接觸電連接的所述位元線44，且一條所述位元線44同時與沿所述第二方向D2位於所述位元線44相對兩側的兩個所述源極區接觸電連接。
本具體實施方式還提供了一種半導體結構，所述半導體結構可以採用如圖1-圖23所述的半導體結構的形成方法形成。本具體實施方式提供的半導體結構的示意圖可以參見圖21。
本具體實施方式提供的半導體結構及其形成方法，通過形成堆疊層於基板的頂面，且所述堆疊層中包括沿垂直於所述基板的頂面的方向間隔排布的多個半導體層，且每個所述半導體層包括沿平行於所述基板的頂面的方向間隔排布的多個半導體柱，從而使得所述堆疊層中的多個半導體柱呈三維陣列堆疊，後續通過形成水平電容器、水平字線和垂直位元線，將傳統的二維半導體結構轉變為三維半導體結構，在提高半導體結構集成度的同時，還能夠增大半導體結構的記憶密度，改善半導體結構的性能。另外，本具體實施方式還能實現兩個電晶體共享一條位元線，從而有助於進一步縮小半導體結構的尺寸，提高半導體結構的記憶容量。
以上所述僅是本公開的優選實施方式，應當指出，對於本技術領域具有通常知識者，在不脫離本公開原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本公開的保護範圍。
A:厚度
B:間隙寬度
D1:第一方向
D2:第二方向
D3:第三方向
S11,S12,S13,S14:步驟
20:基板
21:堆疊層
211:第一犧牲層
212:半導體層
22:第一襯墊層
23:第二襯墊層
24:第一光阻層
241:第一蝕刻窗口
25:第一溝槽
26:半導體柱
261:導電柱
27:犧牲柱
28:第三犧牲層
29:第一空隙
301:導電層
302:介電質層
303:上電極層
304:共用電極層
31:第一開口
32:電容隔離層
34:第二溝槽
35:第二空隙
36:主動柱
37:初始字線層
38:閘極介質層
39:隔離層
40:字線
41:字線隔離層
43:介質層
44:位元線
50:閘極層
圖1是本公開具體實施方式中半導體結構的形成方法流程圖；
圖2至圖23是本公開具體實施方式在形成半導體結構的過程中主要的製程結構示意圖。
S11,S12,S13,S14:步驟
Claims (10)
- 一種半導體結構的形成方法，其特徵在於，包括如下步驟：形成堆疊層於基板的頂面，所述堆疊層包括沿第一方向間隔排布的多個半導體層，所述堆疊層包括電晶體區域、以及沿第二方向分布於所述電晶體區域相對兩側的電容區域和位元線區域，所述半導體層包括沿第三方向間隔排布的半導體柱，所述第一方向為垂直於所述基板的頂面的方向，所述第二方向和所述第三方向均為平行於所述基板的頂面的方向，且所述第二方向與所述第三方向相交；於所述電容區域內形成沿所述第二方向延伸的電容器；於所述電晶體區域內形成字線，所述字線沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述半導體柱；於所述位元線區域內形成位元線，所述位元線沿所述第一方向延伸、且與沿所述第一方向間隔排布的所述半導體柱接觸電連接。
- 根據請求項1所述的半導體結構的形成方法，其特徵在於，形成堆疊層於基板的頂面的具體步驟包括：沿所述第一方向交替沉積半導體層和第一犧牲層於所述基板的頂面，形成所述堆疊層；蝕刻所述堆疊層，形成曝露所述基板的第一溝槽，所述第一溝槽將所述半導體層分隔為沿所述第三方向間隔排布的半導體柱。
- 根據請求項2所述的半導體結構的形成方法，其特徵在於，所述半導體柱包括位於所述電容區域的導電柱；於所述電容區域內形成沿所述第二方向延伸的電容器的具體步驟包括：去除所述電容區域的所述第一犧牲層，形成位於所述電容區域內的相鄰兩層所述半導體層之間的第一空隙；於所述第一空隙內形成覆蓋所述導電柱的導電層、覆蓋所述導電層的電介質層、覆蓋所述電介質層的上電極層、以及覆蓋所述上電極層的共用電極層，形成包括所述導電柱、所述導電層、所述電介質層、所述上電極層和所述共用電極層的電容器。
- 根據請求項3所述的半導體結構的形成方法，其特徵在於，形成包括所述導電柱、所述導電層、所述電介質層、所述上電極層和所述共用電極層的電容器的具體步驟包括：形成連續覆蓋沿所述第一方向間隔排布的所述第一空隙的內壁的導電層；形成覆蓋所述導電層表面的電介質層；形成覆蓋所述電介質層表面的上電極層；形成覆蓋所述上電極層表面的共用電極層；去除覆蓋於所述電晶體區域內的所述第一犧牲層側壁上的所述導電層、所述電介質層、所述上電極層和所述共用電極層，於所述電容區域內相鄰的兩層所述半導體層之間形成第一開口，所述導電柱、以及所述第一空隙內殘留的所述導電層、所述電介質層、所述上電極層和所述共用電極層形成所述電容器。
- 根據請求項4所述的半導體結構的形成方法，其特徵在於，所述半導體柱包括位於所述電晶體區域的主動柱，所述主動柱包括通道區、以及沿所述第二方向分布於所述通道區相對兩側的源極區和汲極區，所述汲極區與所述電容區域相鄰，所述源極區與所述位元線區域相鄰；於所述電晶體區域內形成字線的具體步驟包括：去除所述電晶體區域的所述第一犧牲層、以及所述位元線區域的所述堆疊層，於所述電晶體區域內形成至少曝露所述通道區的第二空隙、並於所述位元線區域內形成曝露所述基板的第二溝槽；於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線，所述第二溝槽的底部曝露所述基板的頂面；或者，所述第二溝槽延伸至所述基板內部。
- 根據請求項5所述的半導體結構的形成方法，其特徵在於，於所述電晶體區域內形成至少曝露所述通道區的第二空隙、並於所述位元線區域內形成曝露所述基板的第二溝槽的具體步驟包括：形成填充滿所述第一開口的電容隔離層；去除所述位元線區域的所述堆疊層，於所述位元線區域形成曝露所述基板的第二溝槽；沿所述第二溝槽去除所述電晶體區域的所述第一犧牲層，於所述電晶體區域內的相鄰兩層所述半導體層之間形成曝露所述通道區、所述汲極區和所述源極區的第二空隙，所述堆疊層中包括沿所述第二方向分布於一個所述位元線區域相對兩側的兩個所述電晶體區域，且所述電晶體區域背離所述位元線區域的一側具有一個所述電容區域；沿所述第二溝槽去除所述電晶體區域的所述第一犧牲層的具體步驟包括：沿所述第二溝槽同時去除兩個所述電晶體區域的所述第一犧牲層。
- 根據請求項6所述的半導體結構的形成方法，其特徵在於，於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線的具體步驟包括：形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層，所述初始字線層至少連續包覆沿所述第三方向間隔排布的所述主動柱；形成覆蓋所述初始字線層表面、並填充滿所述第二空隙和所述第二溝槽的隔離層；去除所述第二溝槽內、所述源極區上方和所述汲極區上方的所述初始字線層和所述隔離層，形成位於相鄰兩個所述汲極區域之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始字線層作為所述字線，殘留於相鄰兩條所述字線之間的所述隔離層作為字線隔離層，形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層的具體步驟包括：採用側向原子層沉積製程形成覆蓋所述第二空隙內壁和所述第二溝槽的內壁的初始字線層，於所述位元線區域內形成位元線之前，還包括如下步驟：去除所述電容隔離層；形成填充滿所述第一開口、所述第二開口、所述第三開口和所述第二溝槽的介質層；去除所述第二溝槽內的所述介質層。
- 根據請求項1所述的半導體結構的形成方法，其特徵在於，所述堆疊層包括沿所述第一方向交替堆疊的所述半導體層和第一犧牲層，所述半導體柱包括位於所述電晶體區域的主動柱，所述主動柱包括通道區；所述第一犧牲層在所述第一方向上的厚度大於4倍的所述半導體層中沿所述第三方向相鄰的兩個所述通道區之間間隙寬度。
- 根據請求項6所述的半導體結構的形成方法，其特徵在於，於所述第二空隙內形成沿所述第三方向延伸、且連續包覆沿所述第三方向間隔排布的所述通道區的所述字線的具體步驟包括：沿所述第二溝槽沉積閘極材料於所述第二空隙內壁和所述第二溝槽的內壁，形成包覆所述主動柱的初始閘極層，沿所述第三方向相鄰的兩個所述初始閘極層相互獨立；沿所述第二溝槽沉積初始字線材料，形成覆蓋於所述初始閘極層表面的初始字線層，所述初始字線層至少連續包覆沿所述第三方向間隔排布的所述主動柱；形成覆蓋所述初始字線層表面、並填充滿所述第二空隙和所述第二溝槽的隔離層；去除所述第二溝槽內、所述源極區上方和所述汲極區上方的所述初始閘極層、所述初始字線層和所述隔離層，形成位於相鄰兩個所述汲極區之間的第二開口、位於相鄰兩個源極區之間的第三開口，殘留於所述通道區上方的所述初始閘極層作為閘極層，殘留於所述閘極層上方、以及沿所述第三方向相鄰的兩個所述閘極層之間的所述初始字線層作為所述字線，殘留於相鄰兩條所述字線之間的所述隔離層作為字線隔離層。
- 一種半導體結構，其特徵在於，採用如請求項1-9中任一項所述的半導體結構的形成方法形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210614481X | 2022-05-30 | ||
| CN202210614481.XA CN117222223A (zh) | 2022-05-30 | 2022-05-30 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202347728A true TW202347728A (zh) | 2023-12-01 |
Family
ID=89026790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112119332A TW202347728A (zh) | 2022-05-30 | 2023-05-24 | 半導體結構及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117222223A (zh) |
| TW (1) | TW202347728A (zh) |
| WO (1) | WO2023231196A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170047377A1 (en) * | 2015-08-14 | 2017-02-16 | Macronix International Co., Ltd. | Memory device and method for manufacturing the same |
| KR20210085417A (ko) * | 2019-12-30 | 2021-07-08 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 제조 방법 |
| KR20210105594A (ko) * | 2020-02-19 | 2021-08-27 | 에스케이하이닉스 주식회사 | 메모리 장치 |
| KR20220005866A (ko) * | 2020-07-07 | 2022-01-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| CN114121819A (zh) * | 2021-11-19 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
-
2022
- 2022-05-30 CN CN202210614481.XA patent/CN117222223A/zh active Pending
- 2022-08-26 WO PCT/CN2022/115021 patent/WO2023231196A1/zh unknown
-
2023
- 2023-05-24 TW TW112119332A patent/TW202347728A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023231196A1 (zh) | 2023-12-07 |
| CN117222223A (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613967B1 (en) | Memory device and method of fabricating the same | |
| WO2023216360A1 (zh) | 三维存储器及其形成方法 | |
| US20230171947A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20230087592A (ko) | 반도체 소자의 제조 방법 및 반도체 소자 | |
| US20230005919A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| WO2023231196A1 (zh) | 半导体结构及其形成方法 | |
| WO2022236980A1 (zh) | 存储器的制作方法 | |
| WO2022183642A1 (zh) | 半导体结构及其形成方法 | |
| US20230389265A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| WO2024146132A1 (zh) | 半导体结构及其形成方法 | |
| WO2023201849A1 (zh) | 半导体结构及其形成方法 | |
| US20230345712A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| WO2023245799A1 (zh) | 半导体结构及其形成方法 | |
| WO2023178744A1 (zh) | 存储器及其制作方法 | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| WO2024045328A1 (zh) | 半导体结构及其形成方法 | |
| WO2024041040A1 (zh) | 半导体器件及其制备方法 | |
| US20220216196A1 (en) | Semiconductor structure and method for preparing semiconductor structure | |
| WO2023168778A1 (zh) | 存储器及其形成方法 | |
| US20230301054A1 (en) | Memory and method for forming same | |
| CN220108614U (zh) | 一种半导体器件 | |
| WO2024108767A1 (zh) | 半导体结构及其形成方法 | |
| WO2023178738A1 (zh) | 存储器及其形成方法 | |
| WO2024051061A1 (zh) | 半导体结构及其形成方法 | |
| WO2024109159A1 (zh) | 半导体结构及其形成方法 |