TW202347713A - 半導體存儲裝置 - Google Patents

半導體存儲裝置 Download PDF

Info

Publication number
TW202347713A
TW202347713A TW112100453A TW112100453A TW202347713A TW 202347713 A TW202347713 A TW 202347713A TW 112100453 A TW112100453 A TW 112100453A TW 112100453 A TW112100453 A TW 112100453A TW 202347713 A TW202347713 A TW 202347713A
Authority
TW
Taiwan
Prior art keywords
bit line
patterns
pattern
end portion
line contacts
Prior art date
Application number
TW112100453A
Other languages
English (en)
Other versions
TWI841177B (zh
Inventor
金恩靚
朴素賢
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202347713A publication Critical patent/TW202347713A/zh
Application granted granted Critical
Publication of TWI841177B publication Critical patent/TWI841177B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體存儲裝置，包含：主動圖案，在彼此相交的第一方向及第二方向上彼此間隔開，各主動圖案具有中心部分、第一末端部分以及第二末端部分；位元線接觸件，安置於中心部分上且在第一方向及第二方向上彼此間隔開；分離絕緣圖案，其中的各者安置於在第一方向及第二方向上彼此鄰近的位元線接觸件之間；中間絕緣圖案，其中的各者安置於在第一方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間；以及連接圖案，其中的各者安置於在第二方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間。

Description

半導體存儲裝置及其製造方法
相關申請的交叉參考
本美國非臨時專利申請案根據35 U.S.C. §119主張2022年5月27日在韓國智慧財產權局申請的韓國專利申請案第10-2022-0065304號的優先權，所述韓國專利申請案的全部內容特此以引用的方式併入本文中。
本發明是關於一種半導體裝置，且更特定言之，是關於一種半導體存儲裝置及其製造方法。
半導體裝置由於其較小大小、多功能特性及/或低製造成本而廣泛地用於電子行業中。然而，隨著電子行業的發展，半導體裝置已高度整合。已減小包含於半導體裝置中的圖案的寬度以增加半導體裝置的整合密度。然而，由於需要新曝光技術及/或昂貴曝光技術以形成精細圖案，因此難以高度整合半導體裝置。因此，已研究在增加半導體裝置的整合密度的同時易於製造半導體裝置的各種技術。
在態樣中，一種半導體存儲裝置可包含：主動圖案，在彼此相交的第一方向及第二方向上彼此間隔開，主動圖案中的各者具有中心部分、第一末端部分以及第二末端部分；位元線接觸件，安置於中心部分上且在第一方向及第二方向上彼此間隔開；分離絕緣圖案，其中的各者安置於在第一方向及第二方向上彼此鄰近的位元線接觸件之間；中間絕緣圖案，其中的各者安置於在第一方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間；以及連接圖案，其中的各者安置於在第二方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間。
在態樣中，一種半導體存儲裝置可包含：主動圖案，在彼此相交的第一方向及第二方向上彼此間隔開，主動圖案中的各者具有中心部分、第一末端部分以及第二末端部分；位元線接觸件，安置於中心部分上且在第一方向及第二方向上彼此間隔開；分離絕緣圖案，其中的各者在彼此鄰近的位元線接觸件之間在與第一方向及第二方向相交的第三方向上延伸；以及連接圖案，其中的各者安置於在第二方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間。
在態樣中，一種半導體存儲裝置可包含：主動圖案，在彼此相交的第一方向及第二方向上彼此間隔開，主動圖案中的各者具有中心部分、第一末端部分以及第二末端部分；字元線，在主動圖案中在第二方向上延伸；位元線接觸件，安置於中心部分上且在第一方向及第二方向上彼此間隔開；位元線，在位元線接觸件上在第一方向上延伸；分離絕緣圖案，其中的各者安置於在第一方向及第二方向上彼此鄰近的位元線接觸件之間；接觸插塞，設置於位元線之間；中間絕緣圖案，其中的各者安置於在第一方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間；連接圖案，位於在第二方向上彼此鄰近的位元線接觸件與分離絕緣圖案之間，所述連接圖案中的各者將第一末端部分及第二末端部分中的各者連接至接觸插塞中的各者；著陸襯墊，位於接觸插塞上；以及資料儲存圖案，經由接觸插塞及著陸襯墊連接至第一末端部分及第二末端部分。
在態樣中，一種製造半導體存儲裝置的方法可包含：在基底中形成裝置隔離圖案以界定主動圖案，主動圖案中的各者包含中心部分、第一末端部分以及第二末端部分；在基底上形成在第一方向上彼此間隔開且在與第一方向相交的第二方向上延伸的連接線；形成第一凹陷區，在平面視圖中，所述第一凹陷區與中心部分間隔開以將連接線劃分成初步連接圖案；形成填充第一凹陷區的分離絕緣圖案；在中心部分上形成第二凹陷區以將初步連接圖案劃分成連接圖案；以及形成安置於第二凹陷區中的位元線接觸件。
圖1為示出根據一些實施例的半導體存儲裝置的方塊圖。
參考圖1，半導體存儲裝置可包含單元區塊CB及包圍單元區塊CB中的各者的周邊區塊PB。單元區塊CB中的各者可包含單元電路，例如，記憶體積體電路。周邊區塊PB可包含操作單元電路所需的各種周邊電路，且周邊電路可電連接至單元電路。
周邊區塊PB可包含感測放大器電路SA及子字元線驅動器電路SWD。舉例而言，感測放大器電路SA可與插入其間的單元區塊CB面向彼此，且子字元線驅動器電路SWD可與插入其間的單元區塊CB面向彼此。周邊區塊PB可更包含例如用於驅動感測放大器的電源電路及接地驅動器電路。
圖2為用以示出根據一些實施例的半導體存儲裝置的對應於圖1的單元區塊CB中的部分『P1』的平面視圖。圖3為圖2的部分『P2』的放大視圖。圖4A及圖4B為分別沿圖2的線A-A'及線B-B'截取的橫截面視圖。圖5為圖4A的部分『P3』的放大視圖。
參考圖2、圖3、圖4A、圖4B以及圖5，可設置基底100。基底100可為半導體基底，例如矽基底、鍺基底或矽-鍺基底。
裝置隔離圖案120可安置於基底100中且可界定主動圖案AP。主動圖案AP可在彼此相交（例如，彼此垂直）的第一方向D1及第二方向D2上彼此間隔開。第一方向D1及第二方向D2可平行於基底100的底部表面。主動圖案AP可具有彼此分離的島狀物形狀，且主動圖案AP中的各者可具有在第三方向D3上縱向延伸的條形狀。第三方向D3可平行於基底100的底部表面，且可與第一方向D1及第二方向D2相交。當在平面視圖中查看時，主動圖案AP可為基底100的由裝置隔離圖案120包圍的部分。主動圖案AP可具有在垂直於基底100的底部表面的第四方向D4上突起的形狀。裝置隔離圖案120可包含絕緣材料，例如氧化矽或氮化矽中的至少一者。
字元線WL可設置於主動圖案AP中。字元線WL可在第二方向D2上延伸且可在第一方向D1上彼此間隔開。字元線WL可安置於主動圖案AP及裝置隔離圖案120中設置的溝槽中。舉例而言，在第一方向D1上彼此鄰近的一對字元線WL可與主動圖案AP中的各者相交。
字元線WL中的各者可包含閘極電極GE、閘極介電圖案GI以及閘極罩蓋圖案GC。閘極電極GE可在第二方向D2上穿透主動圖案AP及裝置隔離圖案120。閘極介電圖案GI可安置於閘極電極GE與主動圖案AP之間以及閘極電極GE與裝置隔離圖案120之間。閘極罩蓋圖案GC可安置於閘極電極GE上以覆蓋閘極電極GE。
主動圖案AP中的各者可具有中心部分CA、第一末端部分EA1以及第二末端部分EA2。中心部分CA可為安置於與主動圖案AP相交的一對字元線WL之間的主動圖案AP的一部分。第一末端部分EA1及第二末端部分EA2可為在第三方向D3上設置於主動圖案AP的兩個邊緣處的主動圖案AP的其他部分。舉例而言，中心部分CA的頂部表面CAa可位於比第一末端部分EA1及第二末端部分EA2的頂部表面EAa更低的高度（或層級）處。
舉例而言，如圖3中所示出，主動圖案AP可包含在第一方向D1上彼此鄰近的第一主動圖案AP1及第二主動圖案AP2。第一主動圖案AP1的第一末端部分EA1可鄰近於第二主動圖案AP2的第二末端部分EA2安置。舉例而言，第一主動圖案AP1的第一末端部分EA1可在第二方向D2上鄰近於第二主動圖案AP2的第二末端部分EA2。
第一摻雜劑區111可設置於中心部分CA中，且第二摻雜劑區112可設置於第一末端部分EA1及第二末端部分EA2中。第一摻雜劑區111可包含具有與第二摻雜劑區112的導電性類型相同的導電性類型（例如，N型）的摻雜劑。
位元線接觸件DC可安置於主動圖案AP中的各者的中心部分CA上。可設置多個位元線接觸件DC，且位元線接觸件DC可在第一方向D1及第二方向D2上彼此間隔開。位元線接觸件DC中的各者可連接至對應第一摻雜劑區111（亦即，對應中心部分CA）。
第二凹陷區RE2可設置於中心部分CA上，且第二凹陷區RE2中的各者可經界定為由中心部分CA、裝置隔離圖案120、稍後將描述的中間絕緣圖案150以及稍後將描述的連接圖案XP包圍的區。舉例而言，裝置隔離圖案120、中間絕緣圖案150以及連接圖案XP可由第二凹陷區RE2的內側表面暴露。位元線接觸件DC中的各者可安置於第二凹陷區RE2中的各者中。舉例而言，位元線接觸件DC中的各者的至少一部分可安置於第二凹陷區RE2中的各者中。位元線接觸件DC的底部表面DCb可位於比裝置隔離圖案120的頂部表面以及第一末端部分EA1及第二末端部分EA2的頂部表面EAa更低的高度處。位元線接觸件DC可包含摻雜摻雜劑或未摻雜的多晶矽。
接觸件間隔物220可設置於第二凹陷區RE2中的各者的內側表面的一部分上。接觸件間隔物220可安置於對應位元線接觸件DC與對應閘極罩蓋圖案GC之間，且可在對應位元線接觸件DC與稍後將描述的中間絕緣圖案150之間延伸。接觸件間隔物220可包含例如氮化矽、氧化矽或氮氧化矽中的至少一者，且可為單層或多層。
第一填充圖案240及第二填充圖案250可填充第二凹陷區RE2的剩餘部分。第一填充圖案240可安置於接觸件間隔物220與對應位元線接觸件DC之間。第一填充圖案240及第二填充圖案250中的各者可包含例如氮化矽、氧化矽或氮氧化矽中的至少一者，且可為單層或多層。
當在平面視圖中查看時，分離絕緣圖案130可安置於在第一方向D1及第二方向D2上彼此鄰近的位元線接觸件DC之間。分離絕緣圖案130可安置於在第一方向D1上彼此鄰近的字元線WL之間。可設置多個分離絕緣圖案130，且分離絕緣圖案130可在第一方向D1及第二方向D2上彼此間隔開。分離絕緣圖案130可鄰近於第一末端部分EA1及第二末端部分EA2安置。舉例而言，分離絕緣圖案130中的各者可安置於在第一方向D1上彼此鄰近的一對主動圖案AP中的一個主動圖案AP1的第一末端部分EA1與一對主動圖案AP中的另一主動圖案AP2的第二末端部分EA2之間。
第一凹陷區RE1可鄰近於第一末端部分EA1及第二末端部分EA2設置，且第一凹陷區RE1中的各者可經界定為在第一末端部分EA1與第二末端部分EA2之間由裝置隔離圖案120及將稍後描述的連接圖案XP包圍的區。分離絕緣圖案130可設置於第一凹陷區RE1中且可穿透裝置隔離圖案120的上部部分。
第二凹陷區RE2的底部表面可位於比第一凹陷區RE1的底部表面，例如相對於基底100的底部更高的高度處。位元線接觸件DC的底部表面DCb可位於比分離絕緣圖案130的底部表面130b更高的高度處。自第一末端部分EA1及第二末端部分EA2的頂部表面EAa至位元線接觸件DC的底部表面DCb的深度DT1可小於自第一末端部分EA1及第二末端部分EA2的頂部表面EAa至分離絕緣圖案130的底部表面130b的深度DT2。
當在平面視圖中查看時，分離絕緣圖案130中的各者可具有圓形或橢圓形狀。舉例而言，分離絕緣圖案130中的各者可具有在第一方向D1及第二方向D2上凸起的形狀。因此，分離絕緣圖案130中的各者的中心部分在第二方向D2上的寬度可大於分離絕緣圖案130中的各者的邊緣部分在第二方向D2上的寬度，例如如在圖3的平面視圖中所查看。在與第二方向D2上的寬度相關的描述中，分離絕緣圖案130的中心部分可經界定為與鄰近於其的字元線WL間隔相等距離的一部分，例如分離絕緣圖案130的中心部分可在第一方向D1上與各鄰近字元線WL等距（圖3）。分離絕緣圖案130的邊緣部分可經界定為與鄰近字元線WL豎直地交疊的部分，例如，分離絕緣圖案130的邊緣部分可經界定為沿第一方向D1的分離絕緣圖案130的鄰近字元線WL的相對部分（圖3）。然而，分離絕緣圖案130的形狀不限於此，且在某些實施例中，分離絕緣圖案130中的各者可具有多邊形形狀。分離絕緣圖案130可包含（例如）氧化矽、氮化矽或氮氧化矽中的至少一者，且可為單層或多層。
中間絕緣圖案150可安置於在第一方向D1上彼此鄰近的位元線接觸件DC與分離絕緣圖案130之間。可設置多個中間絕緣圖案150，且中間絕緣圖案150可在第一方向D1上彼此間隔開。舉例而言，中間絕緣圖案150可在第二方向D2上延伸。中間絕緣圖案150的至少一部分可與字元線WL豎直地交疊且可覆蓋字元線WL的頂部表面（亦即，閘極罩蓋圖案GC的頂部表面）。中間絕緣圖案150的底部表面可位於比分離絕緣圖案130的底部表面130b，例如相對於基底100的底部更高的高度處。中間絕緣圖案150的頂部表面可位於與分離絕緣圖案130的頂部表面實質上相同的高度處且可與分離絕緣圖案130的頂部表面實質上共面。
位元線接觸件DC可包含配置於第一方向D1上的一行位元線接觸件DC，例如，位元線接觸件DC可呈第一行形式配置於第一方向D1上。分離絕緣圖案130可包含配置於第一方向D1上的一行分離絕緣圖案130，例如，分離絕緣圖案130可呈第二行形式配置於第一方向D1上。一行位元線接觸件DC中的各者及一行分離絕緣圖案130中的各者可交替地配置於第一方向D1上，例如，第一行位元線接觸件DC及第二行分離絕緣圖案130可交替地配置於第一方向D1上以界定第三行。中間絕緣圖案150中的各者可設置於一行位元線接觸件DC中的各者與一行分離絕緣圖案130中的各者之間。
連接圖案XP可安置於在第二方向D2上彼此鄰近的分離絕緣圖案130與位元線接觸件DC之間。當在平面視圖中查看時，連接圖案XP可安置於在第一方向D1上彼此鄰近的中間絕緣圖案150之間。可設置多個連接圖案XP，且連接圖案XP可在第一方向D1及第二方向D2上彼此間隔開。
單一分離絕緣圖案130可設置於一對連接圖案XP之間，且一對連接圖案XP可藉由分離絕緣圖案130在第二方向D2上彼此間隔開。分離絕緣圖案130的中心部分在第一方向D1上的寬度可實質上等於或大於一對連接圖案XP中的各者在第一方向D1上的寬度。在與第一方向D1上的寬度相關的描述中，分離絕緣圖案130的中心部分可經界定為與一對連接圖案XP間隔相等距離的一部分。一對連接圖案XP可相對於分離絕緣圖案130鏡面對稱。連接圖案XP可藉由中間絕緣圖案150在第一方向D1上與鄰近於其的其他連接圖案XP間隔開。
連接圖案XP可包含面向鄰近分離絕緣圖案130的第一表面S1及面向鄰近位元線接觸件DC的第二表面S2。舉例而言，當在平面視圖中查看時，第一表面S1可具有自鄰近分離絕緣圖案130凹陷的輪廓。舉例而言，當在平面視圖中查看時，第二表面S2可具有自鄰近位元線接觸件DC凹陷的輪廓。舉例而言，第一表面S1可沿鄰近第一凹陷區RE1的輪廓形成，且第二表面S2可沿鄰近第二凹陷區RE2的輪廓形成。連接圖案XP的中心部分在第二方向D2上的寬度可小於連接圖案XP的邊緣部分在第二方向D2上的寬度。連接圖案XP的中心部分可經界定為與鄰近字元線WL間隔相等距離的一部分。連接圖案XP的邊緣部分可經界定為連接圖案XP的面向第一方向D1的一些表面。
連接圖案XP中的各者可連接至對應第二摻雜劑區112（亦即，對應第一末端部分EA1或對應第二末端部分EA2）。連接圖案XP的頂部表面可位於與分離絕緣圖案130的頂部表面實質上相同的高度處。連接圖案XP的底部表面可位於與位元線接觸件DC的底部表面DCb實質上相同的高度處或比所述底部表面更高的高度處。舉例而言，如圖5中所示出，連接圖案XP的底部表面可位於比位元線接觸件DC的底部表面DCb更高的高度處。舉例而言，連接圖案XP可包含摻雜摻雜劑或未摻雜的多晶矽或金屬材料。
位元線接觸件DC可包含配置於第二方向D2上的一行位元線接觸件DC。分離絕緣圖案130可包含配置於第二方向D2上的一行分離絕緣圖案130。一行位元線接觸件DC中的各者及一行分離絕緣圖案130中的各者可交替地配置於第二方向D2上。連接圖案XP可包含配置於第二方向D2上的一行連接圖案XP。一行連接圖案XP中的各者可設置於一行位元線接觸件DC中的各者與一行分離絕緣圖案130中的各者之間。
位元線BL可設置於位元線接觸件DC及分離絕緣圖案130上。可設置多個位元線BL。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。當在平面視圖中查看時，位元線BL可設置於交替地配置於第一方向D1上的位元線接觸件DC及分離絕緣圖案130上。
位元線BL可包含含金屬圖案330及在含金屬圖案330與分離絕緣圖案130之間的第一障壁圖案332。含金屬圖案330可包含金屬材料（例如，鎢、鈦及/或鉭）或半導體材料中的至少一者。第一障壁圖案332可包含導電金屬氮化物（例如，氮化鈦、氮化鎢及/或氮化鉭）。緩衝圖案210可安置於位元線BL與分離絕緣圖案130之間且可覆蓋分離絕緣圖案130的頂部表面及連接圖案XP的頂部表面。緩衝圖案210可包含例如氧化矽、氮化矽或氮氧化矽中的至少一者，且可為單層或多層。
位元線罩蓋圖案350可在位元線BL中的各者上在第一方向D1上延伸。舉例而言，位元線罩蓋圖案350可包含氮化矽。
位元線間隔物SPC可覆蓋位元線BL的側表面及位元線罩蓋圖案350的側表面。位元線間隔物SPC可在位元線BL的側表面上在第一方向D1上延伸。可設置多個位元線間隔物SPC，且位元線間隔物SPC可在第二方向D2上彼此間隔開。
位元線間隔物SPC可為單層或多層。舉例而言，位元線間隔物SPC可包含依序堆疊於位元線BL的側表面上的內部間隔物323及外部間隔物325。外部間隔物325可延伸至位元線罩蓋圖案350的頂部表面上。舉例而言，內部間隔物323可包含氧化矽。在某些實施例中，內部間隔物323可為包含空氣層的空白空間（亦即，氣隙）。舉例而言，外部間隔物325可包含氮化矽。然而，實施例不限於此，例如，位元線間隔物SPC可由單層或三層或大於三層形成。
接觸插塞420可設置於彼此鄰近的位元線BL之間。可設置多個接觸插塞420，且接觸插塞420可在第一方向D1及第二方向D2上彼此間隔開。即使圖式中未繪示，但接觸插塞420可藉由字元線WL上的柵欄圖案在第一方向D1上彼此間隔開。舉例而言，柵欄圖案可包含氮化矽。
接觸插塞420可連接至對應連接圖案XP。接觸插塞420可經由對應連接圖案XP連接至對應第二摻雜劑區112（亦即，對應第一末端部分EA1或對應第二末端部分EA2）。接觸插塞420的上部部分可在第二方向D2上自接觸插塞420的下部部分偏移（例如，水平偏移）。接觸插塞420可包含摻雜摻雜劑或未摻雜的多晶矽或金屬材料。
第二障壁圖案410可設置於接觸插塞420與位元線間隔物SPC之間，及接觸插塞420與連接圖案XP之間。第二障壁圖案410可包含導電金屬氮化物（例如，氮化鈦、氮化鎢及/或氮化鉭）。歐姆圖案425可設置於第二障壁圖案410與連接圖案XP之間。歐姆圖案425可包含金屬矽化物。
著陸襯墊430可設置於接觸插塞420上。可設置多個著陸襯墊430，且著陸襯墊430可在第一方向D1及第二方向D2上彼此間隔開。著陸襯墊430可連接至對應接觸插塞420。著陸襯墊430可覆蓋位元線罩蓋圖案350的頂部表面。著陸襯墊430可包含金屬材料（例如，鎢、鈦及/或鉭）。
當在平面視圖中查看時，間隙填充圖案440可包圍著陸襯墊430中的各者。間隙填充圖案440可安置於彼此鄰近的著陸襯墊430之間。當在平面視圖中查看時，間隙填充圖案440可具有包含其中安置有著陸襯墊430的孔的網格形狀。舉例而言，間隙填充圖案440可包含氮化矽、氧化矽或氮氧化矽中的至少一者。在某些實施例中，間隙填充圖案440可為包含空氣層的空白空間（亦即，氣隙）。
資料儲存圖案DSP可設置於著陸襯墊430上。可設置多個資料儲存圖案DSP，且資料儲存圖案DSP可在第一方向D1及第二方向D2上彼此間隔開。資料儲存圖案DSP可經由對應著陸襯墊430、對應接觸插塞420以及對應連接圖案XP連接至對應第二摻雜劑區112（亦即，對應第一末端部分EA1或對應第二末端部分EA2）。
在一些實例中，資料儲存圖案DSP可為包含下部電極、介電層以及上部電極的電容器。在此情況下，根據實施例的半導體存儲裝置可為動態隨機存取記憶體（dynamic random access memory；DRAM）裝置。對於某些實例，資料儲存圖案DSP可包含磁性穿隧接面圖案。在此情況下，根據實施例的半導體存儲裝置可為磁性隨機存取記憶體（magnetic random access memory；MRAM）裝置。對於某些實例，資料儲存圖案DSP可包含相變材料或可變電阻材料。在此情況下，根據實施例的半導體存儲裝置可為相變隨機存取記憶體（phase-change random access memory；PRAM）裝置或電阻性隨機存取記憶體（resistive random access memory；ReRAM）裝置。然而，實施例不限於此，例如，資料儲存圖案DSP可包含能夠儲存資料的其他各種結構及/或材料中的至少一者。
圖6為圖4A的部分『P3』的放大視圖（亦即，對應於圖5）。在下文中，出於簡單且方便解釋的目的，將省略對如上文所提及的相同特徵及組件的描述。
參考圖6，位元線接觸件DC可設置於主動圖案AP的中心部分CA上的第二凹陷區RE2中。第二凹陷區RE2可設置在比主動圖案AP的第一末端部分EA1及第二末端部分EA2的頂部表面EAa更高的高度處。中心部分CA的頂部表面CAa可藉由第二凹陷區RE2的底部表面暴露，且中心部分CA的頂部表面CAa可位於與第一末端部分EA1及第二末端部分EA2的頂部表面EAa實質上相同的高度處。舉例而言，位元線接觸件DC的底部表面DCb可位於與連接圖案XP的底部表面實質上相同的高度處，且可位於比分離絕緣圖案130的底部表面130b更高的高度處。
圖7及圖9為用以示出根據一些實施例的半導體存儲裝置的對應於圖1的部分『P1』的平面視圖。圖8為圖7的部分『P4』的放大視圖。在下文中，出於簡單且方便解釋的目的，將省略對如上文所提及的相同特徵及組件的描述。
參考圖7及圖8，分離絕緣圖案130可在第五方向D5上延伸。第五方向D5可與第一方向D1、第二方向D2以及第三方向D3相交，且可平行於基底100的底部表面。分離絕緣圖案130中的各者可安置於彼此鄰近的位元線接觸件DC之間且可與鄰近位元線接觸件DC間隔開。位元線接觸件DC可安置於彼此鄰近的分離絕緣圖案130之間，且一行位元線接觸件DC可在第五方向D5上配置於鄰近分離絕緣圖案130之間。
舉例而言，如圖8中所示出，第一主動圖案AP1及第二主動圖案AP2可設置為在第一方向D1上彼此鄰近。第三主動圖案AP3可設置為在第二方向D2上鄰近於第一主動圖案AP1。第四主動圖案AP4可設置為在第一方向D1上鄰近於第三主動圖案AP3且可在第二方向D2上鄰近於第二主動圖案AP2。分離絕緣圖案130中的一者可在第五方向D5上橫跨第一主動圖案AP1的第一末端部分EA1與第二主動圖案AP2的第二末端部分EA2之間且橫跨第三主動圖案AP3的第一末端部分EA1與第四主動圖案AP4的第二末端部分EA2之間。此處，一個分離絕緣圖案130可與位元線接觸件DC間隔開且可在第五方向D5上延伸。
中間絕緣圖案150中的各者可安置於在第一方向D1上相互鄰近的位元線接觸件DC與分離絕緣圖案130之間。中間絕緣圖案150中的各者可具有在第二方向D2上縱向延伸的條形狀。當在平面視圖中查看時，中間絕緣圖案150的一些表面可面向第一方向D1，且中間絕緣圖案150的其他表面可面向垂直於第五方向D5的方向。
連接圖案XP中的各者可安置於在第二方向D2上彼此鄰近的位元線接觸件DC與分離絕緣圖案130之間。連接圖案XP中的各者可包含面向鄰近於其的分離絕緣圖案130的第一表面S1及面向鄰近於其的位元線接觸件DC的第二表面S2。第一表面S1可在第五方向D5上延伸。當在平面視圖中查看時，第二表面S2可具有自鄰近位元線接觸件DC凹陷的輪廓。
參考圖9，分離絕緣圖案130可在第六方向D6上延伸。第六方向D6可與第一方向D1、第二方向D2、第三方向D3以及第五方向D5相交，且可平行於基底100的底部表面。
中間絕緣圖案150中的各者可具有在第二方向D2上縱向延伸的條形狀。當在平面視圖中查看時，中間絕緣圖案150的一些表面可面向第一方向D1，且中間絕緣圖案150的其他表面可面向垂直於第六方向D6的方向。
連接圖案XP中的各者可包含面向鄰近於其的分離絕緣圖案130的第一表面S1及面向鄰近於其的位元線接觸件DC的第二表面S2。第一表面S1可在第六方向D6上延伸。當在平面視圖中查看時，第二表面S2可具有自鄰近位元線接觸件DC凹陷的輪廓。
圖10、圖11A、圖11B、圖12、圖13A、圖13B、圖14、圖15A、圖15B、圖16、圖17A以及圖17B為示出製造圖2的半導體存儲裝置的方法中的階段的視圖，圖10、圖12、圖14以及圖16為對應於圖1的部分『P1』的平面視圖，圖11A、圖13A、圖15A以及圖17A為分別沿圖10、圖12、圖14以及圖16的線A-A'截取的橫截面視圖，以及圖11B、圖13B、圖15B以及圖17B為分別沿圖10、圖12、圖14以及圖16的線B-B'截取的橫截面視圖。圖18為圖17A的部分『P5』的放大視圖。下文中將描述根據一些實施例的製造半導體存儲裝置的方法。出於簡單且方便解釋的目的，下文中將省略對如上文所提及的相同特徵的描述。
參考圖10、圖11A以及圖11B，裝置隔離圖案120及主動圖案AP可形成於基底100中。裝置隔離圖案120及主動圖案AP的形成可包含藉由圖案化製程在基底100中形成凹槽，及用絕緣材料填充凹槽以形成裝置隔離圖案120。主動圖案AP可為基底100的未形成凹槽的部分。
主動圖案AP中的各者可包含中心部分CA、第一末端部分EA1以及第二末端部分EA2。可將摻雜劑注入或植入至主動圖案AP中以在中心部分CA中形成第一摻雜劑區111且在第一末端部分EA1及第二末端部分EA2中形成第二摻雜劑區112。舉例而言，第一摻雜劑區111及第二摻雜劑區112可包含具有相同導電性類型（例如，N型）的摻雜劑。
字元線WL可形成於溝槽中，所述溝槽形成於基底100的上部部分中。字元線WL的形成可包含：在主動圖案AP及裝置隔離圖案120上形成遮罩圖案；使用遮罩圖案作為蝕刻遮罩執行異向性蝕刻製程以形成溝槽；以及用字元線WL填充溝槽。字元線WL可在第一方向D1上彼此間隔開且可在主動圖案AP中在第二方向D2上延伸。舉例而言，用字元線WL填充溝槽可包含：在溝槽中的各者的內表面上保形地沈積閘極介電圖案GI；用導電層填充溝槽；在導電層上執行回蝕製程及/或研磨製程以形成閘極電極GE；以及在閘極電極GE上形成填充溝槽中的各者的剩餘部分的閘極罩蓋圖案GC。
連接線XPL可形成於基底100上。連接線XPL可在主動圖案AP及裝置隔離圖案120上在第一方向D1上彼此間隔開，且可在第二方向D2上延伸。
形成連接線XPL的方法可為不同的且不限於特定實施例。舉例而言，連接線XPL的形成可包含：在基底100上形成連接層；圖案化連接層以將連接層劃分成在第二方向D2上延伸的連接線XPL；以及用在第二方向D2上延伸的中間絕緣圖案150填充連接線XPL之間的空間。在另一實例中，連接線XPL的形成可包含：形成安置於字元線WL的上部部分之間且在第二方向D2上延伸的溝槽；形成填充溝槽且覆蓋字元線WL的連接層；以及移除連接層的上部部分以形成彼此分離且分別填充溝槽的連接線XPL。在此情況下，中間絕緣圖案150可一起形成，且中間絕緣圖案150可為閘極罩蓋圖案GC的部分。舉例而言，連接線XPL可包含摻雜摻雜劑或未摻雜的多晶矽或金屬材料。
參考圖12、圖13A以及圖13B，第一凹陷區RE1可鄰近於第一末端部分EA1及第二末端部分EA2而形成。更特定言之，第一凹陷區RE1中的各者可形成於在第一方向D1上彼此鄰近的一對主動圖案AP中的一者的第一末端部分EA1與一對主動圖案AP中的另一者的第二末端部分EA2之間。當在平面視圖中查看時，第一凹陷區RE1中的各者可與中心部分CA間隔開。舉例而言，第一凹陷區RE1可在第一方向D1及第二方向D2上彼此間隔開。
第一凹陷區RE1的形成可包含：在基底100上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來執行異向性蝕刻製程以圖案化連接線XPL及裝置隔離圖案120。連接線XPL中的各者可藉由異向性蝕刻製程劃分成多個初步連接圖案XPP。第一凹陷區RE1可使初步連接圖案XPP的側表面、中間絕緣圖案150的側表面以及裝置隔離圖案120的部分暴露於外部。
參考圖14、圖15A以及圖15B，分離絕緣圖案130可形成於第一凹陷區RE1中。分離絕緣圖案130的形成可包含：形成分離絕緣層，例如完全填充第一凹陷區RE1及覆蓋初步連接圖案XPP的頂部表面；以及藉由回蝕製程或研磨製程將分離絕緣層劃分成多個分離絕緣圖案130。初步連接圖案XPP的頂部表面可在將分離絕緣層劃分成分離絕緣圖案130時暴露於外部。
類似於第一凹陷區RE1，分離絕緣圖案130中的各者可形成於在第一方向D1上彼此鄰近的一對主動圖案AP中的一者的第一末端部分EA1與一對主動圖案AP中的另一者的第二末端部分EA2之間。當在平面視圖中查看時，分離絕緣圖案130中的各者可與中心部分CA間隔開。舉例而言，分離絕緣圖案130可在第一方向D1及第二方向D2上彼此間隔開。
參考圖16、圖17A、圖17B以及圖18，可形成緩衝層以覆蓋分離絕緣圖案130的頂部表面及初步連接圖案XPP的頂部表面。其後，第二凹陷區RE2可形成於主動圖案AP的中心部分CA上。第二凹陷區RE2的形成可包含：在緩衝層上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來執行異向性蝕刻以圖案化緩衝層及初步連接圖案XPP。藉由蝕刻製程，緩衝圖案210及連接圖案XP可分別由緩衝層及初步連接圖案XPP形成，且中心部分CA的頂部表面CAa可暴露於外部。緩衝圖案210可覆蓋連接圖案XP的頂部表面。
第二凹陷區RE2可與第一凹陷區RE1間隔開。第二凹陷區RE2可在第一方向D1及第二方向D2上彼此間隔開。第二凹陷區RE2中的各者可形成於彼此鄰近的第一凹陷區RE1之間。
第二凹陷區RE2的底部表面可位於比第一凹陷區RE1的底部表面，例如相對於基底100的底部表面更高的高度處。自第一末端部分EA1及第二末端部分EA2的頂部表面EAa至第二凹陷區RE2的底部表面的深度DT3可小於自第一末端部分EA1及第二末端部分EA2的頂部表面EAa至分離絕緣圖案130的底部表面130b（亦即，第一凹陷區RE1的底部表面）的深度DT2。
第二凹陷區RE2可使中心部分CA、鄰近於中心部分CA的裝置隔離圖案120、連接圖案XP的側表面、中間絕緣圖案150的側表面以及緩衝圖案210的側表面暴露於外部。舉例而言，如圖18中所示出，可藉由蝕刻製程蝕刻中心部分CA的上部部分，且因此中心部分CA的頂部表面CAa可位於比第一末端部分EA1及第二末端部分EA2的頂部表面EAa更低的高度處。裝置隔離圖案120的部分可藉由第二凹陷區RE2的內側表面暴露於外部。
再次參考圖2、圖3、圖4A以及圖4B，接觸件間隔物220可形成於第二凹陷區RE2的內側表面上。此後，位元線接觸件DC、位元線BL以及位元線罩蓋圖案350可形成於中心部分CA上。位元線接觸件DC、位元線BL以及位元線罩蓋圖案350的形成可包含：形成填充第二凹陷區RE2的位元線接觸件層；在位元線接觸件層上依序形成位元線層、位元線罩蓋層以及遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來異向性地蝕刻位元線接觸件層、位元線層以及位元線罩蓋層以形成位元線接觸件DC、位元線BL以及位元線罩蓋圖案350。位元線層可包含依序堆疊的第一障壁層及含金屬層，且位元線BL中的各者可包含分別自其形成的第一障壁圖案332及含金屬圖案330。位元線接觸件DC中的各者可形成於第二凹陷區RE2中的各者中。在蝕刻製程中，亦可蝕刻接觸件間隔物220的部分（例如，接觸件間隔物220的未由位元線BL覆蓋的部分），且第二凹陷區RE2的內側表面可暴露於外部。
其後，第一填充圖案240及第二填充圖案250可經形成以填充第二凹陷區RE2中的各者的剩餘部分。第一填充圖案240及第二填充圖案250的形成可包含：形成保形地覆蓋第二凹陷區RE2中的各者的剩餘部分的內表面的第一填充圖案240；以及形成填充第二凹陷區RE2中的各者的剩餘部分的第二填充圖案250。
位元線間隔物SPC可經形成以覆蓋位元線BL中的各者的側表面以及位元線罩蓋圖案350中的各者的側表面。位元線間隔物SPC可由單層或多層形成。舉例而言，位元線間隔物SPC可包含依序堆疊於位元線BL中的各者的側表面上的內部間隔物323及外部間隔物325。然而，實施例不限於此，且在某些實施例中，位元線間隔物SPC可由單層或三層或大於三層形成。
接觸插塞420可形成於彼此鄰近的位元線BL之間。接觸插塞420的形成可包含：移除連接圖案XP上的緩衝圖案210的部分以使連接圖案XP暴露於外部；在位元線間隔物SPC及所暴露的連接圖案XP上保形地形成第二障壁圖案410；以及在鄰近位元線BL之間形成接觸插塞420。舉例而言，接觸插塞420的形成可更包含執行回蝕製程或研磨製程，但實施例不限於此。在形成接觸插塞420的製程中，歐姆圖案425可形成於接觸插塞420中的各者與連接圖案XP中的各者之間。
即使圖式中未繪示，但柵欄圖案可形成於鄰近位元線BL之間。接觸插塞420可藉由柵欄圖案在第一方向D1上彼此間隔開。在一些實施例中，柵欄圖案可在形成接觸插塞420之前形成，且接觸插塞420中的各者可形成於鄰近位元線BL之間及在第一方向D1上彼此鄰近的柵欄圖案之間。在某些實施例中，柵欄圖案可在形成接觸插塞420之後形成，且柵欄圖案中的各者可形成於鄰近位元線BL之間己在第一方向D1上彼此鄰近的接觸插塞420之間。
著陸襯墊430可形成於接觸插塞420上。著陸襯墊430的形成可包含：依序形成覆蓋接觸插塞420的頂部表面的著陸襯墊層及遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩藉由異向性蝕刻製程將著陸襯墊層劃分成著陸襯墊430。可藉由蝕刻製程進一步蝕刻第二障壁圖案410的上部部分的一部分、接觸插塞420的上部部分的一部分以及位元線罩蓋圖案350的上部部分的一部分，且因此第二障壁圖案410、接觸插塞420以及位元線罩蓋圖案350可暴露於外部。此後，可形成間隙填充圖案440以覆蓋所暴露部分且包圍著陸襯墊430中的各者，且資料儲存圖案DSP可形成於著陸襯墊430中的各者上。
中心部分CA的頂部表面CAa應暴露於外部以將位元線接觸件DC連接至主動圖案AP的中心部分CA，且可形成第二凹陷區RE2以暴露中心部分CA的頂部表面CAa。若將在在形成第二凹陷區RE2之前在中心部分CA上形成第一凹陷區RE1，則第二凹陷區RE2將形成為比第一凹陷區RE1更深以暴露中心部分CA的頂部表面CAa。
根據實施例，第一凹陷區RE1可形成於與形成有第二凹陷區RE2的位置間隔開的位置處。因此，儘管第二凹陷區RE2比第一凹陷區RE1更淺，但中心部分CA的頂部表面CAa可暴露於外部。因此，可減少在參考圖2至圖5所描述的用以在第二凹陷區RE2中形成位元線接觸件DC的蝕刻製程中的所需的總蝕刻量，且因此可易於製造半導體存儲裝置。另外，可歸因於蝕刻量的減少而防止形成位元線接觸件DC的製程中的位元線BL的過度蝕刻，且因此可改良半導體存儲裝置的電特性及可靠度。
圖19為圖17A的部分『P5』的放大視圖。在下文中，出於簡單且方便解釋的目的，將省略對如上文所提及的相同特徵的描述。
參考圖16及圖19，第二凹陷區RE2可藉由蝕刻製程而形成於主動圖案AP的中心部分CA上。中心部分CA的頂部表面CAa可經由蝕刻製程暴露於外部，且中心部分CA可不經蝕刻。中心部分CA的頂部表面CAa可位於與第一末端部分EA1及第二末端部分EA2的頂部表面EAa實質上相同的高度處。第二凹陷區RE2可形成於比第一末端部分EA1及第二末端部分EA2的頂部表面EAa更高的高度處。其後，可執行參考圖2、圖3、圖4A以及圖4B描述的後續製程以形成圖6的半導體存儲裝置的結構。
圖20至圖22為對應於圖1的部分『P1』的平面視圖以示出製造圖7的半導體存儲裝置的方法。在下文中，出於簡單且方便解釋的目的，將省略對如上文所提及的相同特徵的描述。
參考圖20，可鄰近於第一末端部分EA1及第二末端部分EA2形成第一凹陷區RE1。更特定言之，第一凹陷區RE1中的各者可形成於在第一方向D1上彼此鄰近的一對主動圖案AP中的一者的第一末端部分EA1與一對主動圖案AP中的另一者的第二末端部分EA2之間。當在平面視圖中查看時，第一凹陷區RE1中的各者可與中心部分CA間隔開。舉例而言，第一凹陷區RE1中的各者可在第五方向D5上延伸。
參考圖21，分離絕緣圖案130可形成於第一凹槽區RE1中。類似於第一凹陷區RE1，分離絕緣圖案130中的各者可形成於在第一方向D1上彼此鄰近的一對主動圖案AP中的一者的第一末端部分EA1與一對主動圖案AP中的另一者的第二末端部分EA2之間。當在平面視圖中查看時，分離絕緣圖案130中的各者可與中心部分CA間隔開。舉例而言，分離絕緣圖案130中的各者可在第五方向D5上延伸。
參考圖22，第二凹陷區RE2可形成於中心部分CA上。第二凹陷區RE2可與第一凹陷區RE1間隔開。第二凹陷區RE2可形成於彼此鄰近的第一凹陷區RE1之間。一行第二凹陷區RE2可在第五方向D5上配置於鄰近第一凹陷區RE1之間。其後，可執行參考圖2、圖3、圖4A以及圖4B描述的後續製程以形成圖7的半導體存儲裝置的結構。
藉助於概述及綜述，實施例提供一種能夠容易製造的半導體存儲裝置及其製造方法。實施例亦提供具有改良的電特性及可靠度的半導體存儲裝置及其製造方法。
亦即，根據實施例，可減少用於形成位元線接觸件的蝕刻製程中的所需蝕刻量，且因此可容易地製造半導體存儲裝置。另外，可歸因於蝕刻量的減少而防止形成位元線接觸件的製程中的位元線的過度蝕刻，且因此可改良半導體存儲裝置的電特性及可靠度。
本文中已揭露示例性實施例，且儘管採用特定術語，但所述特定術語僅以一般及描述性意義且不出於限制的目的使用及解譯。在一些情況下，如所屬領域中具有通常知識者截至本申請案申請時將顯而易見，除非另外特別指示，否則結合特定實施例描述的特徵、特性及/或元件可單獨使用，或與結合其他實施例描述的特徵、特性及/或元件組合使用。因此，所屬領域中具有通常知識者應理解，可在不脫離如以下申請專利範圍中所闡述的本發明的精神及範疇的情況下對形式及細節作出各種改變。
100:基底 111:第一摻雜劑區 112:第二摻雜劑區 120:裝置隔離圖案 130:分離絕緣圖案 130b、DCb:底部表面 150:中間絕緣圖案 210:緩衝圖案 220:接觸件間隔物 240:第一填充圖案 250:第二填充圖案 323:內部間隔物 325:外部間隔物 330:含金屬圖案 332:第一障壁圖案 350:位元線罩蓋圖案 410:第二障壁圖案 420:接觸插塞 425:歐姆圖案 430:著陸襯墊 440:間隙填充圖案 A-A'、B-B':線 AP:主動圖案 AP1:第一主動圖案 AP2:第二主動圖案 AP3:第三主動圖案 AP4:第四主動圖案 BL:位元線 CA:中心部分 CAa、EAa:頂部表面 CB:單元區塊 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 D5:第五方向 D6:第六方向 DC:位元線接觸件 DSP:資料儲存圖案 DT1、DT2、DT3:深度 EA1:第一末端部分 EA2:第二末端部分 GC:閘極罩蓋圖案 GE:閘極電極 GI:閘極介電圖案 P1、P2、P3、P4、P5:部分 PB:周邊區塊 RE1:第一凹陷區 RE2:第二凹陷區 S1:第一表面 S2:第二表面 SA:感測放大器電路 SPC:位元線間隔物 SWD:子字元線驅動器電路 WL:字元線 XP:連接圖案 XPP:初步連接圖案 XPL:連接線
藉由參考隨附圖式詳細地描述例示性實施例，特徵將對於所屬領域中具有通常知識者變得顯而易見，在隨附圖式中： 圖1為示出根據一些實施例的半導體存儲裝置的方塊圖。 圖2為圖1的部分『P1』的平面視圖。 圖3為圖2的部分『P2』的放大視圖。 圖4A及圖4B為分別沿圖2的線A-A'及線B-B'的橫截面視圖。 圖5及圖6為圖4A的部分『P3』的放大視圖。 圖7為圖1的部分『P1』的平面視圖。 圖8為圖7的部分『P4』的放大視圖。 圖9為圖1的部分『P1』的平面視圖。 圖10、圖11A、圖11B、圖12、圖13A、圖13B、圖14、圖15A、圖15B、圖16、圖17A以及圖17B為示出製造圖2的半導體存儲裝置的方法的階段的視圖。 圖18及圖19為圖17A的部分『P5』的放大視圖。 圖20至圖22為圖1的部分『P1』的平面視圖。
130:分離絕緣圖案
150:中間絕緣圖案
AP:主動圖案
AP1:第一主動圖案
AP2:第二主動圖案
CA:中心部分
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線接觸件
EA1:第一末端部分
EA2:第二末端部分
P2:部分
WL:字元線

Claims (20)

  1. 一種半導體存儲裝置，包括： 主動圖案，在第一方向及與所述第一方向相交的第二方向上彼此間隔開，所述主動圖案中的各者包含中心部分、第一末端部分以及第二末端部分； 位元線接觸件，在所述第一方向及所述第二方向上彼此間隔開，所述位元線接觸件中的各者位於對應的所述中心部分上； 分離絕緣圖案，位於所述位元線接觸件之間，所述分離絕緣圖案中的各者位於所述位元線接觸件在所述第一方向及所述第二方向上的鄰近者之間； 中間絕緣圖案，位於所述位元線接觸件與所述分離絕緣圖案之間，所述中間絕緣圖案中的各者位於在所述第一方向上彼此鄰近的所述位元線接觸件中的一者與所述分離絕緣圖案中的一者之間；以及 連接圖案，位於所述位元線接觸件與所述分離絕緣圖案之間，所述連接圖案中的各者位於在所述第二方向上彼此鄰近的所述位元線接觸件中的一者與所述分離絕緣圖案中的一者之間。
  2. 如請求項1所述的半導體存儲裝置，其中所述位元線接觸件的底部表面處於比所述分離絕緣圖案的底部表面更高的高度處。
  3. 如請求項1所述的半導體存儲裝置，其中自所述第一末端部分及所述第二末端部分的頂部表面至所述位元線接觸件的底部表面的深度小於自所述第一末端部分及所述第二末端部分的頂部表面至所述分離絕緣圖案的底部表面的深度。
  4. 如請求項1所述的半導體存儲裝置，其中所述中心部分的頂部表面處於與所述第一末端部分及所述第二末端部分的頂部表面實質上相同的高度處或比所述第一末端部分及所述第二末端部分的頂部表面更低的高度處。
  5. 如請求項1所述的半導體存儲裝置，其中所述分離絕緣圖案中的各者位於一對所述主動圖案中的第一者的所述第一末端部分與一對所述主動圖案中的第二者的所述第二末端部分之間，一對所述主動圖案在所述第一方向上彼此鄰近。
  6. 如請求項1所述的半導體存儲裝置，其中： 所述位元線接觸件包含配置於所述第一方向上的一行所述位元線接觸件， 所述分離絕緣圖案包含配置於所述第一方向上的一行所述分離絕緣圖案，以及 一行所述位元線接觸件及一行所述分離絕緣圖案交替地配置於所述第一方向上。
  7. 如請求項1所述的半導體存儲裝置，其中： 所述連接圖案中的各者包含在所述第二方向上面向所述分離絕緣圖案中的鄰近者的第一表面，以及 當在平面視圖中查看時，所述第一表面自所述分離絕緣圖案中的鄰近者凹陷。
  8. 如請求項7所述的半導體存儲裝置，其中： 所述連接圖案中的各者更包含在所述第二方向上面向所述位元線接觸件的鄰近者的第二表面，以及 當在平面視圖中查看時，所述第二表面自所述位元線接觸件中的鄰近者凹陷。
  9. 如請求項1所述的半導體存儲裝置，其中所述中間絕緣圖案在所述第二方向上延伸且在所述第一方向上自彼此間隔開。
  10. 如請求項1所述的半導體存儲裝置，其中所述分離絕緣圖案在與所述第一方向及所述第二方向相交的第三方向上延伸。
  11. 如請求項1所述的半導體存儲裝置，其中： 所述連接圖案中的各者包含在所述第二方向上面向所述分離絕緣圖案中的鄰近者的第一表面，以及 所述第一表面在與所述第一方向及所述第二方向相交的第三方向上延伸。
  12. 如請求項11所述的半導體存儲裝置，其中： 所述連接圖案中的各者更包含在所述第二方向上面向所述位元線接觸件的鄰近者的第二表面，以及 當在平面視圖中查看時，所述第二表面自所述位元線接觸件中的鄰近者凹陷。
  13. 如請求項1所述的半導體存儲裝置，其中所述中間絕緣圖案中的各者具有在所述第二方向上縱向延伸的條形狀。
  14. 一種半導體存儲裝置，包括： 主動圖案，在第一方向及與所述第一方向相交的第二方向上彼此間隔開，所述主動圖案中的各者包含中心部分、第一末端部分以及第二末端部分； 位元線接觸件，在所述第一方向及所述第二方向上彼此間隔開，所述位元線接觸件中的各者位於對應的所述中心部分上； 分離絕緣圖案，位於所述位元線接觸件之間，所述分離絕緣圖案中的各者在與所述第一方向及所述第二方向相交的第三方向上延伸；以及 連接圖案，位於所述位元線接觸件與所述分離絕緣圖案之間，所述連接圖案中的各者位於在所述第二方向上彼此鄰近的所述位元線接觸件中的一者與所述分離絕緣圖案中的一者之間。
  15. 如請求項14所述的半導體存儲裝置，其中所述位元線接觸件的底部表面處於比所述分離絕緣圖案的底部表面更高的高度處。
  16. 如請求項14所述的半導體存儲裝置，其中自所述第一末端部分及所述第二末端部分的頂部表面至所述位元線接觸件的底部表面的深度小於自所述第一末端部分及所述第二末端部分的頂部表面至所述分離絕緣圖案的底部表面的深度。
  17. 一種半導體存儲裝置，包括： 主動圖案，在第一方向及與所述第一方向相交的第二方向上彼此間隔開，所述主動圖案中的各者包含中心部分、第一末端部分以及第二末端部分； 字元線，在所述主動圖案中在所述第二方向上延伸； 位元線接觸件，在所述第一方向及所述第二方向上彼此間隔開，所述位元線接觸件中的各者位於對應的所述中心部分上； 位元線，在所述位元線接觸件上在所述第一方向上延伸； 分離絕緣圖案，位於所述位元線接觸件之間，所述分離絕緣圖案中的各者位於所述位元線接觸件在所述第一方向及所述第二方向上的鄰近者之間； 接觸插塞，位於所述位元線之間； 中間絕緣圖案，位於所述位元線接觸件與所述分離絕緣圖案之間，所述中間絕緣圖案中的各者位於在所述第一方向上彼此鄰近的所述位元線接觸件中的一者與所述分離絕緣圖案中的一者之間； 連接圖案，位於所述位元線接觸件與所述分離絕緣圖案之間，所述連接圖案中的各者將所述第一末端部分及所述第二末端部分中的各者連接至在所述第二方向上彼此鄰近的所述接觸插塞中的各者； 著陸襯墊，位於所述接觸插塞上；以及 資料儲存圖案，經由所述接觸插塞及所述著陸襯墊連接至所述第一末端部分及所述第二末端部分。
  18. 如請求項17所述的半導體存儲裝置，其中所述位元線接觸件的底部表面處於比所述分離絕緣圖案的底部表面更高的高度處。
  19. 如請求項17所述的半導體存儲裝置，其中： 所述位元線接觸件包含配置於所述第一方向上的一行所述位元線接觸件， 所述分離絕緣圖案包含配置於所述第一方向上的一行所述分離絕緣圖案，以及 一行所述位元線接觸件及一行所述分離絕緣圖案交替地配置於所述第一方向上。
  20. 如請求項17所述的半導體存儲裝置，其中所述分離絕緣圖案在與所述第一方向及所述第二方向相交的第三方向上延伸。
TW112100453A 2022-05-27 2023-01-06 半導體存儲裝置 TWI841177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220065304A KR20230165498A (ko) 2022-05-27 2022-05-27 반도체 메모리 소자 및 이의 제조방법
KR10-2022-0065304 2022-05-27

Publications (2)

Publication Number Publication Date
TW202347713A true TW202347713A (zh) 2023-12-01
TWI841177B TWI841177B (zh) 2024-05-01

Family

ID=

Also Published As

Publication number Publication date
US20230389299A1 (en) 2023-11-30
EP4284139A1 (en) 2023-11-29
CN117135909A (zh) 2023-11-28
KR20230165498A (ko) 2023-12-05

Similar Documents

Publication Publication Date Title
US10978397B2 (en) Semiconductor memory device
US10573651B2 (en) Semiconductor devices
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
US7956387B2 (en) Transistor and memory cell array
US20120273898A1 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
US11678478B2 (en) Semiconductor devices
US11056175B1 (en) Semiconductor device and manufacturing method thereof
KR20180018239A (ko) 반도체 메모리 장치
KR20210047032A (ko) 반도체 장치 및 그 제조 방법
JP2010153509A (ja) 半導体装置およびその製造方法
US11469181B2 (en) Memory device with air gaps for reducing capacitive coupling
TW202318406A (zh) 半導體裝置
TWI841177B (zh) 半導體存儲裝置
US11469233B2 (en) Method for preparing a memory device with air gaps for reducing capacitive coupling
TW202347713A (zh) 半導體存儲裝置
US20240121947A1 (en) Semiconductor device
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
TW202416510A (zh) 半導體裝置
TW202343744A (zh) 半導體記憶體裝置
KR20230076611A (ko) 반도체 소자 및 그의 제조 방법
TW202401672A (zh) 半導體記憶體裝置及其製造方法
TW202347629A (zh) 半導體裝置
KR20220050580A (ko) 반도체 장치
KR20240062190A (ko) 반도체 메모리 장치
JP2012204560A (ja) 半導体装置及びその製造方法