TW202347284A

TW202347284A - 閘極驅動器及其相關輸出電壓控制方法

Info

Publication number: TW202347284A
Application number: TW111119239A
Authority: TW
Inventors: 顏英杰; 許博強; 李青澔; 蔡政勳
Original assignee: 聯詠科技股份有限公司
Priority date: 2022-05-24
Filing date: 2022-05-24
Publication date: 2023-12-01
Also published as: TWI809893B; US11783795B1

Abstract

一種閘極驅動器，用於一面板，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有一第一驅動單元；一第二驅動單元；一第一電流限制電路，耦接於該第一驅動單元，用來根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，以限制該閘極驅動器之一輸出電流迴轉率；以及一第二電流限制電路，耦接於該第二驅動單元，用來根據該閘極驅動器之該輸出電壓，控制該閘極驅動器之該輸出電流，以限制該閘極驅動器之該輸出電流迴轉率。

Description

閘極驅動器及其相關輸出電壓控制方法

本發明係指一種閘極驅動器及其相關輸出電壓控制方法，尤指一種降低閘極驅動器輸出電壓及電流迴轉率之閘極驅動器及其相關輸出電壓控制方法。

現有液晶顯示器（liquid-crystal display，LCD）的驅動IC的閘極驅動器的電路設計通常採用金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）開關來驅動面板上GOA（Gate on Array）電路、多工器電路等，此種做法能可簡易地調整驅動能力的強弱。然而，當MOSFET開關開啟的瞬間，MOSFET開關瞬間從斷路（百萬歐姆以上等級）切換至開啟（千歐姆以下等級），電阻值的瞬間變化產生一瞬間峰值電流（Peak Current），以對面板上的電阻電容迴路進行充電或放電，達成開啟或關閉面板上開關。

依照電磁波理論，電磁波生成需要三個要素，來源（Source）-路（Path）-天（Antenna）。前述的瞬間峰值電流提供了來源（Source），從IC端輸出到面板上電阻電容迴路提供了路徑（Path），面板本身的疊構提供了天線所需要的共振腔（Resonator），因此面板的周圍發射出電磁波，進而造成電磁干擾的問題，影響通訊頻帶。

因此，現有技術有改進的必要。

因此，本發明實施例提供一種閘極驅動器及其相關輸出電壓控制方法，以限制閘極驅動器之一輸出電流，進而將降低閘極驅動器之一輸出迴轉率與一峰值電流迴轉率。

本發明實施例揭露一種閘極驅動器，用於一面板，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有一第一驅動單元；一第二驅動單元；一第一電流限制電路，耦接於該第一驅動單元，用來根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，以限制該閘極驅動器之一輸出電流迴轉率；以及一第二電流限制電路，耦接於該第二驅動單元，用來根據該閘極驅動器之該輸出電壓，控制該閘極驅動器之該輸出電流，以限制該閘極驅動器之該輸出電流迴轉率。

本發明實施例另揭露一種閘極驅動器，用於一面板，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有一第一驅動單元；一第二驅動單元；以及一電流限制電路，分別經由一第一開關以及一第二開關耦接於該第一驅動單元及該第二驅動單元，用來根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，使該第一驅動單元以及該第二驅動單元受到相同控制，以限制該閘極驅動器之一輸出電流迴轉率。

本發明實施例另揭露一種一種輸出電壓控制方法，用於一面板之一閘極驅動器，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有一第一驅動單元、一第二驅動單元、一第一電流限制電路及一第二電流限制電路，該輸出電壓控制方法包含有根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，以限制該閘極驅動器之一輸出電流迴轉率；以及根據該閘極驅動器之該輸出電壓，控制該閘極驅動器之該輸出電流，以限制該閘極驅動器之該輸出電流迴轉率。

本發明實施例還揭露一種輸出電壓控制方法，用於一面板之一閘極驅動器，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含一第一驅動單元、一第二驅動單元及一電流限制電路，該輸出電壓控制方法包含有根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，使該第一驅動單元以及該第二驅動單元受到相同控制，以限制該閘極驅動器之一輸出電流迴轉率。

請參考第1圖，第1圖為本發明實施例之一閘極驅動器10之示意圖。閘極驅動器10包含至少一輸出通道單元11_1、11_2…11_n，每一輸出通道單元11_1、11_2…11_n包含一第一驅動單元102、一第二驅動單元104、一第一電流限制電路106及一第二電流限制電路108。閘極驅動器10可用於一液晶顯示器（liquid-crystal display，LCD）之面板，以對面板上的負載（例如電阻或電容迴路）進行充電或放電。第一驅動單元102以及第二驅動單元104可分別為一閘極輸出控制電路110之一開關，例如一金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）開關，在第1圖的實施例中，第一驅動單元102為一P型MOSFET開關，第二驅動單元104為N型MOSFET開關。

由於本發明實施例之閘極驅動器10之每一輸出通道單元11_1、11_2…11_n之一輸出端OUT之一輸出電壓Vout會在一第一電壓VL與一第二電壓VH之間變動（如第2圖所示），以對面板上的負載進行充電及放電，其中第一驅動單元102（即P型MOSFET開關）可用來輸出第二電壓VH、第二驅動單元104（即N型MOSFET開關）可用來輸出第一電壓VL。第一電流限制電路106可以是一P型電流鏡，用來根據閘極驅動器10之每一輸出通道單元11_1、11_2…11_n之輸出電壓Vout，控制閘極驅動器10之每一輸出通道單元11_1、11_2…11_n之一輸出電流VH_current，以限制閘極驅動器10之一輸出電流迴轉率。第二電流限制電路108可以是一N型電流鏡，用來根據閘極驅動器10之每一輸出通道單元11_1、11_2…11_n之輸出電壓Vout，控制閘極驅動器10之每一輸出通道單元11_1、11_2…11_n之一輸出電流VL_current，以限制閘極驅動器10之輸出電流迴轉率。

換句話說，當閘極驅動器10的輸出通道單元11_1、11_2…11_n之其中之一之輸出電壓Vout由第一電壓VL變化至第二電壓VH時，第一電流限制電路106可限制輸出電流VH_current之一最高輸出電流，以限制閘極驅動器10之輸出電流迴轉率；相反地，當閘極驅動器10的輸出電壓Vout由第二電壓VH變化至第一電壓VL時，第二電流限制電路108可限制輸出電流VL_current之一最高輸出電流，以限制閘極驅動器10之輸出電流迴轉率。如此一來，本發明實施例之閘極驅動器10即可藉由第一電流限制電路106以及第二電流限制電路108限制閘極驅動器10之輸出電流迴轉率。

如第3圖所示，相較於傳統的閘極驅動器的電流迴轉率，於上升或下降時具有較大的峰值電流，本發明實施例的閘極驅動器10自第一電VL壓變化至第二電壓VH時的電流迴轉率較小；類似地，本發明實施例的閘極驅動器10自第二電壓VH變化至第一電壓VL時的電流迴轉率也比傳統的閘極驅動器的電流迴轉率小。

在另一實施例中，第4圖為本發明實施例之一閘極驅動器40之示意圖。閘極驅動器40包含至少一輸出通道單元41_1、41_2…41_n，每一輸出通道單元41_1、41_2…41_n包含一第一驅動單元402、一第二驅動單元404、一第一電流限制電路406、一第二電流限制電路408、一第一前級緩衝器410及一第二前級緩衝器412。閘極驅動器40可以是閘極驅動器10的其中一種變化實施例。閘極驅動器40可用於一液晶顯示器之面板，以對面板上的負載（例如電阻或電容迴路）進行充電或放電。閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之第一驅動單元402以及第二驅動單元404可分別為一電晶體，在第4圖的實施例中，第一驅動單元402為一P型MOSFET開關，第二驅動單元404為N型MOSFET開關。第一電流限制電路406可以是一N型電流鏡、一第二電流限制電路408可以是一P型電流鏡。與閘極驅動器10不同的地方在於，閘極驅動器40之每一輸出通道單元41_1、41_2…41_n另包含第一前級緩衝器410及第二前級緩衝器412，其中第一前級緩衝器410可包含驅動開關410_M1、410_M2，用來與第一電流限制電路410減緩輸出通道單元41_1、41_2…41_n之一輸出電壓Vout之一電壓下降斜率，以限制閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之輸出電流迴轉率。第二前級緩衝器412可包含驅動開關412_M1、412_M2，用來與第二電流限制電路412減緩閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之輸出電壓Vout之一電壓上升斜率，以限制閘極驅動器40之輸出電流迴轉率。

由於本發明實施例之閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之輸出電壓Vout會在第一電壓VL與第二電壓VH之間變動（如第2圖所示），以對面板上的負載進行充電及放電，其中第一驅動單元402（即P型MOSFET開關）可用來輸出第二電壓VH、第二驅動單元404（即N型MOSFET開關）可用來輸出第一電壓VL。因此，當閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之輸出電壓Vout自第一電壓VL拉升至第二電壓VH時，第一驅動單元402被開啟，以使第一驅動單元402之一閘極端點Vpg自一高電壓VGH拉低至一低電壓VGL，而輸出通道單元41_1、41_2…41_n之第一電流限制電路406可用來限制第一前級緩衝器410之閘極端點Vpg拉低（pull low）能力，使第一驅動單元402無法開啟太快，即減低閘極端點Vpg的電壓下降斜率，進而限制第一驅動單元402之一充電峰值電流迴轉率（slew rate）。

類似地，當閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之輸出電壓Vout自第二電壓VH拉低至第一電壓VL時，第二驅動單元404被開啟，第二驅動單元404之一閘極端點Vng自低電壓VGL拉至高電壓VGH，而閘極驅動器40之每一輸出通道單元41_1、41_2…41_n之第二電流限制電路408可用來限制第二前級緩衝器412之一電壓拉高（pull high）能力，使第二驅動單元404無法開啟太快，即減低閘極端點Vng的電壓上升斜率，進而第二驅動單元404之一充電峰值電流迴轉率。

在另一實施例中，請參考第5圖，第5圖為本發明實施例之一閘極驅動器50之示意圖。閘極驅動器50可以是閘極驅動器10的其中一種變化實施例。閘極驅動器50包含至少一輸出通道單元51_1、51_2…51_n，每一輸出通道單元51_1、51_2…51_n包含一第一驅動單元502、一第二驅動單元504、一第一被動電路506、一第二被動電路508、一第一前級緩衝器510及一第二前級緩衝器512。閘極驅動50可用於一液晶顯示器之面板，以對面板上的負載（例如電阻或電容迴路）進行充電或放電。第一驅動單元502以及第二驅動單元504可分別為一開關，在第5圖的實施例中，第一驅動單元502為一P型MOSFET開關，第二驅動單元504為N型MOSFET開關。與閘極驅動器10不同的地方在於，閘極驅動器50之每一輸出通道單元51_1、51_2…51_n另包含第一被動電路506以及第二被動電路508，其中第一被動電路506可以是包含有一電阻Rp及一電容Cp之一RC電路，用來與第一前級緩衝器510減緩輸出通道單元51_1、51_2…51_n之輸出電壓Vout之一電壓下降斜率，以限制閘極驅動器50之輸出電流迴轉率；第二被動電路508可以是包含有一電阻Rn及一電容Cn之一RC電路，用來與第二前級緩衝器512減緩輸出通道單元51_1、51_2…51_n之輸出電壓Vout之一電壓上升斜率，以限制閘極驅動器50之輸出電流迴轉率。

換言之，閘極驅動器50之每一輸出通道單元51_1、51_2…51_n之第一被動電路506可用來限制第一前級緩衝器510之一電壓拉低能力，使第一驅動單元502無法開啟太快，即減低一閘極端點Vpg之一電壓下降斜率，進而限制第一驅動單元502之一充電峰值電流迴轉率。類似地，閘極驅動器50之每一輸出通道單元51_1、51_2…51_n之第二被動電路508可用來限制第二前級緩衝器512之一電壓拉高能力，使第二驅動單元504無法開啟太快，即減低一閘極端點Vng的電壓上升斜率，進而第二驅動單元504之一充電峰值電流迴轉率。

關於閘極端點Vpg及閘極端點Vng的電壓變化趨勢，請參考第6圖。第6圖之實線繪示出未加入第一被動電路506、第二被動電路508時之閘極端點Vpg及閘極端點Vng的電壓變化，第6圖之虛線繪示本發明實施例之閘極驅動器50之閘極端點Vpg及閘極端點Vng的電壓變化。由第6圖可看出，本發明實施例的閘極端點Vpg及閘極端點Vng的電壓變化，相較於未加入第一被動電路506、第二被動電路508時更為平滑，進而減緩對應的驅動單元的充電峰值電流迴轉率。

由於閘極驅動器通常具有多個輸出通道單元，在另一實施例中，不同的輸出通道單元可連接至同一電流限制電路。

請參考第7圖，第7圖為本發明實施例之一閘極驅動器70之示意圖。閘極驅動器70包含至少一輸出通道單元71_1、71_2…71_n，每一輸出通道單元71_1、71_2…71_n包含一第一驅動單元702、一第二驅動單元704、電晶體M1、M2、一電流限制電路706以及一閘極輸出控制電路708。閘極驅動器70可用於一液晶顯示器之面板，以對面板上的負載（例如電阻或電容迴路）進行充電或放電。第一驅動單元702可以是一驅動開關，第二驅動單元704可以是一驅動開關，其中驅動開關可為一MOSFET開關，閘極輸出控制電路708可控制第一驅動單元702、第二驅動單元704，以決定輸出端OUT的輸出電壓Vout。

在第7圖的實施例中，第一驅動單元702為一P型MOSFET開關，第二驅動單元704為一N型MOSFET開關。電流限制電路706為一電流鏡電路，包含有電晶體M3、M4，並且耦接於第7圖中閘極驅動器70之每一輸出通道單元71_1、71_2…71_n。在第7圖的實施例中，以輸出通道單元71_1為例，電流限制電路706可與輸出通道單元71_1之電晶體M1形成一電流鏡電路，而電流限制電路706可與輸出通道單元71_1之電晶體M2形成一電流鏡電路，以限制閘極驅動器70之輸出通道單元71_1之輸出電流。相似地，輸出通道單元71_2…71_n也可分別與電流限制電路706形成電流鏡電路，以限制閘極驅動器70之輸出通道單元71_2…71_n之輸出電流。也就是說，閘極驅動器70的各個輸出通道單元71_1、71_2…71_n連接到電流限制電路706，以共用同一電流限制電路706。

由於本發明實施例之閘極驅動器70之每一輸出通道單元71_1、71_2…71_n之輸出電壓Vout會在第一電壓VL與第二電壓VH之間變動（如第2圖所示），以對面板上的負載進行充電及放電，電流限制電路706用來根據閘極驅動器70之每一輸出通道單元71_1、71_2…71_n之輸出電壓Vout，控制閘極驅動器70之每一輸出通道單元71_1、71_2…71_n之輸出電流VH_current、VL_current，使每一輸出通道單元71_1、71_2…71_n之第一驅動單元702以及第二驅動單704受到相同控制，以限制閘極驅動器70之一輸出電流迴轉率。

換言之，當閘極驅動器70的輸出通道單元71_1、71_2…71_n之輸出電壓Vout由第一電壓VL變化至第二電壓VH時，電流限制電路706可分別與每一輸出通道單元71_1、71_2…71_n之電晶體M1形成一電流鏡以限制輸出電流VH_current之一最高輸出電流，進而限制閘極驅動器70之輸出電流迴轉率；相反地，當閘極驅動器70的輸出通道單元71_1、71_2…71_n之輸出電壓Vout由第二電壓VH變化至第一電壓VL時，電流限制電路706與電晶體M2可分別與每一輸出通道單元71_1、71_2…71_n形成一電流鏡以限制輸出電流VL_current之一最高輸出電流，進而限制閘極驅動器70之輸出電流迴轉率。如此一來，本發明實施例之閘極驅動器70即可藉由共用的電流限制電路706限制閘極驅動器70之輸出電流迴轉率。

在另一實施例中，第8圖為本發明實施例之一閘極驅動器80之示意圖。閘極驅動器80包含至少一輸出通道單元81_1、81_2…81_n，每一輸出通道單元81_1、81_2…81_n包含一第一驅動單元802、一第二驅動單元804、電晶體M1、M2、一電流限制電路806、一第一前級緩衝器810及一第二前級緩衝器812。閘極驅動器80可以是閘極驅動器70的其中一種變化實施例。閘極驅動器80可用於一液晶顯示器之面板，以對面板上的負載（例如電阻或電容迴路）進行充電或放電。第一驅動單元802以及第二驅動單元804可分別為一驅動開關，在第8圖的實施例中，第一驅動單元802為一P型MOSFET開關，第二驅動單元804為N型MOSFET開關，第一前級緩衝器810以及第二前級緩衝器812可控制第一驅動單元802、第二驅動單元804，決定輸出端OUT的輸出電壓V _OUT。電流限制電路806為一電流鏡電路，包含有電晶體M3、M4，並且耦接至第8圖中的閘極驅動器80。在第8圖的實施例中，電流限制電路806可與每一輸出通道單元81_1、81_2…81_n之電晶體M1形成一電流鏡電路，電流限制電路806可與每一輸出通道單元81_1、81_2…81_n之電晶體M2形成一電流鏡電路，以限制閘極驅動器80之每一輸出通道單元81_1、81_2…81_n之輸出電流。也就是說，閘極驅動器80的各個輸出通道單元81_1、81_2…81_n連接到電流限制電路806，以共用同一電流限制電路806。

與閘極驅動器70不同的地方在於，閘極驅動器80之每一輸出通道單元81_1、81_2…81_n另包含第一前級緩衝器810及第二前級緩衝器812。以輸出通道單元81_1為例，第一前級緩衝器810可包含驅動開關810_M1、810_M2，用來與電流限制電路806減緩第一驅動單元802之一第一閘極端點Vpg之一電壓下降斜率，以限制閘極驅動器80之輸出電流迴轉率。第二前級緩衝器812可包含驅動開關812_M1、812_M2，用來與電流限制電路806減緩第二驅動單元804之一第二閘極端點Vng之一電壓上升斜率，以限制閘極驅動器80之輸出電流迴轉率。

因此，本發明實施例之閘極驅動器80的每一輸出通道單元81_1、81_2…81_n共用同一電流限制電路806，限制連接至一N2節點的輸出通道單元81_1、81_2…81_n的第一前級緩衝器810之一電壓拉低能力，以限制每一輸出通道單元81_1、81_2…81_n的第一驅動單元802的一充電峰值電流迴轉率；類似地，電流限制電路806也可限制連接至一P2節點的輸出通道單元81_1、81_2…81_n的第二前級緩衝器812之一電壓拉高能力，以限制每一輸出通道單元81_1、81_2…81_n的第二驅動單元804之一充電峰值電流迴轉率。

在另一實施例中，可另新增迴授電路於上述閘極驅動器。請參考第9圖，第9圖為本發明實施例之一閘極驅動器90之示意圖。閘極驅動器90僅描繪出閘極驅動器90之一輸出端以及一前級緩衝器。如第9圖所示，閘極驅動器90之輸出端另包含電容Cp、Cn以形成迴授路徑FB_p、FB_n，以於輸出電壓Vout自第一電壓VL升到第二電壓VH時，由迴授路徑FB_p之一負迴授路徑，產生一反向抑制訊號，以抑制一閘極端點Vpg之一電壓變化斜率（即一電壓下降斜率），進而降低閘極驅動器90的輸出端的峰值電流迴轉率。

類似地，當輸出電壓自第二電壓VH降至第一電壓VL時，由迴授路徑FB_n之一負迴授路徑，產生一反向抑制訊號，以抑制一閘極端點Vng之一電壓變化斜率（即一電壓上升斜率），進而降低閘極驅動器90的輸出端的峰值電流迴轉率。

或者，在另一實施例中，可以多段式開啟上述閘極驅動器的驅動單元。請參考第10圖，第10圖為本發明實施例之一閘極驅動器100之示意圖。閘極驅動器100僅描繪出閘極驅動器100之一輸出端以及一閘極輸出控制電路。在第10圖的實施例中，於硬體上，閘極輸出控制電路的開關可以數個較小面積的開關Pgate_1-Pgate_3、Ngate_1-Ngate_3實現，並且例如開關Pgate_1、Pgate_2、Pgate_3於IC電路的實現面積為1:2:3，其中開關Pgate_1-Pgate_3、Ngate_1-Ngate_3可以電晶體實現。

詳細而言，請參考第11圖，第11圖為本發明實施例之閘極驅動器100之一輸出電流VH_current之瞬間電流之示意圖。當輸出點Vout自第一電壓VL至第二電壓VH，並且以一多段方式開啟閘極輸出控制電路的開關Pgate_1-Pgate_3時，開關Pgate_1先被導通（第一段），導通開關Pgate_1、Pgate_2（第二段），最後導通開關Pgate_1-Pgate_3（第三段）。

由於開關Pgate_1被導通時的電阻值較大，瞬間電流較小，接著當第二段、第三段開啟時，輸出電壓距離目標電壓較小，使得導通的瞬間電流降低。因此，如第11圖所示，相較於一段式開啟閘極輸出控制電路的開關，本發明之閘極驅動器100之實施例以多段式開啟開關的方法，可降低輸出端OUT的電流變化率以及電壓輸出的斜率，進而減少電磁干擾的情形。

類似地，當輸出電壓Vout自第二電壓VH變化至第一電壓VL時，開關Ngate_1-Ngate_3被依序導通時，本發明實施例以多段式開啟開關的方法，可降低輸出端OUT的電流變化率以及電壓輸出的斜率，進而減少電磁干擾的情形。

除了上述以IC面積實現多段式的開關導通方式，再另一例中，也可於開關Pgate_1-Pgate_3、開關Ngate_1-Ngate_3前串接不同大小的電阻，達到相同效果，而不限於上述實施方式。

相較於現有技術以單一閘極驅動器的輸出通道連接至面板的負載的兩個端點，在一實施例中，本發明實施例之一閘極驅動器，可同時輸出相同的訊號對面板的負載的兩端點進行驅動，以降低瞬間電流出現的次數，進而降低電磁能量。

請參考第12圖，第12圖為本發明實施例之一閘極驅動器1200之示意圖。閘極驅動器1200包含一左通道閘極驅動單元1200_L以及一右通道閘極驅動單元1200_R，用來分別耦接於一面板負載之左側以及右側。在此情形下，由於閘極驅動器1200以一分時方式輪流開啟左通道閘極驅動單元1200_L以及右通道閘極驅動單元1200_R以分別驅動面板負載之左側以及右側，面板負載之瞬間電流變化也隨之降低。

除此之外，如第13圖所示，若以現有兩個閘極驅動器同時驅動面板負載的兩端的方式，於閘極驅動器的輸出電壓Vout的四個變化週期內，會分別產生八個峰值電流。

相較之下，如第14圖所示，當以輪流開啟左通道閘極驅動單元1200_L以及右通道閘極驅動單元1200_R的方式驅動面板負載時，在閘極驅動器1200的輸出電壓的四個變化週期內，面板負載的左通道以及右通道的峰值電流發生的次數會降為四次，此外電流的能量分布也隨之減少，進而降低電磁能量。

綜上所述，本發明實施例提供一種閘極驅動器及其相關輸出電壓控制方法，以限制閘極驅動器之一輸出電流，進而將降低閘極驅動器之一輸出迴轉率與一峰值電流迴轉率。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:閘極驅動器 11_1、11_2…11_n:輸出通道單元 102:第一驅動單元 104:第二驅動單元 106:第一電流限制電路 108:第二電流限制電路 110:閘極輸出控制電路 40:閘極驅動器 41_1、41_2…41_n:輸出通道單元 402:第一驅動單元 404:第二驅動單元 406:第一電流限制電路 408:第二電流限制電路 410:第一前級緩衝器 412:第二前級緩衝器 410_M1、410_M2、412_M1、412_M2:驅動開關 50:閘極驅動器 51_1、51_2…51_n:輸出通道單元 502:第一驅動單元 504:第二驅動單元 506:第一被動電路 508:第二被動電路 510:第一前級緩衝器 512:第二前級緩衝器 70:閘極驅動器 71_1、71_2…71_n:輸出通道單元 702:第一驅動單元 704:第二驅動單元 706:電流限制電路 708:閘極輸出控制電路 80:閘極驅動器 81_1、81_2…81_n:輸出通道單元 802:第一驅動單元 804:第二驅動單元 806:電流限制電路 810:第一前級緩衝器 812:第二前級緩衝器 810_M1、810_M2、812_M1、812_M2:驅動開關 90、100:閘極驅動器 1200:閘極驅動器 1200_L:左通道閘極驅動單元 1200_R:右通道閘極驅動單元 Cp:電容 Cn:電容 FB_p、FB_n:迴授路徑 M1、M2、M3、M4:電晶體 N2:節點 Ngate_1-Ngate_3:開關 OUT:輸出端 P2:節點 Pgate_1-Pgate_3:開關 Rp:電阻 Rn:電阻 VGL:低電壓 VGH:高電壓 VH:第二電壓 VH_current:輸出電流 VL:第一電壓 VL_current:輸出電流 Vout:輸出電壓 Vpg:閘極端點 Vng:閘極端點

第1圖為本發明實施例之一閘極驅動器之示意圖。第2圖為本發明實施例之閘極驅動器之一輸出電壓之示意圖。第3圖為本發明實施例之閘極驅動器之輸出電流迴轉率與現有技術之比較示意圖。第4圖及第5圖為本發明實施例之另一閘極驅動器之示意圖。第6圖為本發明實施例之驅動單元電壓之變化趨勢與現有技術之比較之示意圖。第7圖至第10圖為本發明實施例之另一閘極驅動器之示意圖。第11圖為本發明實施例之閘極驅動器之一輸出電壓之瞬間電流之示意圖。第12圖為本發明實施例之另一閘極驅動器之示意圖。第13圖為現有閘極驅動器之一輸出電壓與電流峰值之示意圖。第14圖本發明實施例之閘極驅動器之一輸出電壓與電流峰值之示意圖。

10:閘極驅動器

102:第一驅動單元

104:第二驅動單元

106:第一電流限制電路

108:第二電流限制電路

110:閘極輸出控制電路

Claims

一種閘極驅動器，用於一面板，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有：一第一驅動單元；一第二驅動單元；一第一電流限制電路，耦接於該第一驅動單元，用來根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，以限制該閘極驅動器之一輸出電流迴轉率；以及一第二電流限制電路，耦接於該第二驅動單元，用來根據該閘極驅動器之該輸出電壓，控制該閘極驅動器之該輸出電流，以限制該閘極驅動器之該輸出電流迴轉率。
如請求項1所述之閘極驅動器，其中該第一電流限制電路於該閘極驅動器之該輸出電壓由一第一電壓轉變至一第二電壓時，由該第一電流限制電路限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項1所述之閘極驅動器，其中該第二電流限制電路於該閘極驅動器之該輸出電壓由一第二電壓轉變至一第一電壓時，由該第二電流限制電路限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項1所述之閘極驅動器，另包含有：一第一前級緩衝器，耦接於該第一電流限制電路與該第一驅動單元之間，用來與該第一電流限制電路減緩該閘極驅動器之該輸出電壓之一電壓下降斜率，以限制該第一驅動單元之一第一充電峰值電流迴轉率；以及一第二前級緩衝器，耦接於該第二電流限制電路與該第二驅動單元之間，用來與該第二電流限制電路減緩該閘極驅動器之該輸出電壓之一電壓上升斜率，以限制該第二驅動單元之一第二充電峰值電流迴轉率。
如請求項1所述之閘極驅動器，另包含有：一第一前級緩衝器；一第二前級緩衝器；一第一被動電路，耦接於該第一前級緩衝器以及該第一驅動單元之間，用來與該第一前級緩衝器減緩該輸出電壓之一電壓下降斜率，以限制該第一驅動單元之該輸出電流迴轉率；以及一第二被動電路，耦接於該第二前級緩衝器以及該第二驅動單元之間，用來與該第二前級緩衝器減緩該輸出電壓之一電壓上升斜率，以限制該第二驅動單元之該輸出電流迴轉率。
如請求項1所述之閘極驅動器，其中該第一驅動單元是一P型金氧半場效電晶體（P-type Metal-Oxide-Semiconductor Field-Effect Transistor，PMOSFET），該第二輸出級開關是一N型金氧半場效電晶體（N-type Metal-Oxide-Semiconductor Field-Effect Transistor，NMOSFET）。
一種閘極驅動器，用於一面板，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有：一第一驅動單元；一第二驅動單元；以及一電流限制電路，分別經由一第一開關以及一第二開關耦接於該第一驅動單元及該第二驅動單元，用來根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，使該第一驅動單元以及該第二驅動單元受到相同控制，以限制該閘極驅動器之一輸出電流迴轉率。
如請求項7所述之閘極驅動器，其中該電流限制電路於該閘極驅動器之該輸出電壓由一第一電壓轉變至一第二電壓時，與該第一開關形成一電流鏡以限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項7所述之閘極驅動器，其中該電流限制電路於該閘極驅動器之該輸出電壓由一第二電壓轉變至一第一電壓時，與該第二開關形成一電流鏡以限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項7所述之閘極驅動器，另包含有：一第一前級緩衝器，耦接於該電流限制電路與該第一驅動單元之間，用來與該電流限制電路減緩該第一驅動單元之一第一閘極端點之一電壓下降斜率，以限制該閘極驅動器之該輸出電流迴轉率；以及一第二前級緩衝器，耦接於該電流限制電路與該第二驅動單元之間，用來與該電流限制電路減緩該第二驅動單元之一第二閘極端點之一電壓上升斜率，以限制該閘極驅動器之該輸出電流迴轉率。
一種輸出電壓控制方法，用於一面板之一閘極驅動器，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含有一第一驅動單元、一第二驅動單元、一第一電流限制電路及一第二電流限制電路，該輸出電壓控制方法包含有：根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，以限制該閘極驅動器之一輸出電流迴轉率；以及根據該閘極驅動器之該輸出電壓，控制該閘極驅動器之該輸出電流，以限制該閘極驅動器之該輸出電流迴轉率。
如請求項11所述之輸出電壓控制方法，其中該第一電流限制電路於該閘極驅動器之該輸出電壓由一第一電壓轉變至一第二電壓時，由該第一電流限制電路限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項11所述之輸出電壓控制方法，其中該第二電流限制電路於該閘極驅動器之該輸出電壓由一第二電壓轉變至一第一電壓時，由該第二電流限制電路限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項11所述之輸出電壓控制方法，其中該閘極驅動器另包含有一第一前級緩衝器以及一第二前級緩衝器，該第一前級緩衝器與該第一電流鏡電流減緩該閘極驅動器之該輸出電壓之一電壓下降斜率，以限制該第一驅動單元之一第一充電峰值電流迴轉率；以及該第二前級緩衝器與該第二電流限制電路減緩該閘極驅動器之該輸出電壓之一電壓上升斜率，以限制該第二驅動單元之一第二充電峰值電流迴轉率。
如請求項11所述之輸出電壓控制方法，其中該閘極驅動器另包含有一第一前級緩衝器、一第二前級緩衝器、一第一被動電路及一第二被動電路，該第一被動電路與該第一前級緩衝器減緩該輸出電壓之一電壓下降斜率，以限制該第一驅動單元之該輸出電流迴轉率；以及該第二被動電路與該第二前級緩衝器減緩該輸出電壓之一電壓上升斜率，以限制該第二驅動單元之該輸出電流迴轉率。
如請求項11所述之輸出電壓控制方法，其中該第一驅動單元是一P型金氧半場效電晶體（P-type Metal-Oxide-Semiconductor Field-Effect Transistor，PMOSFET），該第二輸出級開關是一N型金氧半場效電晶體（N-type Metal-Oxide-Semiconductor Field-Effect Transistor，NMOSFET）。
一種輸出電壓控制方法，用於一面板之一閘極驅動器，其中該閘極驅動器包含有至少一輸出通道單元，每一輸出通道單元包含一第一驅動單元、一第二驅動單元及一電流限制電路，該輸出電壓控制方法包含有：根據該閘極驅動器之一輸出電壓，控制該閘極驅動器之一輸出電流，使該第一驅動單元以及該第二驅動單元受到相同控制，以限制該閘極驅動器之一輸出電流迴轉率。
如請求項17所述之輸出電壓控制方法，其中該電流限制電路於該閘極驅動器之該輸出電壓由一第一電壓轉變至一第二電壓時，與該閘極驅動器之一第一開關形成一電流鏡以限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項17所述之輸出電壓控制方法，其中該電流限制電路於該閘極驅動器之該輸出電壓由一第二電壓轉變至一第一電壓時，與該閘極驅動器之一第二開關形成一電流鏡以限制該輸出電流，其中該第一電壓低於該第二電壓。
如請求項17所述之輸出電壓控制方法，其中該閘極驅動器另包含一第一前級緩衝器及一第二前級緩衝器，該第一前級緩衝器與該電流限制電路減緩該第一驅動單元之一第一閘極端點之一電壓下降斜率，以限制該閘極驅動器之該輸出電流迴轉率；以及該第二前級緩衝器與該電流限制電路減緩該第二驅動單元之一第二閘極端點之一電壓上升斜率，以限制該閘極驅動器之該輸出電流迴轉率。