TW202345400A - 垂直式氧化物半導體電晶體及其製作方法 - Google Patents

垂直式氧化物半導體電晶體及其製作方法 Download PDF

Info

Publication number
TW202345400A
TW202345400A TW111116914A TW111116914A TW202345400A TW 202345400 A TW202345400 A TW 202345400A TW 111116914 A TW111116914 A TW 111116914A TW 111116914 A TW111116914 A TW 111116914A TW 202345400 A TW202345400 A TW 202345400A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
gate
oxide
layer
source
Prior art date
Application number
TW111116914A
Other languages
English (en)
Other versions
TWI808745B (zh
Inventor
張文岳
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW111116914A priority Critical patent/TWI808745B/zh
Priority to CN202210544423.4A priority patent/CN117059656A/zh
Priority to US17/839,474 priority patent/US20230361218A1/en
Application granted granted Critical
Publication of TWI808745B publication Critical patent/TWI808745B/zh
Publication of TW202345400A publication Critical patent/TW202345400A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提出了一種垂直式氧化物半導體電晶體，包含一絕緣基底、一源極位於該絕緣基底中、一閘極位於該絕緣基底上，其中該閘極圍繞該源極而在該源極上方形成一凹槽、一內側間隔壁位於該凹槽中的該閘極的內側壁上、一氧化物半導體層位於該內側間隔壁以及該源極上並與該源極直接接觸、一填充氧化物，位於該氧化物半導體層上並填充該凹槽、以及一汲極位於該氧化物半導體層以及該填充氧化物上並與該氧化物半導體層直接接觸，其中該汲極完全覆蓋該源極且與該閘極部分重疊。

Description

垂直式氧化物半導體電晶體及其製作方法
本發明與一種氧化物半導體(oxide-semiconductor)電晶體有關，更具體言之，其係關於一種垂直式氧化物半導體電晶體。
氧化物半導體(oxide semiconductor)是由金屬與氧所構成的化合物半導體材料。與一般傳統的半導體材料（如矽、鍺、砷化鎵等）相比，氧化物半導體的結構多為離子晶體，其能隙較大且透光率佳，化學性質也比較複雜。摻質與氧空位的多寡會影響氧化物半導體中的載子濃度，其載子濃度夠高時即成為導體，且同樣具有n型與p型之分。氧化物半導體因為透光、相對高的載子移動率、製程溫度較低以及大尺度下的高均勻性等性質，其被視為有望取代低溫多晶矽(LTPS)，作為薄膜電晶體(TFT)的通道層材料，特別是現今熱門的非晶態氧化銦鎵鋅(indium gallium zinc oxide, IGZO)材料，可應用在可撓曲式顯示面板或是高解析度大尺寸顯示面板。
隨著元宇宙時代的來臨，市場對於微型顯示裝置的需求越來越高，這類顯示裝置需要極高的解析度，才能達到如同肉眼觀看的沉浸式體驗。然而，不論是哪種類型的顯示裝置，其像素密度都受限於所使用的驅動電晶體的尺寸大小，就算是使用氧化物半導體電晶體也不例外，目前水平式氧化物半導體電晶體的面積對於上述的高階顯示應用而言還是過大，無法滿足其要求。此外，在運作上，大尺寸或高解析度的顯示裝置也需要反應速度更快的TFT，故此，如何減少TFT的負載電容以達到更快的開關速度亦成為了本領域的技術人員所需努力研究開發的課題。
有鑑於目前市場對於高階顯示裝置的需求，本發明於此提出了一種新穎的垂直式氧化物半導體電晶體設計，其特點在於垂直式的通道設計，可大幅減少電晶體的面積尺寸。再者，相較於其他垂直式電晶體設計而言，本發明電晶體的閘極設計使其與源極或汲極的重疊面積較小，可大幅減少電晶體的米勒電容（輸入端與輸出端之間），增進反應速度。
本發明的面向之一在於提出一種垂直式氧化物半導體電晶體，其包含一絕緣基底、一源極位於該絕緣基底中、一閘極位於該絕緣基底上，其中該閘極圍繞該源極而在該源極上方形成一凹槽、一內側間隔壁位於該凹槽中的該閘極的內側壁上、一氧化物半導體層位於該內側間隔壁以及該源極上並與該源極直接接觸、一填充氧化物位於該氧化物半導體層上並填充該凹槽、以及一汲極位於該氧化物半導體層以及該填充氧化物上，並與該氧化物半導體層直接接觸，其中該汲極完全覆蓋該源極且與該閘極部分重疊。
本發明的另一面向在於提出一種製作垂直式氧化物半導體電晶體的方法，其步驟包含提供一絕緣基底、在該絕緣基底中形成一源極、在該源極周圍的該絕緣基底上形成一閘極，其中該閘極在該源極上方圍出一凹槽、在該閘極的側壁上形成一間隔壁、在該凹槽中的該間隔壁以及該源極上形成一氧化物半導體層，並且該氧化物半導體層直接接觸該源極、在該氧化物半導體層上形成一填充氧化物填充該凹槽、以及在該氧化物半導體層以及該填充氧化物上形成一汲極，並且該汲極直接接觸該氧化物半導體層，其中該汲極完全覆蓋該源極且與該閘極部分重疊。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。
閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式來解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層（即，直接在某物上）的含義。此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係，如在附圖中示出的。
如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成觸點、互連線和/或通孔）和一個或多個介電層。
閱者通常可以至少部分地從上下文中的用法理解術語。例如，至少部分地取決於上下文，本文所使用的術語「一或多個」可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如「一」、「一個」、「該」或「所述」之類的術語同樣可以被理解為傳達單數用法或者傳達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確地描述的額外因素，這同樣至少部分地取決於上下文。
閱者更能了解到，當「包含」與/或「含有」等詞用於本說明書時，其明定了所陳述特徵、區域、整體、步驟、操作、要素以及/或部件的存在，但並不排除一或多個其他的特徵、區域、整體、步驟、操作、要素、部件以及/或其組合的存在或添加的可能性。
首先請參照第1圖，其為根據本發明較佳實施例中一種垂直式氧化物半導體電晶體的截面示意圖。如第1圖所示，本發明的垂直式氧化物半導體電晶體大體上包含一絕緣基底100、一源極102、一閘極106、一氧化物半導體層116以及一汲極118等部件。在本發明實施例中，絕緣基底100係作為本發明電晶體的各個部件的設置基礎，其可為聚醯亞胺(polyimide, PI)、聚碳酸酯(polycarbonate, PC)、聚萘二甲酸乙二醇酯(polyethylene naphthalate, PEN)或是聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)等材料所製成的塑膠基板，可提供良好的絕緣性與可撓性，適用於可撓式顯示裝置之應用。在其他實施例中，絕緣基底100也可為不具可撓性的玻璃基板，或是氧化矽(SiO 2)基板。在本發明實施例中，源極102係埋設於絕緣基底100中並從絕緣基底100中露出，其露出之表面可與周圍的絕緣基底100表面齊平。源極102的材料可為低阻值的金屬材料，如鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)、金(Au)或是上述材料之合金。
復參照第1圖，在本發明實施例中，閘極106係設置在絕緣基底100上並且圍繞著源極102（如第3B圖所示），如此在源極102的上方界定出一凹槽109。閘極106與絕緣基底100之間可形成有一絕緣層104，如一二氧化矽(SiO 2)層，為後續形成在絕緣基底100上的層結構改善絕緣性質。閘極106的上方還可具有一硬遮罩層108，其材質可為氮化矽，作為閘極圖案化製程中所使用的硬遮罩。在本發明實施例中，閘極106並未與源極102接觸，兩者在垂直方向上並不重疊且隔有一間隔壁110。間隔壁110的材質可為氧化矽、氮化矽或是氧化鋁(Al 2O 3)等絕緣材料。閘極106內外側的側壁上都可形成有間隔壁110，其中位於凹槽109中的內側間隔壁110a在本發明中係作為閘極絕緣層之用，其在垂直方向上較佳與源極102部分重疊，且厚度要足以抑制漏電流並改進電晶體的電壓容限。
復參照第1圖。一共形的氧化物半導體層116沿著整個凹槽109的表面形成。在本發明實施例中，氧化物半導體層116會與凹槽109底部的源極102直接接觸，並沿著凹槽109中的內側間隔壁110a向上延伸至凹槽109外而覆蓋在部分的硬遮罩層108上方，亦即氧化物半導體層116與閘極106在垂直方向上部分重疊。氧化物半導體層116的材料可包含氧化鈦(TiO 2)、氧化鋅(ZnO)、氧化鈮(Nb 2O 5)、氧化鎢(Nb 2O 5)、氧化錫(SnO 2)、氧化鋯(ZrO 2)或是氧化銦鎵鋅(IGZO)等氧化物半導體材料。氧化物半導體層116所展現的電阻性質與半導體類似，故可作為電晶體的通道層，又因為其能隙寬度大多大於可見光的能量，故也具有透光性質，適合作為透明顯示器的薄膜電晶體(TFT)。剩餘的凹槽109空間則填有一填充氧化物114，其材料可為氧化矽。在本發明實施例中，填充氧化物114的頂面較佳低於硬遮罩層108或閘極106的頂面，如此可實現源極102與後續所形成的汲極118的自對準效果。
復參照第1圖。在本發明實施例中，汲極118形成在填充氧化物114之上，其完全覆蓋下方的源極102。汲極118的材料可為低阻值的金屬材料，如鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)、金(Au)或是上述材料之合金。在本發明實施例中，汲極118也會往周圍的閘極106延伸而與周圍的氧化物半導體層116直接接觸，且可與部分的閘極106以及硬遮罩層108在垂直方向上重疊。如此，位於內側間隔壁110a上的氧化物半導體層116即作為本發明電晶體的通道連接下方的源極102與上方的汲極118，並透過周遭圍繞的閘極106來控制其開關，是為一垂直式氧化物半導體電晶體之設計，並且該電晶體通道的長度係由閘極106的高度決定，相較於習知水平式的通道層設計可大幅減少電晶體所需的佈局面積。再者，相較於先前技術而言，本發明電晶體的閘極106與源極102或是汲極118的重疊面積很小，如此可以大幅降低TFT的閘極至源極/汲極的負載電容，以達到更快的電晶體開關速度。
現在下文的較佳實施例將根據第2A圖、第3A圖、第4A圖、第5A圖以及第6A圖的截面示意圖來說明本發明垂直式氧化物半導體電晶體的製作流程，其同時可參照第2B圖、第3B圖、第4B圖、第5B圖以及第6B圖的平面示意圖來了解電晶體在製作過程中的平面佈局設置，其中該些截面圖都是以其所對應之平面圖中的截線A-A'所作出。
首先請參照第2A圖與第2B圖。提供一絕緣基底100作為本發明電晶體的各個部件的設置基礎，其可為聚醯亞胺(PI)、聚碳酸酯(PC)、聚萘二甲酸乙二醇酯(PEN)或是聚對苯二甲酸乙二酯(PET)等材料所製成的塑膠基板，或為二氧化矽的基板。之後，對絕緣基底100進行一圖案化製程，如此在絕緣基底100上形成凹槽100a。此圖案化製程可為微影蝕刻製程。凹槽100a形成後，接著在凹槽100a中形成源極102。在本發明實施例中，源極102的材料可為低阻值的金屬材料，如鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)、金(Au)、鎢(W)或是上述材料之合金，其可透過化學氣相沉積(CVD)或物理氣相沉積(PVD)或是濺鍍製程等方式形成在凹槽100a與絕緣基底100上，之後再進行一平坦化製程（如CMP製程）移除部分的源極材料，如此可使得源極102露出的表面與周圍絕緣基底100的表面齊平。
請參照第3B圖與第3B圖。在源極102形成後，接著在絕緣基底100的表面上形成一層薄絕緣層104，如一二氧化矽層，其可透過PECVD等方式形成，為後續形成在絕緣基底100上的層結構改善絕緣性質。接著，在絕緣層104上形成閘極106。閘極106的製作步驟可包含：先在絕緣層104上依序形成一閘極材料層以及一硬遮罩材料層，之後進行一光刻製程圖案化該硬遮罩材料層，形成具有閘極圖案的硬遮罩層108。此閘極圖案如第3B圖所示，其在平面視角下圍繞著源極102但不與其接觸，兩者間相隔一段間距。之後再以硬遮罩層108為蝕刻遮罩進行蝕刻製程，以圖案化下方的該閘極材料層，如此形成圍繞著源極102的閘極106，且圖案化後的閘極106會在源極102上方界定出一凹槽109。在本發明實施例中，閘極106的材料可為低阻值的金屬材料，如鈦、鉬、鉻、鋁、金或是上述材料之合金，其可透過物理氣相沉積或是濺鍍製程形成。硬遮罩層108的材料可為氮化矽，其可透過PECVD製程形成。
請參照第4A圖與第4B圖。在閘極106形成後，接著在閘極106的側壁上形成間隔壁110。此間隔壁110的製作步驟可包含：先在閘極106以及絕緣層104上形成一層共形的間隔壁層，之後進行一異向性蝕刻製程移除一定厚度的間隔壁層，如此形成位於閘極106側壁上的間隔壁110並裸露出閘極106上方的硬遮罩層108。須注意，未被閘極106與間隔壁110所覆蓋的絕緣層104在此蝕刻步驟中也會被移除，如此裸露出埋設在絕緣基底100中的源極102，而形成在凹槽109中的內側間隔壁110a在垂直方向上較佳與源極102重疊。在本發明實施例中，間隔壁110的材質可為氧化矽、氮化矽或是氧化鋁等絕緣材料，其可以CVD製程形成。
請參照第5A圖與第5B圖。在間隔壁110形成後，接著在內側間隔壁110a以及源極102上形成一氧化物半導體層116。形成氧化物半導體層116的步驟可包括：在硬遮罩層108、間隔壁110、源極102以及絕緣基底100的表面上形成一層共形的氧化物半導體材料，之後再進行一光刻製程移除位於凹槽109外的該氧化物半導體材料層，僅餘留源極102上、內側間隔壁110a上以及部分硬遮罩層108上的該氧化物半導體材料層。如圖中所示，氧化物半導體層116會與凹槽109底部的源極102直接接觸，並沿著內側間隔壁110a向上延伸並覆蓋在部分的硬遮罩層108上方，亦即氧化物半導體層116與閘極106在垂直方向上是部分重疊的。氧化物半導體層116的材料可包含氧化鈦(TiO 2)、氧化鋅(ZnO)、氧化鈮(Nb 2O 5)、氧化鎢(Nb 2O 5)、氧化錫(SnO 2)、氧化鋯(ZrO 2)或是氧化銦鎵鋅(IGZO)等氧化物半導體材料等，其可以濺鍍或是原子層沉積(ALD)製程等方式形成。
復參照第5A圖與第5B圖。在氧化物半導體層116形成後，接著在剩餘的凹槽109空間中填入填充氧化物114。填充氧化物114的材料可為氧化矽，其可以CVD製程形成，並在之後進行一平坦化（例如CMP）製程移除位於凹槽109外的填充氧化物114。在本發明實施例中，可再進行一回蝕刻製程移除部分填充氧化物114，使其頂面低於硬遮罩層108或閘極106的頂面，如此後續形成汲極118的步驟可以實現源極102與汲極118的自對準效果。
最後請參照第6A圖與第6B圖。在氧化物半導體層116以及填充氧化物114形成後，之後在氧化物半導體層116以及填充氧化物114上形成一汲極118。汲極118的材料可為低阻值的金屬材料，如鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)、金(Au)或是上述材料之合金，其可透過物理氣相沉積(PVD)或是濺鍍製程等方式形成，並透過光刻製程將其圖案化，使其完全覆蓋下方的源極102，並且往周圍的閘極106延伸而與周圍的氧化物半導體層116直接接觸。如此，即完成本發明垂直式氧化物半導體電晶體之製作。
綜合上述實施例，本發明所提出之垂直式氧化物半導體電晶體結構，除了垂直式的通道設計可大幅減少電晶體所需的佈局面積之外，作為通道層的氧化物半導體層以及汲極在製程中也可以達到自對準之效果。同時由於這樣的設計，相較於其他垂直式電晶體設計而言，本發明電晶體的閘極與源極或是汲極的重疊面積較小，可大幅減少電晶體的米勒電容（輸入端與輸出端之間），增進電晶體的反應速度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:絕緣基底 100a:凹槽 102:源極 104:絕緣層 106:閘極 108:硬遮罩層 109:凹槽 110:間隔壁 110a:內側間隔壁 114:填充氧化物 116:氧化物半導體層 118:汲極
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中： 第1圖為根據本發明較佳實施例中一種垂直式氧化物半導體電晶體的截面示意圖。 第2A圖、第3A圖、第4A圖、第5A圖以及第6A圖為根據本發明較佳實施例中垂直式氧化物半導體電晶體的製作流程的截面示意圖；以及 第2B圖、第3B圖、第4B圖、第5B圖以及第6B圖為根據本發明較佳實施例中垂直式氧化物半導體電晶體的製作流程的平面示意圖。 須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
100:絕緣基底
102:源極
104:絕緣層
106:閘極
108:硬遮罩層
109:凹槽
110:間隔壁
110a:內側間隔壁
114:填充氧化物
116:氧化物半導體層
118:汲極

Claims (16)

  1. 一種垂直式氧化物半導體電晶體，包含： 一絕緣基底； 一源極，位於該絕緣基底中； 一閘極，位於該絕緣基底上，其中該閘極圍繞該源極而在該源極上方形成一凹槽； 一內側間隔壁，位於該凹槽中的該閘極的內側壁上； 一氧化物半導體層，位於該內側間隔壁以及該源極上並與該源極直接接觸； 一填充氧化物，位於該氧化物半導體層上並填充該凹槽；以及 一汲極，位於該氧化物半導體層以及該填充氧化物上，並與該氧化物半導體層直接接觸，其中該汲極完全覆蓋該源極且與該閘極部分重疊。
  2. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，更包含一硬遮罩層位於該閘極上，部分的該氧化物半導體層從該內側間隔壁上延伸至該硬遮罩層上。
  3. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該源極與該內側間隔壁重疊。
  4. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該源極與該閘極並未重疊。
  5. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，更包含一絕緣層位於該閘極與該絕緣基底之間。
  6. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該氧化物半導體層的材料包括氧化鈦(TiO 2)、氧化鋅(ZnO)、氧化鈮(Nb 2O 5)、氧化鎢(Nb 2O 5)、氧化錫(SnO 2)、氧化鋯(ZrO 2)或是氧化銦鎵鋅(IGZO)。
  7. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該閘極、該源極以及該汲極的材料包括鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)、金(Au)、鎢(W)或是上述材料之合金。
  8. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該間隔壁的材料為氧化矽(SiO 2)、氮化矽(SiN X)或是氧化鋁(Al 2O 3)。
  9. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該絕緣基底的材料為聚醯亞胺(polyimide, PI)、聚萘二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)或是二氧化矽(SiO 2)。
  10. 如申請專利範圍第1項所述之垂直式氧化物半導體電晶體，其中該填充氧化物的材料為氧化矽(SiO 2)。
  11. 一種製作垂直式氧化物半導體電晶體的方法，包含： 提供一絕緣基底； 在該絕緣基底中形成一源極； 在該源極周圍的該絕緣基底上形成一閘極，其中該閘極在該源極上方圍出一凹槽； 在該閘極的側壁上形成一間隔壁； 在該凹槽中的該間隔壁以及該源極上形成一氧化物半導體層，並且該氧化物半導體層直接接觸該源極； 在該氧化物半導體層上形成一填充氧化物填充該凹槽；以及 在該氧化物半導體層以及該填充氧化物上形成一汲極，並且該汲極直接接觸該氧化物半導體層，其中該汲極完全覆蓋該源極且與該閘極部分重疊。
  12. 如申請專利範圍第11項所述之製作垂直式氧化物半導體電晶體的方法，其中形成該閘極的步驟包含： 在該絕緣基底上依序形成一閘極材料層以及一硬遮罩材料層； 進行一光刻製程圖案化該硬遮罩材料層，以形成一具有閘極圖案的硬遮罩層；以及 以該硬遮罩層為蝕刻遮罩進行一蝕刻製程將該閘極材料層圖案化成該閘極。
  13. 如申請專利範圍第12項所述之製作垂直式氧化物半導體電晶體的方法，其中形成該間隔壁的步驟包含： 在該閘極以及該絕緣基底上形成一共形的間隔壁層；以及 進行一異向性蝕刻製程移除一定垂直厚度的該間隔壁層，使得該間隔壁層變為位於該閘極的側壁上的該間隔壁並裸露出該硬遮罩層。
  14. 如申請專利範圍第13項所述之製作垂直式氧化物半導體電晶體的方法，更包含在形成該閘極前先在該絕緣基底上形成一絕緣層，且該源極上的該絕緣層在該異向性蝕刻製程中被移除而裸露出該源極。
  15. 如申請專利範圍第14項所述之製作垂直式氧化物半導體電晶體的方法，其中形成該氧化物半導體層的步驟包含： 在該硬遮罩層、該間隔壁、該源極以及該絕緣基底的表面上形成共形的氧化物半導體材料層；以及 進行一光刻製程移除部分該氧化物半導體材料層，僅餘留位於該凹槽中的該間隔壁以及該源極上以及部分該硬遮罩層上的該氧化物半導體材料層。
  16. 如申請專利範圍第11項所述之製作垂直式氧化物半導體電晶體的方法，其中形成該填充氧化物的步驟包括進行一回蝕刻製程使得該填充氧化物的頂面低於該閘極的頂面。
TW111116914A 2022-05-05 2022-05-05 垂直式氧化物半導體電晶體及其製作方法 TWI808745B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111116914A TWI808745B (zh) 2022-05-05 2022-05-05 垂直式氧化物半導體電晶體及其製作方法
CN202210544423.4A CN117059656A (zh) 2022-05-05 2022-05-18 垂直式氧化物半导体晶体管及其制作方法
US17/839,474 US20230361218A1 (en) 2022-05-05 2022-06-13 Vertical oxide-semiconductor transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116914A TWI808745B (zh) 2022-05-05 2022-05-05 垂直式氧化物半導體電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TWI808745B TWI808745B (zh) 2023-07-11
TW202345400A true TW202345400A (zh) 2023-11-16

Family

ID=88149311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116914A TWI808745B (zh) 2022-05-05 2022-05-05 垂直式氧化物半導體電晶體及其製作方法

Country Status (3)

Country Link
US (1) US20230361218A1 (zh)
CN (1) CN117059656A (zh)
TW (1) TWI808745B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985026B2 (en) * 2014-08-15 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor, integrated circuit and method of fabricating the same
IT201700057056A1 (it) * 2017-05-25 2018-11-25 St Microelectronics Srl Metodo di fabbricazione autoallineata di un transistore vdmos, e transistore vdmos autoallineato
US11615990B2 (en) * 2020-03-24 2023-03-28 International Business Machines Corporation CMOS top source/drain region doping and epitaxial growth for a vertical field effect transistor

Also Published As

Publication number Publication date
CN117059656A (zh) 2023-11-14
TWI808745B (zh) 2023-07-11
US20230361218A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
US10109647B2 (en) MOTFT with un-patterned etch-stop
KR101126798B1 (ko) 반도체 장치 및 그 제조 방법
KR102386458B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN102456696B (zh) 显示装置及其制造方法
TWI401802B (zh) 薄膜電晶體板及其製造方法
JP2016146422A (ja) 表示装置
TWI460840B (zh) 畫素陣列基板
US11843002B2 (en) Transistor structure, display device including transistor structure, and method of manufacturing transistor structure
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
US20110263053A1 (en) Method for manufacturing pixel structure
JP2016127190A (ja) 表示装置
US11935898B2 (en) Semiconductor device and display device
WO2017215075A1 (zh) 一种阵列基板及其制备方法
TWI555183B (zh) 薄膜電晶體以及畫素結構
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
US7923312B2 (en) Fabricating method of thin film transistor
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
TWI808745B (zh) 垂直式氧化物半導體電晶體及其製作方法
TWI518430B (zh) 顯示面板及應用其之顯示裝置
CN110085606B (zh) 阵列基板及其制备方法
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
WO2024139195A1 (zh) 显示装置及其制作方法
WO2022193063A1 (zh) 一种薄膜晶体管、显示基板及其制作方法和显示装置