TW202345221A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202345221A
TW202345221A TW112107230A TW112107230A TW202345221A TW 202345221 A TW202345221 A TW 202345221A TW 112107230 A TW112107230 A TW 112107230A TW 112107230 A TW112107230 A TW 112107230A TW 202345221 A TW202345221 A TW 202345221A
Authority
TW
Taiwan
Prior art keywords
spacer
width
gate
forming
initial
Prior art date
Application number
TW112107230A
Other languages
English (en)
Inventor
陳昶達
溫明璋
游國豐
戴振宇
李筠
莊博雅
楊峻銘
劉又榮
楊雅婷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202345221A publication Critical patent/TW202345221A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

提供具有取代間隔物結構的裝置與形成這樣的裝置的方法。此方法包含形成初始間隔物結構，其中此初始間隔物結構具有用於選定的蝕刻劑的初始蝕刻速率。此方法更包含去除初始間隔物結構的一部分，其中不去除初始間隔物結構的剩餘部分。此外，此方法包含形成取代間隔物結構相鄰於初始間隔物結構的剩餘部分，以形成組合間隔物結構，其中組合間隔物結構具有用於選定的蝕刻劑的中間速率，其小於用於選定的蝕刻劑的初始速率。此外，此方法包含用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構。

Description

半導體裝置及其形成方法
本發明實施例係關於半導體技術，且特別關於一種取代側壁間隔物的裝置與形成方法。
半導體裝置用於各種電子應用，例如個人電腦、手機、數位相機和其他電子設備。通常藉由在半導體基板上方依序沉積絕緣或介電層、導電層和半導體層的材料，並使用微影對各種材料層進行圖案化以在其上形成電路組件和元件來製造半導體裝置。
半導體工業藉由不斷減小最小部件尺寸來繼續提高各種電子元件（例如電晶體、二極體、電阻器、電容器等）的積體密度，這允許更多組件被整合到給定區域中。然而，隨著最小部件尺寸的減小，出現了應解決的其他問題。
本發明實施例提供了一種半導體裝置的形成方法，包含：形成初始間隔物結構，其中初始間隔物結構具有用於選定的蝕刻劑的初始蝕刻速率；去除初始間隔物結構的一部分，其中初始間隔物結構的剩餘部分未被去除；形成取代間隔物結構相鄰於初始間隔物結構的剩餘部分以形成組合間隔物結構，其中組合間隔物結構具有用於選定的蝕刻劑的中間蝕刻速率，其中中間蝕刻速率比用於選定的蝕刻劑的初始蝕刻速率小；以及用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構。
本發明實施例提供了一種半導體裝置的形成方法，包含：形成側壁間隔物於犧牲閘極結構的周圍，其中側壁間隔物具有內表面與外表面，其中內表面相鄰於犧牲閘極結構，外表面與內表面距離初始間隔物寬度；形成磊晶結構相鄰於側壁間隔物的外表面；蝕刻側壁間隔物以形成具有凹陷的外表面的側壁間隔物，其中凹陷的外表面與內表面距離減少的間隔物寬度；形成蝕刻停止層於側壁間隔物上方，其中蝕刻停止層具有內側與外側，其中內側相鄰於側壁間隔物的凹陷的外表面，外側與內側距離蝕刻停止層寬度；沉積層間介電材料；去除於犧牲閘極結構上方的層間介電材料的一部分；以及去除犧牲閘極結構以形成閘極孔洞，其中閘極孔洞與層間介電材料藉由蝕刻停止層分開。
本發明實施例提供了一種半導體裝置，包含：閘極結構，具有下部分與上部分，其中下部分具有第一閘極寬度，且上部分具有比第閘極寬度大的第二閘極寬度；下間隔物，相鄰於閘極結構的下部分並於閘極結構的上部分下方；以及外間隔物，包括基部與頂部，其中基部相鄰於下間隔物，且頂部相鄰於閘極結構的上部分，其中下間隔物具有第一間隔物寬度，外間隔物的基部具有第二間隔物寬度，外間隔物的頂部具有第三間隔物寬度，第二間隔物寬度比第一間隔物寬度大，第一間隔物寬度比第三間隔物寬度大。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。
為簡潔起見，與傳統的半導體裝置製造相關的傳統的技術可能不在此詳細描述。此外，這裡描述的各種任務和製程可以結合到具有這裡未詳細描述的額外功能的更全面的程序或製程中。特別地，製造半導體裝置的各種製程是已知的，因此，為簡潔起見，許多傳統的製程將在本文中僅簡要提及或將完全省略而不提供已知的製程細節。如本發明所屬技術領域中具有通常知識者在完整閱讀本發明實施例後將容易明白的，本文揭示的結構可以與多種技術一起使用，並且可以結合到多種半導體裝置和產品中。此外，應注意的是，半導體裝置結構包含不同數量的組件，並且圖示中所示的單個組件可以代表多個組件。
再者，空間上的相關用語，例如「在……上方」、「上方的」、「上方」、「上」、「頂」、「在……之下」、「在……下方」、「下方的」、「下方」、「下」、「底」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時（旋轉90度或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。當空間上的用語，例如上述列舉，用於描述第一元件對於第二元件時，第一元件可以直接於其他元件上、或者可以存在中間元件或膜層。當一元件或膜層被稱為在另一個元件或膜層「上」時，它直接在另一個元件或膜層上並與另一個元件或膜層接觸。
此外，本發明實施例可以在各種示例中重複參考數字及/或字母。這種重複是為了簡單和清楚的目的，並且其本身並不線定所討論的各種實施例及/或配置之間的關係。
各種實施例提供了一種半導體裝置與半導體裝置的形成方法。在一些實施例中，形成犧牲閘極，並且沿著犧牲閘極的側壁形成側壁間隔物。然後在基板或鰭片中或上方形成磊晶結構，例如源極/汲極區。然後去除側壁間隔物的一部分，並用側壁間隔物材料取代，其與側壁間隔物材料相比，在用選定蝕刻劑蝕刻蝕刻時具有較低的蝕刻速率。然後沉積層間介電（interlayer dielectric，ILD）材料。去除犧牲閘極，從而形成閘極孔洞。在去除犧牲閘極的期間，完全去除側壁間隔物的上部分，使得閘極孔洞的上部分由取代材料定義。取代材料將閘極孔洞與層間介電材料分開，使得層間介電材料在去除犧牲閘極的任何部分的期間不會被蝕刻或損壞。閘極孔洞的下部分可以由側壁間隔物的下部分定義。去除犧牲閘極之後，沿著閘極孔洞的側壁和底表面沉積閘極介電層，然後藉由在閘極孔洞中沉積一或多個閘極調整層和一或多個閘極電極層來填充閘極孔洞的剩餘部分。
在某些實施例中，在閘極孔洞的上部分中的寬開口允許更容易執行由一或多個閘極介電層、一個或多個閘極調整層和一個或多個閘極電極填充閘極孔洞。例如，在閘極孔洞由多個層（例如閘極介電層、閘極調整層或閘極電極層）填充的一些製程中，當閘極孔洞具有高深寬比時，閘極孔洞的填充可能會導致在填充的金屬部分中產生一或多個空隙及/或間隙。包含一個或多個空隙或間隙的閘極結構可能會降低性能。例如，閘極結構的閘極電阻可能由於一或多個空隙或間隙的存在而增加。由於存在一個或多個空隙或間隙，閘極結構可能會增加延遲。根據一些實施例，寬的閘極孔洞使閘極孔洞的填充能夠以減少的空隙或間隙，或沒有空隙或間隙來執行。這樣，可以提高閘極結構的性能。
此外，在某些實施例中，用具有相對較慢蝕刻速率的取代材料（用於選定的蝕刻劑）取代具有相對較快蝕刻速率的材料允許控制用於形成閘極孔洞的上部分的寬開口的蝕刻製程，使得層間介電材料不會被不經意地蝕刻。因此，相對於犧牲閘極結構，用取代材料取代側壁間隔物的外部提供了更容易控制和更寬的製程寬裕度。在某些實施例中，包含側壁間隔物的剩餘部分和取代材料的新側壁結構具有與側壁間隔物的原始寬度相同的寬度。
本文在特定上下文中討論各種實施例，即，形成FinFET電晶體。然而，各種實施例可以應用於其他半導體裝置/製程，例如平面電晶體等。此外，本文討論的一些實施例是在使用後閘極製程形成的裝置的上下文討論的。在其他實施例中，可以使用先閘極製程。
現在參考圖式，第1圖係根據本發明實施例的各種方面，繪示出用於形成如FinFET電晶體的結構的方法10的流程圖。根據方法10的一些本發明實施例，第1圖結合第2圖、第3A-3B圖和第4-14圖，繪示出處於製造的各種階段的半導體裝置20。方法10僅是示例，並不旨在限制本發明實施例揭露超出請求項中明確記載的內容。可以在方法10之前、期間和之後提供額外的步驟，並且對於方法10的額外實施例，可以移動、取代或消除所描述的一些步驟。可以在圖式中描繪的半導體裝置中添加額外的部件和在半導體裝置的其他實施例中，以下描述的部件中的一些可以被取代、修改或消除。
如與在此討論的其他方法實施例和示例性裝置，應當理解的是，半導體裝置20的部分可以藉由典型的半導體技術製程流程來製造，因此在此僅簡要描述一些製程。此外，示例性半導體裝置可以包含各種其他裝置和部件，例如其他類型的裝置，如額外的電晶體、雙極性接面型電晶體、電阻器、電容器、電感器、二極體、保險絲及/或其他邏輯裝置等，但是已被簡化，以更好地理解本發明實施例的概念。在一些實施例中，示例性裝置包含可以互連的多個半導體裝置（例如電晶體），包含PFET、NFET等。此外，應注意的是，方法10的處理步驟，包含參考圖式給出的任何描述，如本發明實施例中提供的方法和示例性圖式的其餘部分，僅僅是示例性的並且不旨在限制超出在隨後的請求項中特別提到的範圍。
在操作S102處，方法10 （第1圖）提供基板22，如第2圖所示。在一些實施例中，基板22可以是半導體基板，例如矽（Si）基板。基板22可以包含各種層，包含形成在半導體基板上的導電層或絕緣層。基板22可以包含各種摻雜配置，這取決於本領域已知的設計要求。例如，可以在為不同裝置類型（例如，n型場效應電晶體（NFET）、p型場效應電晶體（PFET）設計的區域中的基板22上形成不同的摻雜分佈（例如，p井、n井））。合適的摻雜可以包含摻質的離子佈植及/或擴散製程，例如用於p井的硼（B）和用於n井的磷（P）。在一些實施例中，基板22至少在其表面部分上包含單晶半導體層。基板22可以包含單晶半導體材料，例如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb和InP。或者，基板22可以包含化合物半導體及/或合金半導體。在所示的實施例中，基板22由結晶Si製成。
可以在基板22上方形成一或多個磊晶層（未明確繪示出）。磊晶層可以用作通道區，例如在隨後形成的多閘極裝置中。
如第2圖所示，在操作S104處，方法10（第1圖）圖案化基板（及/或磊晶堆疊）以形成鰭片結構26。在一些實施例中，操作S104包含藉由使用典型的沉積和圖案化操作在基板上方形成和圖案化遮罩層（未繪示）。操作S104可以藉由在圖案化遮罩層中定義的開口在如乾蝕刻（例如，反應離子蝕刻）、濕蝕刻及/或其他合適製程的蝕刻製程中形成鰭片結構26。在形成鰭片結構26之後，可以去除遮罩。儘管第2圖繪示出了一個鰭片結構的形成，但是可以形成任何合適數量的鰭片結構。在相鄰鰭片結構之間蝕刻溝槽。
每個鰭片結構26在z方向上從基板22向上延伸並且在y方向上縱向延伸。每個鰭片結構26的側壁可以是直的或傾斜的（未繪示）。在如第2圖所示，額外的鰭片結構將沿x方向間隔開。鰭片結構可以具有相同的寬度或不同的寬度。
在某些實施例中，鰭片結構26由形成在基板22上方的半導體層的堆疊形成，例如在第3B-14圖中所示。具體地，鰭片結構26可以包括不同組成的交替層27和28的堆疊。例如，在一些實施例中，第一組成的第一半導體層27與不同於第一組成的第二組成的第二半導體層28交替。儘管繪示出了三個第一半導體層27和三個第二半導體層28，但是應當理解的是，堆疊可以包含具有任何合適組成的任何數量的層，各種示例包含兩個和十個之間的第一半導體層27以及兩個和十個之間的第二半導體層第28。
在一些實施例中，半導體層27和28中的任一個可以包含矽。在一些實施例中，半導體層27和28中的任一個可以包含諸如鍺（Ge）的其他材料；諸如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體；諸如SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP 及/或 GaInAsP，或它們的組合的合金半導體。在一些實施例中，半導體層27可以包含以莫耳比計從大約10％到大約70％的Ge，並且半導體層28可以包含Si。在其他實施例中，半導體層27可以包括Si，並且半導體層28可以包括以莫耳比計從大約10％到大約70％的Ge。在一些實施例中，半導體層27和28可以是未摻雜的或基本上不含摻質（即，具有從大約0cm-3到大約1×1017cm-3的外在摻質濃度）。或者，可以摻雜半導體層28。例如，半導體層27或28可以摻雜有諸如硼（B）、鋁（Al）、銦（In）和鎵（Ga）的p型摻質以形成p型通道，或者諸如磷（P）、砷（As）、銻（Sb）的n型摻質以形成n型通道。在所描繪的實施例中，第一半導體層27是SiGe層，而第二半導體層28是Si層。
在示例性實施例中，第一半導體層27的厚度可以是從約4nm到約10nm。在一些實施例中，第一半導體層27的厚度可以是基本上均勻的。在一些實施例中，半導體層28的厚度為約4nm至約10nm。在一些實施例中，第二半導體層28的厚度是基本上均勻的。舉例來說，堆疊層的生長可以藉由分子束磊晶（MBE）製程、金屬有機化學氣相沉積（MOCVD）製程及/或其他合適的磊晶生長製程來執行。在一些實施例中，可以使用包含SiH4、DCS、GeH4、Si2H6、PH3、HCl、GeH4或MMS（碳源）的製程氣體和包含N2或H2的載氣來執行堆疊層的生長。例如，可以在約400℃至約800℃範圍內的製程溫度和低於例如約50 torr的製程壓力下執行磊晶生長製程。
稍後可以執行處理以使用合適的蝕刻技術去除第一半導體層27或第二半導體層28。剩餘的半導體層27或28被稱為奈米線，例如用於全繞式閘極（gate-all-around，GAA）裝置中。這樣的奈米線可以具有矩形的剖面輪廓並且可以被懸置（suspend）。
返回參考第2圖，在操作S106處，方法10（第1圖）在與具有介電層的每個鰭片結構26相鄰的溝槽中形成淺溝槽隔離（STI）部件（也稱為STI部件）30。可以藉由首先用介電材料層填充每個鰭片結構26周圍的溝槽以覆蓋鰭片結構26的頂表面和側壁（未繪示）來形成隔離部件30。介電材料層可以包含一或多種介電材料。用於介電層的合適介電材料可以包含氧化矽、氮化矽、碳化矽、氟矽酸鹽玻璃（FSG）、低ｋ介電材料及/或其他合適的介電材料。介電材料可以藉由任何合適的技術沉積，包含熱生長、可流動CVD（FCVD）、HDP-CVD、PVD、ALD及/或旋轉塗佈技術。然後藉由使用例如化學機械平坦化（CMP）來平坦化介電材料層，直到露出遮罩層的頂表面，並且使介電材料層凹陷以形成淺溝槽隔離部件30（也標示為STI部件），如第2圖所示。在所示實施例中，隔離部件30形成在基板22上。可以使用任何合適的蝕刻技術來使隔離部件30凹陷，其包含乾蝕刻、濕蝕刻、RIE及/或其他蝕刻方法，並且在示例性實施例中，使用非等向性乾蝕刻來選擇性地去除隔離部件30的介電材料而不蝕刻鰭片結構26。遮罩層也可以在隔離部件30凹陷之前、期間及/或之後去除。在一些實施例中，遮罩層藉由在隔離部件30凹陷之前執行的CMP製程去除。在一些實施例中，遮罩層藉由用於凹陷隔離部件30的蝕刻劑去除。
儘管隔離部件30被描述/繪示為與基板22分開，但如本文所用的術語「基板」可用於僅指半導體基板或包含隔離部件的半導體基板。
如第2圖所示，在操作S108處，方法10（第1圖）形成虛設閘極或犧牲閘極34。犧牲閘極34形成在鰭片結構26的將成為通道區的部分上方。犧牲閘極34可以在多個相鄰鰭片結構（未繪示）上方延伸。每個犧牲閘極34包含犧牲閘極介電質36和犧牲閘極介電質36上方的犧牲閘極電極38。如圖所示，犧牲閘極34在x方向上縱向延伸。雖然第2圖說明了一個犧牲閘極的形成，但可以形成任何合適數量的犧牲閘極。這種犧牲閘極將在 y 方向上間隔開（未繪示）。
藉由先在鰭片 26上方毯覆式沉積犧牲閘極介電層來形成每個犧牲閘極 34。然後在犧牲閘極介電層上和在鰭片26上方毯覆式沉積犧牲閘極電極層。犧牲閘極介電層包含氧化矽、氮化矽或其組合。在一些實施例中，犧牲閘極電極層的厚度在從大約100nm到大約20nm的範圍內。犧牲閘極電極層包含諸如多晶矽或非晶矽的矽。在一些實施例中，犧牲閘極介電層的厚度在約1nm至約5nm的範圍內。在一些實施例中，犧牲閘極電極層受平坦化操作。犧牲閘極介電層和犧牲閘極電極層使用CVD沉積，包含LPCVD和PECVD、PVD、ALD或其他合適的製程。在犧牲閘極電極層上方形成遮罩層（未繪示）。隨後，對遮罩層進行圖案化操作，將犧牲閘極電極層和犧牲閘極介電層圖案化成犧牲閘極34，包含犧牲閘極介電質36和犧牲閘極電極38。
如圖所示，鰭片結構26部分地暴露在犧牲閘極34之間和上，從而限定了源極/汲極（S/D）區。在本發明實施例中，源極和汲極可互換使用，其結構基本上相同。犧牲閘極34下方的鰭片結構26的部分包含交替層27和28。在進一步處理期間，去除層27或層28，在剩餘層（27或28）之間留下空隙或間隙。在下面描述的所示實施例中，去除層28而留下層27。
現在參考第3A 和 3B圖。第3A圖是沿第2圖中剖線3A-3A的剖面圖，第 3B圖是沿第2圖中剖線3B-3B的剖面圖。第4-14圖繪示出與第3B圖相同的剖面圖。值得注意的是，第3A圖繪示出兩個鰭片結構而不是第2圖的單個鰭片結構。第3A-14圖是根據一些實施例，製造FinFET的中間階段的剖面圖。
在第3A和3B圖中，犧牲閘極介電質36形成在鰭片結構26上，並且犧牲閘極電極38形成在犧牲閘極介電質36上方，並且遮罩40形成在犧牲閘極電極38上方。犧牲閘極電極38可以沉積在犧牲閘極介電質36上方，然後平坦化，例如藉由CMP製程。遮罩40可以沉積在犧牲閘極電極38上方。
遮罩40可以包含兩個或更多個遮罩層。例如，下遮罩41可以形成在犧牲閘極電極38上。在示例性實施例中，下遮罩41由例如SiN、SiON等形成。此外，可以在下遮罩41上方形成上遮罩42。上遮罩42可以被認為是硬遮罩。示例性上遮罩是氧化矽等。
可以使用可接受的光微影和蝕刻技術對遮罩40進行圖案化以形成遮罩。然後可以藉由可接受的蝕刻技術將遮罩40的圖案轉移到犧牲閘極電極38和犧牲閘極介電質36，以形成犧牲閘極34。
包含犧牲閘極介電質36和犧牲閘極電極38的犧牲閘極34與遮罩40可以統稱為犧牲閘極結構44。
進一步如第3B圖所示，在操作S110處，方法10 （第1圖）在犧牲閘極34、遮罩40和鰭片結構26周圍形成側壁間隔物50。
側壁間隔物50可以被稱為初始間隔物結構。側壁間隔物可以包含形成在犧牲閘極34、遮罩40和鰭片結構26上的閘極密封間隔物（未明確繪示）。熱氧化或沉積，然後進行非等向性蝕刻可以形成閘極密封間隔物。此外，側壁間隔物50可以包含閘極間隔物（未明確繪示），其在閘極密封間隔物上沿犧牲閘極34的側壁和遮罩40及/或在犧牲閘極34的側壁和遮罩40上形成。可以藉由共形沉積材料並隨後非等向性蝕刻材料進行來形成閘極間隔物。
示例性側壁間隔物50可以由介電材料形成，例如氧化矽、氮化矽、碳化矽、氮氧化矽或其組合，例如SiOC或SiOCN。在示例性實施例中，側壁間隔物50是SiOCN。舉例來說，可以藉由分別使用諸如次大氣壓CVD（SACVD）製程、可流動CVD製程、ALD製程、PVD製程或其他合適製程的製程來沉積間隔物材料而形成側壁間隔物。
如第3B圖所示，側壁間隔物50形成在由犧牲閘極34定義的外閘極表面52上，並且在y方向上具有初始寬度W1。初始寬度W1是從每個側壁間隔物50的內側壁表面58（如果使用的話，其可以由閘極密封間隔物形成）到側壁間隔物50的外側壁表面62測量。雖然第3B圖將側壁間隔物50繪示為具有均勻寬度，但可以預想的是，寬度可以在向上的方向上減小。在這樣的實施例中，初始寬度W1可以指初始最大寬度，即，側壁間隔物50的最寬部分的寬度。
如進一步所示，犧牲閘極結構44（包含犧牲閘極34和遮罩40）和側壁間隔物50可以具有初始高度Hl，其定義為在z方向上從鰭片結構26到犧牲閘極結構44的閘極頂部66和側壁間隔物50的距離。
應注意的是，在某些實施例中，可在形成閘極密封間隔物之後和形成閘極間隔物之前，執行輕摻雜源極/汲極（LDD）區（未明確繪示）的佈植。這種佈植製程涉及形成遮罩，例如光阻，將適當類型的雜質佈植到每種佈植類型的鰭片結構的暴露表面中，以及退火以活化佈植的雜質。
在第4圖中，在操作S112，方法10（第1圖）在鰭片結構26中形成磊晶源極/汲極區70。在鰭片結構26中形成磊晶源極/汲極區70，使得每個犧牲閘極34設置在各個相鄰對的磊晶源極/汲極區70之間。在一些實施例中，磊晶源極/汲極區70可以延伸到鰭片結構26中。在一些實施例中，側壁間隔物50用於將磊晶源極/汲極區70與犧牲閘極34以相距適當的橫向距離分開，使得磊晶源極/汲極區70不會短路隨後形成的所得FinFET的閘極。
可以藉由蝕刻鰭片結構26的源極/汲極區以在鰭片結構26中形成凹槽來形成磊晶源極/汲極區70。然後，磊晶源極/汲極區70在凹槽中磊晶生長。磊晶源極/汲極區70可以包含任何可接受的材料，例如適用於所期望類型的FinFET。例如，如果鰭片結構26是矽並且FinFET是n型，則磊晶源極/汲極區70可以包含矽、SiC、SiCP、SiP等。如果鰭片結構26是矽並且FinFET是p型，則磊晶源極/汲極區70可以包含SiGe、SiGeB、Ge、GeSn等。
在示例性實施例中，每個磊晶源極/汲極區70可以具有底部磊晶表面72和頂部磊晶表面74。頂部磊晶表面74可以從鰭片結構26的相應表面凸起並且可以具有刻面。在第4圖中，每個磊晶源極/汲極區70具有高度H2，其定義為在z方向上從底部磊晶表面72到頂部磊晶表面74的距離。
磊晶源極/汲極區70及/或鰭片結構26可以佈植摻質以形成源極/汲極區，類似於先前討論的用於形成輕摻雜源極/汲極區的製程，然後進行退火。源極/汲極區的雜質濃度可以在大約1019cm-3和大約1041cm-3之間。源極/汲極區的n型及/或p型雜質可以是先前討論的任何雜質。在一些實施例中，磊晶源極/汲極區70可以在生長期間被原位摻雜。
如第5圖所示，在操作S114，方法10（第1圖）蝕刻側壁間隔物50以形成具有凹陷的外側壁表面78的側壁間隔物的剩餘側壁部分76。如圖所示，凹陷的外側壁表面78藉由減小的寬度W2遠離側壁間隔物50的內側壁表面58。側壁間隔物50的去除部分具有去除的寬度W3，使得初始寬度W1等於減小的寬度W2和去除的寬度W3之和。
在某些實施例中，初始寬度W1是等於或大於2奈米（nm）、3nm、4nm、5nm或6nm。在某些實施例中，初始寬度W1是等於或小於7nm、6nm、5nm、4nm或3nm。
在某些實施例中，減小的寬度W2是或大於1nm、2nm、3nm、4nm或5nm。在某些實施例中，減小的寬度W2是或小於6nm、5nm、4nm、3nm或2nm。
在某些實施例中，去除的寬度 W3 是等於或大於 0.25 nm、0.5 nm、0.75 nm、1 nm、1.25 nm、1.5 nm、1.75 nm、2 nm、2.25 nm、2.5 nm、2.75 nm 或3 nm。在某些實施例中，去除的寬度W3是等於或小於3nm、2.75nm、2.5nm、2.25nm、2nm、1.75nm、1.5nm、1.25nm、1nm、0.75nm、0.5nm或0.25nm。
在某些實施例中，減小的寬度 W2 與初始寬度 W1 的比例是等於或大於 1:6、1:5、1:4、1:3、2:5、1:2、3:5、2:3、3:4、4:5或5:6。在某些實施例中，減小的寬度W2與初始寬度W1的比例是等於或小於5:6、4:5、3:4、2:3、3:5、1:2、2:5、1:3、1:4、1:5或1:6。
如第5圖所示，操作S114，蝕刻側壁間隔物50也可以蝕刻遮罩40，使得犧牲閘極結構44具有凹陷的上閘極表面86。凹陷的上閘極表面86可以為距離D1，其在z方向上低於，從第3B圖所示的犧牲閘極結構44的閘極頂部66。
此外，操作S114，在蝕刻側壁間隔物50的同時，可以蝕刻磊晶源極/汲極區70以形成具有凹陷的上磊晶表面88的每個磊晶源極/汲極區70。凹陷的上磊晶表面88可以是距離D2，其在z方向上低於第4圖中所示的頂部磊晶表面74。雖然凹陷的上磊晶表面88顯示為與鰭片結構26的上表面基本上平行，但凹陷的上磊晶表面88可以在鰭片結構26的上表面上方的高度處或在鰭片結構26的上表面下方的深度處。
在各種實施例中，每個距離D1和D2獨立地等於或大於0.25nm、0.5nm、0.75nm、1nm、1.25nm、1.5nm、1.75nm、2nm、2.25nm或2.5nm；並且是等於或小於2.5nm、2.25nm、2nm、1.75nm、1.5nm、1.25nm、1nm、0.75nm、0.5nm或0.25nm。
如第6圖所示，在操作S116處，方法10（第1圖）在相鄰側壁間隔物的剩餘側壁部分76形成取代間隔物結構90。具體地，取代材料層91沉積在鰭片結構26中的磊晶源極/汲極區70上方，以及犧牲閘極結構44上方。
在示例性實施例中，取代材料層91可以包含介電材料，例如碳氮化矽（SiCN）、氮化矽、氧化矽、氮氧化矽等。
如圖所示，在磊晶源極/汲極區 70 上方的z 方向上形成具有厚度或高度 H3的取代材料層 91。此外，取代材料層 91 形成為在z方向上具有厚度或高度 H4，其在犧牲閘極結構44的凹陷的上閘極表面86上方。
通常，每個高度H3和H4是均勻的。在高度H3和H4不均勻的實施例中，這樣的高度H3或H4可以指最大高度。在某些實施例中，每個高度H3和H4中獨立地為等於或大於1nm、2nm、3nm、4nm或5nm。在某些實施例中，每個高度H3和H4獨立地為等於或小於7nm、6nm、5nm、4nm、3nm、2nm或1nm。
如圖所示，取代材料層 91 的垂直部分，即沿垂直方向延伸，形成在側壁間隔物的剩餘側壁部分 76 的凹陷的外側壁表面78上。取代材料層91的垂直部分被認為是取代間隔物結構90。在某些實施例中，取代間隔物結構90是蝕刻停止層或接觸蝕刻停止層。
取代間隔物結構90和側壁間隔物的剩餘側壁部分76的組合定義出組合間隔物結構98。在示例性實施例中，側壁間隔物50藉由選定的蝕刻劑具有第一蝕刻速率或初始蝕刻速率，並且取代間隔物結構90具有藉由選定的蝕刻劑的第二蝕刻速率。在示例性實施例中，第一蝕刻速率大於第二蝕刻速率。因此，組合間隔物結構98對於選定的蝕刻劑具有小於選定蝕刻劑的初始蝕刻速率的中間蝕刻速率。
此外，在凹陷的外側壁表面78上形成在y方向上具有厚度或寬度W4的取代材料層91的部分，即取代間隔物結構90。
在示例性實施例中，取代間隔物結構90具有與側壁間隔物的剩餘側壁部分76的凹陷的外側壁表面78相鄰並直接位於其上的內取代側92。在示例性實施例中，取代間隔物結構90具有在y方向上與內取代側92相距寬度W4的外取代側93。通常，取代間隔物結構90的寬度W4是均勻的。在取代間隔物結構90的寬度W4不均勻的實施例中，寬度W4可以指最大厚度，即外取代側93和內取代側92之間在y方向上的最大距離。
在某些實施例中，寬度W4是等於或大於1nm、2nm、3nm、4nm或5nm。在某些實施例中，寬度W4是等於或小於7nm、6nm、5nm、4nm、3nm、2nm或1nm。
在示例性實施例中，外取代側93與內側壁表面58的距離為總厚度或寬度W5。在示例性實施例中，寬度W4與寬度W5的比例為等於或大於1:6、1:5、1:4、1:3、2:5、1:2、3:5、2:3、3:4、4:5或 5:6。在示例性實施例中，寬度W4與寬度W5的比例為等於或小於5:6、4:5、3:4、2:3、3:5、1:2、2:5、1:3、1:4、1:5 或 1:6。
在示例性實施例中，總寬度 W5是等於或至少是初始寬度 W1的 90%、95%、100%、105%、110%、115% 或 120%。在某些實施例中，總寬度W5基本上等於初始寬度W1。
如第7圖所示，在操作S118處，方法10（第1圖）在如第6圖所示的基板或鰭片結構26上方形成層間介電質（ILD） 99。在示例性實施例中，ILD 99可以由介電材料或半導體材料形成，並且可以藉由如CVD、電漿輔助CVD（PECVD）或FCVD等任何合適的方法來沉積。介電材料可以包含磷矽玻璃（PSG）、硼矽玻璃（BSG）、摻硼磷矽玻璃（BPSG）、未摻雜矽玻璃（USG）等。半導體材料可以包含非晶矽、矽鍺（SixGe1-x），其中x可以在大約0和1之間）、純鍺等。在一些實施例中，可以使用氧化物或氮化物膜。可以使用藉由任何可接受的製程形成其他絕緣或半導體材料。可以平坦化沉積的材料。
方法10 （第1圖）可以繼續去除犧牲閘極結構以形成閘極孔洞，如第8-11圖所示。
在第8圖中，在操作S120處，方法10（第1圖）執行平坦化製程，例如CMP，以形成ILD 99的水平（level）頂表面89、側壁間隔物50和犧牲閘極電極38。平坦化製程可以去除犧牲閘極電極38上的遮罩40，以及沿著遮罩40的側壁的取代間隔物結構90的最上部。在平坦化製程之後，犧牲閘極電極38、側壁間隔物50、取代間隔物結構90和ILD 99的頂表面是水平的。因此，犧牲閘極電極38的頂表面通過ILD 99暴露出。
如第9圖所示，在操作S122處，方法10（第1圖）在蝕刻步驟中去除犧牲閘極電極38的上部，從而形成閘極孔洞100的上孔洞部分104。在一些實施例中，犧牲閘極電極38的上部藉由非等向性乾蝕刻製程去除。例如，蝕刻製程可以包含使用選擇性蝕刻犧牲閘極電極38而不蝕刻ILD 99或側壁間隔物50的反應氣體的乾蝕刻製程。
在第9圖，可以看出閘極孔洞100的上孔洞部分104被側壁間隔物50的上側壁部分54和與上側壁部分54相鄰的取代間隔物結構90的上取代部分94圍繞。
此外，如圖式所示，犧牲閘極電極38的一部分保留在閘極孔洞100的上孔洞部分104和犧牲閘極介電質36之間。
如第10圖所示，在操作S124處，方法10（第1圖）拓寬閘極孔洞100的上孔洞部分以形成閘極孔洞100的拓寬的上孔洞部分105，例如藉由使用選定蝕刻劑的選定蝕刻製程，例如使用稀氫氟（dHF）酸蝕刻的濕蝕刻製程。可以使用其他合適的蝕刻製程和蝕刻劑。
在第10圖中，形成閘極孔洞100的拓寬的上孔洞部分105包含去除側壁間隔物50的所有的上側壁部分54（如第9圖所示）。此外，拓寬閘極孔洞100的上孔洞部分104包含去除取代間隔物結構90的上取代部分94的相對於閘極孔洞100的內部分。在拓寬閘極孔洞100之後保持取代間隔物結構90的上取代部分94的剩餘部分95，並將閘極孔洞100與ILD 99分開。
在示例性實施例中，側壁間隔物50具有藉由選定蝕刻劑的第一蝕刻速率，並且取代間隔物結構90具有藉由選定蝕刻劑的第二蝕刻速率。在示例性實施例中，第一蝕刻速率大於第二蝕刻速率。在某些實施例中，第一蝕刻速率是等於或至少是第二蝕刻速率的三倍、第二蝕刻速率的四倍、第二蝕刻速率的五倍或第二蝕刻速率的六倍。因此，可以適當地控制用於拓寬閘極孔洞100的上孔洞部分以形成閘極孔洞100的拓寬的上孔洞部分105之製程，使得閘極孔洞100的上孔洞部分被充分拓寬而不會蝕刻通過取代間隔物結構90的上取代部分94的剩餘部分95。
如第11圖所示，在操作S126處，方法10（第1圖）在蝕刻步驟中去除犧牲閘極34（如第10圖所示）的剩餘部分，包含犧牲閘極電極38（如第10圖所示）的剩餘部分和犧牲閘極介電質 36 （如第10圖所示），以形成並完成具有拓寬的上孔洞部分105 和下孔洞部分 106 的閘極孔洞100。在一些實施例中，藉由非等向性乾蝕刻製程去除犧牲閘極電極38的剩餘部分。例如，蝕刻製程可以包含使用選擇性蝕刻犧牲閘極電極38而不蝕刻ILD 99、側壁間隔物50或取代間隔物結構90的反應氣體的乾蝕刻製程。蝕刻犧牲閘極電極38可以暴露犧牲閘極介電質36的上表面。在蝕刻犧牲閘極電極38時，犧牲閘極介電質36可以用作蝕刻停止層。
此後，可以在諸如非等向性乾蝕刻製程的蝕刻製程中去除犧牲閘極介電質36。例如，蝕刻製程可以包含使用反應氣體的乾蝕刻製程，此反應氣體選擇性蝕刻暴露在閘極孔洞100中的犧牲閘極介電質36，而不蝕刻側壁間隔物50的剩餘部分、取代間隔物結構90或ILD 99。
在第11圖，可以看出閘極孔洞100的下孔洞部分106被位於取代間隔物結構90的相鄰下取代部分96內部的側壁間隔物50的剩餘的下側壁部分56圍繞。在示例性實施例中，無論是側壁下部分56或下取代部分96都沒有藉由閘極結構去除製程被蝕刻。
第11圖繪示出由側壁間隔物50和取代結構90形成的最終間隔物結構108。如圖所示，最終間隔物結構108包含側壁間隔物50的剩餘的下側壁部分56、取代間隔物結構90的下取代部分96和取代間隔物結構90的剩餘的上取代部分95。基本上水平的肩部97（在由x軸和y軸定義的水平平面中）定義在閘極孔洞100的拓寬的上孔洞部分105和閘極孔洞100的下孔洞部分106之間的界面處。
如第11圖所示，拓寬的上孔洞部分105在y方向上具有寬度W6，下孔洞部分106在y方向上具有寬度W7。如第11圖所示，拓寬的上孔洞部分105在z方向上具有高度H6，下孔洞部分106在z方向上具有高度H7。同樣地，取代間隔物結構90的剩餘的上取代部分95（以及側壁間隔物50的去除部分）在z方向上從肩部97到頂表面89具有高度H6；及下側壁部分56和下取代部96在z方向上從肩部97到基板表面具有高度H7。最終間隔物結構108在z方向上從頂表面89到基板表面具有總高度H8。
在某些實施例中，寬度W6是等於或大於5nm、6nm、7nm、8nm、9nm或10nm。在某些實施例中，寬度W6是等於或小於10nm、9nm、8nm、7nm、6nm或5nm。在某些實施例中，寬度W7是等於或大於2nm、3nm、4nm、5nm、6nm或7nm。在某些實施例中，寬度W7是等於或小於8nm、7nm、6nm、5nm、4nm或3nm。在某些實施例中，寬度W7與寬度W6的比例是等於或大於1:6、1:5、1:4、1:3、2:5、1:2、3:5、2:3、3 :4、4:5 或 5:6。在某些實施例中，寬度W7與寬度W6的比例是等於或小於5:6、4:5、3:4、2:3、3:5、1:2、2:5、1:3、1:4、1:5或1:6。
在第11圖的結構中，剩餘的下側壁部分56保持寬度W2（如第5圖所示），而下取代部分96保持寬度W4（如第6圖所示）。如第11圖進一步所示，剩餘的上取代部分95在y方向上具有厚度或寬度W8。在示例性實施例中，寬度W8是等於或大於0.25nm、0.5nm、0.75nm、1nm、1.25nm、1.5nm、1.75nm或2nm。在某些實施例中，寬度W8是等於或小於2nm、1.75nm、1.5nm、1.25nm、1nm、0.75nm、0.5nm或0.25nm。
在示例性實施例中，寬度W8與寬度W5的比例是等於或大於1:10、1:8、1:6、1:5、1:4、1:3 或 1:2。在某些實施例中，寬度W8與寬度W5的比例是等於或小於1:2、1:3、1:4、1:5、1:6、1:8或1:10。
在某些實施例中，總高度H8可以在從大約30nm到大約130nm的範圍內，例如大約80nm。在某些實施例中，高度H6與高度H7之比例是等於或大於1:6、1:5、1:4、1:3、2:5、1:2、3:5、2:3、3:4、4:5、5:6、1:1、6:5、5:4、4:3、3:2、5:3、2:1、 5:2、3:1、4:1、5:1或6:1。在某些實施例中，高度H6與高度H7的比例是等於或小於6:1、5:1、4:1、3:1、5:2、2:1、5:3、3:2、4:3、5:4、6:5、1:1、5:6、4:5、3:4、2:3、3:5、1:2、2:5、1:3、 1:4、1:5或1:6。
方法10（第1圖）可以繼續在閘極孔洞中形成取代閘極，如第12-13圖所示。
在第12圖中，在操作S128處，方法10（第1圖）用取代閘極材料填充閘極孔洞100。具體地，閘極介電層120和閘極電極材料130形成在閘極孔洞中。閘極介電層120共形地沉積在閘極孔洞100中。閘極介電層120也可以形成在ILD 99的頂表面上。
如圖所示，在第12圖的實施例中，層28（如第3B圖所示）先被去除，使得孔洞或空隙圍繞剩餘的層27。如圖所示，取代閘極材料也填充於當去除第二半導體層28時形成的第一半導體層27之間的孔洞。例如，閘極介電層120形成在第一半導體層27上並且閘極電極材料130形成在閘極介電層120上。因此，每個第一半導體層27被環繞在閘極介電層120中並且被閘極電極材料130圍繞。雖然未繪示出，但間隔物或其他結構可以位於源極/汲極區70和形成在第一半導體層27周圍的取代閘極材料之間。
根據一些實施例，閘極介電層120包含氧化矽、氮化矽或它們的多層。在一些實施例中，閘極介電層120是高k介電材料，並且在這些實施例中，閘極介電層120可以具有大於約7.0的k值，並且可以包含金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb及其組合的矽酸鹽。閘極介電層120的形成方法可以包含分子束沉積（MBD）、ALD、PECVD等。
如第12圖所示，閘極電極材料130沉積在閘極介電層120上方並填充孔洞100的剩餘部分。閘極電極材料130可以是諸如TiN、TaN、TaC、Co、Ru、Al、它們的組合或它們的多層的含金屬材料。例如，儘管繪示出了單一閘極電極材料，但可以在孔洞100中沉積任意數量的功函數調整層。
在第13圖中，在操作S130處，方法10（第1圖）藉由去除閘極介電層120的剩餘部分和位於ILD 99的頂表面上方的閘極電極材料130來形成取代閘極140。例如，可以執行諸如CMP的平坦化製程以去除閘極介電層120和閘極電極材料130的剩餘部分。閘極介電層120和閘極電極材料130的剩餘部分因此形成所得FinFET的取代閘極140。閘極介電層120和閘極電極材料130可以統稱為「閘極」、「閘極堆疊」或「閘極結構」。閘極結構可以沿著鰭片結構的通道區的側壁延伸。
在一些實施例中，閘極孔洞的頂部開口的拓寬可以允許閘極介電層及/或閘極電極更容易地沉積在閘極孔洞中。例如，在一些實施例中，閘極介電層及/或閘極電極可以沉積成具有更少的空隙或間隙，或者沒有空隙或間隙。因此，可以降低閘極結構的電阻，及/或可以提高FinFET裝置的性能。在一些實施例中，閘極結構的電阻可以減少約10％至約20％。在一些實施例中，可以提高製造產率。
如第13圖進一步所示，在操作S132處，方法10（第1圖）在ILD 99上方沉積ILD 199。在一個實施例中，ILD 199是藉由可流動CVD方法形成的可流動膜。在一些實施例中，ILD 199由諸如PSG、BSG、BPSG、USG等的介電材料形成，並且可以藉由諸如CVD和PECVD的任何合適的方法來沉積。
在第14圖中，在操作S134處，方法10（第1圖）通過ILD 199和ILD 99形成接觸件160和170以形成結構200。在一些實施例中，接觸件160和170由鎢形成，儘管可以使用任何合適的金屬材料。在一些實施例中，可以在形成接觸件170之前執行退火製程以在磊晶源極/汲極區70和接觸件170之間的界面處形成矽化物。接觸件160物理和電性連接到取代閘極140，並且接觸件170物理和電性連接到磊晶源極/汲極區70。
第14圖在同一剖面繪示出了接觸件160和170；然而，在其他實施例中，接觸件160和170可以設置在不同的剖面中。此外， 第14圖中的接觸件160和170僅是說明性的並且不旨在以任何方式進行限制。例如，接觸件160可以如圖所示與鰭片結構26垂直對齊，或者可以設置在取代閘極140上的不同位置處。此外，接觸件170可以在形成接觸件之前、同時或之後形成接觸件160。
在第14圖的示例性實施例中，形成GAA裝置並包含由第一半導體層27定義的主動通道區。在第14圖中，閘極結構140包含填充並與上孔洞部分105相連的上閘極部分145，以及填充並與下孔洞部分106相連的下閘極部分146。因此，上部分145具有寬度W6 （如第11圖所示），下閘極部分146具有寬度W7 （如第11圖所示）。寬度W6大於寬度W7。如圖所示，剩餘的下側壁部分（或第一層）56與下閘極部分146相鄰並且在上閘極部分145下方。此外，取代間隔物結構（或第二層）90與第一層56相鄰在下閘極部分146處，並且與上閘極部分145相鄰。與下閘極部分146相鄰，第一層56具有寬度W2（如第5圖所示），第二層90具有寬度W4（如第6圖所示），大於寬度W2。
如本文所述，在一些實施例中，形成犧牲閘極，並且沿著犧牲閘極的側壁形成間隔物。去除犧牲閘極，從而形成具有側壁的閘極孔洞，此側壁至少部分地由間隔物定義。對暴露的間隔物側壁的部分進行處理。在一些實施例中，處理可以包含電漿處理。此處理可以改變間隔物的部分的材料組成。在一些實施例中，例如由於閘極孔洞的深寬比，處理可以比間隔物的底部更深地滲透到間隔物的頂部中。然後去除間隔物的處理部分。因為處理製程比間隔物的底部更深入到間隔物的頂部，所以間隔物的處理過的部分的去除可能導致比間隔物的底部更大的間隔物的頂部區域的部分被去除。因此，在去除間隔物的處理部分之後，可以拓寬至少在閘極孔洞的頂部部分中的閘極孔洞的長度。在閘極孔洞的底部（例如靠近通道區）的閘極孔洞的長度可以基本上不變。此外，閘極孔洞可具有一個或多個錐形（tapered）側壁。接著，沿孔洞的側壁和底表面沉積閘極介電層，然後在閘極孔洞中藉由沉積一或多層閘極調整層和一或多層閘極電極層來填充閘極孔洞的剩餘部分。
由於拓寬閘極孔洞的頂部中的開口，可以更容易地執行由一或多個閘極調整層和一或多個閘極電極填充閘極孔洞。例如，在閘極孔洞由金屬層（例如閘極調整層或閘極電極層）填充的一些製程中，當孔洞具有高深寬比時，閘極孔洞的填充可能產生一或多個在填充的金屬部分中的空隙及/或間隙。包含空隙或間隙的閘極結構可能會降低性能。例如，閘極結構的閘極電阻可能由於空隙或間隙的存在而增加。由於存在或空隙或間隙，閘極結構可能會經歷增加的延遲。根據一些實施例，閘極孔洞的拓寬使得閘極孔洞的填充能夠以減少的空隙或孔洞，或者沒有空隙或孔洞來執行。這樣，可以提高閘極結構的性能。
本發明實施例提供了一種半導體裝置的形成方法，包含：形成初始間隔物結構，其中初始間隔物結構具有用於選定的蝕刻劑的初始蝕刻速率；去除初始間隔物結構的一部分，其中初始間隔物結構的剩餘部分未被去除；形成取代間隔物結構相鄰於初始間隔物結構的剩餘部分以形成組合間隔物結構，其中組合間隔物結構具有用於選定的蝕刻劑的中間蝕刻速率，其中中間蝕刻速率比用於選定的蝕刻劑的初始蝕刻速率小；以及用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構。
在一些實施例中，更包括：在用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構之前，去除組合間隔物結構的上部以定義出用於初始間隔物結構與用於取代間隔物結構的相同高度。
在一些實施例中，在用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構之後，至少取代間隔物結構的最終部分保持相同高度。
在一些實施例中，在用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構之後，初始間隔物結構的剩餘部分不保持相同高度。
在一些實施例中，初始間隔物結構具有初始寬度，且其中組合間隔物結構具有中間寬度，且其中中間寬度為初始寬度的至少90%。
在一些實施例中，從SiOCN形成初始間隔物結構，且從SiCN形成取代間隔物結構。
在一些實施例中，在犧牲閘極結構周圍形成初始間隔物結構，且其中方法包括：當用選定的蝕刻劑蝕刻組合間隔物結構以形成最終間隔物結構時，去除初始間隔物結構。
本發明實施例提供了一種半導體裝置的形成方法，包含：形成側壁間隔物於犧牲閘極結構的周圍，其中側壁間隔物具有內表面與外表面，其中內表面相鄰於犧牲閘極結構，外表面與內表面距離初始間隔物寬度；形成磊晶結構相鄰於側壁間隔物的外表面；蝕刻側壁間隔物以形成具有凹陷的外表面的側壁間隔物，其中凹陷的外表面與內表面距離減少的間隔物寬度；形成蝕刻停止層於側壁間隔物上方，其中蝕刻停止層具有內側與外側，其中內側相鄰於側壁間隔物的凹陷的外表面，外側與內側距離蝕刻停止層寬度；沉積層間介電材料；去除於犧牲閘極結構上方的層間介電材料的一部分；以及去除犧牲閘極結構以形成閘極孔洞，其中閘極孔洞與層間介電材料藉由蝕刻停止層分開。
在一些實施例中，去除犧牲閘極結構以形成閘極孔洞包括用蝕刻劑蝕刻蝕刻，其中蝕刻劑以第一蝕刻速率蝕刻側壁間隔物，並以第二蝕刻速率蝕刻蝕刻停止層，且其中第一蝕刻速率比第二蝕刻速率大。
在一些實施例中，去除犧牲閘極結構以形成閘極孔洞包括用蝕刻劑蝕刻蝕刻，其中蝕刻劑以第一蝕刻速率蝕刻側壁間隔物，並以第二蝕刻速率蝕刻蝕刻停止層，且其中第一蝕刻速率至少是第二蝕刻速率的三倍大。
在一些實施例中，去除犧牲閘極結構以形成閘極孔洞包括用蝕刻劑蝕刻蝕刻，其中蝕刻劑以第一蝕刻速率蝕刻側壁間隔物，並以第二蝕刻速率蝕刻蝕刻停止層，且其中第一蝕刻速率至少是第二蝕刻速率的五倍大。
在一些實施例中，蝕刻停止層的外側距離側壁間隔物的內表面總寬度，且其中蝕刻停止層寬度對總寬度為至少1:3。
在一些實施例中，蝕刻停止層的外側距離側壁間隔物的內表面總寬度，且其中總寬度為至少初始間隔物寬度的90%。
在一些實施例中，蝕刻停止層的外側距離側壁間隔物的內表面總寬度，且其中總寬度大致上等於初始間隔物寬度。
在一些實施例中，去除犧牲閘極結構以形成閘極孔洞包括：形成閘極孔洞的上部分，其直接接觸蝕刻停止層；以及形成閘極孔洞的下部分，其直接接觸側壁間隔物的剩餘部分。
在一些實施例中，磊晶結構具有從下表面延伸到上表面的高度，且其中蝕刻側壁間隔物以形成具有凹陷的外表面的側壁間隔物包括蝕刻磊晶結構以形成具有凹陷的上表面與減少的高度的磊晶結構。
在一些實施例中，犧牲閘極結構具有從下表面延伸到上表面的高度，且其中蝕刻側壁間隔物以形成具有凹陷的外表面的側壁間隔物包括蝕刻犧牲閘極結構以形成具有凹陷的上表面與減少的高度的犧牲閘極結構。
本發明實施例提供了一種半導體裝置，包含：閘極結構，具有下部分與上部分，其中下部分具有第一閘極寬度，且上部分具有比第閘極寬度大的第二閘極寬度；下間隔物，相鄰於閘極結構的下部分並於閘極結構的上部分下方；以及外間隔物，包括基部與頂部，其中基部相鄰於下間隔物，且頂部相鄰於閘極結構的上部分，其中下間隔物具有第一間隔物寬度，外間隔物的基部具有第二間隔物寬度，外間隔物的頂部具有第三間隔物寬度，第二間隔物寬度比第一間隔物寬度大，第一間隔物寬度比第三間隔物寬度大。
在一些實施例中，第二閘極寬度對第一閘極寬度的比例為等於或小於5:6。
在一些實施例中，至少基部的區域位於閘極結構正下方。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和取代。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
3A-3A,3B-3B:剖線 10:方法 20:半導體裝置 22:基板 26:鰭片（結構） 27:（第一半導體）層 28:（第二半導體）層 30:淺溝槽隔離（STI）部件 34:虛設閘極/犧牲閘極 36:犧牲閘極介電質 38:犧牲閘極電極 40:遮罩 41:下遮罩 42:上遮罩 44:犧牲閘極結構 50:側壁間隔物 52:外閘極表面 56:剩餘的下側壁部分/第一層 58:內側壁表面 62:外側壁表面 66:閘極頂部 70:磊晶源極/汲極區 72:底部磊晶表面 74:頂部磊晶表面 76:剩餘側壁部分 78:外側壁表面 86:上閘極表面 88:上磊晶表面 89:頂表面 90:取代間隔物結構 91:取代材料層 92:內取代側 93:外取代側 94:上取代部分 95:剩餘部分 96:下取代部分 97:肩部 98:組合間隔物結構 99:層間介電質（ILD） 100:閘極孔洞 104:上孔洞部分 105:拓寬的上孔洞部分 106:下孔洞部分 108:最終間隔物結構 120:閘極介電層 130:閘極電極材料 140:取代閘極 145:上閘極部分 146:下閘極部分 160,170:接觸件 199:ILD 200:結構 D1,D2:距離 H1,H2:高度 H2:高度 H3:厚度/高度 H4:厚度/高度 H6,H7:高度 H8:總高度 W1:初始寬度 W2:減小的寬度 W3:去除的寬度 W4:厚度/寬度 W5:厚度或寬度 W6,W7:寬度 W8:厚度/寬度 S102,S104,S106,S108,S110,S112,S114,S116,S118:操作 S120,S122,S124,S126.S128,S130,S132,S134:操作
以下將配合所附圖式詳述本揭露之各面向。應強調的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。 第1圖係根據本發明實施例的各種方面，描繪出形成半導體裝置的方法的流程圖。 第2圖係根據一些實施例，描繪出半導體裝置的透視圖。 第3A圖係根據一些實施例，描繪出半導體裝置的製造的中間階段且於第2圖中沿著y軸與線3A-3A截取的剖面圖。 第3B圖係根據一些實施例，描繪出半導體裝置的製造的中間階段且於第2圖中沿著x軸與線3B-3B截取的剖面圖。 第4-14圖係根據一些實施例，描繪出半導體裝置的製造的中間階段且沿著x軸截取的剖面圖。
27:(第一半導體)層
56:剩餘的下側壁部分/第一層
70:磊晶源極/汲極區
90:取代間隔物結構
99:層間介電質(ILD)
145:上閘極部分
146:下閘極部分
160,170:接觸件
199:ILD
200:結構

Claims (20)

  1. 一種半導體裝置的形成方法，包括： 形成一初始間隔物結構，其中該初始間隔物結構具有用於一選定的蝕刻劑的一初始蝕刻速率； 去除該初始間隔物結構的一部分，其中該初始間隔物結構的一剩餘部分未被去除； 形成一取代間隔物結構相鄰於該初始間隔物結構的該剩餘部分以形成一組合間隔物結構，其中該組合間隔物結構具有用於該選定的蝕刻劑的一中間蝕刻速率，其中該中間蝕刻速率比用於一選定的蝕刻劑的該初始蝕刻速率小；以及 用該選定的蝕刻劑蝕刻該組合間隔物結構以形成一最終間隔物結構。
  2. 如請求項1之半導體裝置的形成方法，更包括：在用該選定的蝕刻劑蝕刻該組合間隔物結構以形成該最終間隔物結構之前，去除該組合間隔物結構的一上部以定義出用於該初始間隔物結構與用於該取代間隔物結構的一相同高度。
  3. 如請求項2之半導體裝置的形成方法，其中，在用該選定的蝕刻劑蝕刻該組合間隔物結構以形成該最終間隔物結構之後，至少該取代間隔物結構的一最終部分保持該相同高度。
  4. 如請求項3之半導體裝置的形成方法，其中，在用該選定的蝕刻劑蝕刻該組合間隔物結構以形成該最終間隔物結構之後，該初始間隔物結構的該剩餘部分不保持該相同高度。
  5. 如請求項4之半導體裝置的形成方法，其中該初始間隔物結構具有一初始寬度，且其中該組合間隔物結構具有一中間寬度，且其中該中間寬度為一初始間隔物寬度的至少90%。
  6. 如請求項1之半導體裝置的形成方法，其中從SiOCN形成該初始間隔物結構，且從SiCN形成該取代間隔物結構。
  7. 如請求項1之半導體裝置的形成方法，其中在一犧牲閘極結構周圍形成該初始間隔物結構，且其中該方法包括：當用該選定的蝕刻劑蝕刻該組合間隔物結構以形成該最終間隔物結構時，去除該初始間隔物結構。
  8. 一種半導體裝置的形成方法，包括： 形成一側壁間隔物於一犧牲閘極結構的周圍，其中該側壁間隔物具有一內表面與一外表面，其中該內表面相鄰於該犧牲閘極結構，該外表面與該內表面距離一初始間隔物寬度； 形成一磊晶結構相鄰於該側壁間隔物的該外表面； 蝕刻該側壁間隔物以形成具有一凹陷的外表面的該側壁間隔物，其中該凹陷的外表面與該內表面距離一減少的間隔物寬度； 形成一蝕刻停止層於該側壁間隔物上方，其中該蝕刻停止層具有一內側與一外側，其中該內側相鄰於該側壁間隔物的該凹陷的外表面，該外側與該內側距離一蝕刻停止層寬度； 沉積一層間介電材料； 去除於該犧牲閘極結構上方的該層間介電材料的一部分；以及 去除該犧牲閘極結構以形成一閘極孔洞，其中該閘極孔洞與該層間介電材料藉由該蝕刻停止層分開。
  9. 如請求項8之半導體裝置的形成方法，其中去除該犧牲閘極結構以形成該閘極孔洞包括用一蝕刻劑蝕刻蝕刻，其中該蝕刻劑以一第一蝕刻速率蝕刻該側壁間隔物，並以一第二蝕刻速率蝕刻該蝕刻停止層，且其中該第一蝕刻速率比該第二蝕刻速率大。
  10. 如請求項8之半導體裝置的形成方法，其中去除該犧牲閘極結構以形成該閘極孔洞包括用一蝕刻劑蝕刻蝕刻，其中該蝕刻劑以一第一蝕刻速率蝕刻該側壁間隔物，並以一第二蝕刻速率蝕刻該蝕刻停止層，且其中該第一蝕刻速率至少是該第二蝕刻速率的三倍大。
  11. 如請求項8之半導體裝置的形成方法，其中去除該犧牲閘極結構以形成該閘極孔洞包括用一蝕刻劑蝕刻蝕刻，其中該蝕刻劑以一第一蝕刻速率蝕刻該側壁間隔物，並以一第二蝕刻速率蝕刻該蝕刻停止層，且其中該第一蝕刻速率至少是該第二蝕刻速率的五倍大。
  12. 如請求項8之半導體裝置的形成方法，其中該蝕刻停止層的該外側距離該側壁間隔物的該內表面一總寬度，且其中一蝕刻停止層寬度對該總寬度為至少1:3。
  13. 如請求項8之半導體裝置的形成方法，其中該蝕刻停止層的該外側距離該側壁間隔物的該內表面一總寬度，且其中該總寬度為至少該初始間隔物寬度的90%。
  14. 如請求項8之半導體裝置的形成方法，其中該蝕刻停止層的該外側距離該側壁間隔物的該內表面一總寬度，且其中該總寬度大致上等於該初始間隔物寬度。
  15. 如請求項8之半導體裝置的形成方法，其中去除該犧牲閘極結構以形成該閘極孔洞包括：形成該閘極孔洞的一上部分，其直接接觸該蝕刻停止層；以及形成該閘極孔洞的一下部分，其直接接觸該側壁間隔物的一剩餘部分。
  16. 如請求項8之半導體裝置的形成方法，其中該磊晶結構具有從一下表面延伸到一上表面的一高度，且其中蝕刻該側壁間隔物以形成具有該凹陷的外表面的該側壁間隔物包括蝕刻該磊晶結構以形成具有一凹陷的上表面與一減少的高度的該磊晶結構。
  17. 如請求項8之半導體裝置的形成方法，其中該犧牲閘極結構具有從一下表面延伸到一上表面的一高度，且其中蝕刻該側壁間隔物以形成具有該凹陷的外表面的該側壁間隔物包括蝕刻該犧牲閘極結構以形成具有一凹陷的上表面與一減少的高度的該犧牲閘極結構。
  18. 一種半導體裝置，包括： 一閘極結構，具有一下部分與一上部分，其中該下部分具有一第一閘極寬度，且該上部分具有比該第一閘極寬度大的一第二閘極寬度； 一下間隔物，相鄰於該閘極結構的該下部分並於該閘極結構的該上部分下方；以及 一外間隔物，包括一基部與一頂部，其中該基部相鄰於該下間隔物，且該頂部相鄰於該閘極結構的該上部分， 其中該下間隔物具有一第一間隔物寬度，該外間隔物的該基部具有一第二間隔物寬度，該外間隔物的該頂部具有一第三間隔物寬度，該第二間隔物寬度比該第一間隔物寬度大，該第一間隔物寬度比該第三間隔物寬度大。
  19. 如請求項18之半導體裝置，其中該第二閘極寬度對該第一閘極寬度的一比例為等於或小於5:6。
  20. 如請求項18之半導體裝置，其中至少該基部的一區域位於該閘極結構正下方。
TW112107230A 2022-05-05 2023-03-01 半導體裝置及其形成方法 TW202345221A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/662,126 2022-05-05
US17/662,126 US20230361199A1 (en) 2022-05-05 2022-05-05 Replacement sidewall spacers

Publications (1)

Publication Number Publication Date
TW202345221A true TW202345221A (zh) 2023-11-16

Family

ID=88335713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107230A TW202345221A (zh) 2022-05-05 2023-03-01 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230361199A1 (zh)
CN (1) CN219873540U (zh)
TW (1) TW202345221A (zh)

Also Published As

Publication number Publication date
CN219873540U (zh) 2023-10-20
US20230361199A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
TWI723288B (zh) 半導體裝置及其製造方法
TWI727071B (zh) 半導體裝置及其製造方法
CN107275281B (zh) 自对准接触方案、半导体结构及其形成方法
CN110416081B (zh) Nfet/pfet的源极/漏极区域的选择性凹进
US11908750B2 (en) Semiconductor device and method
TW201725630A (zh) 半導體裝置的形成方法
TWI721575B (zh) 半導體裝置及其形成方法
KR102678945B1 (ko) 후면 비아를 갖는 집적 회로 구조체
US11532519B2 (en) Semiconductor device and method
TWI787773B (zh) 積體電路結構及形成半導體元件的方法
US10872892B2 (en) Semiconductor device and manufacturing method thereof
US20240153828A1 (en) Semiconductor Device and Method
US20180277448A1 (en) Semiconductor device and method for manufacturing the same
TWI725557B (zh) 半導體裝置的製造方法
TWI801859B (zh) 半導體裝置及其形成方法
TW202109623A (zh) 形成半導體裝置的方法
TW202201558A (zh) 製造半導體裝置的方法
KR20220050019A (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
US11616133B2 (en) Fin field-effect transistor device and method
TWI735954B (zh) 半導體元件及其形成方法
TW202143300A (zh) 半導體裝置及其製造方法
CN219873540U (zh) 半导体装置
TWI795774B (zh) 填充結構及其製造方法
KR102473596B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
US11387109B1 (en) CMP process and methods thereof