TW202341357A - 製造積體電路裝置的方法 - Google Patents

製造積體電路裝置的方法 Download PDF

Info

Publication number
TW202341357A
TW202341357A TW112111657A TW112111657A TW202341357A TW 202341357 A TW202341357 A TW 202341357A TW 112111657 A TW112111657 A TW 112111657A TW 112111657 A TW112111657 A TW 112111657A TW 202341357 A TW202341357 A TW 202341357A
Authority
TW
Taiwan
Prior art keywords
layer
vertical
molding
curved
surface state
Prior art date
Application number
TW112111657A
Other languages
English (en)
Inventor
徐旻揆
金亮阧
金容煥
朴相郁
李建燁
李到瑾
洪定杓
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202341357A publication Critical patent/TW202341357A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種製造積體電路裝置的方法包括:在基板上形成具有依序堆疊的模製層與支撐層的模製結構;在垂直方向上形成穿過模製結構的垂直孔並在第一垂直水平區域中在水平方向上形成自垂直孔向外延伸的彎曲空間;將垂直孔及彎曲空間暴露於預處理氣氛,以使支撐層具有第一表面狀態且使模製層具有不同於第一表面狀態的第二表面狀態;利用第一表面狀態與第二表面狀態之間的差異,藉由選擇性沈積製程形成填充彎曲空間的彎曲互補圖案;以及在垂直孔中形成下部電極,且下部電極與模製層、支撐層及彎曲互補圖案接觸。

Description

製造積體電路裝置的方法
[相關申請案的交叉參考]
本申請案基於2022年3月31日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0040461號並主張其優先權,所述韓國專利申請案的揭露內容全文併入本案供參考。
實施例是有關於一種製造積體電路裝置的方法,且更具體而言是有關於一種製造包括電容器的積體電路裝置的方法。
隨著電子技術的發展,半導體裝置的按比例縮小已經歷快速發展,且形成電子裝置的圖案已經相應地微細化。因此,需要開發具有即使電容器已經微細化(micronization)的情況下仍藉由確保所需的電容而維持期望的電特性的結構的積體電路裝置。
根據實施例的一態樣,提供一種製造積體電路裝置的方法,所述方法包括:形成模製結構,所述模製結構包括依序堆疊在基板上的模製層與支撐層。藉由對模製結構進行乾式蝕刻,形成在垂直方向上穿透模製結構的垂直孔及在包括模製層的一部分的第一垂直水平區域中在水平方向上自垂直孔向外延伸的彎曲空間。將其中形成垂直孔及彎曲空間的所得結構暴露於預處理氣氛,以在垂直孔中使支撐層具有第一表面狀態且使模製層具有第二表面狀態,第二表面狀態不同於第一表面狀態。利用第一表面狀態與第二表面狀態之間的差異,藉由選擇性沈積製程形成填充彎曲空間的彎曲互補圖案。在由垂直孔中的模製層、支撐層及彎曲互補圖案限定的空間中形成下部電極。
根據實施例的另一態樣,提供一種製造積體電路裝置的方法,所述方法包括:形成模製結構,所述模製結構包括依序堆疊在基板上的第一模製層、第一支撐層、第二模製層及第二支撐層。藉由對模製結構進行乾式蝕刻,形成在垂直方向上穿透模製結構的多個垂直孔及在包括第二模製層的一部分的第一垂直水平區域中在水平方向上自所述多個垂直孔向外延伸的多個彎曲空間。將其中形成有所述多個垂直孔及所述多個彎曲空間的所得結構暴露於預處理氣氛,以使第一支撐層及第二支撐層具有第一表面狀態,且使第一模製層及第二模製層具有第二表面狀態,第二表面狀態不同於第一表面狀態。藉由利用第一表面狀態與第二表面狀態之間的差異實行選擇性沈積製程,形成選擇性地僅覆蓋第一模製層、第一支撐層、第二模製層及第二支撐層之中的第一模製層及第二模製層中的每一者的表面並填充所述多個垂直孔中的每一者中的彎曲空間的彎曲互補層。藉由移除所述多個垂直孔中的每一者中的彎曲互補層的一部分來形成彎曲互補圖案。在由所述多個垂直孔中的每一者中的第一模製層、第一支撐層、第二模製層、第二支撐層及彎曲互補圖案限定的空間中形成下部電極。
根據實施例的另一態樣,提供一種製造積體電路裝置的方法,所述方法包括:形成包括依序堆疊在基板上的第一氧化物層、第一支撐層、第二氧化物層及第二支撐層的模製結構。藉由對模製結構進行乾式蝕刻,形成在垂直方向上穿透模製結構的多個垂直孔及在包括第二氧化物層的一部分的第一垂直水平區域中在水平方向上自所述多個垂直孔向外延伸的多個彎曲空間。將其中形成有所述多個垂直孔及所述多個彎曲空間的所得結構暴露於預處理氣氛,以使第一支撐層及第二支撐層具有第一表面狀態,且使第一氧化物層及第二氧化物層具有第二表面狀態,第二表面狀態不同於第一表面狀態。藉由利用第一表面狀態與第二表面狀態之間的差異實行選擇性沈積製程來形成填充彎曲空間的彎曲互補圖案。在由所述多個垂直孔中的每一者中的第一氧化物層、第一支撐層、第二氧化物層、第二支撐層及彎曲互補圖案限定的空間中形成下部電極。
圖1是根據實施例的積體電路裝置10的示意性結構的平面圖。
參照圖1,積體電路裝置10可包括基板12,基板12具有記憶體胞元區域22、環繞例如記憶體胞元區域22的整個周邊的周邊電路區域24、以及位於記憶體胞元區域22與周邊電路區域24之間的介面區域26。
基板12可包含例如矽(Si)或鍺(Ge)等半導體元素或者至少一種化合物半導體(例如矽鍺(SiGe)、碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)及磷化銦(InP)中的至少一種)。基板12可包括導電區域,例如摻雜有雜質的阱或摻雜有雜質的結構。
在實施例中,記憶體胞元區域22可包括動態隨機存取記憶體(DRAM)的記憶體胞元區域。記憶體胞元區域22可包括包含電晶體及電容器的多個單位記憶體胞元。周邊電路區域24可為其中佈置驅動記憶體胞元區域22中的記憶體胞元所需的周邊電路的區域。在介面區域26中,可佈置用於記憶體胞元區域22與周邊電路區域24之間的電性連接的導電線以及用於將記憶體胞元區域22與周邊電路區域24絕緣的絕緣結構。
圖2是包括DRAM裝置的積體電路裝置10的實例性結構的方塊圖。
參照圖2,記憶體胞元區域22可包括記憶體胞元陣列22A。在記憶體胞元陣列22A中,用於儲存資料的多個記憶體胞元可在列方向及行方向上佈置。記憶體胞元各自可包括胞元電容器及存取電晶體。存取電晶體的閘極可連接至在列方向上佈置的字元線中與其對應的字元線,存取電晶體的源極及汲極中的一者可連接至在行方向上佈置的位元線或互補位元線,且存取電晶體的源極及汲極中的另一者可連接至胞元電容器。
周邊電路區域24可包括列解碼器52、感測放大器54、行解碼器56、自行再新控制電路58、命令解碼器60、模式暫存器組/擴展模式暫存器組(Mode Register Set/Extended Mode Register Set,MRS/EMRS)電路62、位址緩衝器64及資料輸入/輸出電路66。
感測放大器54可對記憶體胞元中的資料進行偵測及放大,並將所述資料儲存於記憶體胞元中。感測放大器54可為或可包括連接至記憶體胞元陣列22A中所包括的位元線及互補位元線的交叉耦合放大器(cross-coupled amplifier)。
藉由資料輸入/輸出電路66輸入的資料DQ可因應於位址訊號ADD被寫入於記憶體胞元陣列22A中,且因應於位址訊號ADD自記憶體胞元陣列22A讀取的資料DQ可藉由資料輸入/輸出電路66向外部輸出。為了指定資料將被寫入/讀取的記憶體胞元,位址訊號ADD可被輸入至位址緩衝器64。位址緩衝器64可臨時儲存外部輸入的位址訊號ADD。
列解碼器52可對自位址緩衝器64輸出的位址訊號ADD之中的列位址進行解碼,以指定與資料輸入至或自其輸出的記憶體胞元連接的字元線。亦即,在資料寫入或讀取模式下,列解碼器52可對自位址緩衝器64輸出的列位址進行解碼,且因此啟用對應於所述列位址的字元線。此外,在自行再新模式中,列解碼器52可對自位址計數器產生的列位址進行解碼,且因此啟用對應於所述列位址的字元線。
行解碼器56可對來自位址緩衝器64的位址訊號ADD之中的行位址進行解碼,以指定與資料輸入至或自其輸出的記憶體胞元連接的位元線。記憶體胞元陣列22A可自由列位址及行位址指定的記憶體胞元輸出所述資料,或者可在記憶體胞元上寫入所述資料。
命令解碼器60可自外部接收命令訊號CMD,並對命令訊號CMD進行解碼,因此在內部產生經解碼的命令訊號CMD,例如自行再新進入命令或自行再新退出命令。
MRS/EMRS電路62可因應於MRS/EMRS命令及用於指定積體電路裝置10的操作模式的位址訊號ADD來配置內部模式暫存器。
積體電路裝置10可更包括例如被配置成產生時脈訊號的時脈電路、被配置成藉由接收外部電源電壓來產生或分配內部電壓的電源電路及類似電路。
自行再新控制電路58可因應於自命令解碼器60輸出的命令來控制積體電路裝置10的自行再新操作。命令解碼器60可包括例如位址計數器、定時器及核心電壓產生器。位址計數器可因應於來自命令解碼器60的自行再新進入命令產生用於指定經歷自行再新的列位址的列位址,且可將所產生的列位址應用於列解碼器52。位址計數器可因應於自命令解碼器60輸出的自行再新退出命令停止計數操作。
圖3是圖2所示記憶體胞元陣列22A的一些組件的示意性平面佈局。
參照圖3,積體電路裝置10可包括多個主動區域AC,所述多個主動區域AC被佈置成在相對於第一水平方向(X方向)及第二水平方向(Y方向)傾斜的方向上水平地延伸,第一水平方向(X方向)與第二水平方向(Y方向)在平面上彼此正交。字元線WL可與主動區域AC交叉,且在第一水平方向(X方向)上彼此平行地延伸。在字元線WL上,位元線BL可在第二水平方向(Y方向)上彼此平行地延伸。位元線BL可分別藉由直接接觸件DC連接至主動區域AC。
在位元線BL之中的兩個相鄰的位元線BL之間可形成有多個掩埋接觸件BC。在掩埋接觸件BC上,可形成多個下部電極搭接墊LP。下部電極搭接墊LP可被佈置成分別與掩埋接觸件BC至少部分地交疊。在下部電極搭接墊LP上,下部電極LE可彼此隔開地形成。下部電極LE可藉由掩埋接觸件BC及下部電極搭接墊LP分別連接至主動區域AC。
圖4A至圖4K是根據實施例的製造積體電路裝置的方法中的各階段的剖視圖。參照圖4A至圖4K闡述製造包括圖3所示記憶體胞元陣列22A的積體電路裝置100(參見圖4K)的方法作為實例。
參照圖4A,可製備包括圖3所示主動區域AC的基板110。可在基板110上形成下部結構120及藉由下部結構120連接至主動區域AC(參見圖3)的導電區域124。然後,可在下部結構120及導電區域124上形成絕緣層126,以覆蓋下部結構120及導電區域124。
基板110可為圖1所示基板12的一部分。導電區域124可藉由下部結構120分別連接至基板110中所包括的主動區域AC。
基板110可包含例如Si或Ge等半導體元素或者例如SiC、GaAs、InAs或InP等化合物半導體。基板110可包括半導體基板、形成於半導體基板上的至少一個絕緣層、或者包括至少一個導電區域的結構。導電區域可包括例如摻雜有雜質的阱或摻雜有雜質的結構。在基板110上,可形成界定主動區域AC的裝置隔離區域。裝置隔離區域可包括例如氧化物層、氮化物層或其組合。
在實施例中,下部結構120可包括絕緣層,所述絕緣層包括例如氧化矽層、氮化矽層或其組合。在一些實施例中,下部結構120可包括各種導電區域(例如配線層、接觸插塞及電晶體)以及將以上導電區域彼此絕緣的絕緣層。導電區域124可包含例如複晶矽、金屬、導電金屬氮化物、金屬矽化物或其組合。下部結構120可包括參照圖3闡述的位元線BL。導電區域124可各自包括參照圖3闡述的掩埋接觸件BC及下部電極搭接墊LP。
絕緣層126可包含相對於下部結構120具有蝕刻選擇性的絕緣材料。在實施例中,絕緣層126可包括例如硼氮化矽(SiBN)層、碳氮化矽(SiCN)層、氮化矽(SiN)層或其組合。本說明書中使用的用語「SiBN」、「SiCN」及「SiN」表示包含以上用語中所含元素的材料,但所述用語並非指示化學計量關係的化學式。絕緣層126可在後續製程中被用作蝕刻終止層。
參照圖4B,可在絕緣層126上形成模製結構MST,且可在模製結構MST上形成遮罩圖案MP。
模製結構MST可包括多個模製層及多個支撐層,例如多個交替的模製層與支撐層。舉例而言,模製結構MST可包括依序堆疊於絕緣層126上的第一模製層131、第一支撐層132、第二模製層133、第二支撐層134、第三模製層135及第三支撐層136。
在實施例中,第一模製層131、第二模製層133及第三模製層135可各自包括例如氧化矽層、氮化矽層或其組合。舉例而言,第一模製層131及第二模製層133可各自包括氧化矽層,因此例如第一模製層131及第二模製層133可各自包含氧原子但不包含氮原子,且第三模製層135可包括氮化矽層,因此例如第三模製層135可包含氮原子。
舉例而言,第一支撐層132、第二支撐層134及第三支撐層136可各自包括SiN層、SiCN層、SiBN層或其組合,因此例如第一支撐層132、第二支撐層134及第三支撐層136中的每一者可包含氮原子。舉例而言,第一支撐層132、第二支撐層134及第三支撐層136可各自包括SiCN層。
遮罩圖案MP可包括例如氮化物層、氧化物層、複晶矽層、光阻層或其組合。可在遮罩圖案MP中形成多個孔MH。
參照圖4C,在圖4B所示結構中,藉由使用遮罩圖案MP作為蝕刻遮罩及使用絕緣層126作為蝕刻終止層,可非等向性地對模製結構MST及絕緣層126進行乾式蝕刻,因此可形成界定出多個垂直孔VH的模製結構圖案MSP。在形成垂直孔VH之後,可在每一垂直孔VH的底部處暴露出導電區域124。
由於在非等向性地對模製結構MST進行乾式蝕刻以形成垂直孔VH時引起的離子散射,可能在每一垂直孔VH中包括第二模製層133的第一垂直水平區域L1中發生側向蝕刻(lateral etching)。舉例而言,如圖4C所示,第二模製層133的部分可能在側向上被過蝕刻,藉此造成彎曲現象。因此,不同於其他垂直水平區域(例如,可維持實質上平行及線性的側壁),可在第一垂直水平區域L1中形成在水平方向上例如遠離垂直孔VH向外延伸的彎曲空間BS。舉例而言,如圖4C所示,彎曲空間BS可為在側向上(例如在X方向上)延伸至第二模製層133中超過垂直孔VH的例如平整側壁的曲線空間。
第一垂直水平區域L1中的第一最大側向寬度W1(例如,在X方向上)、即相鄰彎曲空間BS的直接面對的曲表面之間沿著X方向的最寬距離,可大於由第二支撐層134界定的垂直水平區域中的第二最大側向寬度W2(例如,在X方向上)(例如第二支撐層134的直接面對的側壁(例如,彼此平行的側壁)之間的距離)。第一最大側向寬度W1及第二最大側向寬度W2可在垂直相鄰的層中沿著相同的方向(例如,在X方向上)量測。
在本實例中,對在第二模製層133中形成彎曲空間BS的情況進行闡述,但是一或多個實施例不限於此。舉例而言,當實行形成垂直孔VH的非等向性乾式蝕刻製程時,可在每一垂直孔VH中的第一模製層131、第二模製層133及第三模製層135中的至少一者中形成彎曲空間,且端視彎曲空間的位置而定,可在實施例中適當地改變或修改下述製程,以獲得與下述製程相同或相似的結果。
參照圖4D,可自圖4C所示所得結構移除遮罩圖案MP,且第三支撐層136的上表面可被暴露出。在實施例中,可實行回蝕製程以移除遮罩圖案MP。
在圖4D所示所得結構中,可在每一垂直孔VH中暴露出第一模製層131及第二模製層133(包含氧原子但不包含氮原子)以及第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136(包含氮原子)。包含氮原子的第三支撐層136可在每一垂直孔VH的入口附近暴露於外部,例如第三支撐層136可具有暴露於垂直孔VH的側壁及暴露於所得結構的外部的上表面。
參照圖4E,可將圖4D所示所得結構暴露於預處理氣氛140,以使得第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136中的每一者的表面(其全部包含氮原子)具有與第一模製層131及第二模製層133中的每一者(第一模製層131與第二模製層133二者包含氧原子但不包含氮原子)的表面不同的表面狀態。舉例而言,暴露於垂直孔VH中的層中的每一者的表面可與預處理氣氛140相互作用,以根據預處理之前其表面上的成分(例如,氧原子或氮原子)而具有不同的端基。
在實施例中,預處理氣氛140可包括HF溶液。在將圖4D所示所得結構暴露於包括HF溶液的預處理氣氛140之後,第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136(包含氮原子)中的每一者的暴露表面可具有NHx端基(例如-NH端基或-NH 2端基)的第一表面狀態(即,區EX1)。在將圖4D所示所得結構暴露於包括HF溶液的預處理氣氛140之後,第一模製層131及第二模製層133(包含氧原子但不包含氮原子)中的每一者的暴露表面可具有羥基(-OH)端基的第二表面狀態(即,區EX2)。
圖5A示出圖4E所示區「EX1」的第一表面狀態作為實例,且圖5B示出圖4E所示區「EX2」的第二表面狀態作為實例。
參照圖4E、圖5A及圖5B,包含氮原子的第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136中的每一者的暴露表面在暴露於預處理氣氛140之後可具有-NH 2端基的第一表面狀態,相似於圖5A的例示。另外,包含氧原子但不包含氮原子的第一模製層131及第二模製層133中的每一者的暴露表面在暴露於預處理氣氛140之後可具有-OH端基的第二表面狀態,相似於圖5B的例示。
參照圖4F,根據垂直孔VH的側壁上的端基,可在垂直孔VH中選擇性地形成彎曲互補層150。舉例而言,彎曲互補層150可選擇性地僅形成在圖4E所示所得結構中的暴露表面之中具有-OH端基的第二表面狀態的第一模製層131及第二模製層133中的每一者的暴露表面上。舉例而言,彎曲互補層150可包括氧化矽層。
可實行藉由區域選擇性沈積(Area Selective Deposition,ASD)的選擇性沈積製程來形成彎曲互補層150。如本文中所使用的術語「選擇性沈積製程」指示在選自具有不同表面特性的第一表面及第二表面中的一個表面上實際實行沈積且在未被選擇的另一表面上不實行沈積的製程。
在實施例中,彎曲互補層150可如下形成。第一製程可包括:藉由提供矽前驅物,僅在具有-OH端基的第二表面的第一模製層131及第二模製層133中的每一者的暴露表面上選擇性地形成由矽前驅物構成的化學吸著層(chemisorption layer)(即化學吸附層)。然後,可實行第二製程,且所述第二製程可包括藉由向其上形成由矽前驅物構成的化學吸著層的所得結構提供吹掃氣體來移除不必要的副產物。然後,可實行第三製程,且所述第三製程可包括藉由向由矽前驅物構成的化學吸著層提供氧化氣體,自由矽前驅體構成的化學吸著層以原子層為單位形成氧化矽層。然後,可實行第四製程,且所述第四製程可包括藉由向其上形成氧化矽層的所得結構提供吹掃氣體來移除不必要的副產物。當利用包括氧化矽層的彎曲互補層150填充每一垂直孔VH中水平地延伸的彎曲空間BS時,第一製程至第四製程可實行多次。
第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136中的每一者的表面可能與矽前驅物不具有化學親和力,或者可能由於暴露的-NH 2端基而處於低穩定狀態。因此,當在第一製程期間將矽前驅物提供至圖4E所示所得結構時,可能不會在第一支撐層132、第二支撐層134、第三模製層135及第三支撐層136中的每一者的表面上形成由矽前驅物構成的化學吸著層,且由矽前驅物構成的化學吸著層可選擇性地僅形成在具有-OH端基的表面狀態的第一模製層131及第二模製層133中的每一者的暴露表面上。因此,在每一垂直孔VH中,彎曲互補層150可選擇性地僅形成在第一模製層131及第二模製層133中的每一者的暴露表面上。
此外,在實行包括第一製程至第四製程的選擇性沈積中,隨著每一垂直孔VH的縱橫比(aspect ratio)增大,到達目標位置的化學物質的流量可自每一垂直孔VH的入口至其底表面減少。因此,彎曲互補層150可在相對靠近每一垂直孔VH的入口的第一垂直水平區域L1中具有相對大的厚度,且彎曲互補層150的厚度可朝向每一垂直孔VH的底表面減小。由於在形成彎曲互補層150的沈積製程期間藉由適當地調節沈積條件來控制彎曲互補層150的階梯覆蓋(step coverage),因此可獲得具有端視其在每一垂直孔VH中的位置而定的期望厚度的彎曲互補層150。
在實施例中,可將彎曲互補層150形成為在每一垂直孔VH中包括彎曲空間BS的第一垂直水平區域L1中具有相對大的厚度,且具有自第一垂直水平區域L1朝向每一垂直孔VH的底表面減小的厚度。因此,在垂直孔VH中的每一者中,彎曲互補層150的第一部分(其覆蓋第一模製層131的表面)的第一厚度可小於彎曲互補層150的第二部分(其覆蓋第二模製層133的表面)的第二厚度。
在實施例中,在實行形成彎曲互補層150的選擇性沈積製程時,在第一製程中使用的矽前驅物可包括胺基矽烷。舉例而言,矽前驅物可包括N-(二乙基胺基甲矽烷基)-N-乙基乙胺、雙(二乙基胺基)矽烷、二異丙基胺基矽烷、二異丁基胺基矽烷、雙(第三丁基胺基)矽烷、三(二甲基胺基)矽烷或其組合。第二製程及第四製程中使用的吹掃氣體可包括惰性氣體,例如氬(Ar)、氦(He)或氖(Ne)或氮(N 2)氣。第三製程中使用的氧化氣體可包括例如氧氣(O 2)、臭氧(O 3)、水(H 2O)、二氧化氮(NO 2)、一氧化氮(NO)、一氧化二氮(N 2O)、一氧化碳(CO)、二氧化碳(CO 2)、過氧化氫(H 2O 2)、甲酸(HCOOH)、乙酸(CH 3COOH)、乙酸酐((CH 3CO) 2O)、醇、過氧化物、氧化硫、電漿O 2、遠程電漿O 2、電漿N 2O、電漿H 2O或其組合。
參照圖4G,可藉由使用蝕刻氣氛160自圖4F所示所得結構移除彎曲互補層150的一部分來形成填充每一垂直孔VH中第一垂直水平區域L1中的彎曲空間BS的彎曲互補圖案150P。亦即,如圖4G所示,彎曲互補圖案150P的面對垂直孔VH的側壁可與第二模製層133的面對垂直孔VH的側壁共面(例如齊平)。在形成彎曲互補圖案150P之後,第一模製層131及第二模製層133中的每一者的表面可在除了包括彎曲空間BS的第一垂直水平區域L1之外的其他垂直水平處再次暴露於每一垂直孔VH中。
在實施例中,蝕刻氣氛160可包括第一蝕刻劑與第二蝕刻劑的組合,其中第一蝕刻劑包含硫酸(H 2SO 4)、過氧化氫(H 2O 2)及純水,且第二蝕刻劑包含氫氟酸(HF)溶液。使用蝕刻氣氛160是指將第一蝕刻劑及第二蝕刻劑施加至垂直孔VH(例如施加至彎曲互補層150)。
在使用蝕刻氣氛160形成彎曲互補圖案150P之後,彎曲互補圖案150P可不包括朝向垂直孔VH的內側突出的部分,且僅保留在彎曲空間BS中。在形成彎曲互補圖案150P之後,垂直孔VH可具有平滑的內側壁而不存在不平坦。
參照圖4H,可在垂直孔VH中形成下部電極LE。下部電極LE可例如完全填充垂直孔VH,包括與彎曲互補圖案150P接觸(例如在側向上交疊)的部分。
舉例而言,可形成導電層以填充垂直孔VH並覆蓋圖4G所示所得結構的第三支撐層136的上表面。導電層可藉由例如化學氣相沈積(chemical vapor deposition,CVD)製程、電漿增強CVD(plasma enhanced CVD,PECVD)製程、金屬有機CVD(metal organic CVD,MOCVD)製程或原子層沈積(atomic layer deposition,ALD)製程來形成。然後,可藉由例如回蝕製程或化學機械拋光(chemical mechanical polishing,CMP)製程移除導電層的一部分來暴露出第三支撐層136的上表面,藉此形成下部電極LE。
舉例而言,下部電極LE可各自包括金屬層、導電金屬氧化物層、導電金屬氮化物層、導電金屬氮氧化物層或其組合。舉例而言,下部電極LE可各自包含鈮(Nb)、氧化鈮(NbO)、氮化鈮(NbN)、氮氧化鈮(NbON)、鈦(Ti)、氧化鈦(TiO)、氮化鈦(TiN)、氮氧化鈦(TiON)、鈷(Co)、氧化鈷(CoO)、氮化鈷(CoN)、氮氧化鈷(CoON)、錫(Sn)、氧化錫(SnO 2)、氮化錫、氮氧化錫或其組合。舉例而言,每一下部電極LE可包含NbN、TiN、CoN、SnO 2或其組合。在另一實例中,每一下部電極LE可包含氮化鉭(TaN)、氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)、釩(V)、氮化釩(VN)、鉬(Mo)、氮化鉬(MoN)、鎢(W)、氮化鎢(WN)、釕(Ru)、氧化釕(RuO 2)、銥(Ir)、氧化銥(IrO 2)、鉑(Pt)、氧化鉑(PtO)、SrRuO 3(SRO)、(Ba,Sr)RuO 3(BSRO)、CaRuO 3(CRO)、(La,Sr)CoO 3(LSCO)或其組合。
參照圖4I,可藉由自圖4H所示所得結構移除第三支撐層136的一部分、即移除第三支撐層136位於相鄰的下部電極LE之間的部分來形成第三支撐圖案136P,且可以濕式方式移除因此暴露出的第三模製層135。然後,可藉由移除第二支撐層134的一部分、即移除第二支撐層134位於相鄰的下部電極LE之間的部分來形成第二支撐圖案134P,且可以濕式方式移除因此暴露出(即,位於第二支撐層134的被移除的部分之下)的第二模製層133及彎曲互補圖案150P。然後,可藉由移除第一支撐層132的一部分來形成第一支撐圖案132P,且可以濕式方式移除因此暴露出的第一模製層131。
在第一模製層131、第二模製層133、彎曲互補圖案150P及第三模製層135被移除之後,可暴露出下部電極LE的側壁。舉例而言,如圖4I所示,可在兩個相鄰的下部電極LE之間形成開口,使得相鄰的下部電極LE的側壁及絕緣層126可藉由開口暴露出。舉例而言,可藉由第一支撐圖案132P至第三支撐圖案136P將第一模製層131、第二模製層133及第三模製層135完全移除,使得第一支撐圖案132P至第三支撐圖案136P的上表面及下表面可被暴露出。
參照圖4J,可例如共形地形成覆蓋圖4I所示所得結構中的下部電極LE的暴露表面及第一支撐圖案132P至第三支撐圖案136P的暴露表面的介電層170。可實行ALD製程來形成介電層170。
在實施例中,介電層170可為高介電常數(high-k)介電層。本說明書中使用的用語「高介電常數介電層」指示介電常數大於氧化矽層的介電層。在實施例中,介電層170可包含金屬氧化物,所述金屬氧化物包括例如鉿(Hf)、鋯(Zr)、鋁(Al)、Nb、鈰(Ce)、鑭(La)、鉭(Ta)及Ti中的至少一種金屬。在實施例中,介電層170可具有包括高介電常數介電層的單層結構。在其他實施例中,介電層170可具有包括多個高介電常數介電層的多層結構。高介電常數介電層可包含氧化鉿(HfO 2)、氧化鋯(ZrO 2)、氧化鋁(Al 2O 3)、氧化鑭(La 2O 3)、氧化鉭(Ta 2O 3)、五氧化二鈮(Nb 2O 5)、氧化鈰(CeO 2)、氧化鈦(TiO 2)、氧化鍺(GeO 2)或其組合。在實施例中,介電層170的厚度可介於約20埃與約80埃之間。
參照圖4K,可在圖4J所示所得結構上形成覆蓋介電層170的上部電極UE。在實施例中,可實行CVD、MOCVD、PVD或ALD製程來形成上部電極UE。
在實施例中,上部電極UE可包括金屬層、導電金屬氧化物層、導電金屬氮化物層、導電金屬氮氧化物層或其組合。舉例而言,上部電極UE可包含Nb、NbO、NbN、NbON、Ti、TiO、TiN、TiON、Co、CoO、CoN、CoON、Sn、氧化錫、氮化錫、氮氧化錫或其組合。舉例而言,上部電極UE可包含NbN、TiN、CoN、SnO 2或其組合。在另一實例中,上部電極UE可包含TaN、TiAlN、TaAlN、V、VN、Mo、MoN、W、WN、Ru、RuO 2、Ir、IrO 2、Pt、PtO、SRO、BSRO、CRO、LSCO或其組合。在實施例中,上部電極UE可更包括非金屬導電層。舉例而言,非金屬導電層可包括經摻雜的SiGe層(例如摻雜有B的SiGe層)。
在圖4K中,下部電極LE、介電層170及上部電極UE可形成多個電容器CP1。上部電極UE可面對下部電極LE,其中介電層170位於上部電極UE與下部電極LE之間。
根據參照圖4A至圖4K闡述的製造積體電路裝置100的方法,根據積體電路裝置100的小型化,形成電容器CP1的下部電極LE的節距減小,且下部電極LE的縱橫比增大。因此,如圖4C所示,當形成對垂直孔VH進行限定的模製結構圖案MSP以形成下部電極LE時,即使由於在實行乾式蝕刻製程以形成垂直孔VH時引起的離子散射而在垂直孔VH中發生彎曲亦可防止下部電極LE之間的橋接(例如,由彎曲造成的橋接)。
亦即,參照圖4C,若下部電極完全填充垂直孔VH及彎曲空間BS(即,不存在彎曲互補圖案150P),則相鄰下部電極之間(例如在第二模製層133的相同圖案化部分內的相鄰彎曲空間BS之間)的間隙將變窄。因此,在相鄰的下部電極之間可能已經引起洩漏電流或短路。
相比之下,根據實施例,由於形成彎曲互補圖案150P來填充垂直孔VH中的彎曲空間BS,因此在形成下部電極LE之前,可防止相鄰下部電極LE之間的電位橋(potential bridge)或洩漏電流。此外,當在參照圖4B闡述的製程期間形成模製結構MST時,不需要在模製結構MST層中形成或實施具有專門設計用於防止彎曲現象的複雜結構。因此,可簡化積體電路裝置100的製造製程,且可提高積體電路裝置100的可靠性。
圖6A至圖6D是根據一些實施例的製造積體電路裝置的方法中的各階段的剖視圖。參照圖6A至圖6D闡述製造包括圖3A所示記憶體胞元陣列22A的積體電路裝置200(參見圖6D)的方法作為實例。
參照圖6A,藉由實行以上參照圖4A至圖4F闡述的製程,可選擇性地僅在每一垂直孔VH中的第一模製層131及第二模製層133中的每一者的暴露表面上形成彎曲互補層150。
然後,以與參照圖4G闡述的方式相似的方式,藉由使用蝕刻氣氛160自圖4F所示所得結構移除彎曲互補層150的一部分,且因此,可形成在每一垂直孔VH中填充第一垂直水平區域L1中的彎曲空間BS(參見圖4E)的彎曲互補圖案250P。彎曲互補圖案250P可包括自每一垂直孔VH的內側朝向彎曲空間BS(參見圖4E)的外側突出的部分。彎曲互補圖案250P在每一垂直孔VH中可具有以下形狀:所述形狀在垂直方向(Z方向)上較垂直孔VH的由第二模製層133限定的內側壁朝向其中心軸ZA1進一步突出至垂直孔VH之內。舉例而言,如圖6A所示,彎曲互補圖案250P可具有朝向垂直孔VH的內部側向延伸且超出第二模製層133的側壁的部分,例如與垂直孔VH的底部及導電區域124的上表面垂直交疊的部分。
舉例而言,如圖6A所示,彎曲互補圖案250P的一部分可覆蓋包括彎曲空間BS(參見圖4E)的第一垂直水平區域L1及與第一垂直水平區域L1相鄰且更靠近基板110的第二垂直水平區域L2中的第二模製層133的側壁。在另一實例中,彎曲互補圖案250P可僅在包括彎曲空間BS(參見圖4E)的第一垂直水平區域L1中覆蓋第二模製層133的側壁,且可在其他垂直水平區域中不覆蓋第二模製層133的側壁。
在形成彎曲互補圖案250P之後,第一模製層131及第二模製層133中的每一者的表面可在除了第一垂直水平區域L1及第二垂直水平區域L2之外的其他垂直水平處暴露於每一垂直孔VH中。
參照圖6B,以與參照圖4H闡述的方式相似的方式,可在圖6A所示所得結構中形成填充垂直孔VH的相應垂直孔VH的多個下部電極LE2。除了下部電極LE2在第一垂直水平區域L1及第二垂直水平區域L2中的部分的側向寬度可能小於下部電極LE2的處於其他垂直水平處的部分的側向寬度之外,下部電極LE2實質上相似於先前參照圖4H闡述的下部電極LE。舉例而言,下部電極LE2在第一垂直水平區域L1及第二垂直水平區域L2中的部分的側向寬度可小於下部電極LE2在較第二垂直水平區域L2更靠近基板110的垂直水平處的部分的側向寬度。
在一些實施例中,當在參照圖6A闡述的製程期間,彎曲互補圖案250P僅形成在包括彎曲空間BS(參見圖4E)的第一垂直水平區域L1中而不形成在其他垂直水平區域中時,下部電極LE2在第一垂直水平區域L1中的部分的側向寬度可小於下部電極LE2在包括第二垂直水平區域L2的其他垂直水平處的部分的側向寬度。舉例而言,下部電極LE2在第一垂直水平區域L1中的部分的第一側向寬度W21可小於下部電極LE2在由第二支撐層134限定(例如,在第二支撐層134的相對側壁之間界定)的垂直水平處的部分的側向寬度W22。
參照圖6C,以與參照圖4I闡述的方式相似的方式,可藉由自圖6B所示所得結構移除第三支撐層136的一部分來形成第三支撐圖案136P,且可以濕式方式移除因此暴露出的第三模製層135。然後,可藉由移除第二支撐層134的一部分來形成第二支撐圖案134P,且可以濕式方式移除因此暴露出的第二模製層133及彎曲互補圖案250P。然後,可藉由移除第一支撐層132的一部分來形成第一支撐圖案132P,且可以濕式方式移除因此暴露出的第一模製層131。在移除第一模製層131、第二模製層133、彎曲互補圖案250P及第三模製層135之後,下部電極LE2的側壁可被暴露出。
由於與下部電極LE2的由第二支撐層134限定的其他部分的側向寬度相比,每一下部電極LE2的在低於第二支撐層134的下表面的水平處與第二支撐層134相鄰的部分的側向寬度(例如,沿著X方向)減小,因此可在下部電極LE2附近與第二支撐層134的下表面相鄰的部分中形成底切空間UCS。
參照圖6D,可以與參照圖4J關於介電層170的形成所闡述的方式相似的方式形成覆蓋在圖6C所示所得結構中暴露出的表面的介電層270。可以與參照圖4K關於上部電極UE的形成所闡述的方式相似的方式形成覆蓋介電層270的上部電極UE2。
在圖6D中,下部電極LE2、介電層270及上部電極UE2可形成多個電容器CP2。上部電極UE2可面對下部電極LE2,其中介電層270位於上部電極UE2與下部電極LE2之間。
上部電極UE2可包括在第一垂直水平區域L1中環繞下部電極LE2的突出電極部分UPR。突出電極部分UPR可以介電層270位於其間的方式在位於與第二支撐層134的底表面相鄰的底切空間UCS(參見圖6C)中環繞下部電極LE2,例如突出電極部分UPR可具有相對於底切空間UCS互補的形狀。突出電極部分UPR的至少一部分可較對下部電極LE2進行支撐的第二支撐圖案134P的側壁更靠近下部電極LE2的垂直中心軸ZA2,其中第二支撐圖案134P的側壁接觸下部電極LE2。
關於介電層270及上部電極UE2的詳細說明如參照圖4J及圖4K關於介電層170及上部電極UE提供所示。
根據參照圖6A至圖6D闡述的製造積體電路裝置200的方法,當形成對垂直孔VH進行限定的模製結構圖案MSP以形成下部電極LE2時,儘管由於在乾式蝕刻製程期間引起的離子散射而在垂直孔VH中可能發生彎曲,但是可防止在下部電極LE2之間可能由彎曲潛在地引起的橋接。因此,在模製結構MST中不需要採用具有專門設計來防止彎曲的複雜結構的層。因此,可簡化積體電路裝置200的製造製程,且可提高積體電路裝置200的可靠性。
綜上所述,實施例提供一種製造積體電路裝置的方法,即使在積體電路裝置的小型化要求電容器的下部電極的節距減小且縱橫比增大的情況下,所述積體電路裝置仍能夠確保電容器的電特性及可靠性。亦即,在形成用於電容器的下部電極的垂直孔期間,在發生彎曲的垂直孔的一部分上額外沈積氧化物層,藉此消除或實質上將由彎曲引起的加寬區域最小化。如此一來,其上發生彎曲的下部電極的部分之間的距離可增大,藉此防止下部電極之間的橋接。
本文中已經揭露了實例性實施例,且儘管採用特定的用語,但是其僅出於一般性及描述性的含義使用及加以解釋,而並非出於限制的目的。在一些情況下,對於本申請案提出申請時此項技術中的通常知識者而言顯而易見的是,除非另外特別說明,否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用,或者與結合其他實施例闡述的特徵、特性及/或元件結合使用。因此,熟習此項技術者將理解,可在不背離以下申請專利範圍中所述的本發明的精神及範圍的情況下進行形式及細節上的各種改變。
10、100、200:積體電路裝置 12、110:基板 22:記憶體胞元區域 22A:記憶體胞元陣列 24:周邊電路區域 26:介面區域 52:列解碼器 54:感測放大器 56:行解碼器 58:自行再新控制電路 60:命令解碼器 62:模式暫存器組/擴展模式暫存器組(MRS/EMRS)電路 64:位址緩衝器 66:資料輸入/輸出電路 120:下部結構 124:導電區域 126:絕緣層 131:第一模製層 132:第一支撐層 132P:第一支撐圖案 133:第二模製層 134:第二支撐層 134P:第二支撐圖案 135:第三模製層 136:第三支撐層 136P:第三支撐圖案 140:預處理氣氛 150:彎曲互補層 150P、250P:彎曲互補圖案 160:蝕刻氣氛 170、270:介電層 AC:主動區域 ADD:位址訊號 BC:掩埋接觸件 BL:位元線 BS:彎曲空間 CMD:命令訊號 CP1、CP2:電容器 DC:直接接觸件 DQ:資料 EX1、EX2:區 L1:第一垂直水平區域 L2:第二垂直水平區域 LE、LE2:下部電極 LP:下部電極搭接墊 MH:孔 MP:遮罩圖案 MSP:模製結構圖案 MST:模製結構 UCS:底切空間 UE、UE2:上部電極 UPR:突出電極部分 VH:垂直孔 W1:第一最大側向寬度 W2:第二最大側向寬度 W21:第一側向寬度 W22:側向寬度 WL:字元線 X、Y、Z:方向 ZA1:中心軸 ZA2:垂直中心軸
藉由參照附圖詳細地闡述示例性實施例,特徵對於熟習此項技術者而言將變得顯而易見,在附圖中: 圖1是根據實施例的積體電路裝置的示意性結構的平面圖。 圖2是包括動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)裝置的積體電路裝置的實例性結構的方塊圖。 圖3是圖2所示記憶體胞元陣列的一些組件的示意性平面佈局。 圖4A至圖4K是根據實施例的積體電路裝置的製造方法中的各階段的剖視圖。 圖5A示出圖4E所示區「EX1」的表面狀態作為實例。 圖5B示出圖4E所示區「EX2」的表面狀態作為實例。 圖6A至圖6D是根據一些實施例的製造積體電路裝置的方法中的各階段的剖視圖。
110:基板
120:下部結構
124:導電區域
126:絕緣層
131:第一模製層
132:第一支撐層
133:第二模製層
134:第二支撐層
134P:第二支撐圖案
135:第三模製層
136:第三支撐層
150P:彎曲互補圖案
160:蝕刻氣氛
L1:第一垂直水平區域
MSP:模製結構圖案
VH:垂直孔
X、Y、Z:方向

Claims (10)

  1. 一種製造積體電路裝置的方法,所述方法包括: 在基板上形成模製結構,使得所述模製結構包括在垂直方向上依序堆疊的模製層與支撐層; 藉由實行乾式蝕刻在所述垂直方向上形成穿過所述模製結構的垂直孔,使得在第一垂直水平區域處在所述模製層的一部分中形成彎曲空間,所述彎曲空間在水平方向上遠離所述垂直孔延伸; 將所述垂直孔的內部及所述彎曲空間暴露於預處理氣氛,使得在所述垂直孔中所述支撐層具有第一表面狀態且所述模製層具有第二表面狀態,所述第二表面狀態不同於所述第一表面狀態; 利用所述第一表面狀態與所述第二表面狀態之間的差異,藉由選擇性沈積製程在所述彎曲空間中形成彎曲互補圖案,使得所述彎曲空間被所述彎曲互補圖案填充;以及 在所述垂直孔中形成下部電極,使得所述下部電極與所述模製層、所述支撐層及所述彎曲互補圖案接觸。
  2. 如請求項1所述的方法,其中所述模製層由氧化矽層形成,且所述支撐層由氮化矽層、碳氮化矽層、硼氮化矽層或其組合形成。
  3. 如請求項1所述的方法,其中將所述垂直孔的所述內部及所述彎曲空間暴露於所述預處理氣氛包括將所述垂直孔的所述內部及所述彎曲空間暴露於氫氟酸溶液。
  4. 如請求項1所述的方法,其中,在形成所述彎曲互補圖案之後,所述模製層的表面在除了所述第一垂直水平區域之外的垂直水平處暴露於所述垂直孔中,且所述彎曲互補圖案不包括突出至所述垂直孔的所述內部的部分。
  5. 如請求項1所述的方法,其中形成所述彎曲互補圖案包括:形成所述彎曲互補圖案,以具有較所述垂直孔的由所述模製層界定的內側壁進一步朝向所述垂直孔的垂直中心軸突出至所述垂直孔的所述內部中的形狀。
  6. 如請求項1所述的方法,其中形成所述下部電極包括在所述第一垂直水平區域中形成第一部分以及形成自所述第一部分延伸至除了所述第一垂直水平區域之外的垂直水平中的第二部分,所述第一部分的側向寬度小於所述第二部分的側向寬度。
  7. 一種製造積體電路裝置的方法,所述方法包括: 在基板上形成模製結構,使得所述模製結構包括在垂直方向上依序堆疊的第一模製層、第一支撐層、第二模製層及第二支撐層; 藉由實行乾式蝕刻在所述垂直方向上形成穿過所述模製結構的垂直孔,使得在第一垂直水平區域處在所述第二模製層的相應部分中形成彎曲空間,所述彎曲空間在水平方向上遠離所述垂直孔中的相應垂直孔延伸; 將所述垂直孔的內部及所述彎曲空間的內部暴露於預處理氣氛,使得所述第一支撐層及所述第二支撐層具有第一表面狀態且使得所述第一模製層及所述第二模製層具有第二表面狀態,所述第二表面狀態不同於所述第一表面狀態; 藉由利用所述第一表面狀態與所述第二表面狀態之間的差異實行選擇性沈積製程,在所述垂直孔中的每一者中形成彎曲互補層,使得所述彎曲互補層選擇性地僅覆蓋所述第一模製層、所述第一支撐層、所述第二模製層及所述第二支撐層之中的所述第一模製層及所述第二模製層中的每一者的表面; 藉由移除所述彎曲互補層的一部分,在所述垂直孔中的每一者中形成彎曲互補圖案;以及 在所述垂直孔中的每一者中形成下部電極,使得所述下部電極與所述第一模製層、所述第一支撐層、所述第二模製層、所述第二支撐層及所述彎曲互補圖案接觸。
  8. 如請求項7所述的方法,其中形成所述彎曲互補層包括:形成所述彎曲互補層,以在所述第二模製層的所述表面上形成具有第一厚度的第一部分並在所述第一模製層的所述表面上形成具有第二厚度的第二部分,所述第一厚度大於所述第二厚度。
  9. 一種製造積體電路裝置的方法,所述方法包括: 在基板上形成模製結構,使得所述模製結構包括在垂直方向上依序堆疊的第一氧化物層、第一支撐層、第二氧化物層及第二支撐層; 藉由實行乾式蝕刻在所述垂直方向上形成穿過所述模製結構的垂直孔,使得在第一垂直水平區域處在所述第二氧化物層的相應部分中形成彎曲空間,所述彎曲空間在水平方向上遠離所述垂直孔中的相應垂直孔延伸; 將所述垂直孔的內部及所述彎曲空間的內部暴露於預處理氣氛,使得所述第一支撐層及所述第二支撐層具有第一表面狀態且使得所述第一氧化物層及所述第二氧化物層具有第二表面狀態,所述第二表面狀態不同於所述第一表面狀態; 藉由利用所述第一表面狀態與所述第二表面狀態之間的差異實行選擇性沈積製程,在所述彎曲空間中的每一者中形成彎曲互補圖案;以及 在所述垂直孔中的每一者中形成下部電極,使得所述下部電極與所述第一氧化物層、所述第一支撐層、所述第二氧化物層及所述第二支撐層接觸。
  10. 如請求項9所述的方法,其中形成所述彎曲互補圖案包括: 僅在所述垂直孔中的每一者中在所述第一氧化物層、所述第二氧化物層、所述第一支撐層及所述第二支撐層之中的所述第一氧化物層及所述第二氧化物層中的每一者的表面上選擇性地形成氧化矽層;以及 藉由使用蝕刻氣氛在所述垂直孔中的每一者中移除所述氧化矽層位於所述彎曲空間之外的至少一些。
TW112111657A 2022-03-31 2023-03-28 製造積體電路裝置的方法 TW202341357A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0040461 2022-03-31
KR1020220040461A KR20230141192A (ko) 2022-03-31 2022-03-31 집적회로 소자의 제조 방법

Publications (1)

Publication Number Publication Date
TW202341357A true TW202341357A (zh) 2023-10-16

Family

ID=88192958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111657A TW202341357A (zh) 2022-03-31 2023-03-28 製造積體電路裝置的方法

Country Status (4)

Country Link
US (1) US20230320061A1 (zh)
KR (1) KR20230141192A (zh)
CN (1) CN116896876A (zh)
TW (1) TW202341357A (zh)

Also Published As

Publication number Publication date
CN116896876A (zh) 2023-10-17
KR20230141192A (ko) 2023-10-10
US20230320061A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102359266B1 (ko) 반도체 소자
US11177264B2 (en) Semiconductor devices including a gate structure having multiple widths
CN106816430B (zh) 包括空气间隔物的半导体器件
US9263536B2 (en) Methods of fabricating semiconductor devices with electrode support patterns
JP4064239B2 (ja) 半導体コンテナキャパシタにおける損傷の低減
CN103681804B (zh) 半导体器件、其制造方法及具有该器件的组件与系统
US20030122174A1 (en) Semiconductor device using high-dielectric-constant material and method of manufacturing the same
JPH1022476A (ja) 容量素子
CN112309985A (zh) 制造电容器和半导体器件的方法以及半导体器件和装置
TWI805759B (zh) 包含閘極間隔件結構的積體電路裝置
CN110061003A (zh) 集成电路器件及其制造方法
US11784122B2 (en) Integrated circuit device and method of manufacturing the same
US11302698B2 (en) Methods of forming a capacitor, semiconductor device, and fine pattern, and semiconductor device formed by the methods
US6548349B2 (en) Method for fabricating a cylinder-type capacitor for a semiconductor device
US8035136B2 (en) Semiconductor device and method of manufacturing the same
JP2008159988A (ja) 半導体装置及び半導体装置の製造方法
US9875932B2 (en) Methods of forming contact holes using pillar masks and mask bridges
US20230171949A1 (en) Integrated circuit (ic) device
TW202341357A (zh) 製造積體電路裝置的方法
KR20010061557A (ko) 반도체 메모리 소자 및 그 제조 방법
JP3785170B2 (ja) 半導体装置及びその製造方法
US12027459B2 (en) Integrated circuit device and method of manufacturing the same
US20240015948A1 (en) Integrated circuit device and method of manufacturing the same
KR19980075405A (ko) 메모리 셀을 구비한 반도체 장치 및 그 제조 방법
KR20100023264A (ko) 메모리 소자의 제조 방법