CN116896876A - 制造集成电路器件的方法 - Google Patents

制造集成电路器件的方法 Download PDF

Info

Publication number
CN116896876A
CN116896876A CN202310279606.2A CN202310279606A CN116896876A CN 116896876 A CN116896876 A CN 116896876A CN 202310279606 A CN202310279606 A CN 202310279606A CN 116896876 A CN116896876 A CN 116896876A
Authority
CN
China
Prior art keywords
layer
vertical
curved
forming
surface state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310279606.2A
Other languages
English (en)
Inventor
徐旻揆
金亮阧
金容焕
朴相郁
李建烨
李到瑾
洪定杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116896876A publication Critical patent/CN116896876A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种制造集成电路器件的方法包括:在基板上形成具有依次堆叠的模制层和支撑层的模制结构;形成在垂直方向上穿过模制结构的垂直孔以及在第一垂直高度区域中在水平方向上从垂直孔向外延伸的弯曲空间;将垂直孔和弯曲空间暴露于预处理气氛,以使支撑层具有第一表面状态并且模制层具有不同于第一表面状态的第二表面状态;利用第一表面状态和第二表面状态之间的差异,通过选择性沉积工艺形成填充弯曲空间的弯曲互补图案;以及在垂直孔中形成与模制层、支撑层和弯曲互补图案接触的下电极。

Description

制造集成电路器件的方法
技术领域
实施方式涉及制造集成电路器件的方法,更具体地,涉及制造包括电容器的集成电路器件的方法。
背景技术
随着电子技术的发展,半导体器件的按比例缩小已经快速发展,并且形成电子器件的图案已经相应地微细化。因此,需要开发具有即使电容器的微细化也通过确保所需的电容而保持期望的电特性的结构的集成电路器件。
发明内容
根据实施方式的一方面,提供一种制造集成电路器件的方法,该方法包括形成模制结构,该模制结构包括依次堆叠在基板上的模制层和支撑层。通过干法蚀刻模制结构来形成在垂直方向上穿透模制结构的垂直孔以及在包括模制层的一部分的第一垂直高度区域中在水平方向上从垂直孔向外延伸的弯曲空间。将其中形成垂直孔和弯曲空间的产物暴露于预处理气氛以使在垂直孔中支撑层具有第一表面状态并且模制层具有第二表面状态,第二表面状态不同于第一表面状态。利用第一表面状态和第二表面状态之间的差异,通过选择性沉积工艺形成填充弯曲空间的弯曲互补图案。下电极形成在垂直孔中的由模制层、支撑层和弯曲互补图案限定的空间中。
根据实施方式的另一方面,提供一种制造集成电路器件的方法,该方法包括形成模制结构,该模制结构包括依次堆叠在基板上的第一模制层、第一支撑层、第二模制层和第二支撑层。通过干法蚀刻模制结构形成在垂直方向上穿透模制结构的多个垂直孔以及在包括第二模制层的一部分的第一垂直高度区域中在水平方向上从所述多个垂直孔向外延伸的多个弯曲空间。将其中形成有所述多个垂直孔和所述多个弯曲空间的产物暴露于预处理气氛以使第一支撑层和第二支撑层具有第一表面状态并且第一模制层和第二模制层具有第二表面状态,第二表面状态不同于第一表面状态。通过利用第一表面状态和第二表面状态之间的差异执行选择性沉积工艺,形成仅选择性地覆盖第一模制层、第一支撑层、第二模制层和第二支撑层当中的第一模制层和第二模制层中的每个的表面并填充所述多个垂直孔的每个中的弯曲空间的弯曲互补层。通过去除所述多个垂直孔的每个中的弯曲互补层的一部分来形成弯曲互补图案。下电极形成在所述多个垂直孔的每个中的由第一模制层、第一支撑层、第二模制层、第二支撑层和弯曲互补图案限定的空间中。
根据实施方式的另一方面,提供一种制造集成电路器件的方法,该方法包括形成模制结构,该模制结构包括依次堆叠在基板上的第一氧化物层、第一支撑层、第二氧化物层和第二支撑层。通过干法蚀刻模制结构,形成在垂直方向上穿透模制结构的多个垂直孔以及在包括第二氧化物层的一部分的第一垂直高度区域中在水平方向上从所述多个垂直孔向外延伸的多个弯曲空间。将其中形成有所述多个垂直孔和所述多个弯曲空间的产物暴露于预处理气氛以使第一支撑层和第二支撑层具有第一表面状态并且第一氧化物层和第二氧化物层具有第二表面状态,第二表面状态不同于第一表面状态。通过利用第一表面状态和第二表面状态之间的差异执行选择性沉积工艺来形成填充弯曲空间的弯曲互补图案。下电极形成在所述多个垂直孔的每个中的由第一氧化物层、第一支撑层、第二氧化物层、第二支撑层和弯曲互补图案限定的空间中。
附图说明
通过参照附图对示例性实施方式进行详细描述,特征将对于本领域技术人员变得明显,附图中:
图1是根据实施方式的集成电路器件的示意性结构的平面图;
图2是包括动态随机存取存储器(DRAM)器件的集成电路器件的示例结构的框图;
图3是图2的存储单元阵列的一些部件的示意性平面布局;
图4A至图4K是根据实施方式的集成电路器件的制造方法中的多个阶段的剖视图;
图5A示出图4E的区域“EX1”的表面状态作为示例;
图5B示出图4E的区域“EX2”的表面状态作为示例;以及
图6A至图6D是根据一些实施方式的制造集成电路器件的方法中的多个阶段的剖视图。
具体实施方式
图1是根据实施方式的集成电路器件10的示意性结构的平面图。
参照图1,集成电路器件10可以包括基板12,基板12具有存储单元区22、围绕存储单元区22(例如存储单元区22的整个周边)的外围电路区24以及在存储单元区22和外围电路区24之间的界面区26。
基板12可以包括半导体元素(例如硅(Si)或锗(Ge))或至少一种化合物半导体(例如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)中的至少一种)。基板12可以包括导电区域,例如掺有杂质的阱或掺有杂质的结构。
在实施方式中,存储单元区22可以包括动态随机存取存储器(DRAM)器件的存储单元区。存储单元区22可以包括多个包含晶体管和电容器的单位存储单元。外围电路区24可以是布置驱动存储单元区22中的存储单元所需的外围电路的区域。在界面区26中,可以布置用于存储单元区22和外围电路区24之间的电连接的导电线以及用于使存储单元区22与外围电路区24绝缘的绝缘结构。
图2是包括DRAM器件的集成电路器件10的示例结构的框图。
参照图2,存储单元区22可以包括存储单元阵列22A。在存储单元阵列22A中,用于存储数据的多个存储单元可以在行方向和列方向上排列。存储单元可以每个包括单元电容器和存取晶体管。存取晶体管的栅极可以连接到沿行方向排列的字线中的其对应的字线,存取晶体管的源极和漏极中的一个可以连接到沿列方向排列的位线或互补位线,并且存取晶体管的源极和漏极中的另一个可以连接到单元电容器。
外围电路区24可以包括行解码器52、感测放大器54、列解码器56、自刷新控制电路58、命令解码器60、模式寄存器组/扩展模式寄存器组(MRS/EMRS)电路62、地址缓冲器64和数据输入/输出电路66。
感测放大器54可以检测和放大存储单元中的数据并将数据存储在存储单元中。感测放大器54可以是或包括连接到存储单元阵列22A中包括的位线和互补位线的交叉耦合放大器。
通过数据输入/输出电路66输入的数据DQ可以响应于地址信号ADD写入存储单元阵列22A中,并且响应于地址信号ADD从存储单元阵列22A读取的数据DQ可以通过数据输入/输出电路66向外输出。为了指定数据将被写入到/从其读取的存储单元,地址信号ADD可以被输入到地址缓冲器64。地址缓冲器64可以临时存储从外部输入的地址信号ADD。
行解码器52可以对从地址缓冲器64输出的地址信号ADD当中的行地址进行解码以指定连接到数据输入到/从其输出的存储单元的字线。也就是,在数据写入或读取模式下,行解码器52可以解码从地址缓冲器64输出的行地址,因此使能对应于行地址的字线。此外,在自刷新模式下,行解码器52可以解码从地址计数器产生的行地址,因此使能对应于行地址的字线。
列解码器56可以对来自地址缓冲器64的地址信号ADD当中的列地址进行解码以指定连接到数据输入到/从其输出的存储单元的位线。存储单元阵列22A可以从由行地址和列地址指定的存储单元输出数据,或者可以在该存储单元上写入数据。
命令解码器60可以从外部接收命令信号CMD并对命令信号CMD进行解码,因此在内部产生解码的命令信号CMD,例如自刷新进入命令或自刷新退出命令。
MRS/EMRS电路62可以配置内部模式寄存器,其响应于MRS/EMRS命令和地址信号ADD用于指定集成电路器件10的操作模式。
集成电路器件10可以进一步包括例如配置为产生时钟信号的时钟电路、配置为通过接收外部电源电压来产生或分配内部电压的电源电路等。
自刷新控制电路58可以响应于从命令解码器60输出的命令来控制集成电路器件10的自刷新操作。命令解码器60可以包括例如地址计数器、定时器和核心电压发生器。地址计数器可以响应于来自命令解码器60的自刷新输入命令而生成用于指定经受自刷新的行地址的行地址,并可以将生成的行地址应用于行解码器52。响应于从命令解码器60输出的自刷新退出命令,地址计数器可以停止计数操作。
图3是图2的存储单元阵列22A的一些部件的示意性平面布局。
参照图3,集成电路器件10可以包括多个有源区AC,该多个有源区AC布置为沿与在一平面上彼此正交的第一水平方向(X方向)和第二水平方向(Y方向)成对角线的方向水平地延伸。字线WL可以与有源区AC交叉并在第一水平方向(X方向)上彼此平行地延伸。在字线WL上,位线BL可以在第二水平方向(Y方向)上彼此平行地延伸。位线BL可以分别通过直接接触DC连接到有源区AC。
多个掩埋接触BC可以形成在位线BL当中的两条相邻的位线BL之间。在掩埋接触BC上,可以形成多个下电极落着焊盘LP。下电极落着焊盘LP可以布置为分别至少部分地与掩埋接触BC重叠。在下电极落着焊盘LP上,下电极LE可以彼此间隔开地形成。下电极LE可以通过掩埋接触BC和下电极落着焊盘LP分别连接到有源区AC。
图4A至图4K是根据实施方式的制造集成电路器件的方法中的多个阶段的剖视图。作为一示例,参照图4A至图4K描述制造包括图3的存储单元阵列22A的集成电路器件100(见图4K)的方法。
参照图4A,可以制备包括图3的有源区AC的基板110。可以在基板110上形成下部结构120和通过下部结构120连接到有源区AC(见图3)的导电区124。然后,可以在下部结构120和导电区124上形成绝缘层126以覆盖下部结构120和导电区124。
基板110可以是图1的基板12的部分。导电区124可以通过下部结构120分别连接到包括在基板110中的有源区AC。
基板110可以包括半导体元素(例如Si或Ge)或者化合物半导体(例如SiC、GaAs、InAs或InP)。基板110可以包括半导体基板、形成在半导体基板上的至少一个绝缘层、或者包括至少一个导电区的结构。导电区可以包括例如掺有杂质的阱或掺有杂质的结构。在基板110上,可以形成限定有源区AC的器件隔离区。器件隔离区可以包括例如氧化物层、氮化物层或其组合。
在实施方式中,下部结构120可以包括绝缘层,该绝缘层包括例如硅氧化物层、硅氮化物层或其组合。在一些实施方式中,下部结构120可以包括各种导电区(例如布线层、接触插塞和晶体管)以及使以上导电区彼此绝缘的绝缘层。导电区124可以包括例如多晶硅、金属、导电的金属氮化物、金属硅化物或其组合。下部结构120可以包括参照图3描述的位线BL。导电区124可以每个包括参照图3描述的掩埋接触BC和下电极落着焊盘LP。
绝缘层126可以包括相对于下部结构120具有蚀刻选择性的绝缘材料。在实施方式中,绝缘层126可以包括例如硅硼氮化物(SiBN)层、硅碳氮化物(SiCN)层、硅氮化物(SiN)层或其组合。在本说明书中使用的术语“SiBN”、“SiCN”和“SiN”表示包含以上术语中包括的元素的材料,但是它们不是表示化学计量关系的化学式。绝缘层126可以在后续工艺中用作蚀刻停止层。
参照图4B,可以在绝缘层126上形成模制结构MST,并可以在模制结构MST上形成掩模图案MP。
模制结构MST可以包括多个模制层和多个支撑层,例如多个交替的模制层和支撑层。例如,模制结构MST可以包括依次堆叠在绝缘层126上的第一模制层131、第一支撑层132、第二模制层133、第二支撑层134、第三模制层135和第三支撑层136。
在实施方式中,第一模制层131、第二模制层133和第三模制层135可以每个包括例如硅氧化物层、硅氮化物层或其组合。例如,第一模制层131和第二模制层133可以每个包括硅氧化物层,例如,因此第一模制层131和第二模制层133可以每个包括氧原子但不包括氮原子,第三模制层135可以包括硅氮化物层,例如,因此第三模制层135可以包括氮原子。
例如,第一支撑层132、第二支撑层134和第三支撑层136可以每个包括SiN层、SiCN层、SiBN层或其组合,例如,因此第一支撑层132、第二支撑层134和第三支撑层136中的每个可以包括氮原子。例如,第一支撑层132、第二支撑层134和第三支撑层136可以每个包括SiCN层。
掩模图案MP可以包括例如氮化物层、氧化物层、多晶硅层、光致抗蚀剂层或其组合。可以在掩模图案MP中形成多个孔MH。
参照图4C,在图4B的结构中,通过使用掩模图案MP作为蚀刻掩模并使用绝缘层126作为蚀刻停止层,可以对模制结构MST和绝缘层126进行各向异性干法蚀刻,从而可以形成限定多个垂直孔VH的模制结构图案MSP。在形成垂直孔VH之后,导电区124可以在每个垂直孔VH的底部暴露。
由于在模制结构MST被各向异性干法蚀刻以形成垂直孔VH时引起的离子散射,横向蚀刻可能发生在每个垂直孔VH中的包括第二模制层133的第一垂直高度区域L1中。例如,如图4C所示,第二模制层133的部分可以被横向过蚀刻,从而导致弯曲(bowing)现象。结果,不同于其它垂直高度区域(例如,其可以保持基本上平行和线性的侧壁),在水平方向上从垂直孔VH向外(例如远离垂直孔VH)延伸的弯曲空间BS可以形成在第一垂直高度区域L1中。例如,如图4C所示,弯曲空间BS可以是横向地(例如在X方向上)延伸到第二模制层133中超过垂直孔VH的侧壁(例如,平坦的侧壁)的弯曲空间。
第一垂直高度区域L1中的第一最大横向宽度W1(例如在X方向上)(即相邻的弯曲空间BS的直接面对的弯曲表面之间沿X方向的最大距离)可以大于由第二支撑层134限定的垂直高度区域中的第二最大横向宽度W2(例如在X方向上),例如在第二支撑层134的直接面对的侧壁(例如,其彼此平行)之间的距离。第一最大横向宽度W1和第二最大横向宽度W2可以在垂直相邻的层中沿着相同的方向(例如X方向)测量。
在本示例中,描述了弯曲空间BS形成在第二模制层133中的情况,但是一个或更多个实施方式不限于此。例如,当执行形成垂直孔VH的各向异性干法蚀刻工艺时,可以在每个垂直孔VH中的第一模制层131、第二模制层133和第三模制层135中的至少一个中形成弯曲空间,并且根据弯曲空间的位置,可以在实施方式中适当地改变或修改以下描述的工艺以获得与下面的工艺相同或相似的结果。
参照图4D,可以从图4C的所得结构去除掩模图案MP,并且可以暴露第三支撑层136的上表面。在实施方式中,可以执行回蚀刻工艺以去除掩模图案MP。
在图4D的所得结构中,第一模制层131和第二模制层133(其包含氧原子但不包含氮原子)以及第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136(其包含氮原子)可以暴露在每个垂直孔VH中。包含氮原子的第三支撑层136可以在每个垂直孔VH的入口附近暴露于外部,例如,第三支撑层136可以具有暴露于垂直孔VH的侧壁和暴露于所得结构的外部的上表面。
参照图4E,可以将图4D的所得结构暴露于预处理气氛140以使第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136(其都包含氮原子)中的每个的表面具有与第一模制层131和第二模制层133(其都包含氧原子但不包含氮原子)中的每个的表面不同的表面状态。例如,暴露在垂直孔VH中的每个层的表面可以与预处理气氛140相互作用以根据在预处理之前其表面上的成分(例如氧原子或氮原子)而具有不同的端基。
在实施方式中,预处理气氛140可以包括HF溶液。在将图4D的所得结构暴露于包括HF溶液的预处理气氛140之后,第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136(其包含氮原子)中的每个的暴露表面可以具有NHx端基(例如-NH端基或-NH2端基)的第一表面状态(即区域EX1)。在将图4D的所得结构暴露于包括HF溶液的预处理气氛140之后,第一模制层131和第二模制层133(其包含氧原子但不包含氮原子)中的每个的暴露表面可以具有羟基(-OH)端基的第二表面状态(即区域EX2)。
图5A示出图4E的区域“EX1”的第一表面状态作为示例,图5B示出图4E的区域“EX2”的第二表面状态作为示例。
参照图4E、图5A和图5B,包含氮原子的第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136中的每个的暴露表面可以在暴露于预处理气氛140之后具有-NH2端基的第一表面,类似于图5A的图示。此外,包含氧原子但不包含氮原子的第一模制层131和第二模制层133中的每个的暴露表面可以在暴露于预处理气氛140之后具有-OH端基的第二表面,类似于图5B的图示。
参照图4F,根据在垂直孔VH的侧壁上的端基,可以在垂直孔VH中选择性地形成弯曲互补层150。例如,弯曲互补层150可以选择性地仅形成在图4E的产物中的暴露表面当中的具有-OH端基的第二表面的第一模制层131和第二模制层133中的每个的暴露表面上。例如,弯曲互补层150可以包括硅氧化物层。
可以通过区域选择性沉积(ASD)进行选择性沉积工艺以形成弯曲互补层150。如这里所用的,术语“选择性沉积工艺”表示在从具有不同表面特性的第一表面和第二表面中选择的一个表面上实际进行沉积而在未被选择的另一表面上不进行沉积的工艺。
在实施方式中,弯曲互补层150可以如下形成。第一工艺可以包括通过提供硅前体而仅在具有-OH端基的第二表面的第一模制层131和第二模制层133中的每个的暴露表面上选择性地形成硅前体的化学吸着层(即化学吸附层)。然后,可以执行第二工艺,该第二工艺可以包括通过向在其上形成硅前体的化学吸着层的产物提供吹扫气体来去除不必要的副产物。然后,可以执行第三工艺,该第三工艺可以包括通过向硅前体的化学吸着层提供氧化气体而从硅前体的化学吸着层以原子层为单位形成硅氧化物层。然后,可以执行第四工艺,该第四工艺可以包括通过向在其上形成硅氧化物层的产物提供吹扫气体来去除不必要的副产物。当在每个垂直孔VH中水平延伸的弯曲空间BS填充有包括硅氧化物层的弯曲互补层150时,可以多次执行第一工艺至第四工艺。
第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136中的每个的表面可以与硅前体没有化学亲和力,或者可以由于暴露的-NH2端基而处于低稳定状态。因此,当在第一工艺期间将硅前体提供给图4E的所得结构时,硅前体的化学吸着层可以不形成在第一支撑层132、第二支撑层134、第三模制层135和第三支撑层136中的每个的表面上,而可以选择性地仅形成在具有-OH端基的表面状态的第一模制层131和第二模制层133中的每个的暴露表面上。因此,在每个垂直孔VH中,弯曲互补层150可以选择性地仅形成在第一模制层131和第二模制层133中的每个的暴露表面上。
此外,在执行包括第一至第四工艺的选择性沉积时,随着每个垂直孔VH的高宽比增大,到达目标位置的化学物质的通量可以从每个垂直孔VH的入口到其底表面减少。结果,弯曲互补层150可以在相对靠近每个垂直孔VH的入口的第一垂直高度区域L1中具有相对大的厚度,并且弯曲互补层150的厚度可以朝向每个垂直孔VH的底表面减小。由于在形成弯曲互补层150的沉积工艺期间通过适当地调整沉积条件来控制弯曲互补层150的阶梯覆盖,所以可以获得具有取决于其在每个垂直孔VH中的位置的期望厚度的弯曲互补层150。
在实施方式中,弯曲互补层150可以形成为在每个垂直孔VH中的包括弯曲空间BS的第一垂直高度区域L1中具有相对大的厚度,并具有从第一垂直高度区域L1朝向每个垂直孔VH的底表面减小的厚度。因此,在每个垂直孔VH中,覆盖第一模制层131的表面的弯曲互补层150的第一部分的第一厚度可以大于覆盖第二模制层133的表面的弯曲互补层150的第二部分的第二厚度。
在实施方式中,在执行形成弯曲互补层150的选择性沉积工艺时,在第一工艺中使用的硅前体可以包括氨基硅烷。例如,硅前体可以包括N-(二乙基氨基硅烷基)-N-乙基乙胺、双(二乙基氨基)硅烷、二异丙基氨基硅烷、二异丁基氨基硅烷、双(叔丁基氨基)硅烷、三(二甲基氨基)硅烷或其组合。在第二工艺和第四工艺中使用的吹扫气体可以包括惰性气体(例如氩(Ar)、氦(He)或氖(Ne))或氮(N2)气。在第三工艺中使用的氧化气体可以包括例如氧气(O2)、臭氧(O3)、水(H2O)、二氧化氮(NO2)、一氧化氮(NO)、一氧化二氮(N2O)、一氧化碳(CO)、二氧化碳(CO2)、过氧化氢(H2O2)、甲酸(HCOOH)、乙酸(CH3COOH)、乙酸酐((CH3CO)2O)、醇、过氧化物、硫氧化物、等离子体O2、远程等离子体O2、等离子体N2O、等离子体H2O或其组合。
参照图4G,可以通过使用蚀刻气氛160从图4F的所得结构去除弯曲互补层150的一部分而形成填充每个垂直孔VH中的第一垂直高度区域L1中的弯曲空间BS的弯曲互补图案150P。也就是,如图4G所示,弯曲互补图案150P的面对垂直孔VH的侧壁可以与第二模制层133的面对垂直孔VH的侧壁共面(例如对准)。在形成弯曲互补图案150P之后,第一模制层131和第二模制层133中的每个的表面可以在除了包括弯曲空间BS的第一垂直高度区域L1之外的其它垂直高度处再次暴露在每个垂直孔VH中。
在实施方式中,蚀刻气氛160可以包括第一蚀刻剂和第二蚀刻剂的组合,其中第一蚀刻剂包含硫酸(H2SO4)、过氧化氢(H2O2)和纯水,第二蚀刻剂包含氢氟酸(HF)溶液。使用蚀刻气氛160指的是将第一蚀刻剂和第二蚀刻剂施加到垂直孔VH,例如施加到弯曲互补层150。
在使用蚀刻气氛160形成弯曲互补图案150P之后,弯曲互补图案150P可以不包括朝向垂直孔VH内部突出的部分,而是仅保留在弯曲空间BS中。在形成弯曲互补图案150P之后,垂直孔VH可以具有平滑的内侧壁而没有不平坦。
参照图4H,下电极LE可以形成在垂直孔VH中。下电极LE可以例如完全填充垂直孔VH,包括接触(例如横向重叠)弯曲互补图案150P的部分。
例如,可以形成导电层以填充垂直孔VH并覆盖图4G的所得结构的第三支撑层136的上表面。导电层可以通过例如化学气相沉积(CVD)工艺、等离子体增强CVD(PECVD)工艺、金属有机CVD(MOCVD)工艺或原子层沉积(ALD)工艺形成。然后,可以通过例如回蚀刻工艺或化学机械抛光(CMP)工艺去除导电层的一部分来暴露第三支撑层136的上表面,从而形成下电极LE。
例如,下电极LE可以每个包括金属层、导电的金属氧化物层、导电的金属氮化物层、导电的金属氮氧化物层或其组合。例如,下电极LE可以每个包括铌(Nb)、铌氧化物(NbO)、铌氮化物(NbN)、铌氮氧化物(NbON)、钛(Ti)、钛氧化物(TiO)、钛氮化物(TiN)、钛氮氧化物(TiON)、钴(Co)、钴氧化物(CoO)、钴氮化物(CoN)、钴氮氧化物(CoON)、锡(Sn)、锡氧化物(SnO2)、锡氮化物、锡氮氧化物或其组合。例如,每个下电极LE可以包括NbN、TiN、CoN、SnO2或其组合。在另一示例中,每个下电极LE可以包括钽氮化物(TaN)、钛铝氮化物(TiAlN)、钽铝氮化物(TaAlN)、钒(V)、钒氮化物(VN)、钼(Mo)、钼氮化物(MoN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、铂氧化物(PtO)、SrRuO3(SRO)、(Ba,Sr)RuO3(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCO)或其组合。
参照图4I,可以通过从图4H的所得结构去除第三支撑层136的一部分(即,去除第三支撑层136的在相邻的下电极LE之间的部分)来形成第三支撑图案136P,并且可以通过湿方式去除因此暴露的第三模制层135。然后,可以通过去除第二支撑层134的一部分(即,去除第二支撑层134的在相邻下电极LE之间的部分)来形成第二支撑图案134P,并且可以以湿方式去除因此暴露(即,在第二支撑层134的被去除的部分下面)的第二模制层133和弯曲互补图案150P。然后,可以通过去除第一支撑层132的一部分来形成第一支撑图案132P,并且可以以湿方式去除因此暴露的第一模制层131。
在去除第一模制层131、第二模制层133、弯曲互补图案150P和第三模制层135之后,可以暴露下电极LE的侧壁。例如,如图4I所示,可以在两个相邻的下电极LE之间形成开口,使得相邻的下电极LE的侧壁和绝缘层126可以通过该开口暴露。例如,第一模制层131、第二模制层133和第三模制层135可以通过第一支撑图案132P至第三支撑图案136P被完全去除,使得第一支撑图案132P至第三支撑图案136P的上表面和下表面可以暴露。
参照图4J,可以(例如共形地)形成覆盖图4I的所得结构中的下电极LE的暴露表面及第一支撑图案132P至第三支撑图案136P的暴露表面的电介质层170。可以执行ALD工艺来形成电介质层170。
在实施方式中,电介质层170可以是高k电介质层。在本说明书中使用的术语“高k电介质层”表示具有比硅氧化物层大的介电常数的电介质层。在实施方式中,电介质层170可以包括金属氧化物,该金属氧化物包括例如铪(Hf)、锆(Zr)、铝(Al)、Nb、铈(Ce)、镧(La)、钽(Ta)和Ti中的至少一种金属。在实施方式中,电介质层170可以具有包括高k电介质层的单层结构。在另一些实施方式中,电介质层170可以具有包括多个高k电介质层的多层结构。高k电介质层可以包括铪氧化物(HfO2)、锆氧化物(ZrO2)、铝氧化物(Al2O3)、镧氧化物(La2O3)、钽氧化物(Ta2O3)、五氧化二铌(Nb2O5)、铈氧化物(CeO2)、钛氧化物(TiO2)、锗氧化物(GeO2)或其组合。在实施方式中,电介质层170的厚度可以在约20埃和约80埃之间。
参照图4K,可以在图4J的所得结构上形成覆盖电介质层170的上电极UE。在实施方式中,可以执行CVD、MOCVD、PVD或ALD工艺来形成上电极UE。
在实施方式中,上电极UE可以包括金属层、导电的金属氧化物层、导电的金属氮化物层、导电的金属氮氧化物层或其组合。例如,上电极UE可以包括Nb、NbO、NbN、NbON、Ti、TiO、TiN、TiON、Co、CoO、CoN、CoON、Sn、锡氧化物、锡氮化物、锡氮氧化物或其组合。例如,上电极UE可以包括NbN、TiN、CoN、SnO2或其组合。在另一示例中,上电极UE可以包括TaN、TiAlN、TaAlN、V、VN、Mo、MoN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SRO、BSRO、CRO、LSCO或其组合。在实施方式中,上电极UE可以进一步包括非金属导电层。例如,非金属导电层可以包括掺杂的SiGe层,例如掺有B的SiGe层。
在图4K中,下电极LE、电介质层170和上电极UE可以形成多个电容器CP1。上电极UE可以面对下电极LE,电介质层170在它们之间。
根据参照图4A至图4K描述的制造集成电路器件100的方法,根据集成电路器件100的小型化,形成电容器CP1的下电极LE的节距减小,下电极LE的高宽比增大。因此,如图4C所示,当形成限制垂直孔VH的模制结构图案MSP以形成下电极LE时,即使由于在执行干法蚀刻工艺以形成垂直孔VH时引起的离子散射而在垂直孔VH中发生弯曲,也可以防止下电极LE之间的桥接(例如,由该弯曲引起)。
也就是,参照图4C,如果下电极完全填充垂直孔VH和弯曲空间BS(即,没有弯曲互补图案150P),则在相邻的下电极之间(例如在第二模制层133的相同图案化部分内的相邻的弯曲空间BS之间)的间隙将是窄的。因此,在相邻的下电极之间可能引起泄漏电流或短路。
相反,根据实施方式,由于在形成下电极LE之前,形成弯曲互补图案150P以填充垂直孔VH中的弯曲空间BS,所以可以防止相邻的下电极LE之间的电势桥接或泄漏电流。此外,当在参照图4B描述的工艺期间形成模制结构MST时,不需要在模制结构MST中形成或实现具有专门设计用于防止弯曲现象的复杂结构的层。因此,可以简化集成电路器件100的制造工艺,并且可以提高集成电路器件100的可靠性。
图6A至图6D是根据一些实施方式的制造集成电路器件的方法中的多个阶段的剖视图。作为示例,参照图6A至图6D描述制造包括图3的存储单元阵列22A的集成电路器件200(见图6D)的方法。
参照图6A,通过执行以上参照图4A至图4F描述的工艺,可以仅在每个垂直孔VH中的第一模制层131和第二模制层133中的每个的暴露表面上选择性地形成弯曲互补层150。
然后,以与参照图4G描述的方式类似的方式,通过使用蚀刻气氛160从图4F的所得结构去除弯曲互补层150的一部分,因此,可以形成填充每个垂直孔VH中的第一垂直高度区域L1中的弯曲空间BS(见图4E)的弯曲互补图案250P。弯曲互补图案250P可以包括从每个垂直孔VH的内部朝向弯曲空间BS(见图4E)的外侧突出的部分。弯曲互补图案250P可以具有在垂直方向(Z方向)上比每个垂直孔VH中的由第二模制层133限定的垂直孔VH的内侧壁朝向其中心轴线ZA1进一步突出到垂直孔VH的内部的形状。例如,如图6A所示,弯曲互补图案250P可以具有朝向垂直孔VH的内部横向延伸并超出第二模制层133的侧壁的部分,例如与垂直孔VH的底部和导电区124的上表面垂直重叠的部分。
例如,如图6A所示,弯曲互补图案250P的一部分可以在包括弯曲空间BS(见图4E)的第一垂直高度区域L1和与第一垂直高度区域L1相邻且更靠近基板110的第二垂直高度区域L2中覆盖第二模制层133的侧壁。在另一示例中,弯曲互补图案250P可以仅在包括弯曲空间BS(见图4E)的第一垂直高度区域L1中覆盖第二模制层133的侧壁,并且可以不在其它垂直高度区域中覆盖第二模制层133的侧壁。
在形成弯曲互补图案250P之后,第一模制层131和第二模制层133中的每个的表面可以在除了第一垂直高度区域L1和第二垂直高度区域L2之外的其它垂直高度处暴露于每个垂直孔VH中。
参照图6B,以与参照图4H描述的方式类似的方式,可以在图6A的所得结构中形成填充垂直孔VH中的相应垂直孔VH的多个下电极LE2。除了下电极LE2的在第一垂直高度区域L1和第二垂直高度区域L2中的部分的横向宽度可以小于下电极LE2的在其它垂直高度处的部分的横向宽度之外,下电极LE2基本上类似于之前参照图4H描述的下电极LE。例如,下电极LE2的在第一垂直高度区域L1和第二垂直高度区域L2中的部分的横向宽度可以小于下电极LE2的在比第二垂直高度区域L2更靠近基板110的垂直高度处的部分的横向宽度。
在一些实施方式中,在参照图6A描述的工艺期间,当弯曲互补图案250P仅形成在包括弯曲空间BS(见图4E)的第一垂直高度区域L1中而不形成在其它垂直高度区域中时,下电极LE2的在第一垂直高度区域L1中的部分的横向宽度可以小于下电极LE2的在包括第二垂直高度区域L2的其它垂直高度处的部分的横向宽度。例如,下电极LE2的在第一垂直高度区域L1中的部分的第一横向宽度W21可以小于下电极LE2的在由第二支撑层134限制(例如,限定在第二支撑层134的面对的侧壁之间)的垂直高度处的部分的横向宽度W22。
参照图6C,以与参照图4I描述的方式类似的方式,可以通过从图6B的所得结构去除第三支撑层136的一部分来形成第三支撑图案136P,并且可以通过湿方式去除因此暴露的第三模制层135。然后,可以通过去除第二支撑层134的一部分来形成第二支撑图案134P,并且可以以湿方式去除因此暴露的第二模制层133和弯曲互补图案250P。然后,可以通过去除第一支撑层132的一部分来形成第一支撑图案132P,并且可以以湿方式去除因此暴露的第一模制层131。在第一模制层131、第二模制层133、弯曲互补图案250P和第三模制层135被去除之后,下电极LE2的侧壁可以暴露。
由于与下电极LE2的受第二支撑层134限制的其它部分的横向宽度相比,在低于第二支撑层134的下表面的高度处每个下电极LE2的邻近第二支撑层134的部分的横向宽度(例如,沿X方向)减小,所以底切空间UCS可以形成在下电极LE2附近与第二支撑层134的下表面相邻的部分中。
参照图6D,可以以与参照图4J关于电介质层170的形成所描述的方式类似的方式形成覆盖在图6C的所得结构中暴露的表面的电介质层270。可以以与参照图4K关于上电极UE的形成所描述的方式类似的方式形成覆盖电介质层270的上电极UE2。
在图6D中,下电极LE2、电介质层270和上电极UE2可以形成多个电容器CP2。上电极UE2可以面对下电极LE2,电介质层270在它们之间。
上电极UE2可以包括在第一垂直高度区域L1中围绕下电极LE2的突出电极部分UPR。突出电极部分UPR可以在邻近第二支撑层134的底表面定位的底切空间UCS(见图6C)中围绕下电极LE2且使电介质层270在其间,例如,突出电极部分UPR可以具有相对于底切空间UCS的互补形状。突出电极部分UPR的至少一部分可以比支撑下电极LE2的第二支撑图案134P的侧壁更靠近下电极LE2的垂直中心轴线ZA2,其中第二支撑图案134P的侧壁接触下电极LE2。
关于电介质层270和上电极UE2的详细描述如参照图4J和图4K关于电介质层170和上电极UE提供的。
根据参照图6A至图6D描述的制造集成电路器件200的方法,当形成限制垂直孔VH的模制结构图案MSP以形成下电极LE2时,尽管由于在干法蚀刻工艺期间引起的离子散射而在垂直孔VH中可能发生弯曲,但是可以防止下电极LE2之间可能是由该弯曲潜在地引起的桥接。因此,在模制结构MST中,不需要采用具有专门被设计来防止该弯曲的复杂结构的层。因此,可以简化集成电路器件200的制造工艺,并且可以提高集成电路器件200的可靠性。
通过总结和回顾,实施方式提供一种制造集成电路器件的方法,该方法能够确保电容器的电特性和可靠性,尽管集成电路器件的小型化要求电容器的下电极的节距减小和高宽比增大。也就是,在形成用于电容器的下电极的垂直孔期间,在垂直孔的其上发生弯曲的部分上额外沉积氧化物层,从而消除或基本上最小化由该弯曲引起的加宽区域。这样,在下电极的其上发生弯曲的部分之间的距离可以增大,从而防止下电极之间的桥接。
这里已经公开了示例实施方式,尽管特定的术语被采用,但是它们仅以一般性和描述性的含义来使用和解释,并非出于限制的目的。在一些情况下,如在本申请提交时对于本领域普通技术人员将是显然的,结合特定实施方式描述的特征、特性和/或元件可以单独地使用,或者与结合其它实施方式描述的特征、特性和/或元件结合地使用,除非另外特别指示。因此,本领域技术人员将理解,在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下,可以进行形式和细节上的各种改变。
本申请基于2022年3月31日在韩国知识产权局提交的韩国专利申请第10-2022-0040461号并要求其优先权,该韩国专利申请的公开内容通过引用整体地结合于此。

Claims (20)

1.一种制造集成电路器件的方法,所述方法包括:
在基板上形成模制结构,使得所述模制结构包括在垂直方向上依次堆叠的模制层和支撑层;
通过执行干法蚀刻在所述垂直方向上穿过所述模制结构形成垂直孔,使得在所述模制层的一部分中的第一垂直高度区域处形成弯曲空间,所述弯曲空间在水平方向上远离所述垂直孔延伸;
将所述垂直孔的内部和所述弯曲空间暴露于预处理气氛,使得在所述垂直孔中所述支撑层具有第一表面状态并且所述模制层具有第二表面状态,所述第二表面状态不同于所述第一表面状态;
通过利用所述第一表面状态和所述第二表面状态之间的差异的选择性沉积工艺在所述弯曲空间中形成弯曲互补图案,使得所述弯曲空间被所述弯曲互补图案填充;以及
在所述垂直孔中形成下电极,使得所述下电极与所述模制层、所述支撑层和所述弯曲互补图案接触。
2.根据权利要求1所述的方法,其中,所述模制层由硅氧化物层形成,所述支撑层由硅氮化物(SiN)层、碳硅氮化物(SiCN)层、硅硼氮化物(SiBN)层或其组合形成。
3.根据权利要求1所述的方法,其中,将所述垂直孔的所述内部和所述弯曲空间暴露于所述预处理气氛包括将所述垂直孔的所述内部和所述弯曲空间暴露于氢氟酸(HF)溶液。
4.根据权利要求1所述的方法,其中,在将所述垂直孔的所述内部和所述弯曲空间暴露于所述预处理气氛之后,所述支撑层包括具有-NH2端基的表面,所述模制层包括具有-OH端基的表面。
5.根据权利要求1所述的方法,其中,形成所述弯曲互补图案包括:
选择性地在所述垂直孔中仅在所述模制层和所述支撑层当中的所述模制层上形成弯曲互补层;以及
通过使用蚀刻气氛来去除所述弯曲互补层的在所述垂直孔中在所述弯曲空间之外的至少一部分,以形成所述弯曲互补图案。
6.根据权利要求1所述的方法,其中,所述弯曲互补图案由硅氧化物层形成。
7.根据权利要求1所述的方法,其中,在形成所述弯曲互补图案之后,所述模制层的表面在除了所述第一垂直高度区域之外的垂直高度处暴露在所述垂直孔中,并且所述弯曲互补图案不包括突出到所述垂直孔的所述内部的部分。
8.根据权利要求1所述的方法,其中,形成所述弯曲互补图案包括将所述弯曲互补图案形成为具有比由所述模制层限定的所述垂直孔的内侧壁朝向所述垂直孔的垂直中心轴线更远地突出到所述垂直孔的所述内部中的形状。
9.根据权利要求1所述的方法,其中,形成所述下电极包括在所述第一垂直高度区域中形成第一部分以及形成从所述第一部分延伸到除了所述第一垂直高度区域之外的垂直高度中的第二部分,所述第一部分的横向宽度小于所述第二部分的横向宽度。
10.根据权利要求1所述的方法,进一步包括:
在形成所述下电极之后,通过去除所述模制层和所述弯曲互补图案来暴露所述下电极的表面和所述支撑层的表面;
在所述下电极的暴露表面和所述支撑层的暴露表面上形成电介质层;以及
在所述电介质层上形成上电极,使得所述电介质层在所述下电极和所述上电极之间,所述上电极包括在所述第一垂直高度区域处围绕所述下电极的突出电极部分。
11.一种制造集成电路器件的方法,所述方法包括:
在基板上形成模制结构,使得所述模制结构包括在垂直方向上依次堆叠的第一模制层、第一支撑层、第二模制层和第二支撑层;
通过执行干法蚀刻在所述垂直方向上穿过所述模制结构形成垂直孔,使得弯曲空间形成在所述第二模制层的相应部分中的第一垂直高度区域处,所述弯曲空间在水平方向上远离所述垂直孔中的相应垂直孔延伸;
将所述垂直孔的内部和所述弯曲空间暴露于预处理气氛,使得所述第一支撑层和所述第二支撑层具有第一表面状态并且所述第一模制层和所述第二模制层具有第二表面状态,所述第二表面状态不同于所述第一表面状态;
通过利用所述第一表面状态和所述第二表面状态之间的差异执行选择性沉积工艺,在每个所述垂直孔中形成弯曲互补层,使得所述弯曲互补层选择性地仅覆盖所述第一模制层、所述第一支撑层、所述第二模制层和所述第二支撑层当中的所述第一模制层和所述第二模制层中的每个的表面;
通过去除所述弯曲互补层的一部分,在每个所述垂直孔中形成弯曲互补图案;以及
在每个所述垂直孔中形成下电极,使得所述下电极与所述第一模制层、所述第一支撑层、所述第二模制层、所述第二支撑层和所述弯曲互补图案接触。
12.根据权利要求11所述的方法,其中,所述第一模制层和所述第二模制层中的每个由硅氧化物层形成,所述第一支撑层和所述第二支撑层中的每个由硅氮化物(SiN)层、硅碳氮化物(SiCN)层、硅硼氮化物(SiBN)层或其组合形成。
13.根据权利要求11所述的方法,其中,所述第一表面状态包括-NH2端基,所述第二表面状态包括-OH端基。
14.根据权利要求11所述的方法,其中,形成所述弯曲互补层包括将所述弯曲互补层形成为具有在所述第二模制层的所述表面上有第一厚度的第一部分和在所述第一模制层的所述表面上有第二厚度的第二部分,所述第一厚度大于所述第二厚度。
15.根据权利要求11所述的方法,其中,形成所述弯曲互补层包括:
仅在每个所述垂直孔中暴露的所有表面当中的所述第一模制层和所述第二模制层中的每个的暴露表面上选择性地形成硅前体的化学吸附层;以及
通过在所述硅前体的所述化学吸附层上提供氧化气体,由所述硅前体的所述化学吸附层形成硅氧化物层。
16.根据权利要求11所述的方法,其中,形成所述弯曲互补图案包括将所述弯曲互补图案形成为仅保留在每个所述垂直孔中的所述弯曲空间中。
17.根据权利要求11所述的方法,其中,形成所述弯曲互补图案包括形成具有从所述弯曲空间朝向每个所述垂直孔的所述内部突出的部分的所述弯曲互补图案。
18.根据权利要求11所述的方法,其中,形成所述下电极包括将所述下电极形成为具有以下形状,其中所述下电极的在所述第一垂直高度区域中的第一部分的横向宽度小于所述下电极的在比所述第一垂直高度区域更靠近所述基板的垂直高度处的第二部分的横向宽度。
19.一种制造集成电路器件的方法,所述方法包括:
在基板上形成模制结构,使得所述模制结构包括在垂直方向上依次堆叠的第一氧化物层、第一支撑层、第二氧化物层和第二支撑层;
通过执行干法蚀刻在所述垂直方向上穿过所述模制结构形成垂直孔,使得弯曲空间形成在所述第二氧化物层的相应部分中的第一垂直高度区域处,所述弯曲空间在水平方向上远离所述垂直孔中的相应垂直孔延伸;
将所述垂直孔的内部和所述弯曲空间暴露于预处理气氛,使得所述第一支撑层和所述第二支撑层具有第一表面状态并且所述第一氧化物层和所述第二氧化物层具有第二表面状态,所述第二表面状态不同于所述第一表面状态;
通过利用所述第一表面状态和所述第二表面状态之间的差异执行选择性沉积工艺,在每个所述弯曲空间中形成弯曲互补图案;以及
在每个所述垂直孔中形成下电极,使得所述下电极与所述第一氧化物层、所述第一支撑层、所述第二氧化物层和所述第二支撑层接触。
20.根据权利要求19所述的方法,其中,形成所述弯曲互补图案包括:
在每个所述垂直孔中在所述第一氧化物层、所述第二氧化物层、所述第一支撑层和所述第二支撑层当中的仅所述第一氧化物层和所述第二氧化物层中的每个的表面上选择性地形成硅氧化物层;以及
通过使用蚀刻气氛去除所述硅氧化物层的在每个所述垂直孔中在所述弯曲空间之外的至少一些。
CN202310279606.2A 2022-03-31 2023-03-21 制造集成电路器件的方法 Pending CN116896876A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0040461 2022-03-31
KR1020220040461A KR20230141192A (ko) 2022-03-31 2022-03-31 집적회로 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN116896876A true CN116896876A (zh) 2023-10-17

Family

ID=88192958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310279606.2A Pending CN116896876A (zh) 2022-03-31 2023-03-21 制造集成电路器件的方法

Country Status (4)

Country Link
US (1) US20230320061A1 (zh)
KR (1) KR20230141192A (zh)
CN (1) CN116896876A (zh)
TW (1) TW202341357A (zh)

Also Published As

Publication number Publication date
KR20230141192A (ko) 2023-10-10
US20230320061A1 (en) 2023-10-05
TW202341357A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
CN109427788B (zh) 半导体器件
US11177264B2 (en) Semiconductor devices including a gate structure having multiple widths
CN106816430B (zh) 包括空气间隔物的半导体器件
US5047817A (en) Stacked capacitor for semiconductor memory device
US20120153436A1 (en) Semiconductor device and data processing system using the same
JP2007049016A (ja) 半導体装置およびその製造方法
US6162681A (en) DRAM cell with a fork-shaped capacitor
CN110061003A (zh) 集成电路器件及其制造方法
TWI805759B (zh) 包含閘極間隔件結構的積體電路裝置
CN112309985A (zh) 制造电容器和半导体器件的方法以及半导体器件和装置
US11302698B2 (en) Methods of forming a capacitor, semiconductor device, and fine pattern, and semiconductor device formed by the methods
US11362031B2 (en) Integrated circuit device and method of manufacturing the same
US20020053694A1 (en) Method of forming a memory cell with self-aligned contacts
US6005269A (en) DRAM cell with a double-crown shaped capacitor
US5766995A (en) Method for forming a DRAM cell with a ragged polysilicon crown-shaped capacitor
US20060261395A1 (en) Semiconductor fabrication using a collar
US20230171949A1 (en) Integrated circuit (ic) device
CN116896876A (zh) 制造集成电路器件的方法
US6027981A (en) Method for forming a DRAM cell with a fork-shaped capacitor
US5905281A (en) Draw cell with a fork-shaped capacitor
JP3785170B2 (ja) 半導体装置及びその製造方法
US12027459B2 (en) Integrated circuit device and method of manufacturing the same
US20240015955A1 (en) Integrated circuit device
US5930622A (en) Method for forming a DRAM cell with a double-crown shaped capacitor
KR20010005125A (ko) 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication