TW202340404A - 半導體製程用組合物和半導體元件的製造方法 - Google Patents

半導體製程用組合物和半導體元件的製造方法 Download PDF

Info

Publication number
TW202340404A
TW202340404A TW112113195A TW112113195A TW202340404A TW 202340404 A TW202340404 A TW 202340404A TW 112113195 A TW112113195 A TW 112113195A TW 112113195 A TW112113195 A TW 112113195A TW 202340404 A TW202340404 A TW 202340404A
Authority
TW
Taiwan
Prior art keywords
composition
weight
polishing
control additive
semiconductor processing
Prior art date
Application number
TW112113195A
Other languages
English (en)
Other versions
TWI854585B (zh
Inventor
洪承哲
明康植
朴韩址
韓德洙
崔容壽
Original Assignee
南韓商Ｓｋ恩普士股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋ恩普士股份有限公司 filed Critical 南韓商Ｓｋ恩普士股份有限公司
Publication of TW202340404A publication Critical patent/TW202340404A/zh
Application granted granted Critical
Publication of TWI854585B publication Critical patent/TWI854585B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C23F3/06—Heavy metals with acidic solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

提供一種半導體製程用組合物和使用其的半導體元件的製造方法等。本實施方式的半導體製程用組合物包括拋光顆粒和凹陷控制添加劑。所述凹陷控制添加劑包括第一凹陷控制添加劑和第二凹陷控制添加劑。所述第一凹陷控制添加劑包括具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑包括唑類化合物。基於100重量份的所述拋光顆粒，所述第一凹陷控制添加劑的含量為0.07重量份以上，基於100重量份的所述拋光顆粒，所述第二凹陷控制添加劑的含量為0.13重量份以下。根據本實施方式，可以更有效地執行拋光製程，並且在對在外部暴露有多個不同膜質的表面進行拋光時，可以實現平坦拋光的表面而沒有各個膜質之間的厚度偏差。

Description

半導體製程用組合物和半導體元件的製造方法
本發明是有關於一種可適用於半導體製造和加工製程的組合物，且特別是有關於一種可適用於半導體製造和加工中的拋光製程的組合物。
化學機械拋光（Chemical mechanical polishing，CMP）製程是指在製造半導體時通過使用拋光墊（pad）和漿料組合物使晶圓表面平坦化的製程。CMP製程是在將拋光墊和晶圓彼此接觸後在使拋光墊和晶圓實施混合旋轉和線性運動的軌道運動的同時利用包含拋光劑的漿料組合物進行拋光的製程。
在CMP製程中使用的漿料組合物主要由具有物理作用的拋光顆粒和具有化學作用的如蝕刻劑（etchant）等的化合物構成。因此，漿料組合物通過物理和化學作用選擇性地蝕刻晶圓表面的暴露部分來執行更優化和廣泛的平坦化製程。
在銅佈線拋光中，針對不同類型的膜質控制拋光速度非常重要。
在拋光銅佈線時，待拋光物不僅直接包括銅佈線，還包括阻擋（barrier）膜和絕緣膜（鈍化層（passivation layer））。此時，拋光性能也根據對銅佈線的拋光速度和對兩個不同膜質的拋光速度差異而變化。
作為相關的現有技術，有韓國公開專利第10-2006-0059216號、韓國授權專利第10-2261822號等。
發明所欲解決的問題
本實施方式的目的在於提供更有效地進行拋光製程、並在對在外部暴露有多個不同膜質的表面進行拋光時能夠實現平坦拋光的表面而沒有各膜質間的厚度偏差的半導體製程用組合物和半導體元件的製造方法等。
用於解決問題的方法
為了實現所述目的，根據本實施方式的半導體製程用組合物包括拋光顆粒和凹陷控制添加劑，所述凹陷控制添加劑包括第一凹陷控制添加劑和第二凹陷控制添加劑，所述第一凹陷控制添加劑包括具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑包括唑類化合物。
基於100重量份的所述拋光顆粒，所述第一凹陷控制添加劑的含量可以為0.07重量份以上。
基於100重量份的所述拋光顆粒，所述第二凹陷控制添加劑的含量可以為0.13重量份以下。
根據本實施方式的半導體製程用組合物的根據下述第1式的值可以在0.4至0.7的範圍內，
第1式：
(C BS-0.05)+C AZ*5
在第1式中，C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
所述第一凹陷控制添加劑和所述第二凹陷控制添加劑的重量比可以為1：0至1：0.95。
基於所述半導體製程用組合物的總量，根據本實施方式的半導體製程用組合物可以包括3重量％以上的所述拋光顆粒。
所述半導體製程用組合物還可包括有機酸。
所述有機酸可以包括檸檬酸。
根據本實施方式的半導體製程用組合物可以包括拋光顆粒和凹陷控制添加劑，所述凹陷控制添加劑可以包括第一凹陷控制添加劑和第二凹陷控制添加劑，所述第一凹陷控制添加劑為具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑為唑類化合物，所述半導體製程用組合物的根據下述第2式的值可以為4至7，
第2式：
(C P-5)*{(C BS-0.05)+C AZ*5}
在所述第2式中，C P為基於100重量份的所述半導體製程用組合物的所述拋光顆粒的含量（重量份），C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
本實施方式的半導體製程用組合物還可包括有機酸和在分子內具有鹵素基團的聚合物化合物。基於1重量份的所述有機酸，所述半導體製程用組合物可以包括0.5重量份以下的所述在分子內具有鹵素基團的聚合物化合物。
本實施方式的半導體製程用組合物對於絕緣膜的拋光率和對於阻擋膜的拋光率的比率可以為1：0.45至1：0.7。
本實施方式的半導體製程用組合物對於絕緣膜的拋光率和對於導電膜的拋光率的比率可以為1：0.85至1：1.2。
所述半導體製程用組合物可以對具有穿通電極的基板進行拋光，所述基板在表面可以包括絕緣膜、導電膜及阻擋膜，對於所述導電膜的拋光率可以為3800埃/分鐘以上。
為了實現所述目的，根據本實施方式的半導體元件的製造方法可以包括：準備步驟，準備安裝有拋光墊的平板和容納待拋光物的載體；及拋光步驟，將所述平板和所述載體中的至少一者旋轉，以通過所述拋光墊的拋光表面拋光所述待拋光物的表面。
所述待拋光物可以為具有穿通電極的基板，所述基板在表面包括絕緣膜、導電膜及阻擋膜，在半導體製程用組合物的存在下進行拋光。
所述半導體製程用組合物為根據本實施方式的半導體製程用組合物。
發明的效果
通過本實施方式的半導體製程用組合物、半導體元件的製造方法等，可以更有效地進行拋光製程。尤其，在適用於具有穿通電極（Through Via），例如矽穿孔（TSV，Through silicon Via），的基板的拋光製程時，可以使凹陷（Dishing）、腐蝕（Erosion）及突起（Protrusion）等缺陷最小化。並且，在對在外部暴露有多個不同膜質的表面進行拋光時，可以實現平坦拋光的表面而沒有各個膜質之間的厚度偏差。
根據本實施方式的半導體製程用組合物、半導體元件的製造方法等，在對露出在銅、氧化矽及氮化矽中的兩種以上材料的表面進行拋光時，拋光率比較高，且可以實現平坦拋光的表面，而沒有各個材料之間的厚度偏差。
在下文中，將對實施例進行詳細描述，以便本實施方式所屬領域的普通技術人員能夠容易地實施實施例。然而，本發明可通過多種不同的實施方式實現，並不限定於在本說明書中所說明的實施例。
在本說明書中，記載某一元件「包括」另一組件時，除非有特別相反的記載，否則表示還包括其他元件而不是排除其他元件。
在本說明書中，當描述一個元件與另一個元件「連接」時，它不僅包括「直接連接」的情況，還包括「其中間隔著其他元件而連接」的情況。
在本說明書中，B位於A上的含義是指B以直接接觸的方式位於A上或其中間存在其他層的情況下B位於A上，不應限定於B以接觸的方式位於A表面的含義來解釋。
在本說明書中，馬庫什型描述中包括的術語「……的組合」是指從馬庫什型描述的組成要素組成的組中選擇的一個或多個組成要素的混合或組合，從而意味著本發明包括選自由所述組成要素組成的組中的一個或多個組成要素。
在本說明書中，「A和/或B」形式的記載意指「A、B、或A和B」。
在本說明書中，除非有特別說明，如「第一」、「第二」或「A」、「B」等的術語為了互相區別相同術語而使用。
除非有特別說明，在本說明書中單數的表述解釋為包括上下文所解釋的單數或複數的含義。
以下，將對本實施方式進行更詳細的說明。
根據本實施方式的半導體製程用組合物包括拋光顆粒和凹陷控制添加劑。
拋光顆粒
拋光顆粒主要起到物理蝕刻作用，也可通過與待拋光物表面的機械摩擦起到平坦化作用。
拋光顆粒可包括無機顆粒、有機顆粒或有機/無機複合顆粒。
所述無機顆粒可包括用有機物表面改性的無機顆粒。即，無機顆粒應該理解為包括含有微量有機成分的情況的概念。此時，微量是指基於100重量份的拋光顆粒的總量約0.03重量份以下的含量。所述有機/無機複合顆粒包括基於100重量份的無機成分包括50重量份有至200重量份的有機成分的顆粒。
示例性地，所述無機顆粒可以包括選自由二氧化矽（Silica，SiO2）、氧化鈰（Ceria，CeO2）、氧化鋁（Alumina，Al2O3）、氧化鋯（Zirconia，ZrO2）及其組合組成的組中的一種金屬氧化物顆粒。
所述拋光顆粒可以處於膠體狀態。例如，所述拋光顆粒可包括膠體無機顆粒。
所述拋光顆粒可以是具有露出官能團的表面的金屬氧化物顆粒。所述表面可以包括在末端包括環氧基的第一官能團和/或在末端包括胺基的第二官能團。所述第一官能團和所述第二官能團的摩爾比可以為1:1至1:15。所述第一官能團和所述第二官能團的摩爾比可以為1:1至1:8。當以所述的比率適用所述第一官能團和所述第二官能團時，可以降低在拋光時出現缺陷的可能性，同時能夠進一步提高拋光組合物的儲存穩定性。
具有第一官能團的矽烷化合物示例性地可以為氨基矽烷、脲基矽烷或其組合，可以為氨基矽烷。示例性地，所述氨基矽烷可以為選自由3-氨基丙基三乙氧基矽烷、雙[(3-三乙氧基甲矽烷基)丙基]胺、3-氨基丙基三甲氧基矽烷、雙[(3-三甲氧基甲矽烷基)丙基]胺、3-氨基丙基甲基二乙氧基矽烷、3-氨基丙基甲基二甲氧基矽烷、N-[3-(三甲氧基甲矽烷基)丙基]乙二胺、N-雙[3-(三甲氧基甲矽烷基)丙基]-1,2-乙二胺、N-[3-(三乙氧基甲矽烷基)丙基]乙二胺、二亞乙基三氨基丙基三甲氧基矽烷、二亞乙基三氨基丙基甲基二甲氧基矽烷、二乙基氨基甲基三乙氧基矽烷、二乙基氨基丙基三甲氧基矽烷、二乙基氨基丙基三乙氧基矽烷、二甲基氨基丙基三甲氧基矽烷、N-[3-(三甲氧基甲矽烷基)丙基]丁胺及其組合組成的組中的任一者。所述脲基矽烷可以為選自由3-脲基三甲氧基矽烷、3-脲基三乙氧基矽烷及其組合組成的組中的一種。
具有所述第二官能團的矽烷化合物可以為環氧矽烷。
示例性地，所述環氧矽烷可以為選自3-縮水甘油氧基丙基三甲氧基矽烷、3-縮水甘油氧基丙基三乙氧基矽烷、3-(2,3-環氧丙氧基丙基)甲基二甲氧基矽烷、3-(2,3-環氧丙氧基丙基)甲基二乙氧基矽烷、2-(3,4-環氧環己基)乙基三甲氧基矽烷及其組合組成的組中的一種。
基於100重量份的所述金屬氧化物顆粒，矽烷化合物的含量可以為1重量份至10重量份。基於100重量份的所述金屬氧化物顆粒，矽烷化合物的含量可以為3重量份至8重量份。在這種情況下，可以充分進行金屬氧化物顆粒的表面改性，且因在金屬氧化物顆粒上不形成膜層而拋光顆粒的拋光速度可以保持在期望的水準。
所述矽烷化合物的含量為具有第一官能團的矽烷化合物的含量與具有第二官能團的矽烷化合物的含量之和。
所述拋光顆粒的直徑（D50）可以為10nm至120nm。所述拋光顆粒的直徑（D50）可以為15nm至90nm。所述拋光顆粒的直徑（D50）可以為20nm至60nm。當所述拋光顆粒的直徑超過120nm時，在待拋光物基板等上產生如劃痕等的缺陷的可能性會增加。當所述拋光顆粒的直徑小於10nm時，顆粒的分散性可能劣化，或缺陷的發生可能反而增加。當所述直徑為20nm至60nm時，當用作具有微細佈線寬度的基板的半導體製程用組合物時可以獲得優異的物性。
上述的直徑以通過動態光散射（dynamic light scattering；DLS）方式測定顆粒尺寸的Malvern公司的Nano-ZS設備為基準。
所述拋光顆粒的zeta電位可以為+1mV至+80mV、+15mV至+60mV或+20mV至+45mV。當無機顆粒或有機顆粒本身不具有所述範圍內的zeta電位時，可以適用表面改性處理成具有上述zeta電位的顆粒。
所述拋光顆粒的zeta電位的測定方法不受特別限制，但是，例如，可以使用zeta電位測定設備（Malvern公司，Zeta-sizer Nano ZS）在測定用單元（cell）中加入約1mL的所述拋光顆粒後進行測定。所述Zeta電位測定值基於在拋光顆粒分散在純水中的狀態下測定的值。
所述拋光顆粒可以通過用氨基矽烷和/或環氧矽烷對膠態二氧化矽顆粒的表面進行改性而具有所述範圍內的zeta電位。
基於所述半導體製程用組合物的總量，所述拋光顆粒的含量可以大於3重量％，或可以為5重量％以上。基於所述半導體製程用組合物的總量，所述拋光顆粒的含量可以大於12重量％。基於所述半導體製程用組合物的總量，所述拋光顆粒的含量可以為13重量％以上。基於所述半導體製程用組合物的總量，所述拋光顆粒的含量可以為14重量％以上。基於所述半導體製程用組合物的總量，所述拋光顆粒的含量可以為30重量％以下，或可以為22重量％以下。
當半導體製程用組合物包括在上述範圍內的拋光顆粒時，可以進行更有效的拋光製程。
凹陷控制添加劑
凹陷控制添加劑可以為具有甜菜鹼基和水楊基的化合物或其衍生物。為了與下面將描述的唑類凹陷控制添加劑相區別，將所述具有甜菜鹼基和水楊基的化合物或其衍生物稱為第一凹陷控制添加劑。
所述第一凹陷控制添加劑可以包括甜菜鹼水楊酸鹽（Betaine Salicylate）。所述第一凹陷控制添加劑可以包括選自由甜菜鹼鹽酸鹽（Betaine hydrochloride）、甜菜鹼高氯酸（Betaine perchloric acid）、甜菜鹼醛氯化物（Betaine aldehyde chloride）及其組合中的一種；和/或水楊酸。
當將所述第一凹陷控制添加劑適用於所述半導體製程用組合物時，即使適用相對高拋光速度也可以實質上抑制凹陷的發生。
基於100重量份的所述拋光顆粒，半導體製程用組合物可以包括0.07重量份以上的所述第一凹陷控制添加劑。基於100重量份的所述拋光顆粒，所述半導體製程用組合物可以包括0.09重量份以上、0.11重量份以上、或0.133重量份以上的所述第一凹陷控制添加劑。基於100重量份的所述拋光顆粒，所述半導體製程用組合物可以包括1.134重量份以下、或0.533重量份以下的所述第一凹陷控制添加劑。當所述第一凹陷控制添加劑的含量在上述範圍內時，可以與拋光顆粒一起實質上抑制如銅等的金屬材料的凹陷產生。
所述第一凹陷控制添加劑可在水溶液中分離成離子。所述第一凹陷控制添加劑的含量和/或含量比可以通過除去作為溶劑的純水（pure water）的方法來確認。
所述凹陷控制添加劑還可包括作為唑類化合物的第二凹陷控制添加劑。為了與上述具有甜菜鹼基和水楊基的化合物等相區別，將所述唑類化合物稱為第二凹陷控制添加劑。
示例性地，所述第二凹陷控制添加劑可以包括選自由苯並三唑（Benzotriazole，BTA）、5-甲基-1H-苯並三唑（5-Methyl-1H-Benzotriazole，5-MBTA）、3-氨基-1,2,4-三唑（3-Amino-1,2,4-Triazole）、5-苯基-1H-四唑（5-Phenyl-1H-Tetrazole）、3-氨基-5-甲基-4H-1,2,4-三唑（3-Amino-5-Methyl-4H-1,2,4-Triazole）、5-氨基四唑（5-Aminotetrazole，ATZ）、1,2,4-三唑（1,2,4-Triazole）、甲基苯並三氮唑（Tolytriazole）及其組合組成的組中的一種。
所述第二凹陷控制添加劑可以包括選自由5-氨基四唑（5-Aminotetrazole，ATZ）、5-甲基-1H-苯並三唑（5-Methyl-1H-Benzotriazole，5-MBTA）及其組合組成的組中的一種。
當將所述第二凹陷控制添加劑和所述第一凹陷控制添加劑一起適用時，即使適用相對高的拋光率，也有助於抑制銅等的凹陷產生。
基於100重量份的所述拋光顆粒，所述第二凹陷控制添加劑的含量可以為0至0.13重量份、0.03重量份至0.13重量份或0.0667重量份至0.1000重量份。當所述第二凹陷控制添加劑的含量在上述範圍內時，可以進一步增強半導體用組合物的凹陷抑制功能。
本實施方式的半導體製程用組合物可以以1:0至1:0.95的重量比包括所述第一凹陷控制添加劑和所述第二凹陷控制添加劑，或可以以1:0.1至1:0.85的重量比包括所述第一凹陷控制添加劑和所述第二凹陷控制添加劑，或可以以1:0.2至1:0.7的重量比包括所述第一凹陷控制添加劑和所述第二凹陷控制添加劑，可以以1:0.5至1:0.75的重量比包括所述第一凹陷控制添加劑和所述第二凹陷控制添加劑。
作為所述凹陷控制添加劑，可以僅適用所述第一凹陷控制添加劑，或者可以一起適用所述第一凹陷控制添加劑和所述第二凹陷控制添加劑。在前一種情況下（適用一種），所述第一凹陷控制添加劑可以在拋光過程中與金屬表面結合以用作相對較強的腐蝕抑制劑，還有助於將拋光率和凹陷控制水準保持在預期的適當範圍內。在後一種情況下（適用兩種），通過同時適用用作強腐蝕抑制劑的第一凹陷控制添加劑和用作弱腐蝕抑制劑的第二凹陷控制添加劑，從而可以獲得更有效的凹陷控制效果，還可得到更優異的製程效率、經濟性。
其他添加劑等
本實施方式的半導體製程用組合物可包括有機酸作為添加劑。
所述有機酸可用作主要調節如銅等的金屬的拋光性能或捕獲（trap）如銅離子等的金屬離子的螯合劑（chelator）。
所述有機酸可以在分子中包括羧基或醇基。例如，所述有機酸可以為羧酸類。
有機酸可以包括選自由乙酸（acetic acid）、甲酸（formic acid）、苯甲酸（benzoic acid）、煙酸（nicotinic acid）、吡啶甲酸（picolinic acid）、丙氨酸（alanine）、苯丙氨酸（phenylalanine）、纈氨酸（valine）、亮氨酸（leucine）、異亮氨酸（isoleucine）、精氨酸（arginine）、天冬氨酸（aspartic acid）、檸檬酸（citric acid）、己二酸（adipic acid）、琥珀酸（succinic acid）、草酸（oxalic acid）、甘氨酸（glycine）、谷氨酸（glutamic acid）、戊二酸（glutaric acid）、鄰苯二甲酸（phthalic acid）、組氨酸（histidine）、蘇氨酸（threonine）、絲氨酸（serine）、半胱氨酸（cysteine）、甲硫氨酸（methionine）、天冬醯胺（asparagine）、酪氨酸（tyrosine）、二碘酪氨酸（diiodotyrosine）、色氨酸（tryptophan）、脯氨酸（proline）、羥脯氨酸（oxyproline）、乙二胺四乙酸（ethylene-diamine-tetraacetic acid）、硝基三乙酸（Nitrilotriacetic acid）、亞氨基二乙酸（Iminodiacetic acid）及其組合組成的組中的一種。
本實施方式的半導體製程用組合物可包括檸檬酸作為所述有機酸。在檸檬酸的情況下，還可以起到調節含有如銅等的金屬的導電膜的拋光率的作用。
基於100重量份的所述拋光顆粒，本實施方式的半導體製程用組合物可包含0.01重量份至3重量份的所述有機酸。基於100重量份的所述拋光顆粒，所述半導體製程用組合物可以包括0.05重量份至2重量份、0.1重量份至1重量份或0.12重量份至0.8重量份的所述有機酸。當所述有機酸的含量在所述範圍內時，在同時存在包含如銅等的金屬的導電膜和與所述導電膜並排佈置的另一種材料的膜質的表面上，平坦化效果可以更優異。
本實施方式的半導體製程用組合物還可包括具有鹵素基團的聚合物化合物作為添加劑。所述具有鹵素基團的聚合物化合物可在所述半導體製程用組合物中用作表面活性劑。
所述具有鹵素基團的聚合物化合物可包括具有氟基官能團的表面活性劑。
具有所述氟基官能團的表面活性劑可以為非離子性聚合物。
具有所述氟基官能團的表面活性劑可以為含有乙氧基的非離子性聚合物。
所述具有鹵素基團的聚合物化合物的重均分子量可以小於3000g/mol。所述具有鹵素基團的聚合物化合物的重均分子量可以小於2000g/mol。所述具有鹵素基團的聚合物化合物的重均分子量可以小於1000g/mol。
示例性地，作為具有鹵素基團的聚合物化合物，可以單獨或混合使用BNOCHEM公司的BNO-BS-BOH、科慕（Chemours）公司的FS-30、FS-31、FS-34、ET-3015、ET-3150、ET-3050及Capstone FS-3100等。
當所述半導體製程用組合物包括具有所述鹵素基團的聚合物化合物時，可以有效地防止所述拋光顆粒過度吸附到待拋光物表面。另外，在這種情況下，能夠使氧化矽膜等被平坦化物的表面變成或維持在有利於拋光的狀態。此外，可以防止所述半導體製程用組合物中的細菌和真菌繁殖等，並提高長期儲存穩定性。
在本實施方式的半導體製程用組合物中，基於100重量份的所述拋光顆粒，可以包含0.0001重量份至1重量份或0.0003重量份至0.8重量份的所述具有鹵素基團的聚合物化合物。當所述具有鹵素基團的聚合物化合物的含量在所述範圍內時，可以在將其他功能保持在適當水準的同時獲得拋光表面的缺陷減少效果。
本實施方式的半導體製程用組合物還可包括磷酸類化合物。所述磷酸類化合物可以調節氮化矽膜等阻擋膜質的拋光性能。
磷酸類化合物例如可以為選自由磷鉬酸（phosphomolybdic acid）或其鹽、次氮基三（亞甲基膦酸）（nitrilotris（methylenephosphonic acid））或其鹽、三氯化磷（phosphorus trichloride）或其鹽、焦磷酸酯（pyrophosphate）或其鹽及其組合組成的組中的一種。所述鹽可以為鈉鹽、鉀鹽等。
所述磷酸類化合物可以包括次氮基三（亞甲基膦酸）和/或焦磷酸鉀。
基於100重量份的所述拋光顆粒，所述半導體製程用組合物可以包括0.01重量份至1.0重量份的所述磷酸類化合物、或可以包括0.02重量份至0.7重量份的所述磷酸類化合物、或可以包括0.05重量份至0.5重量份的所述磷酸類化合物、或可以包括0.07重量份至0.3重量份的所述磷酸類化合物、或可以包括的0.100重量份至0.133重量份的所述磷酸類化合物。在所述半導體製程用組合物中的所述磷酸類化合物的含量在所述範圍內時，可以適當地確保對於阻擋膜質的拋光性能。另外，可以通過實現阻擋膜質和其他膜質之間的適當的拋光平衡來更優異地進行平坦化製程。具體而言，如氮化矽膜等的阻擋膜質中包含的氮化物和磷酸類化合物結合，使阻擋膜質變弱，以有助於提高阻擋膜質的拋光速度。
在本實施方式的半導體製程用組合物中，除了所述構成成分之外，還可以添加酸成分，以製備並維持適當的pH範圍的溶液。所述酸成分與pH調節劑一起可適用於半導體製程用拋光組合物中。
作為所述酸成分，可以適用鹽酸（HCl）、磷酸（H3PO4）、硫酸（H2SO4）、硝酸（HNO3）等中的一種或兩種以上。作為所述pH調節劑，可以適用氫氧化銨（NH4OH）、氫氧化鉀（KOH）、氫氧化鈉（NaOH）等中的一種或兩種以上。
所述酸成分和pH調節劑可以根據預期的pH以適當的量適用。
本實施方式的半導體製程用組合物還可以包括非離子性聚合物。
所述非離子性聚合物可以為選自由聚乙二醇、聚丙二醇、聚乙烯吡咯烷酮、聚環氧乙烷、聚環氧丙烷、聚烷基氧化物、聚氧化乙烯、聚環氧乙烷-環氧丙烷共聚物、纖維素、甲基纖維素、甲基羥乙基纖維素、甲基羥丙基纖維素、羥乙基纖維素、羧甲基纖維素、羧甲基羥乙基纖維素、磺乙基纖維素及羧甲基磺乙基纖維素組成的組中的至少一種。
非離子性聚合物可以具有小於25000g/mol的重均分子量。當所述非離子性聚合物的重均分子量小於25000g/mol時，非離子性聚合物可具有優異的溶解性和分散性。非離子性聚合物可以具有1000g/mol以上且小於25000g/mol的重均分子量。當適用所述範圍內的非離子性聚合物時，半導體製程用組合物可具有更優異的溶解性和分散穩定性等，並且也有利於拋光性能。
本實施方式的半導體製程用組合物可以為水分散液。水分散液是指以純水為主要溶劑的溶液，也包括部分包含液狀有機物或部分包含有機溶劑的情況。
半導體製程用組合物
根據本實施方式的半導體製程用拋光組合物可以為酸性溶液。具體而言，所述半導體製程用拋光組合物的pH可以為2至5。所述半導體製程用拋光組合物的pH可以為2至4.5。當將酸性環境保持在所述範圍內時，可以在防止金屬成分或拋光裝置的過度腐蝕的同時將拋光速度和品質保持在一定水準以上。
根據本實施方式的半導體製程用組合物可以具有根據下述第1式的值，
第1式：
(C BS-0.05)+C AZ*5
在第1式中，C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
所述半導體製程用組合物的根據所述第1式的值可以為0.4至0.7。所述半導體製程用組合物的根據所述第1式的值可以為0.4至0.6，或可以為0.4167至0.5833。當根據所述第1式的值滿足所述範圍時，可以將所述半導體製程用組合物對於如銅等的導電膜的拋光率等保持在適當水準以上，且能夠實質上抑制導電膜的凹陷產生。
根據本實施方式的半導體製程用組合物可以包括拋光顆粒和凹陷控制添加劑，所述凹陷控制添加劑可以包括第一凹陷控制添加劑和第二凹陷控制添加劑，所述第一凹陷控制添加劑為具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑為唑類化合物，所述半導體製程用組合物的根據下述第2式的值可以為4至7，
第2式：
(C P-5)*{(C BS-0.05)+C AZ*5}
在所述第2式中，C P為基於100重量份的所述半導體製程用組合物的所述拋光顆粒的含量（重量份），C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
所述半導體製程用組合物的根據所述第2式的值可以為4以上、4.5以上、4.167以上。所述半導體製程用組合物根據所述第2式的值可以為7以下、6.5以下、6以下、或5.833以下。
當第2式的值滿足所述範圍時，所述半導體製程用組合物的凹陷控制效果更優異。
基於1重量份的有機酸，所述半導體製程用組合物可以包括0.5重量份以下、0.3重量份以下、或0.2重量份以下的所述具有鹵素基團的聚合物化合物。在這種情況下，可以減少由於有機物顆粒引起的缺陷發生。基於1重量份的有機酸，所述半導體製程用組合物可以包括大於0重量份或0.01重量份以上的所述具有鹵素基團的聚合物化合物。
當以所述的含量比適用時，可以抑制由於拋光過程中產生的顆粒的表面吸附引起的缺陷發生，同時能夠實質上抑制由於聚合物化合物與其他成分相互作用而產生粘附性異物。
根據本實施方式的半導體製程用組合物的存儲穩定性優異。
本實施方式的半導體製程用組合物以所述拋光顆粒的D50為基準顆粒尺寸增加10％以上的時間點可能是12個月以上。上述效果意味著即使實質上長時間存儲所述半導體製程用組合物，顆粒也能夠穩定良好地分散，且能夠存儲上述組合物更長時間。
一些半導體製程用拋光組合物缺乏顆粒分散穩定性，因此可能需要在使用前立即混合並適用所述酸成分。本實施方式的半導體製程用組合物在全部含有酸成分的狀態下的顆粒分散穩定性也相當優異，由此可知使用便利性進一步提高。
本實施方式的半導體製程用組合物有利於適用於包括穿通電極（Through Via）的半導體晶圓等的基板拋光製程。例如，所述穿通電極可以是矽穿孔（Through silicon Via，TSV），但不限於此。
圖1為以截面說明通過半導體製程用組合物平坦化的（包括穿通電極的）基板的示意圖，圖2為利用基板的截面說明凹陷的示意圖，圖3為利用基板的截面說明金屬腐蝕的示意圖。參照圖1至圖3，更具體地進行說明。
包括穿通電極的基板100包括晶圓20、用作絕緣膜11的如SiO2等的絕緣膜材料、用作阻擋金屬離子移動的阻擋膜13的如SiN等的阻擋膜材料以及因具有導電性而用作傳輸電信號的導電膜15的如銅等的導電膜材料。
在基板的平坦化過程中，對同時露出具有不同特性的兩種或三種膜質的表面進行平坦化。由於不同的膜質具有不同的性能（強度、氧化程度等），對此同時快速地進行平坦化並不容易。
半導體基板變得精細化和複雜化，例如，導線變得細線（fine line）化，穿通電極的使用變得頻繁等。這需要製程效率和更嚴格的平坦化製程。穿通電極與細線相比具有更寬的露出面積，且由與金屬氧化物或金屬氮化物相比更軟質的金屬構成，因此更容易產生凹陷D（參照圖2）或金屬腐蝕（參照圖3）等缺陷。
當穿通電極部分產生過度的凹陷等時，在上下方向上產生不完全的電連接，這使得難以傳輸足夠的電信號，從而導致半導體的致命缺陷。
本實施方式的半導體製程用組合物在適用有效的拋光製程的同時實質上抑制在如銅等導電膜發生凹陷。
所述半導體製程用組合物可以以具有直徑為5μm的圓形開口部的穿通電極（填充有電鍍銅）為基準將凹陷控制為-12nm以上、-10nm以上或-8nm以上。所述凹陷可以被控制為+5nm以下，或可以被控制為0nm以下。此時，作為凹陷程度，將理想的平坦化表面作為基準線（zero line），將導電膜表面存在於所述基準線下方的情況評價為-，將導電膜表面存在於所述基準線上方的情況評價為+，凹陷程度被評價為+的情況是指實質上突出的情況。
作為凹陷的評價，在下面將描述的條件下拋光基板（具有直徑為5μm的填充有電鍍銅的圓形通孔的基板）60秒後，使用原子力顯微鏡（atomic force microscope；AFM）設備測定在基板的3處以上取樣的通孔開口部的表面輪廓，以該測定值的平均值為基準評價凹陷。
作為使用AFM設備進行的表面輪廓測定，使用Park Systems公司的XE-150設備來根據製造商的指南測定距基準線的平均高度。
拋光條件如下：漿料流速：300ml/min，載體速度：120rpm，平板速度：117rpm，加壓：3.0psi下壓力（down pressure），拋光設備：CTS公司的300mm CMP設備，適用SKC Solmics公司的HD-500型號拋光墊。
根據本實施方式的半導體製程用組合物可以在將凹陷程度控制在適當的水準內的同時進行有效的拋光製程。
當拋光具有不同膜質的基板表面時，所述半導體製程用組合物可以具有以下範圍內的各膜質的拋光速度的比率。
所述半導體製程用組合物對於絕緣膜的拋光率和對於導電膜的拋光率的比率可以為1:0.9至1:1.5，或可以為1:0.95至1:1.2，或可以為1:0.99至1:1.04。在具有所述比率的情況下，有利於有效地對基板進行平坦化。
所述半導體製程用組合物對於阻擋膜的拋光率和對於導電膜的拋光率的比率可以為1:1.5至1:3.0，或可以為1:1.7至1:2.2，或可以為1:1.73至1:1.84。在具有所述比率的情況下，有利於有效地對基板進行平坦化。
所述半導體製程用組合物對於導電膜的拋光率可以為3800埃/分鐘至4600埃/分鐘、4000埃/分鐘至約4500埃/分鐘、或約4100埃/分鐘至約4400埃/分鐘。
所述半導體製程用組合物對於阻擋膜的拋光率可以為2000埃/分鐘至2700埃/分鐘、2100埃/分鐘至約2600埃/分鐘、或約2200埃/分鐘至約2500埃/分鐘。
所述半導體製程用組合物對於絕緣膜的拋光率可以為3600埃/分鐘至4400埃/分鐘、3700埃/分鐘至約4300埃/分鐘、或約3800埃/分鐘至約4200埃/分鐘。
這是相當高水準的拋光率，通過適用本實施方式的半導體製程用組合物，在實質上抑制缺陷產生等的同時可以有效地蝕刻具有三種不同類型的膜質的基板表面。
所述拋光率或拋光率的比率以在所述拋光條件下的測定為基準。
本實施方式的半導體製程用組合物可以將絕緣膜中的缺陷數量控制在一定水準以下。針對所述半導體製程用組合物，以直徑為300mm的氧化矽膜晶圓的一面為基準，缺陷數量可以為400個以下、300個以下、100個以下、或64個以下。所述缺陷可以為30個以上、或可以為40個以上。所述缺陷數量是指在適用上述拋光條件並經過下面將描述的清潔製程之後通過AIT-XP+設備拋光的晶圓表面上測得的總缺陷數量。
具有上述特徵的半導體製程用組合物能夠進行有效的拋光製程，且抑制導電膜的凹陷產生，有利於適用於拋光形成有穿通電極等的基板。
本實施方式的半導體製程用組合物的製備可以通過在如純水等溶劑中混合拋光顆粒和各成分的方式進行，且可以包括以常規方式進行攪拌以使顆粒順利分散的過程。在適用表面改性的拋光顆粒的情況下，可以適用首先對拋光顆粒進行表面改性後分散該顆粒的方法。
本實施方式的半導體製程用組合物的適用可以通過在將被拋光物和拋光墊安裝於基板拋光裝置後注入所述半導體製程用組合物的同時加壓和旋轉來進行，且以在所述拋光條件下的測定為基準說明上述的特徵。然而，所述半導體製程用組合物的利用不限於所述拋光條件。
半導體元件的製造方法
根據實施方式的半導體元件的製造方法包括：準備步驟，準備安裝有拋光墊的平板和容納待拋光物的載體；及拋光步驟，將所述平板和所述載體中的至少一者旋轉，以通過所述拋光墊的拋光表面拋光所述待拋光物的表面。
所述待拋光物可以為具有穿通電極的基板，所述基板在表面包括絕緣膜、導電膜及阻擋膜。
在半導體製程用組合物的存在下進行拋光，所述半導體製程用組合物為如上所述的根據本實施方式的半導體製程用組合物。
關於半導體製程用組合物、適用其獲得的效果等的具體說明與以上說明重複，因此將省略其描述。
以下，將通過具體實施例進行更詳細的說明。以下實施例僅是用於幫助理解本發明的示例，本發明的範圍不限於此。
1. 半導體製程用組合物的製備
製備含有拋光顆粒、凹陷控制添加劑、有機酸等並且pH為2以上且小於4.5的半導體製程用組合物。
使用膠體二氧化矽作為拋光顆粒，且使用平均粒徑（D50）為約42nm的拋光顆粒，此時，將使用作為胺基矽烷的3-氨基丙基三乙氧基矽烷進行表面改性的膠體二氧化矽作為拋光顆粒。基於100重量份的膠體二氧化矽，胺基矽烷的含量為約2重量份至5重量份，且在純水中測定的zeta電位在+19至+45mV的範圍內。基於100重量份的半導體製程用組合物，表面改性的拋光顆粒的含量為約15重量份。
作為凹陷控制添加劑，以如下述表1所示的含量使用甜菜鹼水楊酸鹽（第一凹陷控制添加劑）和5-氨基四唑（第二凹陷控制添加劑）。以如下述表1所示的含量使用檸檬酸作為用作螯合劑的有機酸，使用capstone FS-3100作為含有鹵素基團的聚合物，使用次氮基三（亞甲基膦酸）作為磷酸類化合物。使用乙酸和KOH溶液作為pH調節劑。使用超純水作為溶劑。以使半導體製程用組合物的總量成為100重量份的方式使用殘量的超純水。在20℃至25℃的常溫條件下，在以200rpm攪拌的同時使用氫離子濃度（pH）測定裝置（Horiba公司，Laqua）測定所述半導體製程用組合物的pH，以確認其在所述範圍內。
[表1]
重量份# 改性的拋光顆粒 第一凹陷控制添加劑 第二凹陷控制添加劑 有機酸 比率* 第1式的值** 第2式的值** 磷酸類添加劑 含鹵素基團的聚合物 pH調節劑
實施例1 15 0.02 （0.133） 0.01 （0.067） 0.025 （0.167） 0.50 0.4167 4.167 0.02 （0.133） 0.001 （0.0067） 0.075
實施例2 15 0.02 （0.133） 0.015 （0.100） 0.025 （0.167） 0.75 0.5833 5.833 0.015 （0.100） 0.001 （0.0067） 0.075
實施例3 15 0.08 （0.533） 0 （0） 0.025 （0.167） 0.00 0.4833 4.833 0.02 （0.133） 0.001 （0.0067） 0.075
比較例1 15 0.01 （0.067） 0.01 （0.067） 0.025 （0.167） 1.00 0.3500 3.500 0.02 （0.133） 0.001 （0.0067） 0.075
比較例2 15 0.02 （0.133） 0.02 （0.133） 0.025 （0.167） 1.00 0.7500 7.500 0.02 （0.133） 0.001 （0.0067） 0.075
#括弧中的數字表示基於100重量份的拋光顆粒的各個含量。
*比率為以第一凹陷控制添加劑的含量為基準的第二凹陷控制添加劑的含量的比率。
**第1式的值根據下面的第1式計算得出，
第1式：
(C BS-0.05)+C AZ*5
在第1式中，C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
**第2式的值根據下面的第2式計算得出。
第2式：
(C P-5)*{(C BS-0.05)+C AZ*5}
在所述第2式中，C P為基於100重量份的所述半導體製程用組合物的所述拋光顆粒的含量（重量份），C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量（重量份），C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量（重量份）。
2. 半導體製程用組合物的物性評價
（1）拋光評價
分別使用厚度為約15000埃的銅晶圓、厚度為約20000埃的氧化矽膜晶圓及厚度為約15000埃的氮化矽膜晶圓來進行對各個導電膜的拋光率、絕緣膜的拋光率和阻擋膜的拋光率進行拋光評價。
在3.0psi、120rpm的載體速度、117rpm的平板速度及300ml/min的漿料流速的條件下，在CMP裝置（CTS公司的300mm CMP設備）中安裝SKC Solmics公司的HD-500模型的拋光墊後以常規的方式對各晶圓進行拋光。
對經過所述拋光製程後的各個晶圓的厚度進行測定，由此分別計算相應漿料組合物對於銅膜、氧化矽膜及氮化矽膜的拋光率（拋光速度；埃/分鐘）。
（2）絕緣膜質的缺陷（defect）評價
在與上述拋光評價相同的條件下進行拋光後，進行氧化矽膜清潔製程。作為清潔製程，在使用單乙醇胺（monoethanol amine）和四甲基氫氧化銨（Tetramethylammonium hydroxide；TMAH）以500rpm的刷子轉速和2000cc/min的流量噴射清潔溶液60秒的條件下執行清潔製程。將完成清潔製程後的氧化矽膜晶圓在前開式晶圓傳送盒（Front Opening Unified Pod；FOUP）中密封的狀態下進行移動，使用AIT-XP+設備測定缺陷總數（total defect）。
（3）導電膜的凹陷測定
使用由BMI Tech公司提供的具有300mm直徑的晶圓進行凹陷評價。在所述晶圓中，使用氧化矽膜作為絕緣膜，使用氮化矽膜作為阻擋膜，使用電鍍銅作為導電膜，且穿通電極的圓形開口部的直徑為5μm。
拋光條件與上述（1）相同，但拋光時間（polishing time）變更為50秒。
在完成拋光的評價用晶圓中，針對晶圓的正中心部（center）/中間部（middle）/晶圓的邊緣部（edge）的各個部分以4×4cm的尺寸取樣，並使用Park System公司的AFM設備測定通孔開口部部分的表面輪廓並計算穿通電極部分的高度平均值，結果示於下表中。
[表2]
導電膜拋光率 阻擋膜拋光率 絕緣膜拋光率 拋光率比率1 拋光率比率2 導電膜凹陷 （nm）* 絕緣膜缺陷評價 （個）
（埃/分鐘） （埃/分鐘） （埃/分鐘） 基於絕緣膜的導電膜 基於阻擋膜的導電膜
實施例1 4302 2423 4135 1.04 1.78 -3 58
實施例2 3942 2142 3984 0.99 1.84 -8 62
實施例3 4127 2391 4014 1.03 1.73 -9 46
比較例1 4426 2341 4213 1.05 1.89 -14 64
比較例2 3254 2215 3924 0.83 1.47 +24 64
*導電膜凹陷是指對於開口部直徑為5μm的電鍍銅通孔的結果，在-的情況下，表示由於導電膜的表面位於基準線下方而出現凹陷的情況，而在+的情況下，表示由於導電膜的表面位於基準線上方而實質上出現突出的情況。
參照上述表1和上述表2，可以通過適用實施例1至實施例3的半導體製程用組合物在將凹陷控制在約-10nm以內的同時以約3900埃/分鐘以上的拋光率對導電膜進行拋光製程。尤其，對於導電膜、阻隔膜及絕緣膜的拋光率優異，可進行有效的表面拋光，尤其被評價為有利於適用於具有穿通電極的基板。
3. 半導體製程用組合物的物性評價
以與實施例1相同的方式構成組成，根據是否包括含鹵素基團的聚合物，以與上述相同的方法比較物性。
[表3]
重量份 改性的拋光顆粒 第一凹陷控制添加劑 第二凹陷控制添加劑 有機酸 磷酸類添加劑 含鹵素基團的聚合物 pH調節劑
實施例1 15 0.02 0.01 0.025 0.02 0.001 0.075
比較例3 15 0.02 0.01 0.025 0.02 0 0.075
導電膜拋光率 阻擋膜拋光率 絕緣膜拋光率 拋光率比率1 拋光率比率2 導電膜凹陷 （nm）* 絕緣膜缺陷評價 （個）
（埃/分鐘） （埃/分鐘） （埃/分鐘） 基於絕緣膜的導電膜 基於阻擋膜的導電膜
實施例1 4302 2423 4135 1.04 1.78 -3 58
比較例3 4214 2316 4183 1.01 1.82 -6 437
參照所述表3可知，根據是否包括含鹵素基團的聚合物，拋光率等的差異不大，凹陷程度相對增加，但可控制在適當的水準。但是，含鹵素基團的聚合物的有無對絕緣膜的缺陷評價結果帶來很大差異，因此，可確認當包括含鹵素基團的聚合物時，絕緣膜的缺陷減少效果非常優異。
以上對本發明的優選實施例進行了詳細說明，但本發明的範圍並不限定於此，利用所附請求項中所定義的本發明的基本概念的本發明所屬技術領域的普通技術人員的各種變形及改良形態也屬於本發明的範圍。
11:絕緣膜 13:阻擋膜 15:導電膜 20:晶圓 100:基板 D:凹陷
圖1為以截面說明通過半導體製程用組合物平坦化的包括穿通電極的基板的示意圖。 圖2為利用基板的截面說明凹陷的示意圖。 圖3為利用基板的截面說明金屬腐蝕的示意圖。
11:絕緣膜
13:阻擋膜
15:導電膜
20:晶圓
100:基板

Claims (11)

  1. 一種半導體製程用組合物，包括： 包括拋光顆粒和凹陷控制添加劑； 其中所述凹陷控制添加劑包括第一凹陷控制添加劑和第二凹陷控制添加劑； 所述第一凹陷控制添加劑包括具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑包括唑類化合物； 基於100重量份的所述拋光顆粒，所述第一凹陷控制添加劑的含量為0.07重量份以上；以及 基於100重量份的所述拋光顆粒，所述第二凹陷控制添加劑的含量為0.13重量份以下。
  2. 如請求項1所述的半導體製程用組合物，其中所述半導體製程用組合物的根據下述第1式的值在0.4至0.7的範圍內： 第1式： (C BS-0.05)+C AZ*5 在第1式中，C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量，C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量，C BS和C AZ的單位為重量份。
  3. 如請求項1所述的半導體製程用組合物，其中所述第一凹陷控制添加劑和所述第二凹陷控制添加劑的重量比為1：0至1：0.95。
  4. 如請求項1所述的半導體製程用組合物，其中所述基於所述半導體製程用組合物的總量，包括3重量％以上的所述拋光顆粒。
  5. 如請求項1所述的半導體製程用組合物，其中所述半導體製程用組合物還包括有機酸，所述有機酸包括檸檬酸。
  6. 一種半導體製程用組合物，包括： 拋光顆粒和凹陷控制添加劑； 所述凹陷控制添加劑包括第一凹陷控制添加劑和第二凹陷控制添加劑，所述第一凹陷控制添加劑為具有甜菜鹼基和水楊基的化合物或其衍生物，所述第二凹陷控制添加劑為唑類化合物；以及 所述半導體製程用組合物的根據下述第2式的值在4至7的範圍內： 第2式： (C P-5)*{(C BS-0.05)+C AZ*5} 在所述第2式中，C P為基於100重量份的所述半導體製程用組合物的所述拋光顆粒的含量，C BS為基於100重量份的所述拋光顆粒的所述第一凹陷控制添加劑的含量，C AZ為基於100重量份的所述拋光顆粒的所述第二凹陷控制添加劑的含量，C P、C BS及C AZ的單位為重量份。
  7. 如請求項6所述的半導體製程用組合物，其中所述半導體製程用組合物還包括有機酸和在分子內具有鹵素基團的聚合物化合物；以及 基於1重量份的所述有機酸，所述在分子內具有鹵素基團的聚合物化合物的含量為0.5重量份以下。
  8. 如請求項6所述的半導體製程用組合物，其中所述對於絕緣膜的拋光率和對於阻擋膜的拋光率的比率為1：0.45至1：0.7。
  9. 如請求項6所述的半導體製程用組合物，其中所述對於絕緣膜的拋光率和對於導電膜的拋光率的比率為1：0.85至1：1.2。
  10. 如請求項6所述的半導體製程用組合物，其中所述半導體製程用組合物對具有穿通電極的基板進行拋光； 所述基板在表面包括絕緣膜、導電膜及阻擋膜；以及 對於所述導電膜的拋光率為3800埃/分鐘以上。
  11. 一種半導體製程用組合物，包括： 準備步驟，準備安裝有拋光墊的平板和容納待拋光物的載體；以及 拋光步驟，將所述平板和所述載體中的至少一者旋轉，以通過所述拋光墊的拋光表面拋光所述待拋光物的表面； 其中所述待拋光物為具有穿通電極的基板； 其中所述基板在表面包括絕緣膜、導電膜及阻擋膜； 在半導體製程用組合物的存在下進行拋光； 其中所述半導體製程用組合物為根據請求項1或6所述的半導體製程用組合物。
TW112113195A 2022-04-13 2023-04-10 半導體製程用組合物和半導體元件的製造方法 TWI854585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220045761A KR20230146841A (ko) 2022-04-13 2022-04-13 반도체 공정용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR10-2022-0045761 2022-04-13

Publications (2)

Publication Number Publication Date
TW202340404A true TW202340404A (zh) 2023-10-16
TWI854585B TWI854585B (zh) 2024-09-01

Family

ID=

Also Published As

Publication number Publication date
KR20230146841A (ko) 2023-10-20
JP2023156987A (ja) 2023-10-25
JP7499907B2 (ja) 2024-06-14
EP4261257A1 (en) 2023-10-18
US20230332017A1 (en) 2023-10-19
CN116904118A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
JP5472585B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
JP2019071413A (ja) 帯電した研磨剤を含有する研磨組成物
JP2007299942A (ja) 金属研磨用組成物及びそれを用いた化学的機械的研磨方法
TW202007757A (zh) 化學機械研磨用水系分散體
TWI842954B (zh) 化學機械研磨用組成物以及化學機械研磨方法
TWI837428B (zh) 化學機械研磨用組成物及化學機械研磨方法
TW202340404A (zh) 半導體製程用組合物和半導體元件的製造方法
TWI854585B (zh) 半導體製程用組合物和半導體元件的製造方法
KR20220098780A (ko) 화학 기계 연마용 조성물 및 화학 기계 연마 방법
TWI854586B (zh) 半導體製程用組合物以及基板的拋光方法
JP7499908B2 (ja) 半導体工程用組成物及びそれを用いた半導体素子の研磨方法
WO2024162160A1 (ja) 化学機械研磨用組成物および研磨方法
JP7329035B2 (ja) 半導体工程用研磨組成物及び研磨組成物を適用した基板の研磨方法
WO2023085008A1 (ja) 化学機械研磨用組成物およびその製造方法、ならびに研磨方法
JP6892033B1 (ja) 化学機械研磨用組成物及び化学機械研磨方法
WO2023085007A1 (ja) 化学機械研磨用組成物および研磨方法
WO2023085009A1 (ja) 化学機械研磨用組成物および研磨方法
WO2023026814A1 (ja) 化学機械研磨用組成物および研磨方法
WO2023189400A1 (ja) 砥粒の製造方法、化学機械研磨用組成物および研磨方法
JP2023072344A (ja) 化学機械研磨用組成物および研磨方法
TW202128943A (zh) 化學機械研磨用組成物、化學機械研磨方法及化學機械研磨用粒子的製造方法
JP2023093850A (ja) 化学機械研磨用組成物および研磨方法
TW202313922A (zh) 化學機械研磨用組成物及研磨方法
JP2017014354A (ja) 研磨液