JP7499908B2 - 半導体工程用組成物及びそれを用いた半導体素子の研磨方法 - Google Patents

半導体工程用組成物及びそれを用いた半導体素子の研磨方法 Download PDF

Info

Publication number
JP7499908B2
JP7499908B2 JP2023050416A JP2023050416A JP7499908B2 JP 7499908 B2 JP7499908 B2 JP 7499908B2 JP 2023050416 A JP2023050416 A JP 2023050416A JP 2023050416 A JP2023050416 A JP 2023050416A JP 7499908 B2 JP7499908 B2 JP 7499908B2
Authority
JP
Japan
Prior art keywords
weight
parts
composition
polishing
semiconductor processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023050416A
Other languages
English (en)
Other versions
JP2023156988A (ja
Inventor
ハン、ドクス
ホン、スンチョル
パク、ハンテ
キム、ファンチョル
イ、ヒョンジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SK Enpulse Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Enpulse Co Ltd filed Critical SK Enpulse Co Ltd
Publication of JP2023156988A publication Critical patent/JP2023156988A/ja
Application granted granted Critical
Publication of JP7499908B2 publication Critical patent/JP7499908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1409Abrasive particles per se
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1436Composite particles, e.g. coated particles
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • C23F3/04Heavy metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • C23F3/04Heavy metals
    • C23F3/06Heavy metals with acidic solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

具現例は、半導体の製造及び加工工程に適用可能な組成物に関し、半導体基板の研磨工程に適用できる組成物に関する。
CMP工程とは、半導体の製造時にウエハの表面を研磨パッド(pad)及びスラリー組成物を用いて平坦化させることである。CMP工程は、研磨パッドとウエハを接触させた後、研磨パッド及びウエハが回転と直線運動を混合したオービタル運動を行いながら、研磨剤が含まれたスラリー組成物を用いて研磨する工程である。
CMP工程に用いられるスラリー組成物は、大別して、物理的作用をする研磨粒子と化学的作用をするエッチャント(etchant)などの化合物で構成されている。したがって、スラリー組成物は、物理的作用と化学的作用によって、ウエハ表面に露出された部分を選択的にエッチングして、より一層最適化し、広範囲な平坦化工程を行う。
銅配線の研磨において、異なる種類の膜質に対する研磨速度の調節が非常に重要である。
銅配線の研磨時の研磨対象は、直接的に銅配線だけでなく、バリア(barrier)膜と絶縁膜(passivation layer)を含む。このとき、銅に対する研磨速度と異なる2種類の膜質に対する研磨速度の差によっても研磨性能が変わる。
関連する先行技術として、韓国公開特許第10-2006-0059216号、韓国登録特許第10-2261822号などがある。
具現例の目的は、研磨工程をさらに効率的に進行可能であり、互いに異なる複数の膜質が外部に露出された表面の研磨において、各膜質間の厚さの偏差なしに平坦に研磨された表面を実現できる半導体工程用組成物、半導体素子の製造方法などを提供することである。
上記目的を達成するために、具現例に係る半導体工程用組成物は、アミノシラン系化合物で表面改質された研磨粒子と;アゾール系化合物を含む銅腐食防止剤と;ベタイン基とサリチル基を有する化合物またはその誘導体を含む銅表面保護剤と;分子内にフッ素を有する界面活性剤と;を含む。
前記表面改質された研磨粒子は、表面にアミノシラン基を有するものであってもよい。
前記アゾール系化合物と前記銅表面保護剤は、1:0.2~4の重量比率で含まれてもよい。
前記アゾール系化合物と前記界面活性剤は、1:0.001~0.2の重量比率で含まれてもよい。
前記アゾール系化合物は、前記研磨粒子100重量部を基準として0.02~2重量部含まれてもよい。
前記アミノシラン系化合物と前記アゾール系化合物は、1:0.1~0.28の重量比率で含まれてもよい。
前記半導体工程用組成物は、前記研磨粒子を1重量%以上17重量%以下含むことができる。
前記半導体工程用組成物は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含む表面を研磨するスラリーであってもよい。
前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面をAFMで測定したRmaxが220nm以内であってもよい。
上記目的を達成するために、具現例に係る半導体工程用組成物は、アミノシラン系化合物で表面改質された研磨粒子と;アゾール系化合物を含む銅腐食防止剤と;ベタイン基とサリチル基を有する化合物またはその誘導体を含む銅表面保護剤と;分子内にフッ素を有する界面活性剤と;を含むことができる。
前記半導体工程用組成物は、下記式1による銅侵食抑制指数(Er)が8~15であってもよい。
[式1]
前記式1において、indexCは、下記式2による値であり、Cabは、半導体工程用組成物全体に含有された研磨粒子の含量(重量%)であり、Psは、前記研磨粒子100重量部に適用されるアミノシラン系化合物の含量(重量部)であり、
[式2]
前記式2において、
前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量である。
前記半導体工程用組成物は、窒化シリコン研磨向上剤をさらに含み、前記indexCは、下記式2-1による値であってもよい。
[式2-1]
前記式2-1において、
前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量であり、C5は、前記半導体工程用組成物全体100重量部に含有された窒化シリコン研磨向上剤の含量である。
前記半導体工程用組成物で研磨された直径5μmの円形の銅ビアの表面をAFMで測定した表面積差パーセント(Surface Area Difference)が2.5%未満であってもよい。
上記目的を達成するために、具現例に係る基板の研磨方法は、研磨パッドが装着された定盤、及び基板を収容するキャリアを準備する準備ステップと;前記定盤及び前記キャリアのうちの少なくとも1つ以上を回転させ、前記研磨パッドの研磨面によって前記基板の表面を平坦化して、研磨された基板を製造する研磨ステップと;を含む。
前記研磨は、半導体工程用組成物の存在下で行われ、前記半導体工程用組成物は、上述した半導体工程用組成物である。
前記研磨ステップを経た基板の表面は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含むことができる。
前記研磨ステップを経た基板の表面において直径5μmの円形の銅ビアをAFMで測定した歪度(Skewness)の絶対値が1以下であってもよい。
前記基板の研磨方法は、窒化シリコンの研磨率に対する酸化シリコンの研磨率の比率であるSiO/SiN選択比が3以上であってもよい。
前記基板の研磨方法は、銅の研磨率に対する酸化シリコンの研磨率の比率であるSiO/Cu選択比が0.9以上であってもよい。
具現例の半導体工程用組成物、半導体用基板の研磨方法などは、研磨工程をさらに効率的に進行可能である。特に貫通電極(Through Via)を有する基板の研磨工程に適用する際に、ディッシング(Dishing)、腐食(Erosion)、突出(Protrusion)などの欠陥を最小化し、互いに異なる複数の膜質が外部に露出された表面の研磨において、各膜質間の厚さの偏差なしに平坦に研磨された表面を実現することができる。
具現例の半導体工程用組成物、基板の研磨方法などは、銅と;酸化シリコン及び窒化シリコンのうちの少なくとも1以上の材料と;が同時に露出された表面を研磨する際に、研磨率が比較的高いながらも、各材料間の厚さの偏差なしに平坦に研磨された表面を実現することができる。
半導体工程用組成物によって平坦化される貫通電極を含む基板を断面で説明する概念図である。 基板の断面を活用してディッシングを説明する概念図である。 基板の断面を活用して金属の腐食を説明する概念図である。 実施例で製造したサンプルの表面のAFM写真であって、e1は実施例1、e3は実施例3、ce1は比較例1、そして、ce2は比較例2のサンプルを意味する。
以下、具現例の属する技術分野における通常の知識を有する者が容易に実施できるように、実施例について詳細に説明する。しかし、本発明は、様々な異なる形態で実現可能であり、ここで説明する実施例に限定されない。
本明細書において、ある構成が他の構成を「含む」とするとき、これは、特に反対の記載がない限り、それ以外の他の構成を除くものではなく、他の構成をさらに含むこともできることを意味する。
本明細書において、ある構成が他の構成と「連結」されているとするとき、これは、「直接的に連結」されている場合のみならず、「それらの間に他の構成を介在して連結」されている場合も含む。
本明細書において、A上にBが位置するという意味は、A上に直接当接してBが位置するか、またはそれらの間に他の層が位置しながらA上にBが位置することを意味し、Aの表面に当接してBが位置することに限定されて解釈されない。
本明細書において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」という用語は、マーカッシュ形式の表現に記載された構成要素からなる群から選択される1つ以上の混合又は組み合わせを意味するものであって、前記構成要素からなる群から選択される1つ以上を含むことを意味する。
本明細書において、「A及び/又はB」の記載は、「A、B、または、A及びB」を意味する。
本明細書において、「第1」、「第2」又は「A」、「B」のような用語は、特に説明がない限り、同一の用語を互いに区別するために使用される。
本明細書において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。
具現例に係る半導体工程用組成物は、アミノシラン系化合物で表面改質された研磨粒子と;アゾール系化合物を含む銅腐食防止剤と;ベタイン基とサリチル基を有する化合物またはその誘導体を含む銅表面保護剤と;分子内にフッ素を有する界面活性剤と;を含む。
前記表面改質された研磨粒子は、表面にアミノシラン基を有するものである。
以下、具現例をより詳細に説明する。
研磨粒子
研磨粒子は、主に物理的なエッチング作用をし、研磨対象の表面との機械的摩擦を通じて平坦化作用をすることができる。
研磨粒子は、無機粒子、有機粒子、または有機無機複合粒子を含むことができる。
前記無機粒子は、有機物で表面改質された無機粒子を含むことができる。すなわち、無機粒子は、微量の有機成分を含む場合も包括する概念として理解されなければならない。このとき、微量とは、全研磨粒子100重量部を基準として約0.03重量部以下の含量を意味する。前記有機無機複合粒子は、有機成分が前記無機成分100重量部を基準として50~200重量部含まれたものを含む。
前記無機粒子は、例示的に、シリカ(Silica、SiO)、セリア(Ceria、CeO)、アルミナ(Alumina、Al)、ジルコニア(Zirconia、ZrO)及びこれらの組み合わせからなる群から選択された1つの金属酸化物粒子を含むことができる。
前記研磨粒子はコロイド状態であってもよい。例えば、前記研磨粒子はコロイダル無機粒子を含むことができる。
前記研磨粒子は、官能基が露出された表面を有する金属酸化物粒子であってもよい。
前記表面は、アミン基を末端に含む官能基を含むことができる。
前記アミン基を末端に含む官能基は、シラン化合物で前記研磨粒子を表面改質して前記研磨粒子の表面に導入することができる。
シラン化合物は、例示的に、アミノシラン、ウレイドシランまたはこれらの組み合わせであってもよく、特にアミノシランであってもよい。前記アミノシランは、例示的に、3-アミノプロピルトリエトキシシラン、ビス[(3-トリエトキシシリル)プロピル]アミン、3-アミノプロピルトリメトキシシラン、ビス[(3-トリメトキシシリル)プロピル]アミン、3-アミノプロピルメチルジエトキシシラン、3-アミノプロピルメチルジメトキシシラン、N-[3-(トリメトキシシリル)プロピル]エチレンジアミン、N-ビス[3-(トリメトキシシリル)プロピル]-1,2-エチレンジアミン、N-[3-(トリエトキシシリル)プロピル]エチレンジアミン、ジエチレントリアミノプロピルトリメトキシシラン、ジエチレントリアミノプロピルメチルジメトキシシラン、ジエチルアミノメチルトリエトキシシラン、ジエチルアミノプロピルトリメトキシシラン、ジエチルアミノプロピルトリエトキシシラン、ジメチルアミノプロピルトリメトキシシラン、N-[3-(トリメトキシシリル)プロピル]ブチルアミン、及びこれらの組み合わせからなる群から選択されたいずれか1つであってもよい。前記ウレイドシランは、3-ウレイドトリメトキシシラン、3-ウレイドトリエトキシシラン、及びこれらの組み合わせからなる群から選択されたいずれか1つであってもよい。
シラン化合物は、前記金属酸化物粒子100重量部を基準として0.05~10重量部で適用されてもよい。シラン化合物は、前記金属酸化物粒子100重量部を基準として0.1~5重量部で適用されてもよい。シラン化合物は、前記金属酸化物粒子100重量部を基準として0.1~3重量部で適用されてもよい。このような場合、金属酸化物粒子の表面に意図する改質が十分に行われ得、前記シラン化合物が他の構成成分と共に適用されて、研磨粒子の研磨速度及び品質を目的とするレベルに維持することができる。
前記アミノシラン系化合物は、後述するアゾール系化合物1重量部を基準として0.01~70重量部で適用されてもよく、または0.01~30重量部で適用されてもよい。前記アミノシラン系化合物は、後述するアゾール系化合物1重量部を基準として0.1重量部~0.28重量部で適用されることがよい。この場合、最小限の表面処理剤を適用しながらも、優れたエッチング効果を得ることができるという利点がある。
前記研磨粒子の直径(D50)が10nm~120nmであってもよい。前記研磨粒子の直径(D50)が15nm~90nmであってもよい。前記研磨粒子の直径(D50)が20nm~60nmであってもよい。前記研磨粒子の直径が120nmを超える場合には、研磨対象の基板などにスクラッチなどの欠陥を発生させる可能性が大きくなることがある。前記直径が10nm未満である場合には、粒子の分散性が悪くなったり、欠陥の発生がむしろ大きくなったりすることがある。前記直径が20nm~60nmである場合、微細な配線幅を有する基板の半導体工程用組成物に適用する際に、優れた物性を得ることができる。
上述した直径は、DLS(dynamic light scattering)方式で粒子の大きさを測定するMalvern社のNano-ZS装備を基準とする。
前記研磨粒子は、ゼータ電位が+1mV~+80mVであるものが適用されてもよく、+2mV~+50mVであるものが適用されてもよく、または+20mV~+40mVであるものが適用されてもよい。無機粒子又は有機粒子自体が前記範囲のゼータ電位を有さない場合、表面改質を通じて前記のようなゼータ電位を有するように処理されたものが適用され得る。
前記研磨粒子のゼータ電位は、その測定方法が特に制限されないが、例えば、ゼータ電位測定装備(Malvern社、Zeta-sizer Nano ZS)を用いて、測定用セル(cell)に前記研磨粒子を約1mL程度投入した後に測定することができる。
前記研磨粒子は、コロイダルシリカ粒子の表面をアミノシランで改質して前記範囲のゼータ電位を有するものであってもよい。
前記研磨粒子は、前記半導体工程用組成物全体を基準として1重量%以上含まれてもよく、3重量%以上含まれてもよく、または4重量%以上含まれてもよい。前記研磨粒子は、前記半導体工程用組成物全体を基準として8重量%以下含まれてもよく、または7重量%以下含まれてもよい。
半導体工程用組成物が上述した範囲で研磨粒子を含む場合、さらに効率的な研磨工程の運営が可能である。
銅腐食防止剤
銅腐食防止剤はアゾール系化合物を含む。
アゾール系化合物は、例示的に、ベンゾトリアゾール(Benzotriazole、BTA)、5-メチル-1H-ベンゾトリアゾール(5-Methyl-1H-Benzotriazole、5-MBTA)、3-アミノ-1,2,4-トリアゾール(3-Amino-1,2,4-Triazole)、5-フェニル-1H-テトラゾール(5-Phenyl-1H-Tetrazole)、3-アミノ-5-メチル-4H-1,2,4-トリアゾール(3-Amino-5-Methyl-4H-1,2,4-Triazole)、5-アミノテトラゾール(5-Aminotetrazole、ATZ)、1,2,4-トリアゾール(1,2,4-Triazole)、トリルトリアゾール(Tolyltriazole)及びこれらの組み合わせからなる群から選択された1つを含むことができる。
アゾール系化合物は、5-アミノテトラゾール(5-Aminotetrazole、ATZ)、5-メチル-1H-ベンゾトリアゾール(5-Methyl-1H-Benzotriazole、5-MBTA)及びこれらの組み合わせからなる群から選択された1つを含むことができる。
アゾール系化合物は、研磨過程で銅表面に作用して銅の腐食を防止する役割をすることができる。
前記アゾール系化合物は、前記研磨粒子100重量部を基準として0.02~2.00重量部含まれてもよく、0.03~1.5重量部含まれてもよく、または0.5~1.5重量部含まれてもよい。
このような範囲で前記アゾール系化合物を含む場合、半導体工程用組成物の銅表面の腐食防止効果を得ることができ、特に、ビアホールの表面のように相対的に広い表面などに強い腐食防止効果を提供することができる。
銅表面保護剤
銅表面保護剤は、ベタイン基とサリチル基を有する化合物またはその誘導体であってもよい。
銅表面保護剤はベタインサリチラート(Betaine Salicylate)を含むことができる。
銅表面保護剤は、ベタインハイドロクロライド(Betaine hydrochloride)、ベタイン過塩素酸(Betaine perchloric acid)、ベタインアルデヒドクロライド(Betaine aldehyde chloride)及びこれらの組み合わせからなる群から選択されたいずれか1つ;及び/又はサリチル酸;を含むことができる。
前記銅表面保護剤は、研磨過程で銅表面を効果的に保護して、相対的に脆い特性を有する銅が比較的広く露出されるビアの表面で研磨によるディッシングが発生することを実質的に抑制することができる。
前記銅表面保護剤は、前記研磨粒子100重量部を基準として0.1~1.5重量部含まれてもよく、または0.13~0.42重量部含まれてもよい。
銅表面保護剤は、水溶液下でイオンに分離されていてもよく、溶媒である水(pure water)を除去する方法で銅表面保護剤の含量及び/又は含量の比率などを確認することができる。
前記半導体工程用組成物は、前記アゾール系化合物の含量1を基準として前記銅表面保護剤を0.2~4の重量比率で含んでもよく、0.2~2.5の重量比率で含んでもよく、0.4~2.0の重量比率で含んでもよく、0.4~1.0の重量比率で含んでもよく、または0.4~0.6の重量比率で含んでもよい。
前記アゾール系化合物及び前記銅表面保護剤は、それぞれ、強い銅表面腐食抑制効果及び相対的に弱い銅表面腐食抑制効果をもたらし、銅表面の過度の腐食やディッシングの発生を制御して、速い研磨速度で研磨を行っても優れた研磨品質を得ることができる。
界面活性剤
半導体工程用組成物は、分子内にフッ素を有する界面活性剤を含む。
フッ素を有する界面活性剤は、例示的に、BNOCHEM社のBNO-BS-BOH、Chemours社のFS-30、FS-31、FS-34、ET-3015、ET-3150、ET-3050、Capstone FS-3100などが単独でまたは混用されて適用されてもよい。
フッ素を有する界面活性剤は、研磨粒子が研磨対象の表面に過度に吸着することを効果的に防止することができる。また、シリコン酸化膜などの平坦化対象の表面を研磨に有利な状態に変化又は維持させることができる。
フッ素を有する界面活性剤は、前記研磨粒子100重量部を基準として0.003重量部~0.05重量部で半導体工程用組成物に含まれてもよく、0.005重量部~0.03重量部で含まれてもよく、または0.007重量部~0.02重量部で含まれてもよい。このような範囲で前記フッ素を有する界面活性剤を含む場合、被研磨物の表面に研磨粒子が過度に吸着して発生するディフェクト現象が減少する効果を得ることができる。
前記半導体工程用組成物は、前記アゾール系化合物の含量1を基準として、前記フッ素を有する界面活性剤を0.001~0.2の重量比率で含んでもよく、0.013~1.5の重量比率で含んでもよく、または0.015~0.05の重量比率で含んでもよい。このような含量の比率で適用する場合、研磨過程で発生する粒子の表面への吸着によるディフェクトの発生を抑制しながら、界面活性剤が他の成分と相互作用して付着性異物を生成することを実質的に抑制することができる。
窒化シリコン研磨向上剤
半導体工程用組成物は、窒化シリコン研磨向上剤をさらに含むことができる。
窒化シリコン研磨向上剤はリン酸系化合物を含むことができる。前記リン酸系化合物は、シリコン窒化膜などのバリア膜質の研磨特性の調節に役立ち得る。
リン酸系化合物は、例えば、リンモリブデン酸(phosphomolybdic acid)またはその塩、ニトリロトリス(メチレンホスホン酸)(nitrilotris(methylenephosphonic acid))またはその塩、三塩化リン(phosphorus trichloride)またはその塩、ピロリン酸(pyrophosphate)またはその塩;及びこれらの組み合わせからなる群から選択された1つであってもよい。前記塩は、ナトリウム塩、カリウム塩などが適用されてもよい。
前記リン酸系化合物は、ニトリロトリス(メチレンホスホン酸)(nitrilotris(methylenephosphonic acid))及び/又はピロリン酸カリウム(potassium pyrophosphate)を含むことができる。
半導体工程用組成物は、前記研磨粒子100重量部を基準として、前記リン酸系化合物を0重量部~0.005重量部含んでもよく、0重量部~0.004重量部含んでもよく、または0重量部~0.003重量部含んでもよい。
半導体工程用組成物は、前記研磨粒子100重量部を基準として、前記リン酸系化合物を0.001以下含んでもよく、または実質的に含まなくてもよい。
半導体工程用組成物は、前記アゾール系化合物1重量部を基準として、前記リン酸系化合物を0重量部~0.05重量部含んでもよく、0重量部~0.01重量部含んでもよく、または0重量部~0.003重量部含んでもよい。
前記半導体工程用組成物にリン酸系化合物をさらに適用する場合、シリコン窒化膜のようなバリア膜質に対する研磨特性の調節に役立ち得る。
その他の添加剤
半導体工程用組成物は、添加剤として有機酸を含むことができる。
前記有機酸は、主にキレーターとしての役割を行うことができ、具体的に、銅イオンと有機酸の水酸化基が互いに結合して銅イオンをトラップ(trap)し、研磨効率を向上させることができる。
例えば、前記有機酸は、酢酸(acetic acid)、ギ酸(formic acid)、安息香酸(benzoic acid)、ニコチン酸(nicotinic acid)、ピコリン酸(picolinic acid)、アラニン(alanine)、フェニルアラニン(phenylalanine)、バリン(valine)、ロイシン(leucine)、イソロイシン(isoleucine)、アルギニン(arginine)、アスパラギン酸(aspartic acid)、クエン酸(citric acid)、アジピン酸(adipic acid)、コハク酸(succinic acid)、シュウ酸(oxalic acid)、グリシン(glycine)、グルタミン酸(glutamic acid)、グルタル酸(glutaric acid)、フタル酸(phthalic acid)、ヒスチジン(histidine)、トレオニン(threonine)、セリン(serine)、システイン(cysteine)、メチオニン(methionine)、アスパラギン(asparagine)、チロシン(tyrosine)、ジヨードチロシン(diiodotyrosine)、トリプトファン(tryptophan)、プロリン(proline)、オキシプロリン(oxyproline)、エチレンジアミンテトラ酢酸(EDTA)、ニトリロトリ酢酸(NTA)、イミノジ酢酸(IDA)及びこれらの組み合わせからなる群から選択された1つを含むことができる。
半導体工程用組成物は、前記有機酸としてクエン酸を含むことができる。
半導体工程用組成物は、溶液が適切なpH範囲に製造されて維持されるために、前記構成成分以外に、酸成分が追加され得る。前記酸成分は、pH調節剤と共に半導体工程用組成物に適用され得る。
前記酸成分は、塩酸(HCl)、リン酸(HPO)、硫酸(HSO)、硝酸(HNO)などを1種または2種以上適用してもよい。前記pH調節剤は、水酸化アンモニウム(NHOH)、水酸化カリウム(KOH)、水酸化ナトリウム(NaOH)などが1種または2種以上適用されてもよい。
前記酸成分及びpH調節剤は、意図するpHに合わせて適切な量で適用することができる。
半導体工程用組成物は、非イオン性高分子をさらに含むことができる。
非イオン性高分子は、ポリエチレングリコール、ポリプロピレングリコール、ポリビニルピロリドン、ポリエチレンオキシド、ポリプロピレンオキシド、ポリアルキルオキシド、ポリオキシエチレンオキシド、ポリエチレンオキシド-プロピレンオキシド共重合体、セルロース、メチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、カルボキシメチルセルロース、カルボキシメチルヒドロキシエチルセルロース、スルホエチルセルロース及びカルボキシメチルスルホエチルセルロースからなる群から選択される少なくともいずれか1つであってもよい。
非イオン性高分子は、重量平均分子量が25,000g/mol未満であるものが適用されてもよい。前記非イオン性高分子の重量平均分子量が25,000g/mol未満である場合、非イオン性高分子は優れた溶解度及び分散性を有することができる。非イオン性高分子は、重量平均分子量が1,000g/mol以上25,000g/mol未満であるものが適用されてもよい。このような範囲の非イオン性高分子を適用する場合、半導体工程用組成物は、より優れた溶解性、分散安定性などを有することができ、研磨特性にも有利である。
半導体工程用組成物は、前記有機酸と別途にまたは共に追加のキレーター化合物をさらに含むことができる。キレーターは、金属または金属イオンを吸着して除去が容易なようにする。
例示的に、キレーターは、分子内にカルボキシル基またはアルコール基を2以上含むものであってもよい。キレーターとしては、分子内にカルボキシル基またはアルコール基を2以上含むものを2種以上適用することができる。具体的に、前記キレーターは、EDTA(ethylenediaminetetraacetic acid)、グリシン(Glycine)、カルボン酸類及びこれらの組み合わせからなる群から選択されたいずれか1つを含むことができる。前記カルボン酸類は、分子内に少なくとも1つまたは2つ以上のカルボキシル基を含む化合物を意味する。
半導体工程用組成物は溶媒をさらに含む。
半導体工程用組成物は水分散液であってもよい。
水分散液とは、主な溶媒として純水(pure water)を適用したものを意味し、一部の液状有機物や一部に有機溶媒を含む場合を含む。
半導体工程用組成物
半導体工程用研磨組成物は酸性溶液であってもよい。
具体的に、前記半導体工程用研磨組成物のpHは2~5であってもよい。前記半導体工程用研磨組成物のpHは2~4.5であってもよく、または2~4であってもよい。このような範囲で前記組成物の酸性環境を維持する場合、金属成分や研磨装置の過度の腐食は防止しながら、研磨速度及び品質を一定レベル以上に維持することができる。
銅は比較的脆い特性を有し、酸化シリコンと窒化シリコンは比較的硬い特徴を有するので、これらが同時に露出されている表面を速くかつ平らに研磨することは容易ではない。
前記半導体工程用組成物は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含む表面を研磨するスラリーとして適用され、優れた研磨効果を得ることができる。
前記半導体工程用組成物は、比較的速い研磨速度で研磨しても、銅などの脆い特性を有する部分の腐食やディッシングなどのディフェクトが発生しなくなり得る。
具体的に、半導体工程用組成物は、貫通電極(Through Via)が含まれた半導体ウエハなどの基板の研磨工程に適用するのに有利である。
図1は、半導体工程用組成物によって平坦化される基板(貫通電極を含むもの)を断面で説明する概念図であり、図2は、基板の断面を活用してディッシングを説明する概念図であり、図3は、基板の断面を活用して金属の腐食を説明する概念図である。図1乃至図3を参考にして、より具体的に説明する。
貫通電極が含まれる基板100は、絶縁膜11として機能するSiOなどの絶縁膜材料、金属イオンの移動を防ぐバリア膜13として機能するSiNなどのバリア膜材料、そして、電気伝導性を有して電気的信号を伝達する伝導性膜15として適用される銅などの伝導性膜材料を含む。
基板の平坦化過程は、互いに異なる特性を有する2種類、または3種類の膜質が同時に露出される表面を平坦化する。互いに異なる膜質は互いに異なる特性(強度、酸化の程度など)を有するため、これらを同時に速く平坦化することが容易ではない。
半導体基板は、導線が細線(fine line)化され、貫通電極の活用が頻繁になるなど、細密化、複雑化されている。そのため、工程の効率性と共に、さらに厳格な平坦化工程が求められる。貫通電極は、細線と比較してさらに広い露出面積を有し、金属酸化物や金属窒化物よりも脆い金属で構成される特性があるため、ディッシング(図2参照)や金属の腐食(図3参照)などの欠陥がさらに発生しやすい。
貫通電極部分に過度のディッシング、腐食などが発生すると、上下方向の不完全な電気的接続が発生し、これは、十分な電気信号の伝達が難しくなってしまい、半導体に致命的な欠陥をもたらし得る。
具現例の半導体工程用組成物は、効率的な研磨工程を適用しながらも、銅などの伝導性膜に侵食が発生することを実質的に抑制する。
研磨条件)スラリーの流速:300ml/min、キャリア速度:120rpm、プラテン速度:117rpm、加圧:3.0psi down pressure、研磨装備はCTS社の300mm CMP装備を適用し、研磨パッドはSKCソルミックス社のHD-500モデルの研磨パッドを適用。
前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面は、AFMで測定したRmax粗さが220nm以下であってもよく、200nm以下であってもよく、180nm以下であってもよく、または160nm以下であってもよい。前記Rmax粗さは100nm以上であってもよい。Rmaxは、最大高さ粗さを意味するもので、中心線平均粗さを意味するRaとは区別される変数である。Rmaxは、測定範囲内で最大山高さと最大谷深さとを合わせた値である。前記のようなRmax粗さの値は、侵食などの発生を実質的に減少させたことを意味する。
前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面は、AFMで測定した表面積差パーセント(Surface Area Difference)が2.5%未満であってもよく、2.3%以下であってもよく、2.2%以下であってもよく、2%以下であってもよく、または1.8%以下であってもよい。前記表面積差パーセントは1%以上であってもよい。表面積差は、Sdrと表すこともあり、実際の表面積と投射された表面積との差をいう。表面積差は、表面の複雑性を示す指標の一つとして活用可能であり、%で示すので表面積差パーセントと称する。このように低い表面積差を有すれば、表面の複雑性が非常に低いこと、すなわち、より一層平坦な表面を有するということを意味する。
前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面は、AFMで測定した歪度(Skewness)の絶対値が1以下であってもよく、0.96以下であってもよく、0.8以下であってもよく、または0.6以下であってもよい。前記歪度の絶対値は0.2以上であってもよい。このように歪度の絶対値が小さい場合、表面の非対称性が相対的に僅かであることを意味し、円形ビアの研磨された表面であることを考慮すると、このような歪度特性を有する表面は、より一層平らな特性を有することができる。
前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面は、AFMで測定したZ rangeが220nm以下であってもよく、200nm以下であってもよく、180nm以下であってもよく、または160nm以下であってもよい。前記Z rangeは100nm以上であってもよい。Z rangeは、AFM測定により導出される変数の一つである。このようなZ rangeを有する場合、より一層平坦な表面であるということを示すことができる。
前記粗さなどの変数は、AFM装備により表面プロファイルを測定して算出可能であり、Park Systems社のXE-150装備を活用して製造社のマニュアルに従って測定可能である。
半導体工程用組成物は、下記式1で表される銅侵食抑制指数(Er、単位なし)が8~15であってもよい。
[式1]
式1において、indexCは、下記式2又は式2-1による値であり、単位は適用がない。
式1において、Cabは、半導体工程用組成物全体に含有された研磨粒子の含量(重量%)であり、Psは、前記研磨粒子100重量部に適用されるアミノシラン系化合物の含量(重量部)である。
[式2]
式2において、
前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量である。
[式2-1]
前記式2-1において、
前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量であり、C5は、前記半導体工程用組成物全体100重量部に含有された窒化シリコン研磨向上剤の含量である。
前記銅侵食抑制指数(Er、単位なし)は8~15であってもよく、8~14であってもよく、または8~13であってもよい。このような銅侵食抑制指数を有する半導体工程用組成物は、銅の研磨率、窒化シリコンの研磨率、及び酸化シリコンの研磨率がいずれも一定レベル以上の優れた値を得ると同時に、被研磨面の銅への侵食(corrosion)の発生を抑制することができる。
半導体工程用組成物は、ディッシング、侵食などの程度を許容可能なレベル以内に制御しながら、同時に効率的な研磨工程の進行が可能である。
半導体工程用組成物は、互いに異なる膜質を有する基板表面の研磨時に、各膜質の研磨速度の比率が下記の範囲を有するようにすることができる。
半導体工程用組成物は、窒化シリコンの研磨率に対する酸化シリコンの研磨率の比率であるSiO/SiN選択比が3以上になるように研磨することができる。前記SiO/SiN選択比は3~10であってもよく、または3~7であってもよい。
半導体工程用組成物は、銅の研磨率に対する酸化シリコンの研磨率の比率であるSiO/Cu選択比が0.9以上になるように研磨することができる。前記SiO/Cu選択比は0.9~2であってもよく、または0.9~1.5であってもよい。
このような研磨選択比で研磨可能な半導体工程用組成物は、銅、酸化シリコン、及び窒化シリコンを全て有する被研磨物の表面を研磨する際に、効率的な平坦化を提供することができる。
半導体工程用組成物の銅の研磨率は、約2000Å/min~約4600Å/minであってもよく、約2100Å/min~約4000Å/minであってもよく、約2200Å/min~約3800Å/minであってもよく、または約2200Å/min~約3000Å/minであってもよい。
半導体工程用組成物の窒化シリコンの研磨率は、300Å/min~2700Å/minであってもよく、400Å/min~約2500Å/minであってもよく、または約500Å/min~約1500Å/minであってもよい。
半導体工程用組成物の酸化シリコンの研磨率は、2300Å/min~4400Å/minであってもよく、2500Å/min~約4000Å/minであってもよく、または約3000Å/min~約3700Å/minであってもよい。
具現例の半導体工程用組成物を適用すると、ディッシングの発生などを実質的に抑制しながら、互いに異なる3種類の膜質の基板表面を効率的にエッチングすることができる。
前記研磨率または研磨率の比率は、上述した研磨条件で測定したものを基準とする。
上述した特徴を有する半導体工程用組成物は、効率的な研磨工程の進行が可能でありながらも、伝導性膜のディッシングの発生を抑制することで、貫通電極などが形成された基板の研磨などへの適用に有利である。
具現例の半導体工程用組成物の製造は、研磨粒子と各構成成分を純水のような溶媒に混合する方式で適用され得、粒子の分散が良好に行われるように通常の方式で撹拌する過程を含むことができる。前記研磨粒子を表面改質されたものとして適用するとき、まず、研磨粒子の表面改質を行った後、その粒子を分散させる方法で適用可能である。
具現例の半導体工程用組成物の適用は、基板研磨装置に被研磨物と研磨パッドを装着した後、前記半導体工程用組成物を注入しながら加圧及び回転して行われ得、前記で説明する特徴は、前記研磨条件で測定したものを基準として説明する。但し、前記半導体工程用組成物の活用が前記研磨条件に限定されるものではない。
基板の研磨方法
具現例に係る基板の研磨方法は、研磨パッドが装着された定盤、及び研磨対象を収容するキャリアを準備する準備ステップと;前記定盤及び前記キャリアのうちの少なくとも1つ以上を回転させて、前記研磨パッドの研磨面によって前記研磨対象の表面を研磨する研磨ステップと;を含む。
前記研磨は、半導体工程用組成物の存在下で行われ、前記半導体工程用組成物は、上述したものが適用される。
前記研磨ステップを経た基板の表面は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含み、銅貫通電極を有する基板であってもよい。
半導体工程用組成物、選択比、研磨率、ディッシング、腐食などの具体的な説明は、上記の説明と重複するので、その記載を省略する。
以下、具体的な実施例を通じてより具体的に説明する。下記実施例は、本発明の理解を助けるための例示に過ぎず、本発明の範囲がこれに限定されるものではない。
1.半導体工程用組成物の製造
下記表1に提示された組成でpHが2以上4.0未満である半導体工程用組成物を製造した。
研磨粒子としてコロイダルシリカを適用し、エタノール溶液中に分散されたTEOS(Tetraethyl orthosilicate)の縮合反応によって製造されたコロイダルシリカを活用した。表面処理剤は、アミン系シランである3-アミノプロピルトリエトキシシランを適用し、直径が約45nmである表面改質されたコロイダルシリカを研磨粒子として適用した。
銅腐食防止剤としてATZ(5-aminotetrazole)、銅表面保護剤としてベタインサリチラート、界面活性剤として炭素数3~8のフッ素官能基を含む非イオン性界面活性剤(capstone FS-3100)を適用した。窒化シリコン研磨向上剤は、製造例に応じて投入するか、または投入しなかった。窒化シリコン研磨向上剤は、ニトリロトリス(メチレンホスホン酸)を適用した。超純水は、半導体工程用組成物全体が100重量部になるように残量の分だけ適用した。pH調節剤として、酢酸(acetic acid)及びKOH溶液を使用した。溶媒としては超純水を適用した。前記半導体工程用組成物を20℃~25℃の常温条件下で200rpmで撹拌しながら、水素イオン濃度(pH)測定装置(Horiba社、Laqua)を用いてpHを測定し、上述した範囲であることを確認した。
*組成物100重量部基準の含量を表示し、括弧内の表示は、銅腐食防止剤であるアゾール系化合物を基準として変換して計算した含量である。
2.半導体工程用組成物の物性評価
(1)研磨評価
厚さが約20,000Åである銅ウエハ、厚さが約12,000Åであるシリコン窒化膜ウエハ、そして、厚さが約20,000Åであるシリコン酸化膜ウエハを活用して、それぞれ研磨率に対する研磨評価を行った。
各ウエハは、60秒間、3.0psi down pressure、キャリア速度120rpm、プラテン速度117rpm、スラリーの流速300ml/minの条件で、CMP装置(CTS社の300mm CMP装備)にSKCソルミックス社のHD-500モデルの研磨パッドを装着した後、通常の方式により研磨を行った。
前記研磨工程が行われた後の各ウエハの厚さを測定し、これから当該スラリー組成物の銅膜、シリコン酸化膜、シリコン窒化膜に対する研磨率(研磨速度;Å/min)をそれぞれ算出した。
(2)銅ビアの腐食(Cu via corrosion)の測定
直径5μmのCuビア及びSiNで表面フィニッシングされたテスト用パターンウエハを、前記(1)研磨評価と同じ条件で研磨を行った後、洗浄した。洗浄は、自作のクリーニングケミカル(cleaning chemical)溶液を使用し、ブラシ(Brush)の回転速度500rpmを適用し、60秒間、2000cc/minのケミカル噴射条件で行われた。
クリーニング工程が完了したパターンウエハは、ウエハの位置別にセンター(center)、ミドル(middle)、エッジ(edge)に対して、BRUKER社の300mm専用のAFM設備であるDimension ICON装備を用いてVia表面の分析を行って表面粗さ値を得た。 の自制の
スキャンサイズは約5.0μm、スキャン速度は0.3Hzなどを適用し、チップは、BRUKER社のOLTESPA-R3モデル(Rectangular、Tip Radius Nom:7nm、max:10nm)が適用された。その他のより具体的な測定条件は、表面分析結果と共に下記表3に示した。
(3)銅侵食抑制指数(Er)の評価
下記式1による値を評価した。
[式1]
前記式1において、indexCは、下記式2又は式2-1による値であり、Cabは、半導体工程用組成物全体に含有された研磨粒子の含量(重量%)であり、Psは、前記研磨粒子100重量部に適用されるアミノシラン系化合物の含量(重量部)であり、
窒化シリコン研磨向上剤を含んだ場合は、式2によるindexC値を、含まなかった場合は、式2-1によるindexC値を、適用した。
[式2]
前記式2において、前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量である。
[式2-1]
前記式2-1において、
前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量であり、C5は、前記半導体工程用組成物全体100重量部に含有された窒化シリコン研磨向上剤の含量である。
前記表1~表3及び図4を参照すると、比較例において銅の侵食が顕著に発生した。比較例1、3及び4では、銅の侵食(corrosion)が明確に観察され、特に比較例2及び比較例4では、縁の侵食(Edge corrosion)が確認された(図4には実施例1、3、比較例1、2を提示する)。また、比較例2及び比較例4では、酸化シリコンに対する研磨率の低下が、比較例1では、窒化シリコンに対する研磨率の低下が確認された。
実施例は、銅の侵食が実質的に発生せず、特に、表面粗さRmaxにおいて比較例と大きな差を示した。反面、前記実施例は、Raにおいては比較例と大きな差を示さなかった。特に実施例3は、窒化シリコン膜質研磨向上剤を実質的に適用しなかったため、実施例1及び実施例2と比較して多少低い窒化シリコン膜質の研磨率を示したが、銅の研磨率は比較的優れた特性を示しながらも、銅の侵食が実質的に発生しない優れた効果を示した。ビアに露出される銅の場合、ラインを形成する銅と比較して広い表面を有し、この銅表面のディッシング又は侵食は、貫通電極の電流の流れや抵抗発生の程度に大きな影響を及ぼし得る。したがって、具現例の半導体工程用組成物は、貫通電極を有する基板の表面の研磨に有用であると考えられる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属する。
100 基板
11 絶縁膜
13 バリア膜
15 伝導性膜
20 ウエハ
D ディッシング
Zero line 基準線

Claims (15)

  1. アミノシラン系化合物で表面改質された研磨粒子と、
    アゾール系化合物を含む銅腐食防止剤と、
    ベタイン基とサリチル基を有する化合物またはその誘導体を含む銅表面保護剤と、
    分子内にフッ素を有する界面活性剤とを含み、
    前記表面改質された研磨粒子は、表面にアミノシラン基を有するものである、半導体工程用組成物。
  2. 前記アゾール系化合物と前記銅表面保護剤は、1:0.2~4の重量比率で含まれる、請求項1に記載の半導体工程用組成物。
  3. 前記アゾール系化合物と前記界面活性剤は、1:0.001~0.2の重量比率で含まれる、請求項1に記載の半導体工程用組成物。
  4. 前記アゾール系化合物は、前記研磨粒子100重量部を基準として0.02~2重量部含まれる、請求項1に記載の半導体工程用組成物。
  5. 前記アミノシラン系化合物と前記アゾール系化合物は、1:0.1~0.28の重量比率で含まれる、請求項1に記載の半導体工程用組成物。
  6. 前記半導体工程用組成物は、前記研磨粒子を1重量%以上17重量%以下含む、請求項1に記載の半導体工程用組成物。
  7. 前記半導体工程用組成物は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含む表面を研磨するスラリーである、請求項1に記載の半導体工程用組成物。
  8. 前記半導体工程用組成物で研磨された直径5μmの円形ビアの表面は、AFMで測定したRmaxが220nm以内である、請求項7に記載の半導体工程用組成物。
  9. アミノシラン系化合物で表面改質された研磨粒子と、
    アゾール系化合物を含む銅腐食防止剤と、
    ベタイン基とサリチル基を有する化合物またはその誘導体を含む銅表面保護剤と、
    分子内にフッ素を有する界面活性剤とを含み、
    下記式1による銅侵食抑制指数(Er)が8~15である、半導体工程用組成物。
    [式1]
    前記式1において、indexCは、下記式2による値であり、Cabは、半導体工程用組成物全体に含有された研磨粒子の含量(重量%)であり、Psは、前記研磨粒子100重量部に適用されるアミノシラン系化合物の含量(重量部)であり、
    [式2]
    前記式2において、
    前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量である。
  10. 前記半導体工程用組成物は、窒化シリコン研磨向上剤をさらに含み、
    前記indexCは、下記式2-1による値である、請求項9に記載の半導体工程用組成物。
    [式2-1]
    前記式2-1において、
    前記C1は、半導体工程用組成物全体100重量部に含有された研磨粒子に適用される前記アミノシラン系化合物の含量(重量部)であり、C2は、前記半導体工程用組成物全体100重量部に含有された前記アゾール系化合物の含量(重量部)であり、C3は、前記半導体工程用組成物全体100重量部に含有された前記銅表面保護剤の含量(重量部)であり、C4は、前記半導体工程用組成物全体100重量部に含有された前記界面活性剤の含量であり、C5は、前記半導体工程用組成物全体100重量部に含有された窒化シリコン研磨向上剤の含量である。
  11. 前記半導体工程用組成物で研磨された直径5μmの円形の銅ビアの表面をAFMで測定した表面積差パーセント(Surface Area Difference)が2.5%未満である、請求項9に記載の半導体工程用組成物。
  12. 研磨パッドが装着された定盤、及び基板を収容するキャリアを準備する準備ステップと、
    前記定盤及び前記キャリアのうちの少なくとも1つ以上を回転させ、前記研磨パッドの研磨面によって前記基板の表面を平坦化して、研磨された基板を製造する研磨ステップとを含み、
    前記研磨は、半導体工程用組成物の存在下で行われ、
    前記半導体工程用組成物は、請求項1又は9に記載のものであり、
    前記研磨ステップを経た基板の表面は、銅、窒化シリコン及び酸化シリコンをそれぞれ部分的に含む、基板の研磨方法。
  13. 前記研磨ステップを経た基板の表面において直径5μmの円形の銅ビアをAFMで測定した歪度(Skewness)の絶対値が1以下である、請求項12に記載の基板の研磨方法。
  14. 窒化シリコンの研磨率に対する酸化シリコンの研磨率の比率であるSiO/SiN選択比が3以上である、請求項12に記載の基板の研磨方法。
  15. 銅の研磨率に対する酸化シリコンの研磨率の比率であるSiO/Cu選択比が0.9以上である、請求項12に記載の基板の研磨方法。
JP2023050416A 2022-04-13 2023-03-27 半導体工程用組成物及びそれを用いた半導体素子の研磨方法 Active JP7499908B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220045762A KR20230146842A (ko) 2022-04-13 2022-04-13 반도체 공정용 조성물 및 이를 이용한 반도체 소자의 연마방법
KR10-2022-0045762 2022-04-13

Publications (2)

Publication Number Publication Date
JP2023156988A JP2023156988A (ja) 2023-10-25
JP7499908B2 true JP7499908B2 (ja) 2024-06-14

Family

ID=86006663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023050416A Active JP7499908B2 (ja) 2022-04-13 2023-03-27 半導体工程用組成物及びそれを用いた半導体素子の研磨方法

Country Status (5)

Country Link
US (1) US20230332016A1 (ja)
EP (1) EP4261258A1 (ja)
JP (1) JP7499908B2 (ja)
KR (1) KR20230146842A (ja)
CN (1) CN116904119A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229461A1 (en) 2003-05-12 2004-11-18 Michael Darsillo Chemical mechanical polishing compositions for copper and associated materials and method of using same
EP3597711A1 (en) 2018-07-20 2020-01-22 Versum Materials US, LLC Tungsten chemical mechanical polishing for reduced oxide erosion

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677797B1 (ko) * 2016-12-22 2024-06-24 주식회사 케이씨텍 Sti 공정용 연마 슬러리 조성물

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229461A1 (en) 2003-05-12 2004-11-18 Michael Darsillo Chemical mechanical polishing compositions for copper and associated materials and method of using same
EP3597711A1 (en) 2018-07-20 2020-01-22 Versum Materials US, LLC Tungsten chemical mechanical polishing for reduced oxide erosion

Also Published As

Publication number Publication date
US20230332016A1 (en) 2023-10-19
KR20230146842A (ko) 2023-10-20
EP4261258A1 (en) 2023-10-18
TW202340405A (zh) 2023-10-16
CN116904119A (zh) 2023-10-20
JP2023156988A (ja) 2023-10-25

Similar Documents

Publication Publication Date Title
KR101954380B1 (ko) 배리어 화학적 기계적 평탄화용 첨가제
TWI760589B (zh) 可得到經改善之表面形狀的鎢緩衝拋光組合物
JP4143872B2 (ja) 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法
JP5361306B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
TWI757657B (zh) 用於金屬化學機械拋光之組合物及方法
KR20080042043A (ko) 연마제, 피연마면의 연마 방법 및 반도체 집적 회로 장치의제조 방법
TW201816099A (zh) 表面處理組合物與使用該組合物的表面處理方法以及半導體基板之製造方法
WO2011093195A1 (ja) 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法、ならびに化学機械研磨用水系分散体調製用キット
JP2022517044A (ja) タングステンcmp用組成物
JP7499908B2 (ja) 半導体工程用組成物及びそれを用いた半導体素子の研磨方法
TWI854586B (zh) 半導體製程用組合物以及基板的拋光方法
JP7499907B2 (ja) 半導体工程用組成物及びそれを用いた半導体素子の製造方法
JP7375483B2 (ja) 化学機械研磨用組成物及び化学機械研磨方法
JP7375515B2 (ja) 化学機械研磨用組成物及び化学機械研磨方法
TWI854585B (zh) 半導體製程用組合物和半導體元件的製造方法
JP5413571B2 (ja) 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
WO2024162160A1 (ja) 化学機械研磨用組成物および研磨方法
WO2024181261A1 (ja) 化学機械研磨用組成物及び研磨方法
WO2023085009A1 (ja) 化学機械研磨用組成物および研磨方法
WO2024181262A1 (ja) 化学機械研磨用組成物及び研磨方法
JP2023093850A (ja) 化学機械研磨用組成物および研磨方法
TW202334371A (zh) 拋光組成物及使用彼之拋光方法
US20240124744A1 (en) Polishing composition and polishing method using the same
JP5413570B2 (ja) 化学機械研磨用水系分散体およびその製造方法、ならびに化学機械研磨方法
KR20070023602A (ko) 화학 기계 연마용 수계 분산체, 상기 수계 분산체를제조하기 위한 키트, 화학 기계 연마 방법, 및 반도체장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240604

R150 Certificate of patent or registration of utility model

Ref document number: 7499908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150