TW202338972A - 正形氧化釔塗層 - Google Patents

Abstract

塗佈半導體部件基板的範例方法可包括將此半導體部件基板浸沒在鹼性電解質中。此鹼性電解質可包括釔。此方法可包括在此半導體部件基板的表面處激起電漿持續小於或約12小時的時間期間。此方法可包括在此半導體部件基板上形成含釔氧化物。此含釔氧化物的表面可以大於或約10原子%的釔併入為特徵。

Description

正形氧化釔塗層

本申請案主張2021年6月17日提出之標題為「CONFORMAL YTTRIUM OXIDE COATING」的美國非臨時申請案第17/350,553號之優先權權益，其內容實際上藉由參照其全文的方式在此併入。

本發明關於塗佈部件的處理及系統。更明確地，本發明關於以正形氧化釔塗層來塗佈基板的系統及方法。

半導體處理系統可包括若干部件，用以支撐基板、遞送形成材料與移除材料、及界定處理區及流動路徑。這些部件可暴露至高溫與低溫、高壓與低壓、及各種的腐蝕性與侵蝕性材料。因此，許多處理腔室包括經處理或經塗佈材料。然而，隨著處理系統與腔室變的更複雜，併入在系統內的部件會變成多件式設備，其會包括複雜幾何形狀與遍佈部件的特徵。這些特徵會類似地暴露至可致使損害於部件的環境狀態與材料。

因此，有著對於可用以產生高品質裝置與結構的經改善系統與部件的需求。這些需求及其他需求藉由本發明所解決。

塗佈半導體部件基板的範例方法可包括將半導體部件基板浸沒在鹼性電解質中。鹼性電解質可包括釔。此方法可包括在半導體部件基板的表面處激起電漿持續小於或約12小時的時間期間。此方法可包括在半導體部件基板上形成含釔氧化物。含釔氧化物的表面可以大於或約10原子%的釔併入為特徵。

在一些實施例中，半導體部件基板可為或包括鋁6061。含釔氧化物中的釔併入穿過含釔氧化物的深度的至少三分之一可維持在高於或約10原子%。半導體部件基板上的含釔氧化物可以大於或約1000的維氏硬度為特徵。半導體部件基板上的含釔氧化物可以大於或約20V/µm的介電破壞電壓為特徵。所形成的含釔氧化物可包括孔洞，孔洞以小於或約100 nm的平均孔洞直徑為特徵。此方法可包括藉由原子層沉積處理在含釔氧化物上形成含釔層，以在半導體部件基板上產生組合塗層。含釔層可以小於或約100 nm的厚度為特徵。半導體部件基板上的組合塗層可以大於或約50 V/µm的介電破壞電壓為特徵。此方法可包括移除遍佈半導體部件基板的表面的含釔氧化物的一數量。遍佈表面的含釔氧化物可以小於或約0.5 µm的平均粗糙度為特徵。

本發明的一些實施例可涵蓋塗佈半導體部件基板的方法。此方法可包括將半導體部件基板浸沒在鹼性電解質中。鹼性電解質可包括釔。此方法可包括在半導體部件基板的表面處激起電漿持續小於或約12小時的時間期間。此方法可包括在半導體部件基板上形成含釔氧化物。含釔氧化物可以大於或約50 µm的厚度為特徵。含釔中的釔併入穿過含釔氧化物的深度的至少三分之一可維持在高於或約10原子%。此方法可包括拋光遍佈半導體部件基板的含釔氧化物的表面。遍佈半導體部件基板的含釔氧化物的表面可以小於或約0.5 µm的平均粗糙度為特徵。此方法可包括藉由原子層沉積處理在含釔氧化物上形成含釔層，以在半導體部件基板上產生組合塗層。含釔氧化物上的含釔層可以小於或約100 nm的厚度為特徵。半導體部件基板上的組合塗層可以大於或約50 V/µm的介電破壞電壓為特徵。

本發明的一些實施例可涵蓋經塗佈半導體部件。此部件可包括鋁基板。此部件可包括延伸遍佈鋁基板的正形塗層。正形塗層可以氧化釔與氧化鋁結晶結構為特徵。氧化釔與氧化鋁結晶結構可包括至少2 %的釔鋁單斜晶。正形塗層可以大於或約20 µm的厚度為特徵。正形塗層可以大於或約35 V/µm的介電破壞電壓為特徵。在一些實施例中，正形塗層可包括第一正形塗層，及經塗佈半導體部件也可包括覆蓋第一正形塗層的第二正形塗層。第二正形塗層可以小於或約100 nm的厚度為特徵。

本發明可提供相較於習知系統與技術的許多益處。例如，本發明可形成正形塗層，其可適應各種部件組態及幾何形狀。此外，本發明可產生以相較於習知塗層有增加的厚度及材料性質的塗層。這些實施例與其他實施例及其的許多優點及特徵將連結之後的說明書與隨附圖示而更詳細地說明。

半導體處理可包括在基板上產生複雜圖案化材料的若干操作。此操作可包括若干形成與移除處理，其可利用腐蝕性或侵蝕性材料，包括遠端地形成或在基板層級處形成的電漿增強材料。例如，含鹵素氣體可流入處理區，在處理區中的材料的氣體或電漿流出物接觸定位在此區內的基板。儘管蝕刻劑會偏好蝕刻基板材料，但是化學蝕刻劑也會接觸腔室內的其他部件。蝕刻劑會化學地攻擊部件，及取決於所執行的處理，部件的一者或多者會被電漿流出物所撞擊，電漿流出物也會侵蝕部件。由蝕刻劑所致使的對於腔室部件的化學與物理損害會致使隨著時間的磨耗，其會增加對於腔室的替換成本及停機時間。

沉積處理類似地可使用電漿增強處理以在基板上形成或沉積材料，其也可被沉積在腔室部件上。此會需求一旦基板已經從腔室移除後的清洗操作。清洗操作可包括利用一或多種含鹵素前驅物或這些前驅物的電漿流出物以移除沉積在處理腔室中的表面上的材料。儘管此清洗可以經沉積材料為目標，但許多暴露的腔室部件表面也被類似地攻擊。例如，一旦基板已經從處理腔室移除，基板支撐件的中央區將會被暴露而沒有殘留沉積材料。清洗處理會開始形成基板支撐件的孔蝕或其他移除，其會降低平整度，及用於卡盤的整體性。許多的這些腔室部件包括接合在一起的多件體以產生通道、流動路徑、或部件內的密封區。腔室內的個別件體或組合設備部件可以任意數目的內部特徵為特徵，包括通道、孔隙、及各種的其他形貌。

習知技術已經掙扎於限制對於腔室部件的腐蝕與侵蝕兩者，及由於這些機制的一者或兩者所致使的損害而傾向定期地替換部件。雖然一些處理可包括在半導體基板處理之前的陳化(seasoning)處理，此會致使額外的挑戰。 例如，陳化處理可覆蓋基板支撐件的多個部分，但不會完整地覆蓋背側或桿，及因此基板支撐件的部件(諸如基底板或桿)仍會暴露至處理及清洗材料。此外，陳化處理通常沉積數百奈米的塗層或更少。此會需求此陳化對於每個被處理的基板而被替代，其會增加佇列時間，及也會降低均勻或完整覆蓋的可能性。習知技術已經試圖以塗層保護許多的這些部件，此塗層對於腐蝕性材料可為較小反應性，及/或可為更能夠耐受電漿撞擊。

然而，許多的這些習知塗層可以多個限制為特徵。例如，習知技術可利用電漿噴塗塗層，其可以氧化物或其他保護性材料塗佈部件。電漿噴塗技術以視線噴塗來執行，及無法穿透許多部件的特徵或孔隙。此會留下暴露表面，其仍會隨著時間劣化，且也會產生非均勻塗層，其會更傾向於在電漿形成期間破壞。習知技術也可利用藉由原子層沉積形成的塗層。雖然這些塗層可以部件的正形覆蓋為特徵，但由於需要以產生覆蓋的原子層沉積的時間長度，此等塗層通常以減少的厚度為特徵。此外，原子層沉積會受限於產生非晶塗層，其不會以結晶結構的硬度為特徵。因此，可藉由原子層沉積產生的數百奈米或更小的塗層會更加傾向於被腐蝕或侵蝕，其會限制部件保護及會增加停機時間以替換塗層已經被減少或移除的部件。

本發明藉由在基板處理之前塗佈腔室部件來克服這些問題。例如，可完整地塗佈部件的在半導體處理腔室內暴露的表面。此外，塗層可以增加的厚度為特徵，其可改善完整覆蓋及在替換部件之前容許被使用在處理中的部件的晶圓的數目兩者。雖然剩餘的說明書將例行地辨明利用所揭示技術的態樣的特定材料及部件，將可輕易地理解到系統、方法、及材料被同等地應用於各種其他裝置與處理，如同可發生在半導體處理系統中，或在可使用經塗佈部件的其他製造中。因此，本發明不應當作如此侷限於單單用於所敘明的部件與處理。本發明將論述範例處理的非限制操作及論述可根據本發明的實施例而被塗佈的通用部件。

轉到第1圖，顯示的是根據本發明的一些實施例之塗佈半導體部件基板的方法100中的選定操作。方法100的許多操作可被執行在例如任意數目的腔室或系統中，包括氧化腔室及原子層沉積腔室，及所論述的系統的任何組合，或其可經設置以執行被論述用於方法100的操作。方法100可包括在此方法的起始之前的一或多個操作，包括產生或準備可被接合的一或多個零件或件體及已經接合的部件的處理。例如，上游處理可包括鑄造或處理金屬部件及準備用於塗佈操作的一或多個表面。此方法可包括如在圖示中所表示的若干任選操作，其可明確地相關或可不明離地相關於根據本發明的力法。例如，為了提供塗佈操作的更寬廣範疇，許多操作被說明，但對於本發明並非關鍵，或可藉由替代方法來執行，如將在之後進一步論述。

如在貫穿本揭示中所論述的，根據本發明的實施例的基板可為或包括任何數目的部件或部件區段。例如，在半導體處理系統中的範例部件基板可包括併入半導體處理系統的任何部件，其可包括產生的材料，材料可被暴露至電漿或其他處理環境。例如，基板支撐件部件(諸如基底板或邊緣環)、流動遞送部件(諸如噴淋頭或蓋板)、結構部件(諸如間隔物或襯墊)、及任何其他單件或多件部件可根據本發明的實施例而被塗佈。部件可實質上為平面的，或可包括複雜幾何形狀，其可包括通道、孔隙、或遍佈部件的一或多個表面的其他特徵。部件可由任意數目的材料所製成，其可為或包括鋁、碳、鉻、銅、鐵、鎂、錳、鎳、矽、鈦、或鋅。部件可為或包括合金，諸如鋁合金，其可包括任意數目的材料。範例合金可包括任何已知的鋁合金，包括來自1xxx系列、2xxx系列、3xxx系列、4xxx系列、5xxx系列、6xxx系列、或7xxx系列的合金。雖然之後的論述會參照鋁6061(根據本發明的實施例的部件可由鋁6061所製成)，將理解到可以任何鋁合金及任何數目的可使用在半導體處理腔室或系統的其他金屬的合金來實行本發明。

方法100可包括在操作105將基板浸沒在電解質中。此基板可為或包括如上所述的任何半導體處理系統部件，及電解質可為適用於電鍍操作(諸如可包括例如微弧氧化(plasma electrolytic oxidation))的任何合適電解質。在操作110，可在部件的表面處激起電漿，以形成氧化物塗層。此處理可持續一時間期間，其中氧化物塗層可在操作115形成在部件上，及其在某些實施例中可為含氧化釔塗層，及其在某些實施例中可為氧化釔與氧化鋁的組合。習知微弧氧化技術通常產生以會導致塗層的剝落與移除的過量的破裂或穿過材料的深孔洞為特徵的塗層。本發明可利用脈衝式電流及改質浴以在部件上產生氧化物塗層。此處理可被執行以操作在電漿放電狀態及限制電弧。

為了產生根據本發明的一些實施例之更緻密塗層，可施加高頻、短期間脈衝，其可增加形成的電流密度及電漿溫度。此會形成更緻密塗層，及可解決材料的剝落層的形成。例如，在一些實施例中，脈衝頻率可大於或約1 kHz，及可大於或約2 kHz、大於或約3 kHz、大於或約4 kHz、大於或約5 kHz、大於或約6 kHz、大於或約7 kHz、大於或約8 kHz、大於或約9 kHz、大於或約10 kHz，或更大。脈衝期間可小於或約1毫秒，及可小於或約0.5毫秒、小於或約0.1毫秒、小於或約0.05毫秒或更小。此可產生可超過100 A/dm ²的電流密度及其可產生在發生形成的表面的溫度為大於或約200 °C，及可大於或約250 °C、大於或約300 °C、大於或約350 °C、大於或約400 °C、大於或約450 °C、大於或約500 °C，或更高。此可產生更加緻密結晶結構，其可進一步在操作中被控制以產生含釔氧化物的特定結晶形式。

電解質可為鹼性電解質，諸如可以大於或約9的pH為特徵，及其可包括一或多種材料。例如，水性氫氧化鉀浴可用於作為電解質，其中可包括一或多種添加劑。此浴在沉積操作期間可被攪動，其可促進混合及沉積。在一些實施例中，添加劑可為含釔材料，其可溶解在電解質中，及在一些實施例中可產生釔離子。例如，硝酸釔可添加至水性溶液，其可提供用於沉積的釔的來源。

習知形成可具有相較於氫氧化鉀濃度於較低濃度的受限釔併入，其會降低釔併入的數量，及會限制至塗層的外層的內含物。然而，本發明可增加比例以包括大於或約鉀成分併入的釔成分併入，諸如大於或約1:1，及其可大於或約1.1:1、大於或約1.2:1、大於或約1.3:1、大於或約1.4:1、大於或約1.5:1、大於或約1.6:1、大於或約1.7:1、大於或約1.8:1、大於或約1.9:1、大於或約2.0:1、大於或約3.0:1、大於或約4.0:1、或更大。濃度可受限於這些範圍，其可容許在膜中的增加的釔併入，同時限制氫氧化釔沉澱。例如，進一步增加的釔併入可增加在基板上的氫氧化釔沉澱。不同於氧化物形成，氫氧化物併入會降低塗層的黏著，及增加塗層的剝落。因此，增加釔併入至受控程度，及執行如之後所闡明的形成，可提供貫穿塗層的增加的釔併入及改善的結構。

如習知技術中的結果，最多孔層外部層也可為大多數的釔存在的地方，及其由於表面粗糙度可藉由腐蝕或侵蝕而被輕易地移除。然而，本發明可增加釔併入，及也可調整沉積參數以在更長的時間期間上執行氧化，諸如大於或約1小時，其可增加貫穿塗層的釔濃度。因此，儘管習知技術可具有在從結構的表面之下約10微米的受限釔併入，本發明可增加濃度至穿過結構的更大深度，及可改善併入。

本發明可執行以較慢的成長為特徵的處理，其可增加氧化釔與氧化鋁之間的交互作用，及其可產生更穩定結構。此外，藉由增加結構暴露至來自電漿放電的熱的時間，可產生增加的釔併入，其可容許更大的釔併入，及增加的單斜晶釔鋁的形成，相對於石榴石或鈣鈦礦形式。因此，雖然將理解到形成的時間可關於形成的厚度，在一些實施例中，此處理可被執行持續大於或約1小時，及可被執行持續大於或約2小時、大於或約3小時、大於或約4小時、大於或約5小時、大於或約6小時、大於或約7小時、大於或約8小時、大於或約9小時、大於或約10小時、大於或約11小時、大於或約12小時、或更大，其中成長被更緩慢地執行，及其可增加釔併入。例如，在形成處理期間可迅速地發生氧化鋁形成，及因此藉由減慢成長，及增加熱與釔併入，釔可被更快併入，及可被更一致地併入。

藉由執行根據本發明的實施例的沉積，塗層可被產生至厚度為大於或約10 µm，及可被產生至厚度為大於或約20 µm、大於或約30 µm、大於或約40 µm、大於或約50 µm、大於或約60 µm、大於或約70 µm、大於或約80 µm、大於或約90 µm、大於或約100 µm、大於或約110 µm、大於或約120 µm、大於或約130 µm、大於或約140 µm、大於或約150 µm、或更大。以增加的厚度為特徵的產生塗層可促進翻新與處理，其可延長部件壽命及可改善腐蝕及/或侵蝕抵抗。藉由提供改善的釔併入，相較於習知技術可類似地改善材料性質。

第2圖顯示繪示根據本發明的一些實施例之範例塗層的釔併入的圖表。雖然此圖表繪示根據根據本發明產生的一範例塗層，將理解到根據本發明的一些實施例之塗層可以如之後進一步敘明的厚度範圍及併入百分比為特徵。如上所論述，習知技術會以在表面外層進一步深度處的降低併入為特徵，其也會以較差的材料性質與剝落為特徵。然而，本發明可產生具有釔併入的塗層，此釔併入對於可超過在基板上方的塗層的全體深度的20%可為大於或約10原子%。如圖示所示，對於本發明所涵蓋的非限制塗層，釔併入對於穿過基板的深度可超過鋁併入，及可以穿過在基板上的塗層的深度的一致併入為特徵。

在一些實施例中，穿過深度為至多此塗層的厚度的約50%或更大，釔併入可大於或約10原子%。例如，根據本發明的一些實施例的釔併入可大於或約12原子%，及可大於或約14原子%、大於或約16原子%、大於或約18原子%、大於或約20原子%、大於或約22原子%、大於或約24原子%、大於或約26原子%、大於或約28原子%、大於或約30原子%、或更高，雖然在一些實施例中，此濃度會被限制於小於或約30原子%。氧化釔相較於氧化釔與氧化鋁的結晶組合會以更加易碎的結構為特徵，及因此在一些實施例中，此併入可被控制以維持塗層中的鋁併入於大於或約10原子%，及其可被維持於大於或約11原子%、大於或約12原子%、大於或約13原子%、大於或約14原子%、大於或約15原子%、或更高，貫穿此塗層。

釔併入的深度也可被維持於上述的任何原子併入用於從全體塗層深度的表面至基板大於或約10%的深度。此外，此併入可被維持用於深度為穿過此塗層的深度的大於或約12%、穿過此塗層的深度的大於或約14%、穿過此塗層的深度的大於或約16%、穿過此塗層的深度的大於或約18%、穿過此塗層的深度的大於或約20%、穿過此塗層的深度的大於或約22%、穿過此塗層的深度的大於或約24%、穿過此塗層的深度的大於或約26%、穿過此塗層的深度的大於或約28%、穿過此塗層的深度的大於或約30%、穿過此塗層的深度的大於或約32%、穿過此塗層的深度的大於或約34%、穿過此塗層的深度的大於或約36%、穿過此塗層的深度的大於或約38%、穿過此塗層的深度的大於或約40%、穿過此塗層的深度的大於或約42%、穿過此塗層的深度的大於或約44%、穿過此塗層的深度的大於或約46%、穿過此塗層的深度的大於或約48%、穿過此塗層的深度的大於或約50%、或更大。進一步穿過此深度可以增加的氧化鋁併入為特徵，其可增加過渡至基板的塗層的硬度與黏著，其可為鋁或其他材料。

藉由產生較慢成長及增加在更高溫度的暴露，本發明可產生以增加的α氧化鋁及增加的釔鋁單斜晶材料為特徵的結晶結構。例如，儘管釔鋁的石榴石與鈣鈦礦形式會以更熱力學平衡為特徵，本發明可產生增加的單斜晶形式，其可顯現結晶結構的動力平衡。此可導致增加釔併入於穿過結構的進一步深度，其相較於習知技術的塗層可大幅增加腐蝕抵抗。在一些實施例中，根據本發明的塗層中的釔鋁單斜晶併入可大於或約2%，及此併入可大於或約3%、大於或約4%、大於或約5%、大於或約6%、大於或約7%、大於或約8%、大於或約9%、大於或約10%、大於或約11%、大於或約12%、大於或約13%、大於或約14%、大於或約15%、或更大。

藉由維持貫穿塗層的複合氧化釔與氧化鋁結晶結構，本發明可提供改善的材料性質。例如，在一些實施例中，根據本發明的塗層相較於習知技術可以增加的硬度為特徵，及可以維氏硬度大於或約1000為特徵、大於或約1200、大於或約1400、大於或約1600、大於或約1800、大於或約2000、或更大。此外，塗層可以增加的介電破壞電壓特性為特徵，其可促進在部件上的塗層的使用，此部件可被操作為半導體處理系統中的電極。例如，根據本發明的一些實施例的塗層可以介電破壞為大於或約20 V/µm為特徵，及可以介電破壞為大於或約25 V/µm為特徵、大於或約30 V/µm、大於或約35 V/µm、大於或約40 V/µm、或更大。在一些實施例中，藉由執行一或多個處理後操作可進一步增加此特性。

如上所述，塗層的外部部分可以結晶結構中的噴灑(aspersion)或孔洞為特徵。藉由產生根據本發明的塗層，最大及/或平均孔洞直徑可維持在小於或約100 nm，及可維持在小於或約90 nm、小於或約80 nm、小於或約70 nm、小於或約60 nm、小於或約50 nm、小於或約40 nm、小於或約30 nm、小於或約20 nm、小於或約15 nm、小於或約12 nm、小於或約10 nm、小於或約8 nm、或更小。此可產生塗層的表面粗糙度，其會增加例如在暴露至電漿流出物期間的劣化，及其會產生平均表面粗糙度為至多或約2 µm。為了改善此粗糙度，在一些實施例中，可執行額外處理。

在一些實施例中，在已經產生塗層的足夠深度之後，可停止氧化處理，及基板可被移除、沖洗、及/或另外清洗。隨後，在任選的操作120，經塗佈部件可被移送至一或多個額外腔室，其中可執行後處理。作為可在塗佈處理之後執行的一範例處理，在任選的操作125可執行拋光操作，其可被執行以從塗層的表面移除一數量的材料。此拋光操作可藉由化學機械拋光或其他研磨技術來執行，其可移除塗層的表面，諸如至多塗層的數微米。

儘管這樣的操作基本上會移除習知技術中的塗層的含釔部分，根據本發明的塗層的移除可改善表面粗糙度，同時具有對表面組成受限的影響或沒有影響，其可延伸至結構的更大深度。相較於其他材料，釔可提供更多的腐蝕抵抗，及因此藉由利用根據本發明的實施例的塗層來維持釔濃度，移除表面可在表面處維持富釔塗層，同時降低粗糙度，其藉由限制對於鹵素或其他腐蝕性材料的滲透與黏著表面可進一步改善腐蝕抵抗。藉由根據本發明的一些實施例執行移除或平面化，遍佈塗層的表面的平均表面粗糙度可被限制於小於或約1 µm，及可被限制於小於或約0.50 µm、小於或約0.25 µm、小於或約0.10 µm、或更小。

如上所述，本發明可產生可施加於部件的塗層，此部件界定遍佈部件的表面的孔隙或其他特徵。儘管平面化處理可降低遍佈部件的一些表面的粗糙度，此處理會無法對付在部件的特徵內的塗層的粗糙度。因此，在一些實施例中，可執行後續處理以改善穿過塗層的孔洞的塗層。在一些實施例中，部件可被移送至腔室，其中在任選的操作130可執行原子層沉積，作為覆蓋氧化物材料的第二塗層，氧化物材料可為部件上的第一塗層。

如上所述，本發明可產生正形塗層，其可延伸遍佈部件的特徵與態樣的任何變化，而與噴塗技術不同。原子層沉積也可形成遍佈基板的正形覆蓋。然而，藉由原子層沉積形成的塗層可以小於或約數百奈米的厚度為特徵，其會限制此塗層可抵抗的撞擊的數量。此外，原子層沉積可產生非晶膜，其與結晶結構比較會以降低的硬度與破壞電壓為特徵。因此，原子層沉積的塗層會無法有用於作為本發明的實施例中的第一塗層的塗層的物理與材料性質。然而，由於覆蓋的非晶本質，原子層沉積的塗層可以改善的表面覆蓋為特徵，諸如沒有孔洞或降低的噴灑(aspersion)。因此，原子層沉積的膜可提供益處於電氣特性，其會受到根據本發明的實施例之塗層的影響。

例如，如上所述，根據本發明的一些實施例形成的氧化物塗層可以孔洞結構為特徵，此孔洞結構可延伸進入塗層。此可提供對於腐蝕性材料的增加的黏著表面，及可提供對於在較低電壓下的破壞的路徑。然而，在一些實施例中，第二含釔層可被形成以覆蓋先前形成的含釔氧化物塗層，及可藉由原子層沉積來形成，其可提供沿著部件的所有表面的密封，包括在複雜幾何形狀與孔隙中。如上所述，在第一層氧化物中的孔洞形成會被限制在最大孔洞尺寸與平均孔洞尺寸中，其可容許藉由原子層沉積的受限填充，同時維持先前塗層，先前塗層相較於藉由原子層沉積在類似時間所產生的塗層可更加厚達數個數量級，及可產生更硬的結晶結構。

在一些實施例中，諸如氧化釔的含釔材料的層可藉由原子層沉積形成在原始形成的氧化物層上方。可以含釔前驅物及/或含氧前驅物藉由任意數目的可產生正形塗層的原子層沉積處理來產生此形成。此可產生在部件上的組合塗層，其可具有若干有益特性。例如，除了藉由結晶結構提供的硬度之外，藉由填充表面中的孔洞，已經增強的破壞電壓可被進一步增加。原子層沉積可被形成在上述的任意厚度的氧化物塗層上方至厚度為小於或約100 nm，及可被形成至厚度為小於或約90 nm、小於或約80 nm、小於或約70 nm、小於或約60 nm、小於或約50 nm、小於或約40 nm、或更小。藉由產生第二塗層，介電破壞特性可實質上被改善。

在一些實施例中，組合塗層可以介電破壞電壓為大於或約40 V/µm為特徵，及可以介電破壞電壓為大於或約42 V/µm為特徵、大於或約44 V/µm、大於或約46 V/µm、大於或約48 V/µm、大於或約50 V/µm、大於或約52 V/µm、大於或約54 V/µm、大於或約56 V/µm、大於或約58 V/µm、大於或約60 V/µm、或更大。此可容許具有本發明的一些實施例之塗層的部件被用於作為在未來系統與裝置中的高電壓電極。

第3圖顯示包括根據本發明的一些實施例之範例塗層的部件300的圖解剖面視圖，及其可包括如上所述的部件或塗層的任何特徵、態樣、或特性。例如，部件可包括基板305，其可為或包括鋁，或可使用在半導體處理中的任何其他材料。部件可界定一或多個孔隙310。雖然繪示出具有孔隙的部件，將理解到本發明可類似地涵蓋界定溝槽、通道、流體路徑、或任何其他特徵的部件。如上所述，根據本發明的一些實施例的塗層可正形地產生遍佈基板的表面，而不論部件的形貌。如圖示，氧化物塗層可覆蓋平面表面，諸如塗層的部分315a，及在部件的特徵內，諸如塗層的部分315b。因此，以上述的任何態樣或特徵為特徵的塗層可被形成至沿著部件的任何表面的相似厚度，及沿著塗層的任兩個位置可以彼此在90%之內的厚度為特徵，及可以彼此在92%之內的厚度為特徵，彼此在94%之內，彼此在96%之內，彼此在98%之內，彼此在99%之內，或在對於所使用的任何測量裝置或技術之誤差邊際內彼此基本上相等。

第4圖顯示包括根據本發明的一些實施例之範例塗層的部件400的圖解剖面視圖，及其可包括如上所述的部件或塗層的任何特徵、態樣、或特性。部件400可被繪示帶有如上所述的組合塗層。例如，部件400可包括基板405，其雖然被顯示為平面材料，但可類似地包括或界定沿著部件的任意數目的特徵或特性。覆蓋此基板可為第一正形塗層410，其可包括如上所述的含釔氧化物塗層。因為塗層410的表面可以孔洞為特徵，第二正形塗層415可形成覆蓋第一正形塗層。第二正形塗層可藉由上述的原子層沉積所產生，及可填充孔洞以改善上述的性質。在第二正形塗層之前及/或之後的任一者，在一些實施例中可執行上述的拋光操作以平面化塗層的表面。藉由產生根據本發明的一些實施例的塗層，可提供增加的部件保護。

在前面的說明中，為了闡明目的，已說明許多細節以提供理解本發明的各種實施例。然而，在沒有這些細節中的一些細節或帶有額外細節下可實行特定實施例，對於通常知識者是顯而易見的。

已經揭示數個實施例，通常知識者將認知到在不背離實施例的精神下，可使用各種修改、替代架構、及等效物。此外，並未說明若干的周知處理與元件，以避免不必要地混淆本發明。因此，上述說明不應當作限制本發明的範疇。

當提供一數值範圍時，除非上下文明確地另外指明，理解到在範圍的上限值與下限值之間的至下限值的單位的最小部分之每個中介值也被明確地揭示。在敘明範圍中的任何敘明值或未敘明中介值及敘明範圍中的任何其他敘明或中介值之間的任何較窄範圍被涵蓋。彼等較小範圍的上限值與下限值可獨立地在此範圍中被包括或被排除，及受到在敘明範圍中的任何明確排除限值，在較小範圍中任一限值被包括、限值皆不被包括、或限值皆被包括的各範圍也被涵蓋在本發明中。當敘明範圍包括限值的一者或兩者，也包括排除這些被包括限值的任一者或兩者的範圍。

在本文中及隨附申請專利範圍中使用時，除非上下文清楚地另外指明，單數形式的「一(a)」、「一(an)」及「該」包括複數參照物。因此，例如，關於「一層」包括複數個此層，及關於「該前驅物」包括關於一或多個前驅物及通常知識者所知的其等效物，以此類推。

又，字詞「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」、及「包括(including)」當被使用在本說明書及在之後的申請專利範圍中時，旨在指明敘明特徵、整體、部件、或操作的存在，但它們不排除一或多個其他特徵、整體、部件、操作、動作或群組的存在或添加。

100:方法 105,110,115,120,125,130:操作 300:部件 305:基板 310:孔隙 315a:塗層的部分 315b:塗層的部分 400:部件 405:基板 410:第一正形塗層 415:第二正形塗層

參照本說明書的剩餘部件與圖式，可實現進一步理解所揭示技術的本質與優點。

第1圖顯示根據本發明的一些實施例之冷卻部件的方法中的選定操作。

第2圖顯示根據本發明的一些實施例之繪示範例塗層的釔併入的圖表。

第3圖顯示根據本發明的一些實施例之包括範例塗層的部件的圖解剖面視圖。

第4圖顯示根據本發明的一些實施例之包括範例塗層的部件的圖解剖面視圖。

數個圖示被包括作為主題。將理解到圖示用於例示目的，且不被當作按比例，除非明確地敘明為按比例。此外，作為主題，圖示被提供以助於理解且可不包括對比於現實代表物之所有態樣或資訊，及可包括誇大的材料以用於例示目的。

在隨附圖示中，類似部件及/或特徵可具有相同元件符號。再者，相同類型的各種部件可藉由元件符號之後的字母來區別，此字母區別類似部件。若在本說明書中僅使用第一元件符號，此說明可應用於具有相同第一元件符號的類似部件的任一者，而不論此字母。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:方法

105,110,115,120,125,130:操作

Claims (20)

1. 一種塗佈一半導體部件基板的方法，該方法包含以下步驟： 將該半導體部件基板浸沒在一鹼性電解質中，其中該鹼性電解質包含釔； 在該半導體部件基板的一表面處激起一電漿持續小於或約12小時的一時間期間；及 在該半導體部件基板上形成一含釔氧化物，其中該含釔氧化物的一表面以大於或約10原子%的一釔併入為特徵。
2. 如請求項1所述之塗佈一半導體部件基板的方法，其中該半導體部件基板包含鋁6061。
3. 如請求項1所述之塗佈一半導體部件基板的方法，其中該含釔氧化物中的該釔併入穿過該含釔氧化物的一深度的至少三分之一維持在高於或約10原子%。
4. 如請求項1所述之塗佈一半導體部件基板的方法，其中該半導體部件基板上的該含釔氧化物以大於或約1000的一維氏硬度為特徵。
5. 如請求項1所述之塗佈一半導體部件基板的方法，其中該半導體部件基板上的該含釔氧化物以大於或約20 V/µm的一介電破壞電壓為特徵。
6. 如請求項1所述之塗佈一半導體部件基板的方法，其中形成的該含釔氧化物包含多個孔洞，該等孔洞以小於或約100 nm的一平均孔洞直徑為特徵。
7. 如請求項1所述之塗佈一半導體部件基板的方法，進一步包含以下步驟： 藉由一原子層沉積處理在該含釔氧化物上形成一含釔層，以在該半導體部件基板上產生一組合塗層。
8. 如請求項7所述之塗佈一半導體部件基板的方法，其中該含釔層以小於或約100 nm的一厚度為特徵。
9. 如請求項7所述之塗佈一半導體部件基板的方法，其中該半導體部件基板上的該組合塗層以大於或約50 V/µm的一介電破壞電壓為特徵。
10. 如請求項1所述之塗佈一半導體部件基板的方法，進一步包含以下步驟： 移除遍佈該半導體部件基板的一表面的該含釔氧化物的一數量。
11. 如請求項10所述之塗佈一半導體部件基板的方法，其中遍佈該表面的該含釔氧化物以小於或約0.5 µm的一平均粗糙度為特徵。
12. 一種塗佈一半導體部件基板的方法，該方法包含以下步驟： 將該半導體部件基板浸沒在一鹼性電解質中，其中該鹼性電解質包含釔； 在該半導體部件基板的一表面處激起一電漿持續小於或約12小時的一時間期間；及 在該半導體部件基板上形成一含釔氧化物，其中該含釔氧化物以大於或約50 µm的一厚度為特徵。
13. 如請求項12所述之塗佈一半導體部件基板的方法，其中該含釔中的一釔併入穿過該含釔氧化物的一深度的至少三分之一維持在高於或約10原子%。
14. 如請求項12所述之塗佈一半導體部件基板的方法，進一步包含以下步驟： 拋光遍佈該半導體部件基板的該含釔氧化物的一表面。
15. 如請求項14所述之塗佈一半導體部件基板的方法，其中遍佈該半導體部件基板的該含釔氧化物的該表面以小於或約0.5 µm的一平均粗糙度為特徵。
16. 如請求項12所述之塗佈一半導體部件基板的方法，進一步包含以下步驟： 藉由一原子層沉積處理在該含釔氧化物上形成一含釔層，以在該半導體部件基板上產生一組合塗層。
17. 如請求項16所述之塗佈一半導體部件基板的方法，其中該含釔氧化物上的該含釔層以小於或約100 nm的一厚度為特徵。
18. 如請求項16所述之塗佈一半導體部件基板的方法，其中該半導體部件基板上的該組合塗層以大於或約50 V/µm的一介電破壞電壓為特徵。
19. 一種經塗佈半導體部件，包含： 一鋁基板；及 一正形塗層，延伸遍佈該鋁基板，其中該正形塗層的特徵在於： 一氧化釔與氧化鋁結晶結構，其中該氧化釔與氧化鋁結晶結構包含至少2%的釔鋁單斜晶， 一厚度大於或約20 µm，及 一介電破壞電壓大於或約35 V/µm。
20. 如請求項19所述之經塗佈半導體部件，其中該正形塗層包含一第一正形塗層，該經塗佈半導體部件進一步包含： 一第二正形塗層，覆蓋該第一正形塗層，其中該第二正形塗層以小於或約100 nm的一厚度為特徵。

Images