TW202336939A

TW202336939A - 底針扎式自旋軌道力矩磁性記憶體暨其製作方法

Info

Publication number: TW202336939A
Application number: TW111131639A
Authority: TW
Inventors: 陳健中; 吳奕廷; 王荏滺; 黃正同; 楊伯鈞; 謝詠淨
Original assignee: 聯華電子股份有限公司
Priority date: 2022-03-02
Filing date: 2022-08-23
Publication date: 2023-09-16
Also published as: US11942130B2; EP4240131A1; CN116761497A; US20230282260A1

Abstract

本發明提出了一種底針扎式自旋軌道力矩磁性記憶體，包含一基底、一下電極層位於該基底上、一磁穿隧接面位於該下電極層上、一自旋軌道力矩層位於該磁穿隧接面上、一覆蓋層位於該自旋軌道力矩層上、以及一注入層位於該覆蓋層上，其中該注入層分為獨立的第一部分與第二部分，該第一部分與該第二部分分別與該覆蓋層的兩端連接。

Description

底針扎式自旋軌道力矩磁性記憶體暨其製作方法

本發明大體上與一種自旋軌道力矩磁性記憶體(SOT-MRAM)有關，更具體言之，其係關於一種底針扎式自旋軌道力矩磁性記憶體暨其製作方法。

磁性隨機存取記憶體(MRAM)因為其讀寫速度迅速、具非揮發性、易於與半導體製程整合等優點，一直被業界視為是未來舉足輕重的新興記憶體。從早期藉由磁場運作的類型、到近期剛開始商業化生產的自旋轉移力矩(spin-transfer torque, STT)類型，再到現在業界正在積極研究開發的自旋軌道力矩(spin-transfer orbit, SOT)類型，MRAM的運作模式也從間接地由電流給予磁場，轉變為直接給予非常短暫的脈衝就可以讀寫運作，達到快速讀寫的目標。

對於自旋軌道力矩磁性隨機存取記憶體(SOT-MRAM)而言，視其針扎層(pinned layer)的位置而定，其可分為頂針扎式(top-pinned)或底針扎式(bottom-pinned)的兩種態樣，其中底針扎式SOT-MRAM的針扎層係位於記憶體單元的下方，故因而得名，其自旋轉移力矩層則位於記憶體單元的上方並透過一注入層通入電流到自旋軌道力矩層中來產生自旋力矩，以達到翻轉磁性膜層磁矩的功效。

然而，在現今的底針扎式SOT-MRAM設計中，注入層中所通入的電流並不會完全流過自旋軌道力矩層，其可能受到注入層本身的分流，導致實際流過自旋軌道力矩層的電流只有原先通入的一部分，如此導致需要通入比預期更大的電流才能達成記憶體的運作，其進而導致所設計的電晶體通道寬度也需相應地變大，不利於記憶體尺寸的微縮。故此，本領域的一般技術人士仍須對現有的底針扎式SOT-MRAM之結構進行改良，以期改善上述結構設計導致電流效率不高的問題。

有鑑於上述目前習知技術的缺失，本發明於此提出了一種新穎的底針扎式自旋軌道力矩磁性記憶體結構暨其製作方法，其特點在於將通入電流的注入層分成獨立的兩個部分並分別接在自旋軌道力矩層兩端，以此達到使自旋電流完全流經自旋軌道力矩層之功效。

本發明的面向之一在於提出一種底針扎式自旋軌道力矩磁性記憶體，其結構包含一基底、一下電極層位於該基底上、一磁穿隧接面位於該下電極層上、一自旋軌道力矩層位於該磁穿隧接面上、一覆蓋層位於該自旋軌道力矩層上、以及一注入層位於該覆蓋層上，其中該注入層分為獨立的第一部分與第二部分，該第一部分與該第二部分分別與該覆蓋層的兩端連接。

本發明的另一面向在於提出一種製作底針扎式自旋軌道力矩磁性記憶體的方法，其步驟包含提供一基底、在該基底上依次形成一下電極層、一針扎層、一參考層、一自由層、一自旋軌道力矩層以及一覆蓋層、進行一光刻製程圖案化該下電極層、該針扎層、該參考層、該自由層、該自旋軌道力矩層以及該覆蓋層，形成一記憶體單元、在該覆蓋層上形成一注入層、以及進行另一光刻製程將該注入層圖案化成第一部分與第二部分，其中該第一部分與該第二部分分別與該覆蓋層的兩端連接。

本發明的又一面向在於提出一種製作底針扎式自旋軌道力矩磁性記憶體的方法，其步驟包含提供一基底、在該基底上依次形成一下電極層、一針扎層、一參考層、一自由層、一自旋軌道力矩層、一覆蓋層以及一金屬氧化物層、進行一光刻製程圖案化該下電極層、該針扎層、該參考層、該自由層、該自旋軌道力矩層、該覆蓋層以及該金屬氧化物層，形成一記憶體單元、在該覆蓋層上形成一注入層，其中部分的該覆蓋層與該注入層直接接觸、以及進行退火製程使得該金屬氧化物層中的氧原子進入該注入層中，進而使得與該金屬氧化物層直接接觸的該注入層部位氧化為一阻擋層。

本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。

現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。

閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式來解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層（即，直接在某物上）的含義。此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係，如在附圖中示出的。

如本文中使用的，術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。

如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成觸點、互連線和/或通孔）和一個或多個介電層。

閱者通常可以至少部分地從上下文中的用法理解術語。例如，至少部分地取決於上下文，本文所使用的術語「一或多個」可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如「一」、「一個」、「該」或「所述」之類的術語同樣可以被理解為傳達單數用法或者傳達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確地描述的額外因素，這同樣至少部分地取決於上下文。

閱者更能了解到，當「包含」與/或「含有」等詞用於本說明書時，其明定了所陳述特徵、區域、整體、步驟、操作、要素以及/或部件的存在，但並不排除一或多個其他的特徵、區域、整體、步驟、操作、要素、部件以及/或其組合的存在或添加的可能性。

首先請參照第1圖，其為根據本發明一實施例中一底針扎式自旋軌道力矩磁性記憶體(SOT-MRAM)的截面示意圖。本發明的SOT-MRAM 100係建構在一基底上，該基底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。由於本發明的重點在於設置在CMOS後段製程(BEOL)層級中的SOT-MRAM，故後續的截面圖示都僅將示出該些層級以及其中相關部件的連結關係。以第1圖的結構為例，本發明的SOT-MRAM係設置在一金屬間介電層126（如第三金屬間介電層IMD3）之中，其下方為前層的介電層結構，可包含一金屬間介電層（如第二金屬間介電層IMD2）102、一覆蓋層104以及一底介電層106。金屬間介電層102的材質可為超低介電常數材料(ULK)，其中可形成有金屬互連層（如第二金屬互連層）M2。較薄的覆蓋層104形成在金屬間介電層102與金屬互連層M2表面上，其材質可為碳氮化矽(SiCN)，可作為蝕刻停止層之用。較厚的底介電層106形成在覆蓋層104上，其材質可為四乙氧基矽烷(TEOS)，為本發明磁性記憶體的起始設置層。

復參照第1圖。SOT-MRAM 100從底介電層106往上依序包含下電極層108、針扎層110、參考層112、自由層114、自旋軌道力矩(spin-orbit torque)層116以及覆蓋層118等層結構，該些層結構被圖案化成一個個獨立的記憶體單元119，在垂直基底的方向上完全重合，並從下電極層108經由下方的鎢導孔件Wvia穿過覆蓋層104連接到下方的金屬互連層M2。下電極層108的材料可為鉭(Ta)、鉑(Pt)、金(Au)、釕(Ru)或是其複層結構。下電極層108上方的針扎層110、參考層112以及自由層114在本發明中組成了SOT-MRAM 100的磁穿隧接面(magnetic tunnel junction, MTJ)結構。在本發明中，由於針扎層110位於MTJ結構的底部，故稱之為底針扎式SOT-MRAM。

在本發明實施例中，針扎層110的材料可為鐵磁材料，其包含但不限定是鐵(Fe)、鈷(Co)、鎳(Ni)或是其合金如鐵鈷硼(CoFeB)或是鐵鈷(CoFe)。或者，針扎層110也可能是由反鐵磁(antiferromagnetic, AFM)材料所構成，其包含但不限定是鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)或是其組合。參考層112的材料可為鐵磁材料，其包含但不限定是鈷(Co)、鐵鈷(CoFe)、鐵鎳(NiFe)或是鎳鐵鈷(CoFe)等。針扎層110與參考層112的作用是固定或限制其鄰近層結構中的磁矩方向，使其不易受到外加磁場的影響而翻轉，其中參考層112的磁矩可作為上方自由層114的磁化方向的參考，針扎層110則可補償來自參考層112的雜散磁場，其磁矩可與參考層112的磁矩相反。針扎層110與參考層112兩者可合稱為人工反鐵磁層(synthetic antiferromagnet, SAF)。自由層114的材料可為鐵磁材料，其包含但不限定是鐵(Fe)、鈷(Co)、鎳(Ni)或是其合金如鐵鈷硼(CoFeB)或是鐵鈷(CoFe)。自由層114的磁矩可隨著外加電場自由地翻轉改變。當參考層112與自由層114的磁化方向一致時，兩層鐵磁材料中多數態的電子自旋方向是相同的，穿隧概率較高，故而穿隧電流較大，MTJ會呈現低阻態(“0”bit)。反之，MTJ則呈現高阻態(“1”bit)。如此透過改變電子自旋方向來改變電阻的做法即為磁性記憶體可達成資料儲存的原理。在本發明實施例中，針扎層110、參考層112以及自由層114之間可能還形成有穿隧阻障層結構（未示出），其材質可為絕緣材料，包含但不限定是氧化鎂(MgO)或是氧化鋁(AlOx)。記憶體單元的外側上還形成有間隔壁120，其從覆蓋層118、自旋軌道力矩層116、自由層114、參考層112、針扎層110、下電極層108的側壁一路延伸到下方部分的底介電層106表面上。間隔壁120可提供記憶體單元119保護效果，其材質可為氮化矽(SiNx)。

現在請參照第7圖。在習知的底針扎式SOT-MRAM結構中，一注入層122會設置在記憶體單元119的上方來提供電流流過自旋軌道力矩層116，以此透過自旋霍爾效應(spin Hall effect, SHE)產生自旋力矩來改變MTJ中磁性材料的磁矩。整個記憶體單元119包含注入層122都形成在金屬間介電層126之中。注入層122的兩端會分別透過導孔件V3與上方形成在金屬間介電層（如第四金屬間介電層IMD4）130中的金屬互連層M4連接，藉以輸入/輸出電流。在習知技術中，從注入層122一端流入的電流在流到注入層122與覆蓋層118的介面處會受到分流，一部分的電流I ₁會繼續經由注入層122路徑流至注入層122另一端，另一部分的電流I ₂則會經由下方的自旋軌道力矩層116路徑流至注入層122另一端。此分流現象將導致原先輸入的電流（例如310 µA）只有一部分會流經自旋軌道力矩層116（例如169 µA）來達成改變磁矩的功效，如此導致需要從注入層122通入比預期更大的電流才能達成磁性記憶體之運作，其進而導致所設計的電晶體通道寬度也需相應地變寬，不利於記憶體尺寸的微縮。

對此，回到第1圖。在本發明實施例中，注入層與覆蓋層118接觸的中段部位形成有一阻擋層124。阻擋層124將整個注入層分為獨立的第一部分122a與第二部分122b，兩者分別與下方的覆蓋層118的兩端連接。阻擋層124的材質可為注入層材料的氧化物。例如，注入層的材料可為氮化鈦(TiN)、鈦(Ti)、氮化鉭(TaN)或是鉭(Ta)，阻擋層124的材料可為氧化鈦(TiOx)或氧化鉭(TaOx)。由於氧化材質的阻擋層124的電阻遠高於自旋軌道力矩層116的緣故，從注入層的第一部分122a流入的電流I絕大部分都會經由下方自旋軌道力矩層116路徑流至注入層的第二部分122b，因而降低電流被注入層分流的情況發生，如此的結構設計可使本發明的SOT-MRAM達到較佳的電流利用效率。以上述的習知技術為例，如果自旋軌道力矩層116需要有169 µA的電流流過來達成所需的自旋軌道力矩，那注入層也只需通入略大於169 µA的電流，而非如習知技術般因為被分流之故而需要通入接近兩倍的310 µA電流，如此也使得本發明所需的電晶體寬度只需要習知技術的一半，使得本發明SOT-MRAM記憶體單元的尺寸面積可較習知技術縮小一半，有利於元件微縮的設計需求。須注意第1圖實施例中所示的阻擋層124在水平方向上的寬度略小於下方記憶體單元119在水平方向上的寬度，但在其他實施例中，如第9圖所示，該阻擋層124在水平方向上的寬度也可能與下方的記憶體單元119在水平方向上的寬度相同。

現在請參照第2圖，其為根據本發明另一實施例中一SOT-MRAM的截面示意圖。本實施例與前述第1圖的實施例的差異之處在於，本實施例的注入層中並未形成阻擋層，而是直接移除注入層的中間部分122c來將注入層分成獨立的第一部分122a與第二部分122b。此實施例的優點在於能確保所有從注入層通入的電流都會流過自旋軌道力矩層116，進一步增進本發明磁性記憶體的電流使用效率。

現在請參照第3圖至第9圖，其為根據本發明一實施例中一SOT-MRAM製作流程的截面示意圖。首先在第3圖中，提供一基底來作為整個磁性記憶體的設置基礎，該基底可包含前述的金屬間介電層（如第二金屬間介電層IMD2）102、覆蓋層104以及底介電層106等結構，其材質可分別為超低介電常數材料(ULK)、碳氮化矽(SiCN)以及四乙氧基矽烷(TEOS)，並可以電漿輔助化學氣相沉積(PECVD)、次常壓化學氣相沉積(APCVD)或是低壓化學氣相沉積(LPCVD)等沉積方式形成，其中金屬間介電層102中已形成有金屬互連層（如第二金屬互連層）M2，底介電層106中已形成有鎢導孔件Wvia穿過覆蓋層104而與下方的金屬互連層M2連接。

復參照第3圖，在底介電層106以及鎢導孔件Wvia上依序形成下電極層108、針扎層110、參考層112、自由層114、自旋軌道力矩層116以及覆蓋層118等記憶體單元的層結構。其中，下電極層108的材質可為鉭(Ta)、鉑(Pt)、金(Au)、釕(Ru)或是其複層結構。針扎層110的材料可包含但不限定是鐵(Fe)、鈷(Co)、鎳(Ni)或是其合金如鐵鈷硼(CoFeB)或是鐵鈷(CoFe)。參考層112的材料可包含但不限定是鈷(Co)、鐵鈷(CoFe)、鐵鎳(NiFe)或是鎳鐵鈷(CoFe)等。自由層114的材料可包含但不限定是鐵(Fe)、鈷(Co)、鎳(Ni)或是其合金如鐵鈷硼(CoFeB)或是鐵鈷(CoFe)。自旋軌道力矩層116的材料可包含鎢(W)。覆蓋層118的材料可包含釕(Ru)。上述層結構都可以透過物理氣相沉積(PVD)或是濺鍍(sputter)製程來形成。

請參照第4圖。在形成上述層結構後，接著進行一離子束蝕刻製程將該些層結構圖案化成一個個獨立的記憶體單元119，其中的針扎層110、參考層112以及自由層114係作為磁性記憶體的磁穿隧接面(MTJ)結構，其上下分別連接自旋軌道力矩層116與下電極層108。釕材質的覆蓋層118在此蝕刻製程可作為硬遮罩層保護下方的自旋軌道力矩層116以及MTJ結構不受到損傷。如第4圖所示，蝕刻過後的底介電層106會有朝記憶體單元119些微隆起的截面輪廓。

請參照第5圖。在圖案化形成磁性記憶體單元119後，接著在磁性記憶體單元119的側壁上形成一保護性的間隔壁120。間隔壁120的材質可為氮化矽，其可透過先在記憶體單元119與底介電層106的表面上形成一層共形的間隔層，之後再進行一光刻製程圖案化而形成，其會從覆蓋層118、自旋軌道力矩層116、自由層114、參考層112、針扎層110、下電極層108的側壁一路延伸到下方部分的底介電層106表面上。間隔壁120形成後，之後在記憶體單元119周圍的底介電層106上形成一金屬間介電層（如第三金屬間介電層IMD3）126。金屬間介電層126的材質可為超低介電常數材料(ULK)，其可透過PECVD製程來形成，並會受到一平坦化製程處理而使其頂面與記憶體單元119的覆蓋層118頂面齊平。

請參照第6圖。在形成間隔壁120以及金屬間介電層126後，接著在金屬間介電層126以及記憶體單元119的頂面上形成一注入層122。在本發明實施例中，注入層122的材料可為氮化鈦(TiN)、鈦(Ti)、氮化鉭(TaN)或是鉭(Ta)，其可透過濺鍍製程將材料層形成在表面上，再透過一反應性離子蝕刻製程將其圖案化來形成。在本發明實施例中，圖案化後的注入層122的中間部分會與記憶體單元119的覆蓋層118接觸。

請參照第7圖。在注入層122形成後，接著在注入層122上方覆蓋另一介電層，使整個記憶體單元119包含注入層122包覆在金屬間介電層126之中。之後在金屬間介電層126上依序形成覆蓋層128（材質可為SiCN）與金屬間介電層（如第四金屬間介電層IMD4，材質可為ULK）130，並在金屬間介電層130中形成金屬互連層M4以及導孔件V3等互連結構。注入層122的兩端會分別透過導孔件V3電連接到上方的金屬互連層M4。從圖中可以看到，在此階段，注入層122還是如習知技術般態樣整個連接在記憶體單元119的覆蓋層118上。對此，後續的實施例將說明本發明如何將注入層122分為獨立的兩個部分。

請參照第8圖。在其中一實施例中，本發明的注入層122與記憶體單元119的覆蓋層118之間還會形成一層金屬氧化層123。金屬氧化層123在此實施例中係作為一脫氧層之用來向上方的注入層122提供氧原子，以形成氧化物阻擋層。在此實施例中，金屬氧化層123的材質會對應注入層122的材質。舉例言之，當注入層122的材質為鈦(Ti)或氮化鈦(TiN)時，金屬氧化層123的材質可為氧化鈦(TiOx)。或者，當注入層122的材質為鉭(Ta)或氮化鉭(TaN)時，金屬氧化層123的材質可為氧化鉭(TaOx)。對應材質的設計將有助於氧原子從金屬氧化層123往注入層122擴散。

請參照第9圖。接續第6圖注入層122形成後之步驟，進行一退火製程，使得金屬氧化層123中的氧原子擴散進入鄰接的注入層122中。如此，如第9圖所示，部分注入層122與金屬氧化層123鄰接的部位會氧化轉變為一阻擋層124，其材質可為氧化鈦或氧化鉭。此步驟所形成的阻擋層124會將注入層122分為獨立的第一部分122a與第二部分122b，且由於所形成的阻擋層124材質與下方的金屬氧化層123相同，兩者的電阻也會十分接近。另一方面，在此步驟中，由於金屬氧化層123的材質與注入層122的材質對應，故氧原子較容易擴散進入注入層122中。同樣與金屬氧化層123鄰接的還有下層的覆蓋層118，但是其材質（如釕Ru）未設計成與金屬氧化層123對應，故不會形成氧化部位。在此實施例中，由於所形成的氧化物材質的阻擋層124的電阻（約1040 Ω）約與金屬氧化層123的電阻相同且遠高於下方的自旋軌道力矩層116（約347 Ω）的緣故，從注入層第一部分122a流入的電流大部分都會經由自旋軌道力矩層116的路徑流至注入層第二部分122b，降低電流被注入層分流的情況發生。

請參照第10圖。在另一實施例中，接續第6圖注入層122形成後之步驟，本發明的注入層係直接透過一光刻製程圖案化成獨立的第一部分122a與第二部分122b。如第10圖所示，在此製程中注入層的中間部分122c會被移除，使得注入層被分為獨立的第一部分122a與第二部分122b，且該第一部分122a與該第二部分122b係分別與下方的覆蓋層118兩端連接。如此，所有從注入層第一部分122a通入的電流都會經由下方的自旋軌道力矩層116流至注入層第二部分122b，大幅提升電流使用效率。

請參照第11圖。在將注入層分為第一部分122a與第二部分122b後，接著可以進一步在注入層被移除的中間部分122c位置處填入一絕緣層126，進一步增進第一部分122a與第二部分122b之間的電性隔絕效果。該絕緣層126可以是後續本來就會形成覆蓋在注入層122上的金屬間介電層126的一部份，或者是一額外形成的介電層，其材質可為超低介電常數材料(ULK)，並不以此為限。

綜合上述實施例說明，本發明透過將底針扎式自旋軌道力矩磁性記憶體的注入層分成兩獨立部分，藉以實現讓所通入的電流都流經自旋軌道力矩層路徑，大幅提升記憶體的電流效率，同時能夠有利於電晶體尺寸的微縮，是一兼具新穎性與進步性的發明。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:自旋軌道力矩磁性記憶體(SOT-MRAM) 102:金屬間介電層 104:覆蓋層 106:底介電層 108:下電極層 110:針扎層 112:參考層 114:自由層 116:自旋軌道力矩層 118:覆蓋層 119:記憶體單元 120:間隔壁 122:注入層 122a:第一部分 122b:第二部分 122c:中間部分 123:金屬氧化層（脫氧層） 124:阻擋層 126:金屬間介電層（絕緣層） 128:覆蓋層 130:金屬間介電層 I, I ₁, I ₂:電流 MTJ:磁穿隧接面 M2, M4:金屬互連層 V3:導孔件 Wvia:鎢導孔件

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：第1圖為根據本發明一實施例中一底針扎式自旋軌道力矩磁性記憶體(SOT-MRAM)的截面示意圖；第2圖為根據本發明另一實施例中一SOT-MRAM的截面示意圖；第3圖至第9圖為根據本發明一實施例中一SOT-MRAM製作流程的截面示意圖；以及第10圖至第11圖為根據本發明另一實施例中一SOT-MRAM製作流程的截面示意圖。須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。

100:自旋軌道力矩磁性記憶體(SOT-MRAM)

102:金屬間介電層

104:覆蓋層

106:底介電層

108:下電極層

110:針扎層

112:參考層

114:自由層

116:自旋軌道力矩層

118:覆蓋層

119:記憶體單元

120:間隔壁

122a:第一部分

122b:第二部分

124:阻擋層

126:金屬間介電層(絕緣層)

128:覆蓋層

130:金屬間介電層

I:電流

MTJ:磁穿隧接面

M2,M4:金屬互連層

V3:導孔件

Wvia:鎢導孔件

Claims

一種底針扎式自旋軌道力矩磁性記憶體，包含：一基底；一下電極層，位於該基底上；一磁穿隧接面，位於該下電極層上；一自旋軌道力矩層，位於該磁穿隧接面上；一覆蓋層，位於該自旋軌道力矩層上，其中該覆蓋層、該自旋軌道力矩層、該磁穿隧接面以及該下電極層構成一記憶體單元；以及一注入層，位於該覆蓋層上，其中該注入層分為獨立的第一部分與第二部分，該第一部分與該第二部分分別與該覆蓋層的兩端連接。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該第一部分與該第二部分之間的該注入層上具有一絕緣層。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該磁穿隧接面從該基底由下而上依序包含一針扎層、一參考層以及一自由層。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該下電極層透過一導孔件電連接到下方的一金屬互連層。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該第一部分與該第二部分分別透過導孔件電連接到上方的一金屬互連層。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，更包含間隔壁形成在該記憶體單元的側壁上。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該下電極層、該磁穿隧接面、該自旋軌道力矩層以及該覆蓋層在垂直該基底的方向上完全重合。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該自旋軌道力矩層的材料為鎢。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該覆蓋層的材料為釕。
如申請專利範圍第1項所述之底針扎式自旋軌道力矩磁性記憶體，其中該注入層的材料為氮化鈦、鈦、氮化鉭或是鉭。
一種製作底針扎式自旋軌道力矩磁性記憶體的方法，包含：提供一基底；在該基底上依次形成一下電極層、一針扎層、一參考層、一自由層、一自旋軌道力矩層以及一覆蓋層；進行一光刻製程圖案化該下電極層、該針扎層、該參考層、該自由層、該自旋軌道力矩層以及該覆蓋層，形成一記憶體單元；在該覆蓋層上形成一注入層；以及進行另一光刻製程將該注入層圖案化成獨立的第一部分與第二部分，其中該第一部分與該第二部分分別與該覆蓋層的兩端連接。
如申請專利範圍第11項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，更包含在該第一部分與該第二部分之間的該注入層上形成一絕緣層。
如申請專利範圍第11項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，更包含在該記憶體單元的側壁上形成間隔壁。
如申請專利範圍第11項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該自旋軌道力矩層的材料為鎢。
如申請專利範圍第11項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該覆蓋層的材料為釕。
如申請專利範圍第11項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該注入層的材料為氮化鈦、鈦、氮化鉭或是鉭。
一種製作底針扎式自旋軌道力矩磁性記憶體的方法，包含：提供一基底；在該基底上依次形成一下電極層、一針扎層、一參考層、一自由層、一自旋軌道力矩層、一覆蓋層以及一金屬氧化物層；進行一光刻製程圖案化該下電極層、該針扎層、該參考層、該自由層、該自旋軌道力矩層、該覆蓋層以及該金屬氧化物層，形成一記憶體單元；在該金屬氧化物層上形成一注入層，其中部分的該注入層與該金屬氧化物層直接接觸；以及進行退火製程使得該金屬氧化物層中的氧原子進入該注入層中，進而使得與該金屬氧化物層直接接觸的該注入層部位氧化為一阻擋層。
如申請專利範圍第17項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該注入層的材料為氮化鈦、鈦、氮化鉭或是鉭。
如申請專利範圍第17項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該金屬氧化物層的材料為氧化鈦或氧化鉭。
如申請專利範圍第17項所述之製作底針扎式自旋軌道力矩磁性記憶體的方法，其中該阻擋層的材料為氧化鈦或氧化鉭。