CN116761497A - 底针扎式自旋轨道力矩磁性存储器及其制作方法 - Google Patents

底针扎式自旋轨道力矩磁性存储器及其制作方法 Download PDF

Info

Publication number
CN116761497A
CN116761497A CN202210197858.6A CN202210197858A CN116761497A CN 116761497 A CN116761497 A CN 116761497A CN 202210197858 A CN202210197858 A CN 202210197858A CN 116761497 A CN116761497 A CN 116761497A
Authority
CN
China
Prior art keywords
layer
orbit torque
spin
magnetic memory
pinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210197858.6A
Other languages
English (en)
Inventor
陈健中
吴奕廷
王荏滺
黄正同
杨伯钧
谢咏净
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210197858.6A priority Critical patent/CN116761497A/zh
Priority to US17/701,703 priority patent/US11942130B2/en
Priority to EP22190021.0A priority patent/EP4240131A1/en
Priority to TW111131639A priority patent/TW202336939A/zh
Publication of CN116761497A publication Critical patent/CN116761497A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种底针扎式自旋轨道力矩磁性存储器及其制作方法,其中该底针扎式自旋轨道力矩磁性存储器包含一基底、一下电极层位于该基底上、一磁隧穿结位于该下电极层上、一自旋轨道力矩层位于该磁隧穿结上、一覆盖层位于该自旋轨道力矩层上、以及一注入层位于该覆盖层上,其中该注入层分为独立的第一部分与第二部分,该第一部分与该第二部分分别与该覆盖层的两端连接。

Description

底针扎式自旋轨道力矩磁性存储器及其制作方法
技术领域
本发明涉及一种自旋轨道力矩磁性存储器(SOT-MRAM)有关,更具体言之,其涉及一种底针扎式自旋轨道力矩磁性存储器及其制作方法。
背景技术
磁性随机存取存储器(MRAM)因为其读写速度迅速、具非易失性、易于与半导体制作工艺整合等优点,一直被业界视为是未来举足轻重的新兴存储器。从早期通过磁场运作的类型、到近期刚开始商业化生产的自旋转移力矩(spin-transfer torque,STT)类型,再到现在业界正在积极研究开发的自旋轨道力矩(spin-transfer orbit,SOT)类型,MRAM的运作模式也从间接地由电流给予磁场,转变为直接给予非常短暂的脉冲就可以读写运作,达到快速读写的目标。
对于自旋轨道力矩磁性随机存取存储器(SOT-MRAM)而言,视其针扎层(pinnedlayer)的位置而定,其可分为顶针扎式(top-pinned)或底针扎式(bottom-pinned)的两种态样,其中底针扎式SOT-MRAM的针扎层位于存储器单元的下方,故因而得名,其自旋转移力矩层则位于存储器单元的上方并通过一注入层通入电流到自旋轨道力矩层中来产生自旋力矩,以达到翻转磁性膜层磁矩的功效。
然而,在现今的底针扎式SOT-MRAM设计中,注入层中所通入的电流并不会完全流过自旋轨道力矩层,其可能受到注入层本身的分流,导致实际流过自旋轨道力矩层的电流只有原先通入的一部分,如此导致需要通入比预期更大的电流才能达成存储器的运作,其进而导致所设计的晶体管沟道宽度也需相应地变大,不利于存储器尺寸的微缩。故此,本领域的一般技术人士仍需对现有的底针扎式SOT-MRAM的结构进行改良,以期改善上述结构设计导致电流效率不高的问题。
发明内容
有鉴于上述目前现有技术的缺失,本发明于此提出了一种新颖的底针扎式自旋轨道力矩磁性存储器结构及其制作方法,其特点在于将通入电流的注入层分成独立的两个部分并分别接在自旋轨道力矩层两端,以此达到使自旋电流完全流经自旋轨道力矩层的功效。
本发明的面向之一在于提出一种底针扎式自旋轨道力矩磁性存储器,其结构包含一基底、一下电极层位于该基底上、一磁隧穿结位于该下电极层上、一自旋轨道力矩层位于该磁隧穿结上、一覆盖层位于该自旋轨道力矩层上、以及一注入层位于该覆盖层上,其中该注入层分为独立的第一部分与第二部分,该第一部分与该第二部分分别与该覆盖层的两端连接。
本发明的另一面向在于提出一种制作底针扎式自旋轨道力矩磁性存储器的方法,其步骤包含提供一基底、在该基底上依次形成一下电极层、一针扎层、一参考层、一自由层、一自旋轨道力矩层以及一覆盖层、进行一光刻制作工艺图案化该下电极层、该针扎层、该参考层、该自由层、该自旋轨道力矩层以及该覆盖层,形成一存储器单元、在该覆盖层上形成一注入层、以及进行另一光刻制作工艺将该注入层图案化成第一部分与第二部分,其中该第一部分与该第二部分分别与该覆盖层的两端连接。
本发明的又一面向在于提出一种制作底针扎式自旋轨道力矩磁性存储器的方法,其步骤包含提供一基底、在该基底上依次形成一下电极层、一针扎层、一参考层、一自由层、一自旋轨道力矩层、一覆盖层以及一金属氧化物层、进行一光刻制作工艺图案化该下电极层、该针扎层、该参考层、该自由层、该自旋轨道力矩层、该覆盖层以及该金属氧化物层,形成一存储器单元、在该覆盖层上形成一注入层,其中部分的该覆盖层与该注入层直接接触、以及进行退火制作工艺使得该金属氧化物层中的氧原子进入该注入层中,进而使得与该金属氧化物层直接接触的该注入层部位氧化为一阻挡层。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分,使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中:
图1为本发明一实施例中一底针扎式自旋轨道力矩磁性存储器(SOT-MRAM)的截面示意图;
图2为本发明另一实施例中一SOT-MRAM的截面示意图;
图3至图9为本发明一实施例中一SOT-MRAM制作流程的截面示意图;以及
图10至图11为本发明另一实施例中一SOT-MRAM制作流程的截面示意图。
需注意本说明书中的所有图示都为图例性质,为了清楚与方便图示说明之故,图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现,一般而言,图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 自旋轨道力矩磁性存储器(SOT-MRAM)
102 金属间介电层
104 覆盖层
106 底介电层
108 下电极层
110 针扎层
112 参考层
114 自由层
116 自旋轨道力矩层
118 覆盖层
119 存储器单元
120 间隔壁
122 注入层
122a 第一部分
122b 第二部分
122c 中间部分
123 金属氧化层(脱氧层)
124 阻挡层
126 金属间介电层(绝缘层)
128 覆盖层
130 金属间介电层
I,I1,I2 电流
MTJ 磁隧穿结
M2,M4 金属互连层
V3 导孔件
Wvia 钨导孔件
具体实施方式
现在下文将详细说明本发明的示例性实施例,其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行,而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下,对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的,并且旨在包含在本案的范围内。
阅者应能容易理解,本案中的「在…上」、「在…之上」和「在…上方」的含义应当以广义的方式来解读,以使得「在…上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义,并且「在…之上」或「在…上方」不仅表示「在」某物「之上」或「上方」的含义,而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即,直接在某物上)的含义。此外,诸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系,如在附图中示出的。
如本文中使用的,术语「基底」是指向其上增加后续材料的材料。可以对基底自身进行图案化。增加在基底的顶部上的材料可以被图案化或可以保持不被图案化。此外,基底可以包括广泛的半导体材料,例如硅、锗、砷化镓、磷化铟等。或者,基底可以由诸如玻璃、塑胶或蓝宝石晶片的非导电材料制成。
如本文中使用的,术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如,层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层,其中可以包括一个或多个层,和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如,互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
阅者通常可以至少部分地从上下文中的用法理解术语。例如,至少部分地取决于上下文,本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性,或者可以用于以复数意义描述特征、结构或特性的组合。类似地,至少部分地取决于上下文,诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外,术语「基于」可以被理解为不一定旨在传达排他性的因素集合,而是可以允许存在不一定明确地描述的额外因素,这同样至少部分地取决于上下文。
阅者更能了解到,当「包含」与/或「含有」等词用于本说明书时,其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在,但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
首先请参照图1,其为根据本发明一实施例中一底针扎式自旋轨道力矩磁性存储器(SOT-MRAM)的截面示意图。本发明的SOT-MRAM 100建构在一基底上,该基底可以包括广泛的半导体材料,例如硅、锗、砷化镓、磷化铟等。或者,基底可以由诸如玻璃、塑胶或蓝宝石晶片的非导电材料制成。由于本发明的重点在于设置在CMOS后段制作工艺(BEOL)层级中的SOT-MRAM,故后续的截面图示都仅将示出该些层级以及其中相关部件的连结关系。以图1的结构为例,本发明的SOT-MRAM设置在一金属间介电层126(如第三金属间介电层IMD3)之中,其下方为前层的介电层结构,可包含一金属间介电层(如第二金属间介电层IMD2)102、一覆盖层104以及一底介电层106。金属间介电层102的材质可为超低介电常数材料(ULK),其中可形成有金属互连层(如第二金属互连层)M2。较薄的覆盖层104形成在金属间介电层102与金属互连层M2表面上,其材质可为碳氮化硅(SiCN),可作为蚀刻停止层之用。较厚的底介电层106形成在覆盖层104上,其材质可为四乙氧基硅烷(TEOS),为本发明磁性存储器的起始设置层。
复参照图1。SOT-MRAM 100从底介电层106往上依序包含下电极层108、针扎层110、参考层112、自由层114、自旋轨道力矩(spin-orbit torque)层116以及覆盖层118等层结构,该些层结构被图案化成一个个独立的存储器单元119,在垂直基底的方向上完全重合,并从下电极层108经由下方的钨导孔件Wvia穿过覆盖层104连接到下方的金属互连层M2。下电极层108的材料可为钽(Ta)、铂(Pt)、金(Au)、钌(Ru)或是其复层结构。下电极层108上方的针扎层110、参考层112以及自由层114在本发明中组成了SOT-MRAM 100的磁隧穿结(magnetic tunnel junction,MTJ)结构。在本发明中,由于针扎层110位于MTJ结构的底部,故称之为底针扎式SOT-MRAM。
在本发明实施例中,针扎层110的材料可为铁磁材料,其包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。或者,针扎层110也可能是由反铁磁(antiferromagnetic,AFM)材料所构成,其包含但不限定是铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)或是其组合。参考层112的材料可为铁磁材料,其包含但不限定是钴(Co)、铁钴(CoFe)、铁镍(NiFe)或是镍铁钴(CoFe)等。针扎层110与参考层112的作用是固定或限制其邻近层结构中的磁矩方向,使其不易受到外加磁场的影响而翻转,其中参考层112的磁矩可作为上方自由层114的磁化方向的参考,针扎层110则可补偿来自参考层112的杂散磁场,其磁矩可与参考层112的磁矩相反。针扎层110与参考层112两者可合称为人工反铁磁层(synthetic antiferromagnet,SAF)。自由层114的材料可为铁磁材料,其包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。自由层114的磁矩可随着外加电场自由地翻转改变。当参考层112与自由层114的磁化方向一致时,两层铁磁材料中多数态的电子自旋方向是相同的,隧穿概率较高,故而隧穿电流较大,MTJ会呈现低阻态(“0”bit)。反之,MTJ则呈现高阻态(“1”bit)。如此通过改变电子自旋方向来改变电阻的做法即为磁性存储器可达成数据储存的原理。在本发明实施例中,针扎层110、参考层112以及自由层114之间可能还形成有隧穿阻障层结构(未示出),其材质可为绝缘材料,包含但不限定是氧化镁(MgO)或是氧化铝(AlOx)。存储器单元的外侧上还形成有间隔壁120,其从覆盖层118、自旋轨道力矩层116、自由层114、参考层112、针扎层110、下电极层108的侧壁一路延伸到下方部分的底介电层106表面上。间隔壁120可提供存储器单元119保护效果,其材质可为氮化硅(SiNx)。
现在请参照图7。在现有的底针扎式SOT-MRAM结构中,一注入层122会设置在存储器单元119的上方来提供电流流过自旋轨道力矩层116,以此通过自旋霍尔效应(spin Halleffect,SHE)产生自旋力矩来改变MTJ中磁性材料的磁矩。整个存储器单元119包含注入层122都形成在金属间介电层126之中。注入层122的两端会分别通过导孔件V3与上方形成在金属间介电层(如第四金属间介电层IMD4)130中的金属互连层M4连接,由此输入/输出电流。在现有技术中,从注入层122一端流入的电流在流到注入层122与覆盖层118的界面处会受到分流,一部分的电流I1会继续经由注入层122路径流至注入层122另一端,另一部分的电流I2则会经由下方的自旋轨道力矩层116路径流至注入层122另一端。此分流现象将导致原先输入的电流(例如310μA)只有一部分会流经自旋轨道力矩层116(例如169μA)来达成改变磁矩的功效,如此导致需要从注入层122通入比预期更大的电流才能达成磁性存储器的运作,其进而导致所设计的晶体管沟道宽度也需相应地变宽,不利于存储器尺寸的微缩。
对此,回到图1。在本发明实施例中,注入层与覆盖层118接触的中段部位形成有一阻挡层124。阻挡层124将整个注入层分为独立的第一部分122a与第二部分122b,两者分别与下方的覆盖层118的两端连接。阻挡层124的材质可为注入层材料的氧化物。例如,注入层的材料可为氮化钛(TiN)、钛(Ti)、氮化钽(TaN)或是钽(Ta),阻挡层124的材料可为氧化钛(TiOx)或氧化钽(TaOx)。由于氧化材质的阻挡层124的电阻远高于自旋轨道力矩层116的缘故,从注入层的第一部分122a流入的电流I绝大部分都会经由下方自旋轨道力矩层116路径流至注入层的第二部分122b,因而降低电流被注入层分流的情况发生,如此的结构设计可使本发明的SOT-MRAM达到较佳的电流利用效率。以上述的现有技术为例,如果自旋轨道力矩层116需要有169μA的电流流过来达成所需的自旋轨道力矩,那注入层也只需通入略大于169μA的电流,而非如现有技术般因为被分流之故而需要通入接近两倍的310μA电流,如此也使得本发明所需的晶体管宽度只需要现有技术的一半,使得本发明SOT-MRAM存储器单元的尺寸面积可较现有技术缩小一半,有利于元件微缩的设计需求。需注意图1实施例中所示的阻挡层124在水平方向上的宽度略小于下方存储器单元119在水平方向上的宽度,但在其他实施例中,如图9所示,该阻挡层124在水平方向上的宽度也可能与下方的存储器单元119在水平方向上的宽度相同。
现在请参照图2,其为根据本发明另一实施例中一SOT-MRAM的截面示意图。本实施例与前述图1的实施例的差异之处在于,本实施例的注入层中并未形成阻挡层,而是直接移除注入层的中间部分122c来将注入层分成独立的第一部分122a与第二部分122b。此实施例的优点在于能确保所有从注入层通入的电流都会流过自旋轨道力矩层116,进一步增进本发明磁性存储器的电流使用效率。
现在请参照图3至图9,其为根据本发明一实施例中一SOT-MRAM制作流程的截面示意图。首先在图3中,提供一基底来作为整个磁性存储器的设置基础,该基底可包含前述的金属间介电层(如第二金属间介电层IMD2)102、覆盖层104以及底介电层106等结构,其材质可分别为超低介电常数材料(ULK)、碳氮化硅(SiCN)以及四乙氧基硅烷(TEOS),并可以等离子体辅助化学气相沉积(PECVD)、次常压化学气相沉积(APCVD)或是低压化学气相沉积(LPCVD)等沉积方式形成,其中金属间介电层102中已形成有金属互连层(如第二金属互连层)M2,底介电层106中已形成有钨导孔件Wvia穿过覆盖层104而与下方的金属互连层M2连接。
复参照图3,在底介电层106以及钨导孔件Wvia上依序形成下电极层108、针扎层110、参考层112、自由层114、自旋轨道力矩层116以及覆盖层118等存储器单元的层结构。其中,下电极层108的材质可为钽(Ta)、铂(Pt)、金(Au)、钌(Ru)或是其复层结构。针扎层110的材料可包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。参考层112的材料可包含但不限定是钴(Co)、铁钴(CoFe)、铁镍(NiFe)或是镍铁钴(CoFe)等。自由层114的材料可包含但不限定是铁(Fe)、钴(Co)、镍(Ni)或是其合金如铁钴硼(CoFeB)或是铁钴(CoFe)。自旋轨道力矩层116的材料可包含钨(W)。覆盖层118的材料可包含钌(Ru)。上述层结构都可以通过物理气相沉积(PVD)或是溅镀(sputter)制作工艺来形成。
请参照图4。在形成上述层结构后,接着进行一离子束蚀刻制作工艺将该些层结构图案化成一个个独立的存储器单元119,其中的针扎层110、参考层112以及自由层114作为磁性存储器的磁隧穿结(MTJ)结构,其上下分别连接自旋轨道力矩层116与下电极层108。钌材质的覆盖层118在此蚀刻制作工艺可作为硬掩模层保护下方的自旋轨道力矩层116以及MTJ结构不受到损伤。如图4所示,蚀刻过后的底介电层106会有朝存储器单元119些微隆起的截面轮廓。
请参照图5。在图案化形成磁性存储器单元119后,接着在磁性存储器单元119的侧壁上形成一保护性的间隔壁120。间隔壁120的材质可为氮化硅,其可通过先在存储器单元119与底介电层106的表面上形成一层共形的间隔层,之后再进行一光刻制作工艺图案化而形成,其会从覆盖层118、自旋轨道力矩层116、自由层114、参考层112、针扎层110、下电极层108的侧壁一路延伸到下方部分的底介电层106表面上。间隔壁120形成后,之后在存储器单元119周围的底介电层106上形成一金属间介电层(如第三金属间介电层IMD3)126。金属间介电层126的材质可为超低介电常数材料(ULK),其可通过PECVD制作工艺来形成,并会受到一平坦化制作工艺处理而使其顶面与存储器单元119的覆盖层118顶面齐平。
请参照图6。在形成间隔壁120以及金属间介电层126后,接着在金属间介电层126以及存储器单元119的顶面上形成一注入层122。在本发明实施例中,注入层122的材料可为氮化钛(TiN)、钛(Ti)、氮化钽(TaN)或是钽(Ta),其可通过溅镀制作工艺将材料层形成在表面上,再通过一反应性离子蚀刻制作工艺将其图案化来形成。在本发明实施例中,图案化后的注入层122的中间部分会与存储器单元119的覆盖层118接触。
请参照图7。在注入层122形成后,接着在注入层122上方覆盖另一介电层,使整个存储器单元119包含注入层122包覆在金属间介电层126之中。之后在金属间介电层126上依序形成覆盖层128(材质可为SiCN)与金属间介电层(如第四金属间介电层IMD4,材质可为ULK)130,并在金属间介电层130中形成金属互连层M4以及导孔件V3等互连结构。注入层122的两端会分别通过导孔件V3电连接到上方的金属互连层M4。从图中可以看到,在此阶段,注入层122还是如现有技术般态样整个连接在存储器单元119的覆盖层118上。对此,后续的实施例将说明本发明如何将注入层122分为独立的两个部分。
请参照图8。在其中一实施例中,本发明的注入层122与存储器单元119的覆盖层118之间还会形成一层金属氧化层123。金属氧化层123在此实施例中作为一脱氧层之用来向上方的注入层122提供氧原子,以形成氧化物阻挡层。在此实施例中,金属氧化层123的材质会对应注入层122的材质。举例言之,当注入层122的材质为钛(Ti)或氮化钛(TiN)时,金属氧化层123的材质可为氧化钛(TiOx)。或者,当注入层122的材质为钽(Ta)或氮化钽(TaN)时,金属氧化层123的材质可为氧化钽(TaOx)。对应材质的设计将有助于氧原子从金属氧化层123往注入层122扩散。
请参照图9。接续图6注入层122形成后的步骤,进行一退火制作工艺,使得金属氧化层123中的氧原子扩散进入邻接的注入层122中。如此,如图9所示,部分注入层122与金属氧化层123邻接的部位会氧化转变为一阻挡层124,其材质可为氧化钛或氧化钽。此步骤所形成的阻挡层124会将注入层122分为独立的第一部分122a与第二部分122b,且由于所形成的阻挡层124材质与下方的金属氧化层123相同,两者的电阻也会十分接近。另一方面,在此步骤中,由于金属氧化层123的材质与注入层122的材质对应,故氧原子较容易扩散进入注入层122中。同样与金属氧化层123邻接的还有下层的覆盖层118,但是其材质(如钌Ru)未设计成与金属氧化层123对应,故不会形成氧化部位。在此实施例中,由于所形成的氧化物材质的阻挡层124的电阻(约1040Ω)约与金属氧化层123的电阻相同且远高于下方的自旋轨道力矩层116(约347Ω)的缘故,从注入层第一部分122a流入的电流大部分都会经由自旋轨道力矩层116的路径流至注入层第二部分122b,降低电流被注入层分流的情况发生。
请参照图10。在另一实施例中,接续图6注入层122形成后的步骤,本发明的注入层直接通过一光刻制作工艺图案化成独立的第一部分122a与第二部分122b。如图10所示,在此制作工艺中注入层的中间部分122c会被移除,使得注入层被分为独立的第一部分122a与第二部分122b,且该第一部分122a与该第二部分122b分别与下方的覆盖层118两端连接。如此,所有从注入层第一部分122a通入的电流都会经由下方的自旋轨道力矩层116流至注入层第二部分122b,大幅提升电流使用效率。
请参照图11。在将注入层分为第一部分122a与第二部分122b后,接着可以进一步在注入层被移除的中间部分122c位置处填入一绝缘层126,进一步增进第一部分122a与第二部分122b之间的电性隔绝效果。该绝缘层126可以是后续本来就会形成覆盖在注入层122上的金属间介电层126的一部分,或者是一额外形成的介电层,其材质可为超低介电常数材料(ULK),并不以此为限。
综合上述实施例说明,本发明通过将底针扎式自旋轨道力矩磁性存储器的注入层分成两独立部分,由此实现让所通入的电流都流经自旋轨道力矩层路径,大幅提升存储器的电流效率,同时能够有利于晶体管尺寸的微缩,是一兼具新颖性与进步性的发明。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (20)

1.一种底针扎式自旋轨道力矩磁性存储器,包含:
基底;
下电极层,位于该基底上;
磁隧穿结,位于该下电极层上;
自旋轨道力矩层,位于该磁隧穿结上;
覆盖层,位于该自旋轨道力矩层上,其中该覆盖层、该自旋轨道力矩层、该磁隧穿结以及该下电极层构成存储器单元;以及
注入层,位于该覆盖层上,其中该注入层分为独立的第一部分与第二部分,该第一部分与该第二部分分别与该覆盖层的两端连接。
2.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该第一部分与该第二部分之间的该注入层上具有绝缘层。
3.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该磁隧穿结从该基底由下而上依序包含针扎层、参考层以及自由层。
4.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该下电极层通过导孔件电连接到下方的金属互连层。
5.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该第一部分与该第二部分分别通过导孔件电连接到上方的金属互连层。
6.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,还包含间隔壁形成在该存储器单元的侧壁上。
7.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该下电极层、该磁隧穿结、该自旋轨道力矩层以及该覆盖层在垂直该基底的方向上完全重合。
8.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该自旋轨道力矩层的材料为钨。
9.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该覆盖层的材料为钌。
10.如权利要求1所述的底针扎式自旋轨道力矩磁性存储器,其中该注入层的材料为氮化钛、钛、氮化钽或是钽。
11.一种制作底针扎式自旋轨道力矩磁性存储器的方法,包含:
提供基底;
在该基底上依次形成下电极层、针扎层、参考层、自由层、自旋轨道力矩层以及覆盖层;
进行光刻制作工艺图案化该下电极层、该针扎层、该参考层、该自由层、该自旋轨道力矩层以及该覆盖层,形成存储器单元;
在该覆盖层上形成注入层;以及
进行另一光刻制作工艺将该注入层图案化成独立的第一部分与第二部分,其中该第一部分与该第二部分分别与该覆盖层的两端连接。
12.如权利要求11所述的制作底针扎式自旋轨道力矩磁性存储器的方法,还包含在该第一部分与该第二部分之间的该注入层上形成绝缘层。
13.如权利要求11所述的制作底针扎式自旋轨道力矩磁性存储器的方法,还包含在该存储器单元的侧壁上形成间隔壁。
14.如权利要求11所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该自旋轨道力矩层的材料为钨。
15.如权利要求11所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该覆盖层的材料为钌。
16.如权利要求11所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该注入层的材料为氮化钛、钛、氮化钽或是钽。
17.一种制作底针扎式自旋轨道力矩磁性存储器的方法,包含:
提供基底;
在该基底上依次形成下电极层、针扎层、参考层、自由层、自旋轨道力矩层、覆盖层以及金属氧化物层;
进行光刻制作工艺图案化该下电极层、该针扎层、该参考层、该自由层、该自旋轨道力矩层、该覆盖层以及该金属氧化物层,形成存储器单元;
在该金属氧化物层上形成注入层,其中部分的该注入层与该金属氧化物层直接接触;以及
进行退火制作工艺使得该金属氧化物层中的氧原子进入该注入层中,进而使得与该金属氧化物层直接接触的该注入层部位氧化为阻挡层。
18.如权利要求17所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该注入层的材料为氮化钛、钛、氮化钽或是钽。
19.如权利要求17所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该金属氧化物层的材料为氧化钛或氧化钽。
20.如权利要求17所述的制作底针扎式自旋轨道力矩磁性存储器的方法,其中该阻挡层的材料为氧化钛或氧化钽。
CN202210197858.6A 2022-03-02 2022-03-02 底针扎式自旋轨道力矩磁性存储器及其制作方法 Pending CN116761497A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210197858.6A CN116761497A (zh) 2022-03-02 2022-03-02 底针扎式自旋轨道力矩磁性存储器及其制作方法
US17/701,703 US11942130B2 (en) 2022-03-02 2022-03-23 Bottom-pinned spin-orbit torque magnetic random access memory and method of manufacturing the same
EP22190021.0A EP4240131A1 (en) 2022-03-02 2022-08-11 Bottom-pinned spin-orbit torque magnetic random access memory and method of manufacturing the same
TW111131639A TW202336939A (zh) 2022-03-02 2022-08-23 底針扎式自旋軌道力矩磁性記憶體暨其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210197858.6A CN116761497A (zh) 2022-03-02 2022-03-02 底针扎式自旋轨道力矩磁性存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN116761497A true CN116761497A (zh) 2023-09-15

Family

ID=82899261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210197858.6A Pending CN116761497A (zh) 2022-03-02 2022-03-02 底针扎式自旋轨道力矩磁性存储器及其制作方法

Country Status (4)

Country Link
US (1) US11942130B2 (zh)
EP (1) EP4240131A1 (zh)
CN (1) CN116761497A (zh)
TW (1) TW202336939A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields
US11367749B2 (en) * 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11069853B2 (en) 2018-11-19 2021-07-20 Applied Materials, Inc. Methods for forming structures for MRAM applications
US10756259B2 (en) 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US11502241B2 (en) * 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
CN115440881A (zh) 2021-06-02 2022-12-06 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
US11942130B2 (en) 2024-03-26
US20230282260A1 (en) 2023-09-07
EP4240131A1 (en) 2023-09-06
TW202336939A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
US11683988B2 (en) Semiconductor device
US6783999B1 (en) Subtractive stud formation for MRAM manufacturing
TWI814942B (zh) 半導體元件及其製作方法
CN112447788A (zh) 磁阻式随机存取存储器
US11737284B2 (en) Tunnel junction selector MRAM
CN114447023A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
JP2013041961A (ja) 抵抗変化メモリ及びその製造方法
CN115483344A (zh) 磁阻式随机存取存储器元件及其制作方法
CN116761497A (zh) 底针扎式自旋轨道力矩磁性存储器及其制作方法
TW202343683A (zh) 半導體元件及其製作方法
CN115377283A (zh) 磁阻式随机存取存储器
CN115915904A (zh) 半导体元件及其制作方法
TW202339314A (zh) 半導體元件及其製作方法
CN115811925A (zh) 半导体元件及其制作方法
US20070072312A1 (en) Interconnect Connecting a Diffusion Metal Layer and a Power Plane Metal and Fabricating Method Thereof
CN114335331A (zh) 半导体元件及其制作方法
CN116156995A (zh) 半导体结构及其制作方法
CN114792702A (zh) 一种制作半导体元件的方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
TW202401865A (zh) 磁阻式隨機存取記憶體
CN116267013A (zh) 半导体元件及其制作方法
CN117479547A (zh) 一种制作磁阻式随机存取存储器的方法
CN116709891A (zh) 一种制作半导体元件的方法
CN114335068A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination