TW202333385A - 半導體裝置及製造半導體裝置的方法 - Google Patents

半導體裝置及製造半導體裝置的方法 Download PDF

Info

Publication number
TW202333385A
TW202333385A TW111126853A TW111126853A TW202333385A TW 202333385 A TW202333385 A TW 202333385A TW 111126853 A TW111126853 A TW 111126853A TW 111126853 A TW111126853 A TW 111126853A TW 202333385 A TW202333385 A TW 202333385A
Authority
TW
Taiwan
Prior art keywords
layer
pattern
gate
source
insulating layer
Prior art date
Application number
TW111126853A
Other languages
English (en)
Inventor
尹榮廣
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202333385A publication Critical patent/TW202333385A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭示一種半導體裝置及製造其的方法。該半導體裝置包括：基板，具有閘極區域和接觸區域；埋置絕緣層，形成在基板上；鰭型絕緣圖案，形成在埋置絕緣層上並且在第一水平方向上延伸；下金屬層，覆蓋接觸區域中的鰭型絕緣圖案的上表面和側表面；通道層，覆蓋接觸區域中的下金屬層的上表面和側表面並且覆蓋閘極區域中的鰭型絕緣圖案的上表面和側表面；閘極圖案，設置在閘極區域中的通道層上並且在第二水平方向上延伸；以及源極/汲極接觸圖案，設置在接觸區域中的通道層上。下金屬層包括基於Ti的金屬。通道層包括氧化物半導體材料。

Description

半導體裝置及製造半導體裝置的方法
本揭示內容的實施方式提供具有多氧化物半導體通道層的半導體裝置和製造該半導體裝置的方法。 相關申請的交叉引用
本申請主張於2021年10月27日提交的韓國專利申請第10-2021-0144316號的優先權，其整體藉由引用併入本文。
氧化物半導體通常具有比矽本體更低的載子遷移率。因此，可以改善具有氧化物半導體通道的電晶體的截止特性。然而，由於低載子遷移率，電晶體可能具有較低的驅動能力和較高的電阻。因此，可能難以將這種電晶體應用於高整合度和高性能的半導體裝置。
本發明公開的各實施方式提供了一種具有多氧化物半導體通道的電晶體，以及一種包括該電晶體的半導體裝置。
本揭示內容的各實施方式提供了一種製造具有多氧化物半導體通道的電晶體的方法，以及一種製造包括該電晶體的半導體裝置的方法。
根據本揭示內容的實施方式的一種半導體裝置包括：基板，具有閘極區域和接觸區域；埋置絕緣層，形成在基板上；鰭型絕緣圖案，形成在埋置絕緣層上並且在第一水平方向上延伸；下金屬層，覆蓋鰭型絕緣圖案的在接觸區域中的上表面和側表面；通道層，覆蓋下金屬層的在接觸區域中的上表面和側表面，並且覆蓋鰭型絕緣圖案的在閘極區域中的上表面和側表面；閘極圖案，設置在閘極區域中的通道層上並且在第二水平方向上延伸；以及源極/汲極接觸圖案，設置在接觸區域中的通道層上。下金屬層包括基於Ti的金屬。通道層包括氧化物半導體材料。
根據本揭示內容的實施方式的一種半導體裝置包括：基板，具有閘極區域和接觸區域；鰭型絕緣圖案，在基板上在第一水平方向上延伸；基於Ti的下金屬層，覆蓋鰭型絕緣圖案的在接觸區域中的上表面和側表面；氧化物半導體層，覆蓋基於Ti的下金屬層的在接觸區域中的上表面和側表面，並且覆蓋鰭型絕緣圖案的在閘極區域中的上表面和側表面；緩衝絕緣層，在氧化物半導體層上；閘極圖案，在閘極區域中的氧化物半導體層上在第二水平方向上延伸；以及源極/汲極接觸圖案，在接觸區域中的氧化物半導體層上。
根據本揭示內容的實施方式的一種半導體裝置包括：基板，具有閘極區域和接觸區域；埋置絕緣層，在基板上；鰭型絕緣圖案，在埋置絕緣層上，鰭型絕緣圖案在第一水平方向上延伸並且形成在閘極區域和接觸區域中； 基於Ti的下金屬層，在鰭型絕緣圖案的在接觸區域中的上表面和側表面上；通道層，形成在閘極區域中的鰭型絕緣圖案上並且形成在接觸區域中的基於Ti的下金屬層上；閘極電極，在第二水平方向上延伸並且形成在閘極區域中的通道層上； 基於Ti的上金屬層，在接觸區域中的通道層上；以及源極/汲極接觸圖案，在接觸區域中的基於Ti的上金屬層上。
根據本揭示內容的實施方式的一種製造半導體裝置的方法包括：提供具有閘極區域和接觸區域的基板；在基板上形成在第一水平方向上延伸的鰭型絕緣圖案；在鰭型絕緣圖案的在接觸區域中的上表面和側表面上形成基於Ti的下金屬層；在基於Ti的下金屬層和鰭型絕緣圖案的上表面和側表面上形成氧化物半導體層；在閘極區域中的氧化物半導體層上形成在第二水平方向上延伸的犧牲閘極電極；在接觸區域中的氧化物半導體層上形成下層間絕緣層；藉由去除犧牲閘極電極在閘極區域中形成閘極溝槽；在閘極溝槽中形成閘極電極；在接觸區域中形成曝露通道層的接觸狹縫；以及在接觸狹縫中曝露的通道層上形成源極/汲極接觸圖案。
下面將參照附圖更詳細地描述本發明的示例性實施方式。然而，本發明可以以不同的形式實施並且不應被解釋為限於本文所闡述的實施方式。相反，提供這些實施方式是為了使本揭示內容詳盡和完整，並且將本發明的範圍全面傳達給本領域技術人員。在整個公開中，相同的附圖標記在本發明的各個附圖和實施方式中指代相同的部分。
應當理解，儘管術語“第一”和/或“第二”可以在本文中用於描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如，下面討論的第一元件可以被稱為第二元件，而不脫離本揭示內容的教導。類似地，第二元件也可以稱為第一元件。
解釋元件之間關係的其他表達方式，諸如“之間”、“直接之間”、“相鄰”或“直接相鄰”應以相同方式解釋。
附圖不一定按比例繪製，並且在某些情況下，為了清楚地說明實施方式的特徵，可能已經誇大了比例。當第一層被稱為在第二層“上”或在基板“上”時，不僅是指第一層直接形成在第二層上而沒有中間層的情況，而且還指在第一層和第二層之間形成有中間層的情況。應當理解，當一個元件或層被稱為在另一個元件或層“上”、“連接到”或“耦接到”另一個元件或層時，它可以直接在另一個元件或層上、直接連接或直接耦接到另一個元件或層，或者可能存在中間的元件或層。相反，當一個元件被稱為“直接”在另一個元件或層“上”、“直接連接到”或“直接耦接到”另一個元件或層時，不存在中間的元件或層。
圖1是示意性地示出根據本揭示內容的實施方式的半導體裝置的立體圖。參照圖1，根據本揭示內容的實施方式的半導體裝置可以包括整體形成在基板10上的埋置絕緣層15、形成在埋置絕緣層15上以具有在埋置絕緣層15上在第一水平方向X上延伸的線形的鰭型絕緣圖案20、覆蓋鰭型絕緣圖案20的上表面的一部分和側表面的一部分的源極/汲極圖案30、以及覆蓋埋置絕緣層15上的鰭型絕緣圖案20的上表面的一部分和側表面的一部分以在第二水平方向Y上延伸的閘極圖案50。第一水平方向X和第二水平方向Y可以彼此垂直。在一個實施方式中，源極/汲極圖案30和閘極圖案50各自可以具有希臘文pi形狀“π”的橫截面（與第一水平方向X成直角切割），pi的腿部的底表面接觸埋置絕緣層15的頂表面。
圖2A至圖2C是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。參照圖2A至圖2C，根據本揭示內容的實施方式的半導體裝置可以包括在基板10上的埋置絕緣層15、鰭型絕緣圖案20、源極/汲極圖案30、閘極圖案50、下源極/汲極接觸圖案61，上源極/汲極接觸圖案62、閘極接觸圖案63以及絕緣層41、42、43和44。
基板10可以包括諸如矽晶片的半導體層。在一些實施方式中，基板10可以包括化合物半導體層、外延生長的矽層、絕緣體上矽（SOI）或其他半導體材料層之一。基板10可以具有閘極區域GA和接觸區域CA。閘極圖案50和閘極接觸圖案63可以形成在閘極區域GA中。源極/汲極圖案30、下源極/汲極接觸圖案61和上源極/汲極接觸圖案62可以形成在接觸區域CA中。
埋置絕緣層15可以整體形成在基板10上，意味著埋置絕緣層15的整個底表面可以與基板10的頂表面接觸。埋置絕緣層15可以包括諸如氧化矽（SiO 2）、碳氧化矽（SiOC）和氮化矽（SiN）的至少一種絕緣材料。
鰭型絕緣圖案20可以具有從埋置絕緣層15的上表面突出並且在第一水平方向X上延伸的鰭形或條形。鰭型絕緣圖案20可以包括諸如氧化矽（SiO 2）的絕緣材料。
源極/汲極圖案30可以覆蓋鰭型絕緣圖案20的在接觸區域CA中的上表面和側表面。源極/汲極圖案30可以包括下金屬層31、通道層32和緩衝絕緣層33。下金屬層31可以直接形成在鰭型絕緣圖案20的上表面和側表面上。下金屬層31可以包括Ti（鈦）基金屬。例如，下金屬層31可以包括鈦（Ti）、氮化鈦（TiN）、碳化鈦（TiC）、鈦鋁（TiAl）和氮化鈦鋁（TiAlN）中的至少一種。在一個實施方式中，下金屬層31可以包括碳化鈦（TiC）或鈦鋁（TiAl）之一。通道層32可以直接形成在下金屬層31上。通道層32可以包括氧化物半導體材料。例如，通道層32可以包括InGaZnO、InGaZnSnO、InSnO、InSnZnO、SiInGaZnO、SiInGaZnSnO、SiInSnO、SiInSnZnO、AlGaZnO、AlGaZnSnO、AlSnO、AlSnZnO、SiAlGaZnO、SiAlGaZnSnO、SiAlSnO、SiAlSnZnO、InGaMgO、InGaMgSnO、InSnMgO、SiInGaMgO、SiInGaMgSnO、SiInSnMgO、AlGaMgO、AlGaMgSnO、AlSnMgO、SiAlGaMgO、SiAlGaMgSnO、SiAlSnMgO一種或其他氧化物基半導體材料中的至少一種。緩衝絕緣層33可以形成在通道層32上。緩衝絕緣層33可以包括氧化矽（SiO 2）或氧化鋁（Al 2O 3）。可以去除緩衝絕緣層33的一部分，使得通道層32和下源極/汲極接觸圖案61可以在接觸區域CA中彼此接觸。
閘極圖案50可以在閘極區域GA中圍繞鰭型絕緣圖案20的上表面和側表面並且在第二水平方向Y上延伸。閘極圖案50可以形成在閘極區域GA中的緩衝絕緣層33上。閘極圖案50可以包括閘極絕緣層52和閘極電極55。在一個實施方式中，閘極絕緣層52可以形成為至少部分地與緩衝絕緣層33的上表面接觸。閘極電極55可以形成在閘極絕緣層52上。閘極絕緣層52可以包括含有鉿（Hf）的化合物（諸如氧化鉿（HfO）、氮氧化鉿（HfON）、氮氧化鉿矽（HfSiON）、氧化鋁鉿（HfAlO）或氮氧化鋁鉿（HfAlON））或含有鑭（La）、鉺（Er）、鍶（Sr）、鋇（Ba）或鋯（Zr）的化合物中的至少一種。閘極電極55可以包括多晶矽、矽化物、金屬、金屬合金和金屬化合物中的至少一種。在一個實施方式中，還可以在閘極絕緣層52和閘極電極55之間形成阻擋金屬層。例如，阻擋金屬層可以包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）和氮化鎢（WN）中的至少一種。
絕緣層41、42、43和44可以包括下層間絕緣層41、蓋絕緣層42、中間層間絕緣層43和上層間絕緣層44。下層間絕緣層41可以形成在埋置絕緣層15上以圍繞下源極/汲極接觸圖案61和閘極圖案50。蓋絕緣層42可以形成在下層間絕緣層41的上表面和下層間絕緣層41的上表面上。上層間絕緣層44可以形成在蓋絕緣層42上以圍繞上源極/汲極接觸圖案62和閘極接觸圖案63。下層間絕緣層41和上層間絕緣層44可以包括基於氧化矽的絕緣材料，諸如氧化矽（SiO 2）、氫氧化矽（SiHO）、碳氧化矽（SiOC）或氫氧碳化矽（SiHOC）。蓋絕緣層42可以包括比下層間絕緣層41和上層間絕緣層44更緻密和更硬的絕緣材料。例如，蓋絕緣層42可以包括氮化矽（SiN）。
下源極/汲極接觸圖案61可以具有壁形，其中第二水平方向Y上的寬度是第一水平方向X上的寬度的數倍，並且上源極/汲極接觸圖案62可以具有柱形，其中第二水平方向Y上的寬度和第一水平方向X上的寬度相似。下源極/汲極接觸圖案61可以包括下源極/汲極接觸阻擋層61a和下源極/汲極接觸插塞61b。下源極/汲極接觸阻擋層61a可以圍繞下源極/汲極接觸插塞61b的側表面。下源極/汲極接觸阻擋層61a可以與通道層32接觸。下源極/汲極接觸阻擋層61a可以包括鈦（Ti）。例如，下源極/汲極接觸阻擋層61a可以包括鈦（Ti）、氮化鈦（TiN）、碳化鈦（TiC）、鈦鋁（TiAl）、氮化鈦鋁（TiAlN）、鉭（Ta）、氮化鉭（TaN）和氮化鎢（WN）中的至少一種。下源極/汲極接觸插塞61b可以包括多晶矽、矽化物、金屬、金屬合金或金屬化合物中的至少一種。上源極/汲極接觸圖案62可以包括上源極/汲極接觸阻擋層62a和上源極/汲極接觸插塞62b。上源極/汲極接觸阻擋層62a可以與上源極/汲極接觸插塞62b接觸。上源極/汲極接觸阻擋層62a可以覆蓋上源極/汲極接觸插塞62b的下表面和側表面。上源極/汲極接觸阻擋層62a可以包括阻擋金屬，諸如鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）或氮化鎢（WN）。上源極/汲極接觸插塞62b可以包括多晶矽、矽化物、金屬、金屬合金或金屬化合物中的至少一種。
閘極接觸圖案63可以與閘極電極55連接。閘極接觸圖案63可以具有柱形。閘極接觸圖案63可以包括閘極接觸阻擋層63a和閘極接觸插塞63b。閘極接觸阻擋層63a可以覆蓋閘極接觸插塞63b的下表面和側表面。閘極接觸阻擋層63a可以包括阻擋金屬，諸如鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）或氮化鎢（WN）。閘極接觸插塞63b可以包括多晶矽、矽化物、金屬、金屬合金和金屬化合物中的至少一種。
圖3A至圖3C分別是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。參照圖3A至圖3C，與參照圖2A至圖2C描述的半導體裝置相比，根據本揭示內容的實施方式的半導體裝置還可以包括形成在通道層32和閘極絕緣層52之間的界面絕緣層51。在圖2A至圖2C所示的半導體裝置中，界面絕緣層51可以代替閘極區域GA中的下金屬層31和閘極絕緣層52之間的緩衝絕緣層33。也就是說，界面絕緣層51可以形成在去除了緩衝絕緣層33的區域中。界面絕緣層51可以包括氧化鋁（Al 2O 3）。緩衝絕緣層33可以包括氧化矽（SiO 2）。未描述的附圖標記可以參考圖2A至圖2C來理解。
圖4A至圖4C分別是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。參照圖4A至圖4C，與參照圖2A至圖2C描述的半導體裝置和參照圖3A至圖3C描述的半導體裝置相比，根據本揭示內容的實施方式的半導體裝置還可以包括圍繞下源極/汲極接觸圖案61的下表面和側表面的上金屬層34。上金屬層34可以形成為圍繞通道層32的在接觸區域CA中的上表面和側表面以及埋置絕緣層15的上表面的一部分。上金屬層34可以在水平方向上與閘極圖案50隔開。因此，可以減小由上金屬層34導致的下源極/汲極接觸圖案61和閘極圖案50之間的寄生電容。上金屬層34可以包括鈦（Ti）、氮化鈦（TiN）、碳化鈦（TiC）、鈦鋁（TiAl）和氮化鈦鋁（TiAlN）中的至少一種。在一個實施方式中，上金屬層34可以包括碳化鈦（TiC）或鈦鋁（TiAl）之一。例如，下金屬層31和上金屬層34可以由相同的材料形成。參照圖4A至圖4C沒有描述的附圖標記可以參考圖2A至圖2C和圖3A至圖3C來理解。
根據本揭示內容的實施方式的半導體裝置可以具有多通道結構，該多通道結構具有覆蓋鰭型絕緣圖案20的側表面和上表面的三維結構。因此，可以提高電晶體的驅動能力。
氧化物半導體材料具有比本質矽更低的載子遷移率。因此，當使用氧化物半導體材料作為電晶體的通道材料時，可以降低電晶體的截止電流。然而，氧化物半導體材料由於低載子濃度和載子遷移率而具有高電阻。根據本實施方式的半導體裝置可以包括設置在包括氧化物半導體材料的通道層32下方的下金屬層31。下金屬層31可以包括基於Ti的金屬層。基於Ti的金屬層可以藉由清除現象向氧化物半導體材料提供氧空位。氧空位可以增加載子濃度。因此，對應於源極/汲極的通道層32的電阻可以減小並且電導率可以增加。
根據本實施方式的半導體裝置還可以包括包含基於Ti的金屬的上金屬層34。因此，可以進一步提高氧化物半導體通道層32的電導率。此外，可以降低通道層32和下源極/汲極接觸圖案61之間的接觸電阻。
圖5A至圖12C是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。圖5A至圖12A是沿圖1中的線I-I'截取的縱向截面圖，圖5B至圖12B是沿圖1中的線II-II'截取的縱向截面圖，並且圖5C至圖12C是沿圖1中的線III-III'截取的縱向截面圖。
參照圖5A至圖5C，根據本揭示內容的實施方式的製造半導體裝置的方法可以包括以下步驟：在基板10上形成埋置絕緣層15；在埋置絕緣層15上形成鰭型絕緣圖案20；以及在鰭型絕緣圖案20上形成下金屬層31。
基板10可以包括諸如矽晶片的半導體層。基板10可以具有閘極區域GA和接觸區域CA。
形成埋置絕緣層15可以包括：藉由執行沉積製程在基板10上整體地形成諸如氧化矽（SiO 2）的絕緣材料。在一個實施方式中，埋置絕緣層15可以包括多個絕緣層。
形成鰭型絕緣圖案20可以包括：藉由執行沉積製程、光微影製程和蝕刻製程形成具有在第一水平方向X上延伸的鰭形或條形的諸如（SiO 2）的絕緣材料。
形成下金屬層31可以包括：藉由執行沉積製程和圖案化製程形成覆蓋接觸區域CA中的鰭型絕緣圖案20的基於Ti的金屬層。基於Ti的金屬層可以包括鈦（Ti）、氮化鈦（TiN）、碳化鈦（TiC）或鈦鋁（TiAl）中的至少一種。下金屬層31可以以墊形式覆蓋鰭型絕緣圖案20的在接觸區域CA中的側表面和上表面。在一個實施方式中，下金屬層31可以部分地延伸到埋置絕緣層15的在接觸區域CA中的上表面上。在閘極區域GA中，下金屬層31可以不覆蓋鰭型絕緣圖案20。即，下金屬層31可以不形成在閘極區域GA中。
參照圖6A至圖6C，該方法可以包括以下步驟：在下金屬層31和曝露的鰭型絕緣圖案20上形成通道層32，以及在通道層32上形成緩衝絕緣層33。形成通道層32可以包括：藉由執行沉積製程整體形成氧化物半導體材料。氧化物半導體材料可以包括銦（In）、鎵（Ga）和鋅（Zn）。例如，氧化物半導體材料可以包括InGaZnO、InGaZnSnO、InSnO、InSnZnO、SiInGaZnO、SiInGaZnSnO、SiInSnO、SiInSnZnO、AlGaZnO、AlGaZnSnO、AlSnO、AlSnZnO、SiAlGaZnO、SiAlGaZnSnO、SiAlSnO、SiAlSnZnO、InGaMgO、InGaMgSnO、InSnMgO、SiInGaMgO、SiInGaMgSnO、SiInSnMgO、AlGaMgO、AlGaMgSnO、AlSnMgO、SiAlGaMgO、SiAlGaMgSnO、SiAlSnMgO或者其他氧化物基半導體材料中的至少一種。形成緩衝絕緣層33可以包括：藉由執行沉積製程在通道層32上整體形成諸如氧化矽（SiO 2）或氧化鋁（Al 2O 3）的絕緣材料。在一個實施方式中，通道層32和緩衝絕緣層33可以形成為分別部分地延伸到埋置絕緣層15的上表面上。該方法還可以包括藉由執行圖案化製程去除埋置絕緣層15上的通道層32和緩衝絕緣層33。在一個實施方式中，通道層32和緩衝絕緣層33可以不被去除並且可以部分地保留在埋置絕緣層15上。
參照圖7A至圖7C，該方法還可以包括：形成犧牲閘極電極35和下層間絕緣層41。形成犧牲閘極電極35可以包括：藉由執行沉積製程和圖案化製程在閘極區域GA中的緩衝絕緣層33和埋置絕緣層15上形成多晶矽。形成下層間絕緣層41可以包括：藉由執行沉積製程整體形成諸如氧化矽（SiO 2）或碳氧化矽（SiOC）的絕緣材料，以及藉由執行諸如化學機械拋光（CMP）的平坦化製程將絕緣材料平坦化。藉由平坦化製程，犧牲閘極電極35的上表面和下層間絕緣層41的上表面可以共面。
參照圖8A至圖8C，該方法還可以包括：藉由去除犧牲閘極電極35在閘極區域GA中形成閘極溝槽GT。緩衝絕緣層33和埋置絕緣層15可以曝露在閘極溝槽GT中。
參照圖9A至圖9C，該方法還可以包括：在閘極溝槽GT中形成閘極絕緣層52和閘極電極55。形成閘極絕緣層52可以包括：藉由執行沉積製程在閘極溝槽GT的底壁和內壁上共形地形成高k材料。
閘極絕緣層52可以包括含有鉿（Hf）的化合物（諸如氧化鉿（HfO）、氮氧化鉿（HfON）、氮氧化鉿矽（HfSiON）、氧化鋁鉿（HfAlO），或氮氧化鉿鋁（HfAlON））或含有鑭（La）、鉺（Er）、鍶（Sr）、鋇（Ba）或鋯（Zr）的化合物中的至少一種。閘極電極55可以包括多晶矽、矽化物、金屬、金屬合金或金屬化合物。該方法還可以包括：藉由執行諸如CMP的平坦化製程將下層間絕緣層41的上表面、閘極絕緣層52的上表面和閘極電極55的上表面共面化。
參照圖10A至圖10C，該方法還可以包括以下步驟：在下層間絕緣層41和閘極電極55上形成蓋絕緣層42；在蓋絕緣層42上形成中間層間絕緣層43；以及形成曝露接觸區域CA中的通道層32的下源極/汲極接觸狹縫CS。形成蓋絕緣層42可以包括：藉由執行沉積製程整體形成比下層間絕緣層41更緻密和更硬的材料。蓋絕緣層42可以包括防止閘極電極55和上層間絕緣層44之間的反應的阻擋絕緣材料。例如，蓋絕緣層42可以包括氮化矽（SiN）。形成中間層間絕緣層43可以包括：藉由執行沉積製程在蓋絕緣層42上形成諸如氧化矽（SiO 2）或碳氧化矽（SiOC）的絕緣材料。形成下源極/汲極接觸狹縫CS可以包括：選擇性地蝕刻中間層間絕緣層43、蓋絕緣層42和下層間絕緣層41以曝露緩衝絕緣層33，以及去除曝露的緩衝絕緣層33以曝露通道層32。下源極/汲極接觸狹縫CS可以在水平方向上與閘極電極55隔開。下源極/汲極接觸狹縫CS可以曝露形成在鰭型絕緣圖案20的側壁上的通道層32的表面並且曝露埋置絕緣層15的上表面。
參照圖11A至圖11C，該方法還可以包括：在下源極/汲極接觸狹縫CS中形成下源極/汲極接觸阻擋層61a。形成下源極/汲極接觸阻擋層61a可以包括：藉由執行沉積製程在下源極/汲極接觸狹縫CS的內壁和底表面上共形地形成包括鈦（Ti）的金屬層。因此，下源極/汲極接觸阻擋層61a可以直接形成在曝露於下源極/汲極接觸狹縫CS中的通道層32上。例如，下源極/汲極接觸阻擋層61a可以包括鈦（Ti）、氮化鈦（TiN）、碳化鈦（TiC）、鈦鋁（TiAl）或氮化鈦鋁（TiAlN）中的至少一種。在一個實施方式中，下源極/汲極接觸阻擋層61a可以包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、氮化鎢（WN）或者其他阻擋金屬中的至少一種。
參照圖12A至圖12C，該方法還可以包括：藉由用導電材料填充下源極/汲極接觸狹縫CS來形成下源極/汲極接觸插塞61b。下源極/汲極接觸插塞61b可以包括諸如鎢（W）的金屬。該方法還可以包括：藉由執行諸如CMP的平坦化製程來將下源極/汲極接觸插塞61b的上表面和中間層間絕緣層43的上表面共面化。
此後，進一步參照圖2A至圖2C，該方法可以包括以下步驟：形成上層間絕緣層44，以及形成上源極/汲極接觸圖案62和閘極接觸圖案63。形成上層間絕緣層44可以包括：藉由執行沉積製程形成諸如氧化矽（SiO 2）或碳氧化矽（SiOC）的絕緣材料。形成上源極/汲極接觸圖案62可以包括：執行蝕刻製程以形成垂直穿透上層間絕緣層44的孔以曝露下源極/汲極接觸圖案61的上表面；執行沉積製程以在上述孔的內壁和底表面上共形地形成上源極/汲極接觸阻擋層62a，以及執行填充製程以形成填充上述孔的上源極/汲極接觸插塞62b。形成閘極接觸圖案63可以包括：藉由執行蝕刻製程形成垂直穿透上層間絕緣層44以曝露閘極電極55的孔；藉由執行沉積製程在上述孔的內壁和底表面上共形地形成閘極接觸阻擋層63a；藉由執行填充製程形成填充上述孔的閘極接觸插塞63b。上源極/汲極接觸阻擋層62a和閘極接觸阻擋層63a可以包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、氮化鎢（WN）和其他阻擋金屬中的至少一種。上源極/汲極接觸插塞62b和閘極接觸插塞63b可以包括諸如鎢（W）的金屬。
圖13A至圖14C是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。圖13A和圖14A是沿圖1的線I-I'截取的縱向截面圖，圖13B和圖14B是沿圖1的線II-II'截取的縱向截面圖，並且圖13C和圖14C是沿圖1的線III-III'截取的縱向截面圖。
參照圖13A至圖13C，根據本揭示內容的實施方式的製造半導體裝置的方法可以包括：執行參照圖5A至圖8C描述的製程，以及藉由去除曝露在閘極溝槽GT中的緩衝絕緣層33來曝露閘極溝槽GT中的通道層32。
參照圖14A至圖14C，該方法還可以包括：在曝露的通道層32上形成界面絕緣層51。界面絕緣層51可以包括氧化矽（SiO 2）、氧化鋁（Al 2O 3）或者其他絕緣材料中的至少一種。在一個實施方式中，界面絕緣層51可以延伸到埋置絕緣層15上。
此後，該方法還包括：執行參照圖9A至圖12C描述的製程，以及參照圖3A至圖3C形成上層間絕緣層44，以及形成上源極/汲極接觸圖案62和閘極接觸圖案63。
圖15A至圖15C是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。圖15A是沿圖1的線I-I'截取的縱向截面圖，圖15B是沿圖1的線II-II'截取的縱向截面圖，並且圖15C是沿圖1的線III-III'截取的縱向截面圖。參照圖15A至圖15C，根據本揭示內容的實施方式的製造半導體裝置的方法可以包括：執行參照圖5A至圖10C描述的製程，以及在下源極/汲極接觸狹縫CS的底表面上形成上金屬層34。上金屬層34可以形成在藉由下源極/汲極接觸狹縫CS曝露的通道層32和埋置絕緣層15上。上金屬層34還可以共形地形成在下源極/汲極接觸狹縫CS的內壁上。
此後，該方法還包括：執行參照圖11A至圖12C描述的製程，參照圖4A至圖4C形成上層間絕緣層44，以及形成上源極/汲極接觸圖案62和閘極接觸圖案63。
根據本揭示內容的實施方式，半導體裝置可以包括具有多氧化物半導體通道的電晶體。由於電晶體具有氧化物半導體通道，因此電晶體可以具有低截止電流特性。由於電晶體具有多個通道，因此電晶體可以具有出色的驅動能力。藉由基於Ti的金屬進行清除的氧化物半導體通道的電阻可以降低。因此，源極/汲極接觸件的電阻可以降低。
儘管已經根據上述優選實施方式具體描述了本發明，但是應當注意，上述實施方式是出於解釋的目的而不是出於對其進行限制的目的。此外，所屬技術領域中具有通常知識者將理解，在本發明的範圍內各種實施方式都是可能的。
10:基板 15:埋置絕緣層 20:鰭型絕緣圖案 30:源極/汲極圖案 31:下金屬層 32:通道層 33:緩衝絕緣層 34:上金屬層 35:犧牲閘極電極 41:下層間絕緣層 42:蓋絕緣層 43:中間層間絕緣層 44:上層間絕緣層 50:閘極圖案 51:界面絕緣層 52:閘極絕緣層 55:閘極電極 61:下源極/汲極接觸圖案 61a:下源極/汲極接觸阻擋層 61b:下源極/汲極接觸插塞 62:上源極/汲極接觸圖案 62a:上源極/汲極接觸阻擋層 62b:上源極/汲極接觸插塞 63:閘極接觸圖案 63a:閘極接觸阻擋層 63b:閘極接觸插塞
[圖1]是示意性地示出根據本揭示內容的實施方式的半導體裝置的立體圖。
[圖2A]至[圖2C]是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。
[圖3A]至[圖3C]分別是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。
[圖4A]至[圖4C]分別是根據本揭示內容的實施方式的半導體裝置的沿圖1所示的線I-I'、II-II'和III-III'截取的縱向截面圖。
[圖5A]至[圖12C]是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。
[圖13A]至[圖14C]是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。
[圖15A]至[圖15C]是示出根據本揭示內容的實施方式的製造半導體裝置的方法的縱向截面圖。
10:基板
15:埋置絕緣層
20:鰭型絕緣圖案
30:源極/汲極圖案
50:閘極圖案

Claims (29)

  1. 一種半導體裝置，包括： 基板，具有閘極區域和接觸區域； 埋置絕緣層，形成在所述基板上； 鰭型絕緣圖案，形成在所述埋置絕緣層上並且在第一水平方向上延伸； 下金屬層，覆蓋所述鰭型絕緣圖案的在所述接觸區域中的上表面和側表面； 通道層，覆蓋所述下金屬層的在所述接觸區域中的上表面和側表面，並且覆蓋所述鰭型絕緣圖案的在所述閘極區域中的上表面和側表面； 閘極圖案，設置在所述閘極區域中的所述通道層上並且在第二水平方向上延伸；以及 源極/汲極接觸圖案，設置在所述接觸區域中的所述通道層上， 其中： 所述下金屬層包括基於Ti的金屬，以及 所述通道層包括氧化物半導體材料。
  2. 根據請求項1所述的半導體裝置，其中，所述基於Ti的金屬包括TiC或TiAl至少一種。
  3. 根據請求項1所述的半導體裝置， 其中，所述閘極圖案包括： 界面絕緣層； 在所述界面絕緣層上的閘極絕緣層；以及 在所述閘極絕緣層上的閘極電極。
  4. 根據請求項1所述的半導體裝置，還包括： 上金屬層，設置在所述通道層和所述源極/汲極接觸圖案之間，並且在所述接觸區域中與所述閘極圖案水平間隔開， 其中，所述上金屬層包括所述基於Ti的金屬。
  5. 根據請求項4所述的半導體裝置，其中，所述上金屬層圍繞所述通道層的上側和側表面、所述埋置絕緣層的上表面的一部分以及所述源極/汲極接觸圖案的下表面和側表面。
  6. 根據請求項5所述的半導體裝置，其中： 所述源極/汲極接觸圖案包括源極/汲極接觸阻擋層和源極/汲極接觸插塞，以及 所述源極/汲極接觸阻擋層圍繞所述源極/汲極接觸插塞的底表面和側表面。
  7. 根據請求項5所述的半導體裝置，其中： 所述源極/汲極接觸圖案包括下源極/汲極接觸圖案和上源極/汲極接觸圖案，以及 所述下源極/汲極接觸圖案在所述第二水平方向上的寬度大於所述下源極/汲極接觸圖案在所述第一水平方向上的寬度。
  8. 根據請求項1所述的半導體裝置，還包括： 緩衝絕緣層，在所述通道層上；以及 下層間絕緣層，在所述緩衝絕緣層上，所述下層間絕緣層圍繞所述源極/汲極接觸圖案的側表面， 其中： 所述緩衝絕緣層包括氧化矽或氧化鋁，以及 所述下層間絕緣層包括氧化矽或碳氧化矽。
  9. 根據請求項1所述的半導體裝置，其中，所述第一水平方向垂直於所述第二水平方向。
  10. 一種半導體裝置，包括： 基板，具有閘極區域和接觸區域； 鰭型絕緣圖案，在所述基板上在第一水平方向上延伸； 基於Ti的下金屬層，覆蓋所述鰭型絕緣圖案的在所述接觸區域中的上表面和側表面； 氧化物半導體層，覆蓋所述基於Ti的下金屬層的在所述接觸區域中的上表面和側表面，並且覆蓋所述鰭型絕緣圖案的在所述閘極區域中的上表面和側表面； 緩衝絕緣層，在所述氧化物半導體層上； 閘極圖案，在所述閘極區域中的所述氧化物半導體層上在第二水平方向上延伸；以及 源極/汲極接觸圖案，在所述接觸區域中的所述氧化物半導體層上。
  11. 根據請求項10所述的半導體裝置，其中，所述閘極圖案穿透所述緩衝絕緣層以與所述氧化物半導體層直接接觸。
  12. 根據請求項11所述的半導體裝置， 其中，所述緩衝絕緣層包括氧化矽， 其中，所述閘極圖案包括： 界面絕緣層； 在所述界面絕緣層上的閘極絕緣層；以及 在所述閘極絕緣層上的閘極電極，以及 其中，所述界面絕緣層包括氧化鋁。
  13. 根據請求項10所述的半導體裝置，其中，所述源極/汲極接觸圖案穿透所述緩衝絕緣層以與所述氧化物半導體層直接接觸。
  14. 根據請求項10所述的半導體裝置，其中： 所述源極/汲極接觸圖案包括源極/汲極接觸阻擋層和源極/汲極接觸插塞，以及 所述源極/汲極接觸阻擋層圍繞所述源極/汲極接觸插塞的底表面和側表面。
  15. 根據請求項10所述的半導體裝置，還包括： 在所述氧化物半導體層和所述源極/汲極接觸圖案之間的基於Ti的上金屬層。
  16. 根據請求項15所述的半導體裝置，其中，所述基於Ti的上金屬層圍繞所述源極/汲極接觸圖案的底表面和側表面。
  17. 根據請求項10所述的半導體裝置，其中，所述第一水平方向垂直於所述第二水平方向。
  18. 一種半導體裝置，包括： 基板，具有閘極區域和接觸區域； 埋置絕緣層，在所述基板上； 鰭型絕緣圖案，在所述埋置絕緣層上，所述鰭型絕緣圖案在第一水平方向上延伸並且形成在所述閘極區域和所述接觸區域中； 基於Ti的下金屬層，在所述鰭型絕緣圖案的在所述接觸區域中的上表面和側表面上； 通道層，形成在所述閘極區域中的所述鰭型絕緣圖案上，並且形成在所述接觸區域中的所述基於Ti的下金屬層上； 閘極電極，在第二水平方向上延伸並且形成在所述閘極區域中的所述通道層上； 基於Ti的上金屬層，在所述接觸區域中的所述通道層上；以及 源極/汲極接觸圖案，在所述接觸區域中的所述基於Ti的上金屬層上。
  19. 根據請求項18所述的半導體裝置，其中，所述基於Ti的下金屬層包括TiC或TiAl中之一者。
  20. 根據請求項18所述的半導體裝置，其中，所述基於Ti的上金屬層包括Ti、TiN、TiC、TiAl和TiAlN中的至少一種。
  21. 根據請求項18所述的半導體裝置，其中，所述通道層包括一種氧化物半導體材料。
  22. 根據請求項18所述的半導體裝置，其中，所述基於Ti的上金屬層共形地覆蓋所述鰭型絕緣圖案的上表面上的所述基於Ti的下金屬層的上表面上的所述通道層的上表面、所述鰭型絕緣圖案的側表面上的所述基於Ti的下金屬層的側表面上的所述通道層的側表面、所述埋置絕緣層的上表面的一部分以及所述源極/汲極接觸圖案的底表面和側表面。
  23. 根據請求項18所述的半導體裝置，其中，所述第一水平方向垂直於所述第二水平方向。
  24. 一種製造半導體裝置的方法，包括： 提供具有閘極區域和接觸區域的基板； 在所述基板上形成在第一水平方向上延伸的鰭型絕緣圖案； 在所述鰭型絕緣圖案的在所述接觸區域中的上表面和側表面上形成基於Ti的下金屬層； 在所述鰭型絕緣圖案和所述基於Ti的下金屬層的上表面和側表面上形成氧化物半導體層； 在所述閘極區域中的所述氧化物半導體層上形成在第二水平方向上延伸的犧牲閘極電極； 在所述接觸區域中的所述氧化物半導體層上形成下層間絕緣層； 藉由去除所述犧牲閘極電極在所述閘極區域中形成閘極溝槽； 在所述閘極溝槽中形成閘極電極； 在所述接觸區域中形成曝露所述氧化物半導體層的接觸狹縫；以及 在所述接觸狹縫中曝露的所述氧化物半導體層上形成源極/汲極接觸圖案。
  25. 根據請求項24所述的方法，還包括： 在所述氧化物半導體層上形成緩衝絕緣層， 其中： 所述犧牲閘極電極和所述下層間絕緣層設置在所述緩衝絕緣層上，以及 所述閘極溝槽曝露所述緩衝絕緣層。
  26. 根據請求項24所述的方法，還包括： 在各自在所述接觸狹縫中曝露的所述氧化物半導體層的上表面和所述下層間絕緣層的側表面上共形地形成基於Ti的上金屬層。
  27. 根據請求項24所述的方法， 其中，形成所述閘極電極包括： 在所述閘極溝槽中曝露的所述氧化物半導體層上形成界面絕緣層； 在所述界面絕緣層上形成閘極絕緣層；以及 在所述閘極絕緣層上形成所述閘極電極。
  28. 根據請求項24所述的方法， 其中，形成所述源極/汲極接觸圖案包括： 在所述接觸狹縫的底表面和側表面上共形地形成源極/汲極接觸阻擋層，以及 在所述源極/汲極接觸阻擋層上形成源極/汲極接觸插塞以填充所述接觸狹縫。
  29. 根據請求項24所述的方法，其中，所述第一水平方向垂直於所述第二水平方向。
TW111126853A 2021-10-27 2022-07-18 半導體裝置及製造半導體裝置的方法 TW202333385A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0144316 2021-10-27
KR1020210144316A KR20230060069A (ko) 2021-10-27 2021-10-27 멀티 산화물 반도체 채널층들을 가진 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW202333385A true TW202333385A (zh) 2023-08-16

Family

ID=86056584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126853A TW202333385A (zh) 2021-10-27 2022-07-18 半導體裝置及製造半導體裝置的方法

Country Status (5)

Country Link
US (1) US20230127755A1 (zh)
JP (1) JP2023065306A (zh)
KR (1) KR20230060069A (zh)
CN (1) CN116031305A (zh)
TW (1) TW202333385A (zh)

Also Published As

Publication number Publication date
CN116031305A (zh) 2023-04-28
JP2023065306A (ja) 2023-05-12
US20230127755A1 (en) 2023-04-27
KR20230060069A (ko) 2023-05-04

Similar Documents

Publication Publication Date Title
US11538812B2 (en) Semiconductor device with air gap and method for fabricating the same
TWI829646B (zh) 半導體裝置
US10243040B1 (en) Semiconductor device
US10818792B2 (en) Nanosheet field-effect transistors formed with sacrificial spacers
US10700203B2 (en) Semiconductor devices
US9196542B2 (en) Method for manufacturing semiconductor devices
KR102343209B1 (ko) 반도체 장치 및 그 제조 방법
TW201917780A (zh) 半導體裝置的製造方法
US11699728B2 (en) Semiconductor device including fin-FET and misaligned source and drain contacts
TWI826443B (zh) 半導體裝置
CN107871740A (zh) 在衬底和/或鳍中包括器件隔离区的半导体器件
TWI664732B (zh) 半導體結構及製程
US20180261677A1 (en) Semiconductor Device and Method for Fabricating the Same
KR102376718B1 (ko) 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법
US11923455B2 (en) Semiconductor device and method of forming the same
KR20180103423A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11710796B2 (en) Semiconductor devices
US11282705B2 (en) Semiconductor device and method of forming the same
TW202029354A (zh) 半導體元件及其製作方法
KR20180115416A (ko) 반도체 장치
US20210328038A1 (en) Semiconductor devices and methods of manufacturing the same
US11164948B2 (en) Field-effect transistor and method of manufacturing the same
US20200395458A1 (en) OXYGEN RESERVOIR FOR LOW Vth PFET
US10008385B1 (en) Enlarged sacrificial gate caps for forming self-aligned contacts
TW202333385A (zh) 半導體裝置及製造半導體裝置的方法