TW202333319A - 用於晶粒封裝的熱電冷卻 - Google Patents

用於晶粒封裝的熱電冷卻 Download PDF

Info

Publication number
TW202333319A
TW202333319A TW111148756A TW111148756A TW202333319A TW 202333319 A TW202333319 A TW 202333319A TW 111148756 A TW111148756 A TW 111148756A TW 111148756 A TW111148756 A TW 111148756A TW 202333319 A TW202333319 A TW 202333319A
Authority
TW
Taiwan
Prior art keywords
thermoelectric element
integrated device
microelectronic device
die
device die
Prior art date
Application number
TW111148756A
Other languages
English (en)
Inventor
貝高森 哈巴
拉杰詡 卡特卡
派崔克 瓦利葉
虹 沈
Original Assignee
美商艾德亞半導體接合科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾德亞半導體接合科技有限公司 filed Critical 美商艾德亞半導體接合科技有限公司
Publication of TW202333319A publication Critical patent/TW202333319A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在一些態樣中，所揭示技術提供可有效耗散熱之微電子裝置及形成所揭示微電子裝置之方法。在一些具體實例中，所揭示裝置可包括第一整合式裝置晶粒。該所揭示裝置可進一步包括接合至該第一整合式裝置晶粒之熱電元件。該所揭示裝置可進一步包括安置於至少該熱電元件上方之散熱片。該熱電元件可經配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片。該熱電元件可在無黏著劑之情況下直接接合至該第整合式裝置晶粒。

Description

用於晶粒封裝的熱電冷卻
領域係關於耗散微電子器件中之熱，且特定言之包括經直接接合元件之微電子裝置中之熱。 [相關申請案之交叉參考]
本申請案主張於2021年12月20日申請之題為「THERMOELECTRIC COOLING FOR DIE PACKAGES」的第63/265,765號美國臨時申請案之優先權，其內容以全文引用之方式併入本文中。
隨著電子組件之小型化及高密度整合，微電子器件中之熱通量密度增加。微電子組件通常在低於某一額定溫度下操作以確保最佳操作。可使用熱界面材料（thermal interface material；TIM）將散熱器或散熱片安裝在熱微電子組件或半導體晶粒之頂部上以自晶粒之頂部提取熱。若在微電子操作期間產生之熱並未經充分耗散或提取，則微電子器件可能並未可靠地操作，其效能可能受影響，且其甚至可能故障或燒毀。詳言之，熱耗散及提取係高功率裝置中之嚴重問題，且問題隨著晶片堆疊而惡化。
本發明的第一態樣為一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其接合至該第一整合式裝置晶粒；以及散熱片，其安置於至少該熱電元件上方，其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片，該熱電元件在無黏著劑之情況下直接接合至該第一整合式裝置晶粒。
本發明的第二態樣為一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其形成於該第一整合式裝置晶粒上；以及散熱片，其安置於至少該熱電元件上方，其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片。
本發明的第三態樣為一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其安置於該第一整合式裝置晶粒上；以及載體元件，其安置於該熱電元件上，其中該熱電元件配置以用於冷卻該第一整合式裝置晶粒之分區控制。
本發明的第四態樣為一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其安置於該第一整合式裝置晶粒上；載體元件，其安置於該熱電元件上；以及散熱片，其安置於至少該載體元件上方，其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片。
本發明的第五態樣為一種配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其藉由模板或列印製程生長於該載體元件上，該熱電元件包含配置用於直接混合接合之表面。
本發明的第六態樣為一種配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其藉由燒結製程生長至該載體元件中之空腔中，該熱電元件包含配置用於直接混合接合之表面。
本發明的第七態樣為一種配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其包含在無黏著劑之情況下直接接合至該載體元件的表面及配置用於直接混合接合之相對表面。
本發明的第八態樣為一種用於形成微電子裝置的方法，該方法包含：提供包含主動電路之第一整合式裝置晶粒；以及在該第一整合式裝置晶粒之背側上生長熱電元件。
本發明的第九態樣為一種用於形成微電子裝置的方法，該方法包含：提供不含主動電路之載體元件；在該載體元件上生長熱電元件；以及製備該熱電元件之用於直接混合接合的表面。
本發明的第十態樣為一種用於形成微電子裝置的方法，該方法包含：提供不含主動電路之載體元件；在該載體元件中形成空腔；在該載體元件上生長熱電元件且使該熱電元件生長至這些空腔中；以及製備該熱電元件之用於直接混合接合的表面。
本發明的第十一態樣為一種用於形成微電子裝置的方法，該方法包含：提供包含熱電元件之晶圓；將該晶圓之一側直接接合至載體元件；自一相對側薄化該晶圓以顯露該熱電元件；以及製備該熱電元件之用於直接混合接合的表面。
本發明的第十二態樣為一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其接合至該第一整合式裝置晶粒；以及散熱片，其安置於至少該熱電元件上方，其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片，且其中該熱電元件係由該第一整合式裝置晶粒致動。
微電子元件（例如，晶粒/晶片）可堆疊且彼此接合以形成裝置。難以耗散其中晶片堆疊之裝置中的熱，尤其在晶片變薄時。使用諸如黏著劑接合、覆晶互連等晶片連結方法可使得熱耗散或朝向散熱器傳遞且裝置中之最終提取效率下降，此係因為黏著劑可減少或隔離自一個晶粒至另一晶粒或自底部晶粒朝向頂部晶粒（朝向散熱器之方向）之熱傳遞。此外，難以特定地降低裝置的所要部分中之溫度。舉例而言，當封裝晶粒之堆疊時，通常藉由堆疊之頂部處的散熱片輔助熱耗散，但自晶粒堆疊中之下部晶粒（尤其堆疊之最下部晶粒）有效提取熱係具有挑戰性的。因此，仍持續需要改良之技術以耗散微電子裝置中之熱。
提供用於重新導引晶粒堆疊中之熱流，例如自堆疊中之下部晶粒重新導引至上部熱耗散結構（例如散熱片/散熱管）的方法及結構。亦提供用於形成此類結構之製程。在一態樣中，如圖1A中所示，微電子裝置100可包括熱電元件103，該熱電元件可幫助自裝置100消除熱且主動地重新導引裝置100內之熱流，例如主動地降低裝置100中之某一晶片、晶片之某一位置或晶片中之某一熱點的溫度。熱電元件103可包含帕爾帖（Peltier）元件，該帕爾帖元件包括在接合處連結在一起之具有不同帕爾帖係數的兩種材料。帕爾帖元件在供應有電能（例如，DC電流）時可利用帕爾帖效應在兩種不同材料之接合處產生淨熱通量，該帕爾帖效應係歸因於流進及流出接合處之帕爾帖熱不平衡而引起。在一些具體實例中，帕爾帖元件可包括諸如在圖1A中所展示之配置中以電性方式串聯連接且以熱方式並聯連接之複數對p型及n型半導體顆粒（pellet）或晶片1030等等。在此配置中，電荷載子及熱可全部在同一方向上流動穿過顆粒1034及1036（自底部至頂部，或自頂部至底部，取決於所施加之電壓偏壓）。舉例而言，在圖1A中，顆粒1034及1036可經偏壓以使得如由箭頭所指示，熱通量自下部主動晶片101穿過帕爾帖元件及載體元件105向上流動至散熱片107。
在一些具體實例中，熱電元件103並未藉由可干擾熱傳遞之黏著劑或熱界面材料（thermal interface material；TIM）接合至裝置100之其他元件。實情為，熱電元件103可直接接合至裝置100中之另一元件，由此改良熱傳遞效率。舉例而言，複數對p型及n型半導體顆粒1030或包含複數對p型及n型半導體顆粒1030之結構（例如，晶圓、晶粒等）可直接接合至主動晶片101。在其他具體實例中，熱電元件103可生長至主動晶片101或晶粒上。主動晶片101可為包含主動電路之晶粒，例如，主動電路可包括一或多個電晶體。
在一些具體實例中，可將複數對p型及n型半導體熱電顆粒1030劃分成多組，且可獨立地控制各組。舉例而言，感測器（例如二極體）可用於量測裝置100中之一位置處的溫度。若彼位置處之溫度高於裝置100之臨限或最佳操作溫度，則可藉由施加電流穿過一或多對電觸針/電接觸襯墊117來活化與彼位置相關聯之熱電顆粒對1030之組。因此，裝置100中之溫度可經局部監測及控制。獨立地操作熱電顆粒對1030中之各組或選定組之能力亦可允許熱電元件消耗較少功率。
圖1A示意性地繪示具有堆疊式半導體元件（例如，晶粒/晶片/載體）及熱電元件103之範例微電子系統100的橫截面視圖，該熱電元件可將熱導引至堆疊之頂部處的散熱片107（例如，具有流體冷卻劑之金屬散熱片或散熱管）。由下部半導體元件101（例如，主動晶片）在操作期間產生之熱可由熱電元件103主動地傳遞至散熱片107且自系統100耗散，如由箭頭所指示。在一些具體實例中，熱電元件103可藉助於直接接合而在無介入黏著劑之情況下在接合界面1077處接合至元件（例如，下部主動晶片101或上部載體105），該黏著劑諸如下文所描述且可購自San Jose, CA之Adeia的混合直接接合製程。在一些具體實例中，熱電元件103可以面對面（face-to-face；F2F）或面對背（face-to-back；F2B）配置接合至下部主動晶片101。在一些具體實例中，熱電元件103之電接點117可直接地或經由導電跡線連接至在元件101中延伸之貫穿基板通孔（through-substrate via；TSV）1015以用於為熱電元件供電。舉例而言，熱電元件103之電接點117可直接接合至元件101中之TSV 1015。在其他具體實例中，熱電元件103可生長於下部主動晶片101上。
圖1B示意性地繪示圖1A中所展示之範例微電子系統100的平面視圖。熱電元件103可配置用於冷卻下部主動晶片101之分區控制。如圖1B中所繪示，作為一實例，複數個電接點117用於在冷卻操作期間對熱電元件103中之熱電顆粒對1030之不同組進行多區控制/位置控制，從而回應於所量測之熱點分佈而提供局部熱耗散。在各種具體實例中，由溫度感測器量測之信號可用以控制熱電元件103，且溫度感測器可位於下部主動晶片101中或熱電元件103內。在各種具體實例中，對熱電元件103之控制可由下部主動晶片101、在熱電元件103內或由系統板上之外部晶片進行。
圖2A至圖2F示意性地繪示在晶粒堆疊中形成熱電元件103之方法。圖2A展示第一步驟，其包括在合適熱電基板2010（例如，Bi 2Te 3晶圓）中形成N摻雜或P摻雜區域（分別為2034及2036），其中N摻雜或P摻雜區域由實體間隙2015或寬（例如，＞1 μm）純質區域2017分隔開。實體間隙2015可填充有一或多種合適的有機或無機介電材料。P或N區域（2036或2034）之寬度可在一個或兩個平面方向上在數十微米至若干毫米之間變化。圖2B展示第二步驟，其包括介電質沈積且接著金屬化以形成經連接N/P對2030。金屬化物可為各P區域與N區域（分別為2036及2034）之間的一或多個導電跡線2031。在一些具體實例中，亦可形成另一金屬化物以充當熱板或冷板。對於P及N區域之較大寬度，可實施若干導電跡線2031以用於均勻的載子流動/分佈，從而在熱板與冷板之間有效地產生均勻熱梯度。在其他具體實例中，在金屬化層連接P及N區域（分別為2036及2034）之後，介電質2032沈積。製備（例如，清潔、化學機械拋光或CMP、電漿活化等）介電層2032以用於直接接合（例如，藉由直接絕緣體至絕緣體接合或藉由直接混合接合）。圖2C展示第三步驟，其包括將所形成之熱電元件103附接至載體105（例如，藉助於介電質至介電質直接接合（dielectric-to-dielectric direct bonding），諸如可購自Adeia之ZIBOND®）。載體105可為永久載體，其隨後並不被移除且可由合適的良好導熱材料（例如，Si、陶瓷、鋁、氮化鋁、碳化矽等，或具有大於1 W/cm/℃之熱導率的材料）形成。在其他具體實例中，在稍後處理期間，可移除載體105。圖2D展示第四步驟，其包括研磨或拋光或任何其他合適製程以移除熱電基板2010（例如，Bi 2Te 3晶圓）且顯露N/P對2030。圖2E展示第五步驟，其包括介電質2042沈積、金屬化以產生電接點117及形成接合層2051（例如，配置用於混合接合，諸如可購自Adeia之DBI®接合之層）。圖2F展示第六步驟，其包括將熱電元件103附接（例如，藉由直接混合接合）至可包括TSV之主動晶片101或晶圓（面對面，F2F或面對背，F2B）。在其他具體實例中，熱電元件103直接接合至主動晶片101或晶圓，而其間無電連接件。結合圖2A至圖2F所描述之方法可用以製造裝置及系統，及/或用以結合裝置及系統操作，這些裝置及系統描述於2021年12月20日申請之題為「THERMOELECTRIC COOLING IN MICROELECTRONICS」的第63/265,770號美國臨時申請案中，該美國臨時申請案之內容以引用之方式併入本文中。
圖3A至圖3C示意性地繪示在晶粒堆疊中形成熱電元件103之另一方法的一部分。圖3A展示始於載體晶圓105（其可具有高熱導率，例如大於1 W/cm/℃之熱導率）。在一些實例中，若用作永久載體，則材料可為Si或陶瓷。在一些實例中，可使用其他載體材料，如鋁、氮化鋁、碳化矽。圖3B展示隨後在晶圓105中形成小空腔3033（在存在或不存在亦在空腔3033中沈積介電質/絕緣體層之情況下）。圖3C展示隨後用Bi及Te混合物3039填充空腔，接著進行高溫燒結。替代性地，將Bi 2Te 3（經摻雜）晶圓碾成粉末且將粉末壓至空腔/凹穴中並燒結。替代地，空腔3033可藉由在其中沈積、模板或3D列印經摻雜材料3039來填充。接下來，方法可繼續進行如結合圖2B至圖2F所描述之步驟。結合圖3A至圖3C所描述之方法可用以製造裝置及系統，及/或用以結合裝置及系統操作，這些裝置及系統描述於2021年12月20日申請之題為「THERMOELECTRIC COOLING IN MICROELECTRONICS」的第63/265,770號美國臨時申請案中，該美國臨時申請案之內容以引用之方式併入本文中。
圖4A至圖4D示意性地繪示在晶粒堆疊中形成熱電元件103之又一方法。圖4A展示包括始於載體105（或插入件）之第一步驟。圖4B展示第二步驟，其包括金屬化以產生電連接件4031，接著將經摻雜Bi 2Te 3沈積、模板或3D列印至載體105上以形成將變成熱電N/P對4030之特徵/顆粒4034及4036。圖4C展示第三步驟，其包括：用介電質4017填充Bi 2Te 3特徵之間的間隙4015；金屬化以產生電連接件4033及接點117；以及形成接合層4051（例如，經配置用於直接混合接合，諸如可購自Adeia之DBI®接合之層）。圖4D展示第四步驟，其包括將所形成之熱電元件103附接（例如，藉由直接混合接合）至可包括TSV之主動晶片101或晶圓（F2F或F2B）。在其他具體實例中，熱電元件103直接接合至主動晶片101或晶圓，而其間無電連接件。在一些具體實例中，熱電元件103可橫跨大小為約1 mm至3 mm之區域。N-P對4030之間距可為約0.5 mm至若干毫米，或可為約數十微米。在一些具體實例中，N-P對4030之間距可為約0.1 mm、0.5 mm、1 mm、2 mm、3 mm、4 mm、5 mm或其間，或可為約10微米、30微米、50微米、70微米、90微米或其間。結合圖4A至圖4D所描述之方法可用以製造裝置及系統，及/或用以結合裝置及系統操作，這些裝置及系統描述於2021年12月20日申請之題為「THERMOELECTRIC COOLING IN MICROELECTRONICS」的第63/265,770號美國臨時申請案中，該美國臨時申請案之內容以引用之方式併入本文中。
圖5A至圖5C示意性地繪示藉由在主動晶圓/晶片101上直接生長熱電元件103而在晶粒堆疊中形成熱電元件103之另一方法。圖5A展示包括始於主動晶圓/晶片101之第一步驟。圖5B展示第二步驟，其包括金屬化以產生電連接件5031，接著將經摻雜Bi 2Te 3沈積/模板印刷/3D列印至主動晶圓/晶片101之背側5010上以形成將變成熱電N/P對5030之顆粒5034及5036。圖5C展示第三步驟，其包括用介電質5017填充Bi 2Te 3特徵之間的間隙5015及金屬化以產生電連接件5033。在一些具體實例中，熱電元件103可橫跨大小為約0.5 mm至3 mm之區域。N-P對5030之間距可為約0.5 mm至1 mm，或可為約數十微米。在一些具體實例中，N-P對5030之間距可為約0.1 mm、0.5 mm、1 mm、2 mm、3 mm、4 mm、5 mm或其間，或可為約10微米、30微米、50微米、70微米、90微米或其間。結合圖5A至圖5C所描述之方法可用以製造裝置及系統，及/或用以結合裝置及系統操作，這些裝置及系統描述於2021年12月20日申請之題為「THERMOELECTRIC COOLING IN MICROELECTRONICS」的第63/265,770號美國臨時申請案中，該美國臨時申請案之內容以引用之方式併入本文中。
圖6A示意性地繪示具有堆疊式半導體元件（例如，載體元件605及主動晶粒601A、6001A及6002A）及熱電元件603A之範例微電子系統600A的橫截面視圖，該熱電元件將熱自底部晶片（601A）導引至堆疊之頂部處的散熱片607A。熱電元件603A及複數個晶片（例如，6001A及6002A）可安裝於底部晶片（601A）上。熱電元件603A可直接接合（例如，藉助於絕緣體間直接接合或藉由混合直接接合）至底部晶片601A。熱電元件603A可鄰近於至少一個晶片（例如，至少6001A及/或6002A）且因此減少穿過至少一個晶片6001A及/或6002A之熱流。熱電元件603A可由連接至底部晶片601A之電接點617A供電。圖6A-2示意性地繪示圖6A中所展示之範例微電子系統600A的平面視圖。圖6B示意性地繪示另一範例微電子系統600B之橫截面視圖，該微電子系統具有堆疊式半導體元件（例如，載體元件605及主動晶粒601B、6001B及6002B）及熱電元件603B，該熱電元件將熱自底部晶片（601B）導引至堆疊之頂部處的散熱片607B。熱電元件可安裝於底部晶片（601B）上，且複數個晶片（例如，6001B及6002B）可安裝於熱電元件603B上。熱電元件603B可回應於由安置於相鄰晶片（例如，601B、6001B或6002B）中之任一者中的感測器進行之溫度偵測而經由連接至底部晶片（601B）之電接點617B供電及控制。
圖7A示意性地繪示類似於圖6A中所展示之微電子系統之範例微電子系統700A的橫截面視圖，其中類似特徵由類似參考編號引用，但使用接合線799A以自背側為熱電元件603A供電。熱電元件603A可直接接合（例如，藉由直接混合接合或藉由絕緣體間直接接合）至底部晶片601A。圖7B示意性地繪示類似於圖6B中所展示之微電子系統之範例微電子系統700B的橫截面視圖，其中類似特徵由類似參考編號引用，但使用例如接合線799B之外部連接件以自背側為熱電元件603B供電。在圖7A至圖7B之具體實例中，外部裝置可控制熱電元件603A或603B之操作。舉例而言，系統板（圖中未示）上之晶片或晶粒可控制熱電元件603A或603B之操作。
圖8A示意性地繪示類似於圖6B中所展示之微電子系統之範例微電子系統800的橫截面視圖，其中類似特徵由類似參考編號引用，但另外或替代性地具有嵌入於熱電元件603B中以控制溫度分佈及晶片活動的溫度感測器826。舉例而言，當感測器826偵測溫度時，感測器826將發送信號至晶粒601B、6001B及/或6002B中之電路，且晶粒601B、6001B及/或6002B可發送控制信號至熱電元件603B。圖8B示意性地繪示圖8A中所展示之範例微電子系統800的平面視圖，其展示各組熱電N/P顆粒係由溫度感測器826監測且由一對電接點817供電。
圖9示意性地繪示類似於圖6A中所展示之微電子系統之範例微電子系統900的橫截面視圖，其中類似特徵由類似參考編號引用。熱電元件603A係經由穿過底部晶片601A之電性路徑909（例如，跡線）由鄰近晶片（例如，6001A或6002A）控制，而非由底部晶片601A或外部裝置控制。
圖10示意性地繪示具有堆疊式半導體元件（例如，主動晶粒10020及1020以及載體元件10051）及多個熱電元件10003之範例微電子系統1000的橫截面視圖，這些熱電元件可用以主動地重新導引系統1000內外之熱（例如，藉由堆疊之頂部處的散熱片10077）。
在一些具體實例中，熱電元件603A、603B或10003可生長於載體（例如，605或10051）或主動晶片（例如，601A、601B、10020或1020）上。在一些具體實例中，熱電元件603A、603B或10003可生長於主動晶片（例如，601A、601B、10020或1020）之背側上或直接接合至該背側。在一些具體實例中，堆疊式半導體元件可在無介入黏著劑之情況下彼此直接接合。舉例而言，6001A、6001B、6002A、6002B及/或10020可直接接合至底部晶片（例如，601A、601B或1020）或熱電元件603B。在一些具體實例中，頂部散熱片607A、607B或10077可直接接合至半導體元件（例如，6001A、6001B、6002A、6002B或10020）及/或與熱電元件603A、603B或10003相關聯之載體605或10051。舉例而言，直接接合製程可包括配置用於室溫、大氣壓直接接合之ZIBOND ®及DBI ®製程，或經配置用於低溫混合接合之DBI®超製程，這些製程可購自San Jose, CA之Adeia。直接接合可在經接合元件之介電材料之間且亦可包括在接合界面處或附近的用於直接混合接合之導電材料。接合界面處之導電材料可為形成於晶粒上方之重佈層（redistribution layer；RDL）中或上方的接合襯墊，及/或被動電子組件。 電子元件
晶粒可指任何合適類型之整合式裝置晶粒。舉例而言，整合式裝置晶粒可包含電子組件，諸如積體電路（諸如處理器晶粒、控制器晶粒或記憶體晶粒）、微機電系統（microelectromechanical system；MEMS）晶粒、光學裝置或任何其他合適類型之裝置晶粒。在一些具體實例中，電子組件可包含被動裝置，諸如電容器、電感器或其他表面安裝裝置。在各種具體實例中，可在晶粒之主動表面處或附近圖案化電路（諸如電晶體之類的主動組件）。主動表面可位於晶粒之與晶粒之背側相對的一側上。背側可或可不包括任何主動電路或被動裝置。
整合式裝置晶粒可包含接合表面及與接合表面相對之背表面。接合表面可具有包括導電接合襯墊及靠近導電接合襯墊之非導電材料之複數個導電接合襯墊。在一些具體實例中，整合式裝置晶粒之導電接合襯墊可在無介入黏著劑之情況下直接接合至基板或晶圓之對應導電襯墊，且整合式裝置晶粒之非導電材料可在無介入黏著劑之情況下直接接合至基板或晶圓之對應非導電材料之一部分。貫穿第7,126,212號、第8,153,505號、第7,622,324號、第7,602,070號、第8,163,373號、第8,389,378號、第7,485,968號、第8,735,219號、第9,385,024號、第9,391,143號、第9,431,368號、第9,953,941號、第9,716,033號、第9,852,988號、第10,032,068號、第10,204,893號、第10,434,749號及第10,446,532號美國專利描述在無黏著劑之情況下直接接合，這些美國專利中之各者的內容以全文引用之方式且出於所有目的併入本文中。 直接接合方法及直接接合結構之實例
本文中所揭示之各種具體實例係關於兩個元件可在無介入黏著劑之情況下彼此直接接合的直接接合結構。可為半導體元件（諸如整合式裝置晶粒、晶圓等）之兩個或多於兩個電子元件可彼此堆疊或接合以形成接合結構。一個元件之導電接觸襯墊可電連接至另一元件之對應導電接觸襯墊。任何合適數目個元件可堆疊於接合結構中。接觸襯墊可包含形成於非導電接合區域中之金屬襯墊，且可連接至下伏金屬化物，諸如重佈層（redistribution layer；RDL）。
在一些具體實例中，元件在無黏著劑之情況下彼此直接接合。在各種具體實例中，第一元件之非導電或介電材料可在無黏著劑之情況下直接接合至第二元件之對應非導電或介電場區域。非導電材料可被稱作第一元件之非導電接合區域或接合層。在一些具體實例中，第一元件之非導電材料可使用介電質至介電質接合技術直接接合至第二元件之對應非導電材料。舉例而言，介電質至介電質接合可使用直接接合技術在無黏著劑之情況下形成，這些直接接合技術至少揭示於第9,564,414號、第9,391,143號及第10,434,749號美國專利中，這些美國專利之各者的全部內容以全文引用之方式且出於所有目的併入本文中。用於直接接合之合適的介電材料包括但不限於無機介電質，諸如氧化矽、氮化矽或氮氧化矽，或可包括碳，諸如碳化矽、碳氮氧化矽、碳氮化矽或類鑽碳。在一些具體實例中，介電材料不包含諸如環氧樹脂、樹脂或模製材料之聚合物材料。
在各種具體實例中，混合直接接合可在無介入黏著劑之情況下形成。舉例而言，介電質接合表面可經拋光至高度平滑度。接合表面可經清潔且暴露於電漿及/或蝕刻劑以活化表面。在一些具體實例中，表面可在活化之後或在活化期間（例如，在電漿及/或蝕刻製程期間）用某種物質終止。在不受理論限制之情況下，在一些具體實例中，可執行活化製程以破壞接合表面處之化學接合，且終止製程可在接合表面處提供在直接接合期間改善接合能量的額外化學物質。在一些具體實例中，活化及終止在同一步驟中提供，例如，用以活化且終止表面之電漿或濕蝕刻劑。在其他具體實例中，接合表面可在單獨處理中終止，以提供用於直接接合之額外物質。在各種具體實例中，終止物質可包含氮。此外，在一些具體實例中，接合表面可暴露於氟。舉例而言，在層及/或接合界面附近可存在一或多個氟峰。因此，在直接接合結構中，兩種介電材料之間的接合界面可包含在接合界面處具有較高氮含量及/或氟峰之極平滑界面。活化及/或終止處理之額外實例可見於第9,564,414號、第9,391,143號及第10,434,749號美國專利中，這些美國專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
在各種具體實例中，第一元件之導電接觸襯墊亦可直接接合至第二元件之對應導電接觸襯墊。舉例而言，混合直接接合技術可用以沿著包括如上文所描述製備之共價直接接合介電質至介電質表面的接合界面提供導體至導體直接接合。在各種具體實例中，可使用至少在第9,716,033號及第9,852,988號美國專利中所揭示之直接接合技術形成導體至導體（例如，接觸襯墊間）直接接合及介電質至介電質混合接合，這些美國專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
舉例而言，介電質接合表面可在無如上文所解釋之介入黏著劑之情況下製備且彼此直接接合。導電接觸襯墊（其可由非導電介電場區域圍繞）亦可在無介入黏著劑之情況下彼此直接接合。在一些具體實例中，各別接觸襯墊可凹入至介電場或非導電接合區域之外（例如，上）表面下方，例如凹入小於30 nm、小於20 nm、小於15 nm或小於10 nm，例如凹入在2 nm至20 nm範圍內或在4 nm至10 nm範圍內。在本文中所描述之接合工具中的一些具體實例中，非導電接合區域可在室溫下在無黏著劑之情況下彼此直接接合，且隨後，可對接合結構進行退火。退火可在單獨設備中執行。在退火時，接觸襯墊可膨脹且彼此接觸以形成金屬至金屬直接接合。有利地，使用可購自San Jose, CA之Adeia的混合接合技術（諸如，直接接合互連或DBI®）可實現跨越直接接合界面連接之高密度襯墊（例如，用於規則陣列之小或細間距）。在一些具體實例中，接合襯墊或嵌入於接合元件中之一者的接合表面中之導電跡線的間距可小於40微米或小於10微米或甚至小於2微米。對於一些應用，接合襯墊之間距與接合襯墊之尺寸中之一者的比率小於5，或小於3，且有時合乎需要地小於2。在其他應用中，嵌入於接合元件中之一者之接合表面中的導電跡線之寬度可在0.3微米至5微米之間的範圍內。在各種具體實例中，接觸襯墊及/或跡線可包含銅，但其他金屬可為合適的。
因此，在直接接合製程中，第一元件可在無介入黏著劑之情況下直接接合至第二元件。在一些佈置中，第一元件可包含單粒化元件，諸如單粒化整合式裝置晶粒。在其他佈置中，第一元件可包含載體或基板（例如，晶圓），該載體或基板包括在經單粒化時形成複數個整合式裝置晶粒之複數個（例如，數十、數百或更多個）裝置區域。在本文中所描述之具體實例中，不論晶粒或基板，第一元件可被視為主基板且安裝於接合工具中之支撐件上以自取放型或機器人終端效應器接收第二元件。所說明具體實例之第二元件包含晶粒。在其他佈置中，第二元件可包含載體或平板或基板（例如，晶圓）。
如本文中所解釋，第一元件及第二元件可在無黏著劑之情況下彼此直接接合，該黏著劑不同於沈積製程。在一個應用中，接合結構中之第一元件的寬度可類似於第二元件之寬度。在一些其他具體實例中，接合結構中之第一元件的寬度可不同於第二元件之寬度。接合結構中之較大元件的寬度或面積可比較小元件之寬度或面積大至少10%。第一元件及第二元件可因此包含非沈積元件。此外，不同於沈積層，直接接合結構可包括沿著其中存在奈米空隙之接合界面的缺陷區域。奈米空隙可歸因於接合表面之活化（例如，暴露於電漿）而形成。如上文所解釋，接合界面可包括來自活化及/或最後化學處理製程之材料濃度。舉例而言，在利用氮電漿進行活化之具體實例中，氮峰可形成於接合界面處。在利用氧電漿進行活化之具體實例中，氧峰可形成於接合界面處。在一些具體實例中，接合界面可包含氮氧化矽、碳氮氧化矽或碳氮化矽。如本文中所解釋，直接接合可包含共價接合，其強於凡得瓦（van Der Waals）接合。接合層亦可包含經平坦化至高平滑度之經拋光表面。舉例而言，接合層可具有小於2 nm均方根（root mean square；RMS）/微米或小於1 nm RMS/微米之表面粗糙度。
在各種具體實例中，可連結直接混合接合結構中之接觸襯墊之間的金屬至金屬接合，使得導電特徵粒，例如導電特徵上之銅粒跨越接合界面生長至彼此中。在一些具體實例中，銅可具有沿著111晶面定向之粒以用於改良接合界面上之銅擴散。接合界面可實質上完全延伸至接合接觸襯墊之至少一部分，使得在接合接觸襯墊處或附近之非導電接合區域之間實質上不存在間隙。在一些具體實例中，障壁層可設置於接觸襯墊（例如，其可包括銅）下方。然而，在其他具體實例中，在接觸襯墊下方可能不存在障壁層，例如，如US 2019/0096741中所描述，其以全文引用之方式且出於所有目的併入本文中。
在一個態樣中，所揭示技術係關於一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其接合至第一整合式裝置晶粒；以及散熱片，其安置於至少熱電元件上方，其中熱電元件經配置以將熱自第一整合式裝置晶粒傳遞至散熱片，該熱電元件在無黏著劑之情況下直接接合至第一整合式裝置晶粒。
在一個具體實例中，第一整合式裝置晶粒包含主動電路。
在一個具體實例中，熱電元件直接接合至第一整合式裝置晶粒之背側。
在一個具體實例中，第一整合式裝置晶粒與熱電元件之間的界面包含導體至導體直接接合。
在一個具體實例中，第一整合式裝置晶粒與熱電元件之間的界面進一步包含非導體至非導體直接接合。
在一個具體實例中，載體元件安置於熱電元件與散熱片之間。
在一個具體實例中，載體元件不含主動電路。
在一個具體實例中，載體元件包含矽、陶瓷、鋁、氮化鋁或碳化矽。
在一個具體實例中，載體元件包含具有大於1 W/cm/℃之熱導率的材料。
在一個具體實例中，熱電元件藉由模板或列印製程生長於載體元件上。
在一個具體實例中，熱電元件藉由燒結製程生長至載體元件中之空腔中。
在一個具體實例中，熱電元件在無黏著劑之情況下直接接合至載體元件。
在一個具體實例中，熱電元件與載體元件之間的界面包含介電質至介電質直接接合。
在一個具體實例中，熱在熱電元件之操作期間自第一整合式裝置晶粒傳遞至散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於熱電元件上且接觸散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於第一整合式裝置晶粒上且鄰近於熱電元件。
在一個具體實例中，熱電元件藉由第一整合式裝置晶粒與第二整合式裝置晶粒電連接。
在一個具體實例中，熱電元件附接至用於連接至外部電源的接合線。
在一個具體實例中，熱電元件藉助於金屬接點與第一整合式裝置晶粒電連接。
在一個具體實例中，熱電元件與第一整合式裝置晶粒中之貫穿基板通孔電連接。
在一個具體實例中，熱電元件經配置以用於冷卻第一整合式裝置晶粒之分區控制（zoned control）。
在一個具體實例中，複數個溫度感測器安置於第一整合式裝置晶粒或熱電元件中，其中各溫度感測器與用於致動熱電元件之一部分的兩個電接點相關聯。
在一個具體實例中，微電子裝置進一步包含複數對電接點，各對電接點獨立地控制熱電元件之一部分。
在一個具體實例中，熱電元件係由第一整合式裝置晶粒、熱電元件或外部晶片致動。
在另一態樣中，所揭示技術係關於一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其形成於第一整合式裝置晶粒上；以及散熱片，其安置於至少熱電元件上方，其中熱電元件經配置以將熱自第一整合式裝置晶粒傳遞至散熱片。
在一個具體實例中，熱電元件生長於第一整合式裝置晶粒上。
在一個具體實例中，熱電元件沈積於第一整合式裝置晶粒上。
在一個具體實例中，第一整合式裝置晶粒包含主動電路。
在一個具體實例中，熱電元件生長於第一整合式裝置晶粒之背側上。
在一個具體實例中，熱電元件藉由模板或列印製程生長於第一整合式裝置晶粒上。
在一個具體實例中，熱在熱電元件之操作期間自第一整合式裝置晶粒傳遞至散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於熱電元件上且接觸散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於第一整合式裝置晶粒上且鄰近於熱電元件。
在一個具體實例中，熱電元件藉由第一整合式裝置晶粒與第二整合式裝置晶粒電連接。
在一個具體實例中，熱電元件附接至用於連接至外部電源的接合線。
在一個具體實例中，熱電元件藉助於金屬接點與第一整合式裝置晶粒電連接。
在一個具體實例中，熱電元件與第一整合式裝置晶粒中之貫穿基板通孔電連接。
在一個具體實例中，熱電元件經配置以用於冷卻第一整合式裝置晶粒之分區控制。
在一個具體實例中，複數個溫度感測器安置於第一整合式裝置晶粒或熱電元件中，其中各溫度感測器與用於致動熱電元件之一部分的兩個電接點相關聯。
在一個具體實例中，微電子裝置進一步包含複數對電接點，各對電接點獨立地控制熱電元件之一部分。
在一個具體實例中，熱電元件係由第一整合式裝置晶粒、熱電元件或外部晶片致動。
在另一態樣中，所揭示技術係關於一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其安置於第一整合式裝置晶粒上；以及載體元件，其安置於熱電元件上，其中熱電元件經配置以用於冷卻第一整合式裝置晶粒之分區控制。
在一個具體實例中，第一整合式裝置晶粒包含複數個區，且其中這些區中之至少一者係由溫度觸發物活化，該溫度觸發物係接收自熱感測器。
在一個具體實例中，熱感測器安置於第一整合式裝置晶粒或熱電元件中。
在一個具體實例中，載體元件不含主動電路。
在一個具體實例中，熱電元件藉由模板或列印製程生長於第一整合式裝置晶粒之背側上。
在一個具體實例中，熱電元件直接接合至第一整合式裝置晶粒之背側。
在另一態樣中，所揭示技術係關於一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其安置於第一整合式裝置晶粒上；載體元件，其安置於熱電元件上；以及散熱片，其安置於至少載體元件上方，其中熱電元件經配置以將熱自第一整合式裝置晶粒傳遞至散熱片。
在一個具體實例中，載體元件不含主動電路。
在一個具體實例中，微電子裝置包含安置於第一整合式裝置晶粒與熱電元件之間的額外載體元件。
在一個具體實例中，第一整合式裝置晶粒包含主動電路，且其中熱電元件藉由模板或列印製程生長於第一整合式裝置晶粒之背側上。
在一個具體實例中，第一整合式裝置晶粒包含主動電路系統，且其中熱電元件直接接合至第一整合式裝置晶粒之背側。
在一個具體實例中，載體元件包含矽或陶瓷。
在一個具體實例中，熱電元件藉由模板或列印製程生長於載體元件上。
在一個具體實例中，熱電元件藉由燒結製程生長至載體元件中之空腔中。
在一個具體實例中，熱電元件在無黏著劑之情況下直接接合至載體元件。
在一個具體實例中，熱在熱電元件之操作期間通過載體元件自第一整合式裝置晶粒傳遞至散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於熱電元件上且接觸散熱片。
在一個具體實例中，第二整合式裝置晶粒安置於第一整合式裝置晶粒上且鄰近於熱電元件。
在一個具體實例中，熱電元件藉由第一整合式裝置晶粒與第二整合式裝置晶粒電連接。
在一個具體實例中，熱電元件附接至用於連接至外部電源的接合線。
在一個具體實例中，熱電元件藉助於金屬接點與第一整合式裝置晶粒電連接。
在一個具體實例中，熱電元件與第一整合式裝置晶粒中之貫穿基板通孔電連接。
在一個具體實例中，複數個溫度感測器安置於熱電元件中，其中各溫度感測器與用於致動熱電元件之一部分的兩個電接點相關聯。
在一個具體實例中，微電子裝置進一步包含複數對電接點，各對電接點獨立地控制熱電元件之一部分。
在另一態樣中，所揭示技術係關於一種經配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其藉由模板或列印製程生長於載體元件上，該熱電元件包含經配置用於直接混合接合之表面。
在另一態樣中，所揭示技術係關於一種經配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其藉由燒結製程生長至載體元件中之空腔中，該熱電元件包含經配置用於直接混合接合之表面。
在另一態樣中，所揭示技術係關於一種經配置用於直接接合之微電子裝置，其包含：載體元件，該載體元件不含主動電路；以及熱電元件，其包含在無黏著劑之情況下直接接合至載體元件的表面及經配置用於直接混合接合之相對表面。
在另一態樣中，所揭示技術係關於一種用於形成微電子裝置之方法，該方法包含：提供包含主動電路之第一整合式裝置晶粒；以及使熱電元件生長於第一整合式裝置晶粒之背側上。
在一個具體實例中，熱電元件藉由模板或列印製程生長於第一整合式裝置晶粒上。
在一個具體實例中，熱電元件藉助於金屬接點與第一整合式裝置晶粒電連接。
在另一態樣中，所揭示技術係關於一種用於形成微電子裝置之方法，該方法包含：提供不含主動電路系統之載體元件；在載體元件上生長熱電元件；以及製備熱電元件之用於直接混合接合的表面。
在一個具體實例中，熱電元件藉由模板或列印製程生長於第一整合式裝置晶粒上。
在一個具體實例中，載體元件包含矽或陶瓷。
一種用於形成微電子裝置之方法，該方法包含：提供不含主動電路之載體元件；在載體元件中形成空腔；在載體元件上生長熱電元件且使其生長至這些空腔中；以及製備熱電元件之用於直接混合接合的表面。
在一個具體實例中，熱電元件藉由燒結製程生長。
在一個具體實例中，載體元件包含矽或陶瓷。
在另一態樣中，所揭示技術係關於一種用於形成微電子裝置之方法，該方法包含：提供包含熱電元件之晶圓；將晶圓之一側直接接合至載體元件；自相對側薄化晶圓以顯露熱電元件；以及製備熱電元件之用於直接混合接合的表面。
在一個具體實例中，載體元件不含主動電路。
在一個具體實例中，載體元件包含矽或陶瓷。
在另一態樣中，所揭示技術係關於一種微電子裝置，其包含：第一整合式裝置晶粒；熱電元件，其接合至第一整合式裝置晶粒；以及散熱片，其安置於至少熱電元件上方，其中熱電元件經配置以將熱自第一整合式裝置晶粒傳遞至散熱片，且其中熱電元件係由第一整合式裝置晶粒致動。
在一個具體實例中，熱電元件在無黏著劑之情況下直接接合至第一整合式裝置晶粒。
除非上下文另外明確地要求，否則在整個說明書及申請專利範圍中，詞「包含（comprise/comprising）」、「包括（include/including）」及其類似者應被認作具包括性意義，而非排他性或窮盡性意義；換言之，具「包括（但不限於）」之意義。如本文一般所使用之詞「耦接」係指可直接連接或藉助於一或多個中間元件連接之兩個或多於兩個元件。同樣，如本文一般所使用之詞「連接」係指可直接連接或藉助於一或多個中間元件連接之兩個或多於兩個元件。另外，當用於本申請案中時，詞「本文中」、「上文」、「下文」及類似意義之詞應指本申請案整體而非本申請案之任何特定部分。此外，如本文中所使用，當第一元件描述為「在」第二元件「上」或「上方」時，第一元件可直接在第二元件上或上方，使得第一元件及第二元件直接接觸，或第一元件可間接在第二元件上或上方，使得一或多個元件介入於第一元件與第二元件之間。在上下文准許之情況下，上述實施方式中使用單數或複數數目之詞亦可分別包括複數或單數數目。涉及兩個或兩個以上項目清單之詞「或」，該詞涵蓋所有以下詞之解釋：清單中之項目中之任一者、清單中之所有項目及清單中之項目的任何組合。
此外，除非另外特定地陳述，或使用時以其他方式在上下文內理解，否則本文中所使用之條件性語言（諸如，「可（can）」、「可以」、「可能」、「可（may）」、「例如」、「舉例而言」、「諸如」及類似者）大體上意欲表達某些具體實例包括而其他具體實例不包括某些特徵、元件及/或狀態。因此，此類條件性語言一般並不意欲暗示特徵、元件及/或狀態無論如何為一或多個具體實例所需的。
雖然已描述某些具體實例，但此等具體實例已僅藉助於實例呈現，且並不意欲限制本發明之範圍。實際上，本文中所描述之新穎設備、方法及系統可以多種其他形式實施；另外，在不脫離本發明之精神之情況下，可對本文中所描述之方法及系統之形式進行各種省略、替代及改變。舉例而言，雖然以給定佈置呈現區塊，但替代具體實例可用不同組件及/或電路拓樸執行類似功能，且一些區塊可被刪除、移動、添加、再分、組合及/或修改。此等區塊中之各者可以多種不同方式實施。上文所描述之各種具體實例之元件及動作的任何合適組合可經組合以提供其他具體實例。隨附申請專利範圍及其等效物意欲涵蓋將落入本發明之範疇及精神內之形式或修改。
100,600A:微電子裝置/微電子系統 101:下部主動晶片/主動晶圓 103,603A,603B,10003:熱電元件 105:載體元件/載體晶圓 107,607A,607B,10077:散熱片 117:電觸針/電接觸襯墊/電接點 600B,700A,700B,800,900,1000:微電子系統 601A,601B:主動晶粒/底部晶片 605,10051:載體元件/載體 617A,617B,817:電接點 799A,799B:接合線 826:溫度感測器 909:電性路徑 1015:貫穿基板通孔 1020,6001A,6002A,6001B,6002B,10020:主動晶粒/晶片/半導體元件 1030:複數對p型及n型半導體顆粒 1034,1036,5034,5036:顆粒 1077:接合界面 2010:熱電基板 2015:實體間隙 2017:寬純質區域 2030,4030,5030:N/P對 2031:導電跡線 2032:介電質/介電層 2034:N摻雜區域 2036:P摻雜區域 2042,4017,5017:介電質 2051,4051:接合層 3033:小空腔 3039:Bi及Te混合物 4015:間隙 4031,4033,5031,5033:電連接件 4034,4036:特徵/顆粒 5010:背側
現將參考以下圖式描述特定實施，這些圖式係作為實例而非限制提供。 [圖1A]示意性地繪示範例微電子系統之橫截面視圖。 [圖1B]示意性地繪示圖1A中所展示之範例微電子系統的平面視圖。 [圖2A]至[圖2F]示意性地繪示根據所揭示技術之具體實例的在晶粒堆疊中形成熱電元件之方法。 [圖3A]至[圖3C]示意性地繪示根據所揭示技術之具體實例的在晶粒堆疊中形成熱電元件之另一方法之一部分。 [圖4A]至[圖4D]示意性地繪示根據所揭示技術之具體實例的在晶粒堆疊中形成熱電元件之又一方法。 [圖5A]至[圖5C]示意性地繪示根據所揭示技術之具體實例的在晶粒堆疊中形成熱電元件之另一方法。 [圖6A]示意性地繪示另一範例微電子系統之橫截面視圖。 [圖6A-2]示意性地繪示圖6A中所展示之範例微電子系統的平面視圖。 [圖6B]示意性地繪示又一範例微電子系統之橫截面視圖。 [圖7A]示意性地繪示又一範例微電子系統之橫截面視圖。 [圖7B]示意性地繪示又一範例微電子系統之橫截面視圖。 [圖8A]示意性地繪示又一範例微電子系統之橫截面視圖。 [圖8B]示意性地繪示圖8A中所展示之範例微電子系統的平面視圖。 [圖9]示意性地繪示又一範例微電子系統之橫截面視圖。 [圖10]示意性地繪示又一範例微電子系統之橫截面視圖。
100:微電子裝置/微電子系統
101:下部主動晶片/主動晶圓
103:熱電元件
105:載體元件/載體晶圓
107:散熱片
117:電觸針/電接觸襯墊/電接點
1015:貫穿基板通孔
1030:複數對p型及n型半導體顆粒
1034,1036:顆粒
1077:接合界面

Claims (82)

  1. 一種微電子裝置，其包含： 第一整合式裝置晶粒； 熱電元件，其接合至該第一整合式裝置晶粒；以及 散熱片，其安置於至少該熱電元件上方， 其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片，該熱電元件在無黏著劑之情況下直接接合至該第一整合式裝置晶粒。
  2. 如請求項1之微電子裝置，其中該第一整合式裝置晶粒包含主動電路。
  3. 如請求項2之微電子裝置，其中該熱電元件直接接合至該第一整合式裝置晶粒之背側。
  4. 如請求項1之微電子裝置，其中該第一整合式裝置晶粒與該熱電元件之間的界面包含導體至導體直接接合。
  5. 如請求項4之微電子裝置，其中該第一整合式裝置晶粒與該熱電元件之間的該界面進一步包含非導體至非導體直接接合。
  6. 如請求項1之微電子裝置，其進一步包含安置於該熱電元件與該散熱片之間的載體元件。
  7. 如請求項6之微電子裝置，其中該載體元件不含主動電路。
  8. 如請求項6之微電子裝置，其中該載體元件包含矽、陶瓷、鋁、氮化鋁或碳化矽。
  9. 如請求項6之微電子裝置，其中該載體元件包含具有大於1 W/cm/℃之熱導率的材料。
  10. 如請求項6之微電子裝置，其中該熱電元件藉由模板或列印製程生長於該載體元件上。
  11. 如請求項6之微電子裝置，其中該熱電元件藉由燒結製程生長至該載體元件中之空腔中。
  12. 如請求項6之微電子裝置，其中該熱電元件在無黏著劑之情況下直接接合至該載體元件。
  13. 如請求項12之微電子裝置，其中熱電元件與該載體元件之間的界面包含介電質至介電質直接接合。
  14. 如請求項1之微電子裝置，其中熱在該熱電元件之操作期間自該第一整合式裝置晶粒傳遞至該散熱片。
  15. 如請求項1之微電子裝置，其進一步包含安置於該熱電元件上且接觸該散熱片之第二整合式裝置晶粒。
  16. 如請求項1之微電子裝置，其進一步包含安置於該第一整合式裝置晶粒上且鄰近於該熱電元件之第二整合式裝置晶粒。
  17. 如請求項16之微電子裝置，其中該熱電元件藉由該第一整合式裝置晶粒與該第二整合式裝置晶粒電連接。
  18. 如請求項1之微電子裝置，其中該熱電元件附接至用於連接至外部電源的接合線。
  19. 如請求項1之微電子裝置，其中該熱電元件藉助於金屬接點與該第一整合式裝置晶粒電連接。
  20. 如請求項1之微電子裝置，其中該熱電元件與該第一整合式裝置晶粒中之貫穿基板通孔電連接。
  21. 如請求項1之微電子裝置，其中該熱電元件配置以用於冷卻該第一整合式裝置晶粒之分區控制。
  22. 如請求項21之微電子裝置，其進一步包含安置於該第一整合式裝置晶粒或該熱電元件中之複數個溫度感測器，其中各溫度感測器與用於致動該熱電元件之一部分的兩個電接點相關聯。
  23. 如請求項21之微電子裝置，其進一步包含複數對電接點，各對電接點獨立地控制該熱電元件之一部分。
  24. 如請求項21之微電子裝置，其中該熱電元件係由該第一整合式裝置晶粒、該熱電元件或外部晶片致動。
  25. 一種微電子裝置，其包含： 第一整合式裝置晶粒； 熱電元件，其形成於該第一整合式裝置晶粒上；以及 散熱片，其安置於至少該熱電元件上方， 其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片。
  26. 如請求項25之微電子裝置，其中該熱電元件生長於該第一整合式裝置晶粒上。
  27. 如請求項25之微電子裝置，其中該熱電元件沈積於該第一整合式裝置晶粒上。
  28. 如請求項25之微電子裝置，其中該第一整合式裝置晶粒包含主動電路。
  29. 如請求項25之微電子裝置，其中該熱電元件生長於該第一整合式裝置晶粒之背側上。
  30. 如請求項25之微電子裝置，其中該熱電元件藉由一模板或列印製程生長於該第一整合式裝置晶粒上。
  31. 如請求項25之微電子裝置，其中熱在該熱電元件之操作期間自該第一整合式裝置晶粒傳遞至該散熱片。
  32. 如請求項25之微電子裝置，其進一步包含安置於該熱電元件上且接觸該散熱片之第二整合式裝置晶粒。
  33. 如請求項25之微電子裝置，其進一步包含安置於該第一整合式裝置晶粒上且鄰近於該熱電元件之第二整合式裝置晶粒。
  34. 如請求項33之微電子裝置，其中該熱電元件藉由該第一整合式裝置晶粒與該第二整合式裝置晶粒電連接。
  35. 如請求項25之微電子裝置，其中該熱電元件附接至用於連接至外部電源的接合線。
  36. 如請求項25之微電子裝置，其中該熱電元件藉助於金屬接點與該第一整合式裝置晶粒電連接。
  37. 如請求項25之微電子裝置，其中該熱電元件與該第一整合式裝置晶粒中之貫穿基板通孔電連接。
  38. 如請求項25之微電子裝置，其中該熱電元件配置以用於冷卻該第一整合式裝置晶粒之分區控制。
  39. 如請求項38之微電子裝置，其進一步包含安置於該第一整合式裝置晶粒或該熱電元件中之複數個溫度感測器，其中各溫度感測器與用於致動該熱電元件之一部分的兩個電接點相關聯。
  40. 如請求項38之微電子裝置，其進一步包含複數對電接點，各對電接點獨立地控制該熱電元件之一部分。
  41. 如請求項38之微電子裝置，其中該熱電元件係由該第一整合式裝置晶粒、該熱電元件或外部晶片致動。
  42. 一種微電子裝置，其包含： 第一整合式裝置晶粒； 熱電元件，其安置於該第一整合式裝置晶粒上；以及 載體元件，其安置於該熱電元件上， 其中該熱電元件配置以用於冷卻該第一整合式裝置晶粒之分區控制。
  43. 如請求項42之微電子裝置，其中該第一整合式裝置晶粒包含複數個區，且其中這些區中之至少一者係由溫度觸發物活化，該溫度觸發物係接收自熱感測器。
  44. 如請求項43之微電子裝置，其中該熱感測器安置於該第一整合式裝置晶粒或該熱電元件中。
  45. 如請求項42之微電子裝置，其中該載體元件不含主動電路。
  46. 如請求項42之微電子裝置，其中該熱電元件藉由模板或列印製程生長於該第一整合式裝置晶粒之背側上。
  47. 如請求項42之微電子裝置，其中該熱電元件直接接合至該第一整合式裝置晶粒之背側。
  48. 一種微電子裝置，其包含： 第一整合式裝置晶粒； 熱電元件，其安置於該第一整合式裝置晶粒上； 載體元件，其安置於該熱電元件上；以及 散熱片，其安置於至少該載體元件上方， 其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片。
  49. 如請求項48之微電子裝置，其中該載體元件不含主動電路。
  50. 如請求項48之微電子裝置，其包含安置於該第一整合式裝置晶粒與該熱電元件之間的額外載體元件。
  51. 如請求項48之微電子裝置，其中該第一整合式裝置晶粒包含主動電路，且其中該熱電元件藉由模板或列印製程生長於該第一整合式裝置晶粒之背側上。
  52. 如請求項48之微電子裝置，其中該第一整合式裝置晶粒包含主動電路，且其中該熱電元件直接接合至該第一整合式裝置晶粒之背側。
  53. 如請求項48之微電子裝置，其中該載體元件包含矽或陶瓷。
  54. 如請求項48之微電子裝置，其中該熱電元件藉由模板或列印製程生長於該載體元件上。
  55. 如請求項48之微電子裝置，其中該熱電元件藉由燒結製程生長至該載體元件中之空腔中。
  56. 如請求項48之微電子裝置，其中該熱電元件在無黏著劑之情況下直接接合至該載體元件。
  57. 如請求項48之微電子裝置，其中熱在該熱電元件之操作期間通過該載體元件自該第一整合式裝置晶粒傳遞至該散熱片。
  58. 如請求項48之微電子裝置，其進一步包含安置於該熱電元件上且接觸該散熱片之第二整合式裝置晶粒。
  59. 如請求項48之微電子裝置，其進一步包含安置於該第一整合式裝置晶粒上且鄰近於該熱電元件之第二整合式裝置晶粒。
  60. 如請求項59之微電子裝置，其中該熱電元件藉由該第一整合式裝置晶粒與該第二整合式裝置晶粒電連接。
  61. 如請求項48之微電子裝置，其中該熱電元件附接至用於連接至外部電源的接合線。
  62. 如請求項48之微電子裝置，其中該熱電元件藉助於金屬接點與該第一整合式裝置晶粒電連接。
  63. 如請求項48之微電子裝置，其中該熱電元件與該第一整合式裝置晶粒中之貫穿基板通孔電連接。
  64. 如請求項48之微電子裝置，其進一步包含安置於該熱電元件中之複數個溫度感測器，其中各溫度感測器與用於致動該熱電元件之一部分的兩個電接點相關聯。
  65. 如請求項48之微電子裝置，其進一步包含複數對電接點，各對電接點獨立地控制該熱電元件之一部分。
  66. 一種配置用於直接接合之微電子裝置，其包含： 載體元件，該載體元件不含主動電路；以及 熱電元件，其藉由模板或列印製程生長於該載體元件上，該熱電元件包含配置用於直接混合接合之表面。
  67. 一種配置用於直接接合之微電子裝置，其包含： 載體元件，該載體元件不含主動電路；以及 熱電元件，其藉由燒結製程生長至該載體元件中之空腔中，該熱電元件包含配置用於直接混合接合之表面。
  68. 一種配置用於直接接合之微電子裝置，其包含： 載體元件，該載體元件不含主動電路；以及 熱電元件，其包含在無黏著劑之情況下直接接合至該載體元件的表面及配置用於直接混合接合之相對表面。
  69. 一種用於形成微電子裝置的方法，該方法包含： 提供包含主動電路之第一整合式裝置晶粒；以及 在該第一整合式裝置晶粒之背側上生長熱電元件。
  70. 如請求項69之方法，其中該熱電元件藉由模板或列印製程生長於該第一整合式裝置晶粒上。
  71. 如請求項69之方法，其中該熱電元件藉助於金屬接點與該第一整合式裝置晶粒電連接。
  72. 一種用於形成微電子裝置的方法，該方法包含： 提供不含主動電路之載體元件； 在該載體元件上生長熱電元件；以及 製備該熱電元件之用於直接混合接合的表面。
  73. 如請求項72之方法，其中該熱電元件藉由模板或列印製程生長於該第一整合式裝置晶粒上。
  74. 如請求項72之方法，其中該載體元件包含矽或陶瓷。
  75. 一種用於形成微電子裝置的方法，該方法包含： 提供不含主動電路之載體元件； 在該載體元件中形成空腔； 在該載體元件上生長熱電元件且使該熱電元件生長至這些空腔中；以及 製備該熱電元件之用於直接混合接合的表面。
  76. 如請求項75之方法，其中該熱電元件藉由燒結製程生長。
  77. 如請求項75之方法，其中該載體元件包含矽或陶瓷。
  78. 一種用於形成微電子裝置的方法，該方法包含： 提供包含熱電元件之晶圓； 將該晶圓之一側直接接合至載體元件； 自一相對側薄化該晶圓以顯露該熱電元件；以及 製備該熱電元件之用於直接混合接合的表面。
  79. 如請求項78之方法，其中該載體元件不含主動電路。
  80. 如請求項78之方法，其中該載體元件包含矽或陶瓷。
  81. 一種微電子裝置，其包含： 第一整合式裝置晶粒； 熱電元件，其接合至該第一整合式裝置晶粒；以及 散熱片，其安置於至少該熱電元件上方， 其中該熱電元件配置以將熱自該第一整合式裝置晶粒傳遞至該散熱片，且其中該熱電元件係由該第一整合式裝置晶粒致動。
  82. 如請求項81之微電子裝置，其中該熱電元件在無黏著劑之情況下直接接合至該第一整合式裝置晶粒。
TW111148756A 2021-12-20 2022-12-19 用於晶粒封裝的熱電冷卻 TW202333319A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163265765P 2021-12-20 2021-12-20
US63/265,765 2021-12-20
US18/067,655 2022-12-16
US18/067,655 US20230197559A1 (en) 2021-12-20 2022-12-16 Thermoelectric cooling for die packages

Publications (1)

Publication Number Publication Date
TW202333319A true TW202333319A (zh) 2023-08-16

Family

ID=86768906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148756A TW202333319A (zh) 2021-12-20 2022-12-19 用於晶粒封裝的熱電冷卻

Country Status (3)

Country Link
US (1) US20230197559A1 (zh)
TW (1) TW202333319A (zh)
WO (1) WO2023122509A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US10600948B1 (en) * 2016-11-28 2020-03-24 Intel Corporation Package with thermoelectric power feedback loop
CN112823430A (zh) * 2018-10-03 2021-05-18 琳得科株式会社 热电转换组件用中间体的制造方法
US11658095B2 (en) * 2019-03-29 2023-05-23 Intel Corporation Bump integrated thermoelectric cooler

Also Published As

Publication number Publication date
US20230197559A1 (en) 2023-06-22
WO2023122509A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
TW202333319A (zh) 用於晶粒封裝的熱電冷卻
US20230197560A1 (en) Thermoelectric cooling in microelectronics
US20230154816A1 (en) Thermal bypass for stacked dies
TW202329360A (zh) 用於晶粒堆疊的流體冷卻
US20220149011A1 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US11804472B2 (en) Semiconductor device, semiconductor package and method of manufacturing the same
TWI626727B (zh) 半導體裝置及其製造方法
US20230245950A1 (en) Heat dissipating system for electronic devices
US8129609B2 (en) Integrated thermoelectric cooling devices and methods for fabricating same
US10811389B2 (en) Semiconductor package for thermal dissipation
TWI435042B (zh) 在微處理器及其他電子產品中用於熱點熱管理之薄膜熱電裝置
TW201836066A (zh) 半導體封裝體及其形成方法
TW202002095A (zh) 半導體內連線結構及方法
WO2015183959A1 (en) Structure and method for integrated circuits packaging with increased density
TW201535603A (zh) 空腔基板保護之積體電路與製造方法
TW201133730A (en) Heat conduction for chip stacks and 3-D circuits
TW201729362A (zh) 半導體裝置及其製造方法
KR20210128892A (ko) 집적 회로 패키지 및 방법
EP4071797A1 (en) Three dimensional ic package with thermal enhancement
TW202234536A (zh) 半導體封裝及封裝組件及製造方法
CN220829951U (zh) 半导体封装
TWI834469B (zh) 半導體封裝及其製造方法
US20240153843A1 (en) Package structure and manufacturing method thereof
TWI834682B (zh) 模製直接接合且互連的堆疊
TW202403989A (zh) 半導體封裝及其形成方法