TW202329678A - 影像感測器以及其操作方法 - Google Patents

影像感測器以及其操作方法 Download PDF

Info

Publication number
TW202329678A
TW202329678A TW111136270A TW111136270A TW202329678A TW 202329678 A TW202329678 A TW 202329678A TW 111136270 A TW111136270 A TW 111136270A TW 111136270 A TW111136270 A TW 111136270A TW 202329678 A TW202329678 A TW 202329678A
Authority
TW
Taiwan
Prior art keywords
pixel group
pixel
column
signal
selection transistor
Prior art date
Application number
TW111136270A
Other languages
English (en)
Inventor
裵宰永
姜旋律
薛亥植
金秀勇
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202329678A publication Critical patent/TW202329678A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種影像感測器包括畫素陣列，畫素陣列包括位於第一列中且包括第一選擇電晶體及第一浮置擴散區的第一畫素群組、位於第二列中且包括第二選擇電晶體及第二浮置擴散區的第二畫素群組、以及連接至第一畫素群組及第二畫素群組二者的行線。在由第一畫素群組的光電轉換元件產生的電荷被轉移至第一浮置擴散區的同時，第一選擇電晶體被關斷，第二選擇電晶體被接通，且藉由第二選擇電晶體向行線施加第一電壓。第二畫素群組的光電轉換元件在第一畫素群組的光電轉換元件之前產生電荷，以將電荷轉移至第二浮置擴散區。

Description

用於控制像素輸出電平的影像處理裝置及其操作方法
本文中闡述的本揭露的實施例是有關於一種電子裝置，且更具體而言，是有關於一種對畫素輸出位準進行控制的影像處理裝置及其操作方法。 [相關申請案的交叉參考]
本申請案基於35 U.S.C. 119主張優先於在2022年1月6日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0002297號，所述韓國專利申請案的揭露內容全文併入本案供參考。
影像感測器可為例如電荷耦合裝置（charge coupled device，CCD）影像感測器、互補金屬氧化物半導體（complementary metal-oxide semiconductor，CMOS）影像感測器（CMOS image sensor，CIS）等。CMOS影像感測器包括由CMOS電晶體構成的畫素且使用每一畫素中所包括的光電轉換元件（或裝置）將光能轉換成電性訊號。CMOS影像感測器使用由每一畫素產生的電性訊號來獲得關於所捕獲/拍攝的影像的資訊。
本揭露的實施例提供一種對畫素輸出位準進行控制的影像處理裝置及其操作方法。
根據實施例，一種影像感測器包括畫素陣列，畫素陣列包括位於第一列中且包括第一選擇電晶體及第一浮置擴散區的第一畫素群組、位於第二列中且包括第二選擇電晶體及第二浮置擴散區的第二畫素群組、以及連接至第一畫素群組及第二畫素群組二者的行線。在由第一畫素群組的光電轉換元件產生的電荷被轉移至第一浮置擴散區的同時，第一選擇電晶體被關斷，第二選擇電晶體被接通，且藉由第二選擇電晶體向行線施加第一電壓。第二畫素群組的光電轉換元件在第一畫素群組的光電轉換元件之前產生電荷，以將電荷轉移至第二浮置擴散區。
根據實施例，一種影像感測器包括畫素陣列、列驅動器以及時序控制器，畫素陣列包括：第一畫素群組，位於第一列中，包括第一選擇電晶體，且與第一彩色濾光片對應；第二畫素群組，位於第二列中，包括第二選擇電晶體，且與第二彩色濾光片對應；以及行線，連接至第一畫素群組及第二畫素群組二者，列驅動器產生對畫素陣列的每一列進行控制的控制訊號，以將控制訊號提供至第一畫素群組及第二畫素群組，時序控制器對列驅動器進行控制。第一畫素群組的第一單位畫素群組共享第一浮置擴散區，第一畫素群組的第二單位畫素群組共享第二浮置擴散區，且第一畫素群組的第三單位畫素群組共享第三浮置擴散區。在由第一畫素群組的光電轉換元件產生的電荷基於控制訊號被轉移至第一浮置擴散區至第三浮置擴散區的同時，列驅動器將第一選擇電晶體關斷、將第二選擇電晶體接通且藉由第二選擇電晶體向行線施加第一電壓。第二畫素群組的光電轉換元件在第一畫素群組的光電轉換元件之前產生電荷，以將電荷轉移至對應的浮置擴散區。第二列的位址是基於第一列的位址來確定。
根據實施例，一種影像感測器的操作方法包括：對位於第一列中的第一畫素群組的重設訊號與斜坡訊號進行比較；藉由將第一畫素群組的第一選擇電晶體關斷且將位於第二列中的第二畫素群組的第二選擇電晶體接通而向連接至第一畫素群組及第二畫素群組二者的行線施加第一電壓；將第一畫素群組的轉移電晶體接通；在將第一選擇電晶體接通且將轉移電晶體關斷之後，對自第一畫素群組輸出的畫素訊號的影像訊號與斜坡訊號進行比較；以及藉由將第一選擇電晶體關斷且將第二選擇電晶體接通而向行線施加第一電壓。第二列的位址是基於第一列的位址來確定。
下文將參照附圖更全面地闡述本揭露的實施例。在所有附圖中，相同的參考編號可指代相同的元件。
在詳細說明中，參照用語「單元」、「模組」、「區塊」、「某物（~er或者~or）」等闡述的組件、以及圖式中示出的功能區塊將使用軟體、硬體或其組合來實施。舉例而言，軟體可為機器代碼、韌體、嵌入式代碼及應用軟體。舉例而言，硬體可包括電氣電路、電子電路、處理器、電腦、積體電路、積體電路核心、壓力感測器、慣性感測器、微機電系統（microelectromechanical system，MEMS）、被動元件或其組合。
將理解，本文中使用用語「第一」、「第二」、「第三」等來區分一個元件與另一元件，且所述元件不受該些用語限制。因此，實施例中的「第一」元件在另一實施例中可被闡述為「第二」元件。
應理解，每一實施例內的特徵或態樣的說明通常應被視為可用於其他實施例中的其他相似特徵或態樣，除非上下文另有清楚的指示。
本文中所使用的單數形式「一（a及an）」及「所述（the）」亦旨在包括複數形式，除非上下文另有清楚的指示。
應理解，當稱一組件位於另一組件「上」、「連接至」、「耦合至」或「相鄰於」另一組件時，所述組件可直接位於所述另一組件上、直接連接至、直接耦合至或直接相鄰於所述另一組件，或者可存在中間組件。亦應理解，當稱一組件位於兩個組件「之間」時，所述組件可為所述兩個組件之間的唯一組件，或者亦可存在一或多個中間組件。用於闡述組件之間的關係的其他措詞應以類似的方式加以解釋。
圖1示出根據本揭露實施例的影像處理區塊10的配置的實例。影像處理區塊10可被實施為各種電子裝置（例如（舉例而言）智慧型電話、數位相機、膝上型電腦、桌上型電腦等）的一部分。影像處理區塊10可包括透鏡12、影像感測器14、影像訊號處理器（image signal processor，ISP）前端區塊16及影像訊號處理器18。
光可自作為拍攝目標的物體、風景等反射，且透鏡12可接收被反射的光。影像感測器14可基於藉由透鏡12接收的光產生電性訊號。舉例而言，影像感測器14可使用互補金屬氧化物半導體（CMOS）影像感測器或類似裝置來實施。舉例而言，影像感測器14可為具有雙畫素結構或四胞元結構的多畫素影像感測器。
影像感測器14可包括畫素陣列。畫素陣列的畫素可將光轉換成電性訊號以產生畫素值。另外，影像感測器14可包括用於對畫素值實行相關雙取樣（correlated double sampling，CDS）操作的類比至數位轉換（analog-to-digital converting，ADC）電路。將參照圖2更詳細地闡述影像感測器14的配置。
ISP前端區塊16可對自影像感測器14輸出的電性訊號實行預處理，以適於由影像訊號處理器18進行處理。
影像訊號處理器18可藉由適當地對由ISP前端區塊16處理的電性訊號進行處理來產生與被拍攝的對象及/或風景相關聯的影像資料。為此，影像訊號處理器18可實行各種處理操作，例如（舉例而言）色彩校正、自動白平衡、伽馬校正、色彩飽和度校正、壞畫素校正及色相校正。
圖1中示出一個透鏡12及一個影像感測器14。然而，實施例並不限於此。舉例而言，在實施例中，影像處理區塊10可包括多個透鏡、多個影像感測器及多個ISP前端區塊。在此種情形中，所述多個透鏡可具有不同的視場。另外，所述多個影像感測器可具有不同的功能、不同的效能及/或不同的特性，且可分別包括不同配置的畫素陣列。
圖2示出圖1所示影像感測器14的配置的實例。影像感測器100可包括畫素陣列110、列驅動器120、主動負載電路130、線路斷開電路140、斜坡訊號產生器150、ADC電路160、時序控制器170及緩衝器180。
畫素陣列110可包括以列及行（即，以矩陣的形式）佈置的多個畫素。所述多個畫素中的每一者可包括光電轉換元件。舉例而言，光電轉換元件可包括光二極體、光電晶體、光閘、釘紮光二極體等。
畫素陣列110可包括多個畫素群組PG。每一畫素群組PG可包括二或更多個畫素，即多個畫素。構成畫素群組PG的多個畫素可共享一個浮置擴散區或多個浮置擴散區。圖2中示出其中畫素陣列110包括以具有四個列及四個行的矩陣的形式佈置的畫素群組PG（例如，包括4×4個畫素群組PG）的實例。然而，本揭露的實施例並不限於此。
畫素群組PG可包括相同色彩的畫素。舉例而言，畫素群組PG可包括將紅色光譜的光轉換成電性訊號的紅色畫素、將綠色光譜的光轉換成電性訊號的綠色畫素或者將藍色光譜的光轉換成電性訊號的藍色畫素。舉例而言，構成畫素陣列110的畫素可以四拜耳圖案（tetra-Bayer pattern）的形式佈置。
畫素陣列110的畫素可端視自電子裝置的外部接收的光的強度或量而藉由行線CL1至CL4輸出畫素訊號。舉例而言，畫素訊號可為與自電子裝置的外部接收的光的強度或量對應的類比訊號。畫素訊號可通過電壓緩衝器（例如，源極隨耦器），且然後可藉由行線CL1至CL4及主動負載電路130被提供至ADC電路160。
舉例而言，為了對畫素輸出位準進行控制，根據本揭露實施例的畫素陣列110可被配置成在列驅動器120及時序控制器170的控制下將行線CL1至CL4的電壓位準調整至期望的電壓位準。舉例而言，可基於以下另一畫素的操作而將連接至正在產生畫素訊號的畫素的行線的電壓位準調整至期望的電壓位準：所述另一畫素位於與畫素相鄰的另一列中、不產生畫素訊號且連接至同一行線。
列驅動器120可選擇並驅動畫素陣列110的列。列驅動器120可對由時序控制器170產生的位址進行解碼且可產生用於選擇並驅動畫素陣列110的列的控制訊號。舉例而言，控制訊號可包括用於選擇畫素的訊號、用於對浮置擴散區進行重設的訊號等。列驅動器120可包括用於儲存位址的鎖存電路及用於向畫素陣列110提供控制訊號的邏輯電路。
主動負載電路130可在時序控制器170的控制下各別地對連接至畫素陣列110的畫素的行線CL1至CL4進行賦能及去能。舉例而言，主動負載電路130可包括分別連接至行線CL1至CL4的開關（例如，電晶體）。舉例而言，可因應於自時序控制器170輸出的控制訊號來對開關中的每一者進行控制，且開關中的每一者可作為電流源進行操作，所述電流源均勻地維持自行線CL1至CL4中的每一者經由每一開關流動至接地端子的電流。
為了對連接至畫素陣列110的行線CL1至CL4的畫素輸出位準進行控制，線路斷開電路140可在時序控制器170的控制下將行線CL1至CL4的電壓位準調整至期望的電壓位準。在本揭露的實施例中，影像感測器100不包括如圖7A中所示的線路斷開電路140。在此種情形中，出於對連接至畫素陣列110的行線CL1至CL4的電壓位準進行調整的目的，影像感測器100可對欲施加至每一畫素群組的控制訊號進行控制。
舉例而言，根據本揭露實施例的影像感測器100可選擇性地實行其中線路斷開電路140對行線CL1至CL4的電壓位準進行調整的方法、以及其中畫素陣列110對行線CL1至CL4的電壓位準進行調整的方法（例如，對欲施加至畫素群組的控制訊號進行控制的方法）。舉例而言，可藉由時序控制器170來設定能夠對上述兩種方法中的一者進行賦能的暫存器。
斜坡訊號產生器150可在時序控制器170的控制下產生斜坡訊號RAMP（參照圖10）。舉例而言，斜坡訊號產生器150可因應於例如斜坡賦能訊號等控制訊號而進行操作。當斜坡賦能訊號被啟用時，斜坡訊號產生器150可端視預設值（例如，起始位準、結束位準及斜率）而產生斜坡訊號RAMP。舉例而言，斜坡訊號RAMP可為在特定時間期間沿著預設斜率增大或減小的訊號。可將斜坡訊號RAMP提供至ADC電路160。
ADC電路160可藉由行線CL1至CL4及主動負載電路130自畫素陣列110的所述多個畫素接收畫素訊號，且可自斜坡訊號產生器150接收斜坡訊號RAMP。ADC電路160可基於相關雙取樣（CDS）技術進行操作，相關雙取樣（CDS）技術用於自所接收的畫素訊號獲得重設訊號及影像訊號且提取重設訊號與影像訊號之間的差作為有效訊號分量。ADC電路160可包括多個比較器COMP及多個計數器CNT。
舉例而言，比較器COMP中的每一者可對畫素訊號的重設訊號與斜坡訊號RAMP進行比較，可對畫素訊號的影像訊號與斜坡訊號RAMP進行比較，且可對比較結果實行相關雙取樣（CDS）。計數器CNT中的每一者可對經歷相關雙取樣的訊號的脈波進行計數且可輸出計數結果作為數位訊號。圖2中示出其中ADC電路160包括四個比較器COMP及四個計數器CNT的實例，但本揭露的實施例並不限於此。
時序控制器170可產生用於對列驅動器120、主動負載電路130、線路斷開電路140、斜坡訊號產生器150及ADC電路160中的每一者的操作及/或時序進行控制的位址、控制訊號及/或時脈。時序控制器170可包括能夠對用於調整行線CL1至CL4的電壓位準的所述兩種方法中的一者進行賦能的暫存器。
另外，時序控制器170可包括位址移位器171，所述位址移位器171用於藉由畫素陣列110實行對行線CL1至CL4的電壓位準進行調整的操作。舉例而言，位址移位器171可確定與產生讀取畫素訊號的畫素相鄰的畫素的位址且可將所確定的位址提供至列驅動器120。
緩衝器180可包括記憶體MEM及感測放大器SA。記憶體MEM可對自ADC電路160的對應計數器CNT輸出的數位訊號進行儲存。感測放大器SA可感測並放大儲存於記憶體MEM中的數位訊號。感測放大器SA可輸出經放大的數位訊號作為影像資料IDAT，且影像資料IDAT可被提供至圖1所示ISP前端區塊16。
影像感測器100可具有堆疊型結構。圖3示出圖2所示影像感測器100的堆疊型結構的實例。參照圖3，影像感測器100可具有如下結構：在所述結構中，包括第一半導體基板SD1與位於第一半導體基板SD1之下的第二半導體基板SD2的至少兩個半導體基板在垂直方向「Z」上進行堆疊。列方向「X」與行方向「Y」可為成直角且與半導體基板的表面平行的方向。
可在第一半導體基板SD1的下表面及第二半導體基板SD2的上表面上形成接墊，使得接墊的位置彼此重合。第一半導體基板SD1與第二半導體基板SD2可藉由接墊電性連接至彼此。舉例而言，圖2所示畫素陣列110可形成於第一半導體基板SD1上，且圖2所示除了畫素陣列110之外的其餘組件可形成於第二半導體基板SD2上。
舉例而言，第一半導體基板SD1可藉由接墊接收由形成於第二半導體基板SD2上的圖2所示列驅動器120的邏輯電路產生的控制訊號，且可藉由與畫素陣列110的行線對應的接墊向第二半導體基板SD2輸出畫素訊號。
圖4是示出圖2所示畫素陣列110的畫素群組PG中的一者的實例的電路圖。舉例而言，畫素群組PG可包括畫素PX1至PX2、光電轉換元件PD1至PD2、轉移電晶體Tx1及Tx2、重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx及選擇電晶體SEL。
圖4中示出其中畫素群組PG具有其中所述兩個畫素PX1及PX2分別包括光電轉換元件PD1及PD2的結構的實例，但本揭露的實施例並不限於此。舉例而言，畫素群組PX可被實施成具有各種不同的結構。
第一畫素PX1可包括第一光電轉換元件PD1及第一轉移電晶體Tx1，且第二畫素PX2可包括相同或相似的組件/元件。畫素PX1與PX2可共享重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx及選擇電晶體SEL。另外，畫素PX1與PX2可共享第一浮置擴散區FD1。
第一浮置擴散區FD1或第二浮置擴散區FD2可對與入射光的量對應的電荷進行累積（或整合）。在轉移電晶體Tx1及Tx2分別被轉移訊號VT1及VT2接通的同時，第一浮置擴散區FD1或第二浮置擴散區FD2可對自光電轉換元件PD1至PD2供應的電荷進行累積（或整合）。由於第一浮置擴散區FD1連接至作為源極隨耦器放大器進行操作的驅動電晶體Dx的閘極端子，因此可形成與在第一浮置擴散區FD1處累積的電荷對應的電壓。舉例而言，第一浮置擴散區FD1的電容被繪示為第一電容CFD1。
雙轉換電晶體DC可由雙轉換訊號VDC進行驅動。當雙轉換電晶體DC被關斷時，第一浮置擴散區FD1的電容可與第一電容CFD1對應。在一般環境中，由於第一浮置擴散區FD1不易飽和，因此可能不需要增大第一浮置擴散區FD1的電容（例如，CFD1）。在此種情形中，可將雙轉換電晶體DC關斷。
然而，在高照度環境中，第一浮置擴散區FD1可能易於飽和。為了防止此種飽和，可將雙轉換電晶體DC接通，使得第一浮置擴散區FD1與第二浮置擴散區FD2電性連接。在此種情形中，可將浮置擴散區FD1及FD2的電容增大至第一電容CFD1與第二電容CFD2之和。
轉移電晶體Tx1及Tx2可分別由轉移訊號VT1及VT2進行驅動，且可將由光電轉換元件PD1至PD2產生（或整合）的電荷轉移至第一浮置擴散區FD1或第二浮置擴散區FD2。舉例而言，轉移電晶體Tx1及Tx2的第一端可分別連接至光電轉換元件PD1至PD2，且轉移電晶體Tx1及Tx2的第二端可共同與第一浮置擴散區FD1連接。
重設電晶體RST可由重設訊號VRST進行驅動且可向第一浮置擴散區FD1或第二浮置擴散區FD2提供電源供應電壓VDD。如此一來，累積於第一浮置擴散區FD1或第二浮置擴散區FD2處的電荷可移動至電源供應電壓VDD的端子，且第一浮置擴散區FD1或第二浮置擴散區FD2的電壓可被重設。
驅動電晶體Dx可將第一浮置擴散區FD1或第二浮置擴散區FD2的電壓放大，且可產生與放大的結果對應的畫素訊號PIX。選擇電晶體SEL可由選擇訊號VSEL進行驅動且可以列為單位選擇欲讀取的畫素。當選擇電晶體SEL被接通時，可藉由行線CL將畫素訊號PIX輸出至圖2所示ADC電路160。
其中出於輸出畫素訊號PIX的目的而與自畫素PX1及PX2經由驅動電晶體Dx及選擇電晶體SEL轉移至第一浮置擴散區FD1或第二浮置擴散區FD2的電荷的量對應的電壓的上述操作被稱為「讀出操作」。另外，其中將轉移電晶體Tx1及Tx2接通或關斷以用於光電轉換元件PD1及PD2因應於自電子裝置的外部入射的光而對電荷進行累積的操作被稱為「快門操作」。
根據實施例，當轉移電晶體Tx1及Tx2分別被轉移訊號VT1及VT2接通時，第一浮置擴散區FD1或第二浮置擴散區FD2的電位可改變。在此種情形中，行線CL的電壓位準可受到第一浮置擴散區FD1或第二浮置擴散區FD2與驅動電晶體Dx的閘極之間的耦合的影響。在其中線路斷開電路140被去能的情形中，為了防止耦合，可將選擇電晶體SEL關斷而將轉移電晶體Tx1及Tx2接通。在其中選擇電晶體SEL被關斷的情形中，行線CL可處於浮置狀態，且因此可具有任意電壓位準。
相似地，連接至圖4中未示出的另一畫素群組的行線可處於浮置狀態，而與另一畫素群組對應的選擇電晶體被關斷，且因此可具有任意電壓位準。因此，當畫素陣列110的選擇電晶體被關斷時，行線（例如，圖2所示行線CL1至CL4）可具有任意不同的電壓位準。在此種情形中，當選擇電晶體被再次接通時，行線的電壓位準可具有不同的穩定時間。由於此原因，針對每一行線的相關雙取樣（CDS）的精度可減小，且影像感測器的動態範圍亦可減小。
因此，為了防止當選擇電晶體被關斷時行線具有不同的電壓，根據本揭露實施例的影像感測器100可藉由畫素陣列110及/或線路斷開電路140的操作而將每一行線的電壓位準調整至期望的電壓位準，如參照圖2所述。舉例而言，可基於畫素群組中的重設浮置擴散區的電壓位準來確定期望的電壓位準。因此，可防止當選擇電晶體被關斷時行線具有不同的電壓。將參照圖7A、圖7B及圖8至圖10來詳細闡述根據本揭露的實施例對行線的電壓位準進行調整的方式。
圖5是示出圖2所示畫素陣列110的畫素群組PG中的一者的實例的電路圖。參照圖5，畫素群組PG可包括畫素PX1至PX4、光電轉換元件PD1至PD4、轉移電晶體Tx1至Tx4、重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx及選擇電晶體SEL。
第一畫素PX1可包括第一光電轉換元件PD1及第一轉移電晶體Tx1，且其餘畫素PX2、PX3及PX4中的每一者可包括相同或相似的組件/元件。畫素PX1至PX4可共享重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx及選擇電晶體SEL。另外，畫素PX1至PX4可共享第一浮置擴散區FD1。
雙轉換電晶體DC對第一浮置擴散區FD1的電容的擴大、轉移電晶體Tx1至Tx4的操作、重設電晶體RST、驅動電晶體Dx及選擇電晶體SEL的操作、以及行線CL根據選擇電晶體SEL的接通/關斷進行的電壓位準改變可與參照圖4所闡述的內容相同或大部分相似。因此，為了便於闡釋，將省略其進一步說明。
圖6是示出圖2所示畫素陣列110的畫素群組PG中的一者的實例的電路圖。參照圖6，畫素群組PG可包括三個單位畫素群組UPG，且每一單位畫素群組UPG包括三個畫素PX1至PX3。第一畫素PX1可包括第一光電轉換元件PD1及第一轉移電晶體Tx1，且其餘畫素PX2及PX3中的每一者可包括相同或相似的組件/元件。畫素PX1至PX3可共享重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx及選擇電晶體SEL。另外，畫素PX1至PX3可共享第一浮置擴散區FD1。
雙轉換電晶體DC對第一浮置擴散區FD1的電容的擴大、轉移電晶體Tx1至Tx3的操作、重設電晶體RST、驅動電晶體Dx及選擇電晶體SEL的操作、以及行線CL根據選擇電晶體SEL的接通/關斷進行的電壓位準改變可與參照圖4所闡述的內容相同或大部分相似。因此，為了便於闡釋，將省略其進一步說明。
可藉由連接線IL1將第二浮置擴散區FD2電性連接至相鄰單位畫素群組的浮置擴散區。在此種情形中，第一浮置擴散區FD1的電容可進一步增大（或擴大）。根據本揭露的實施例，單位畫素群組UPG可更包括開關元件（例如，例如雙轉換電晶體DC等元件），以用於將第二浮置擴散區FD2與相鄰單位畫素群組的浮置擴散區電性連接。
圖7A是一起示出圖2所示畫素陣列110與主動負載電路130的電路圖，且圖7B是一起示出圖2所示畫素陣列110、主動負載電路130及線路斷開電路140的電路圖。
舉例而言，圖7A示出其中圖2所示影像感測器100不包括線路斷開電路140的實施例，且圖7B示出其中圖2所示影像感測器100包括線路斷開電路140的實施例。參照圖3，畫素陣列110可實施於影像感測器100的第一半導體基板SD1上，且主動負載電路130及線路斷開電路140可實施於第二半導體基板SD2上。
作為實例，在畫素陣列110包括以具有M個列及N個行的矩陣形式佈置的畫素群組（例如，M×N個畫素群組，其中M及N是正整數）的假設下，在圖7A及圖7B中示出畫素群組PG11、PG1N、PGM1及PGMN。另外，為了簡化說明，假設畫素群組PG11至PGMN中的每一者包括一個光電轉換元件及一個轉移電晶體。然而，本揭露的實施例並不限於此。舉例而言，根據實施例，畫素群組PG11至PGMN可被實施為圖4至圖6中所示的畫素群組中的一者。
畫素群組PG11至PGMN的配置及操作（例如，浮置擴散區FD11至FDMN的電荷整合，以及重設電晶體RST11至RSTMN、驅動電晶體Dx11至DxMN及選擇電晶體SEL11至SELMN的操作）與參照圖4至圖6所闡述的內容相同或相似。因此，為了便於闡釋，將省略其進一步說明。
主動負載電路130可包括分別連接至畫素陣列110的行線CL1至CLN的電晶體TR1至TRN。電晶體TR1至TRN可因應於負載電壓VLOAD而被接通且可作為電流源進行操作。舉例而言，可在圖2所示時序控制器170的控制下提供負載電壓VLOAD。
舉例而言，電晶體TR1至TRN可藉由高位準的負載電壓VLOAD而被接通且可作為電流源進行操作，且自連接至行線CL1的畫素群組PG11及PGM1輸出的畫素訊號可被提供至ADC電路160。在此種情形中，輸出畫素訊號的位準可約等於輸出電壓OUT1的位準。
如參照圖4所述，當轉移電晶體Tx11至TxMN因應於轉移訊號VT而被接通時，行線CL1至CLN的電壓位準可受到浮置擴散區FD11至FDMN與驅動電晶體Dx11至DxMN的閘極之間的耦合的影響。為了防止此種耦合，可將選擇電晶體SEL11至SELMN關斷，而將轉移電晶體Tx11至TxMN接通。
舉例而言，當選擇電晶體SEL11或選擇電晶體SELM1被關斷時，行線CL1可處於浮置狀態，且因此可具有任意電壓位準（例如，第一電壓位準）。相似地，當選擇電晶體SEL1N或選擇電晶體SELMN被關斷時，行線CLN可處於浮置狀態，且因此可具有任意電壓位準（例如，第N電壓位準）。在此種情形中，第一電壓位準與第N電壓位準可彼此不同。舉例而言，當選擇電晶體SEL11至SELMN被關斷時，行線CL1至CLN可具有任意不同的電壓位準。
在畫素訊號被傳送至ADC電路160之後，為了實行用於輸出位於另一列中的畫素群組的畫素訊號的處理，應將與於位於另一列中的畫素群組對應的被關斷的選擇電晶體再次接通。舉例而言，在實行使得第M列中的畫素群組PGM1至PGMN能夠輸出畫素訊號的處理時，應將選擇電晶體SELM1至SELMN再次接通。
在其中當選擇電晶體SELM1至SELMN被再次接通時行線CL1至CLN的電壓位準彼此不同的情形中，行線CL1至CLN的電壓位準可具有不同的穩定時間。在其中行線CL1至CLN的電壓位準具有不同的穩定時間的情形中，行線CL1至CLN中的每一者的相關雙取樣（CDS）的精度可減小，且影像感測器的動態範圍亦可減小。
為了防止上述問題，根據本揭露實施例的畫素陣列110可將行線CL1至CLN的電壓位準調整至期望的電壓位準，使得在選擇電晶體SELM1至SELMN被接通之前行線CL1至CLN的電壓位準被相等地設定。舉例而言，行線CL1至CLN的電壓位準可與輸出電壓OUT1至OUTN的位準（例如，畫素輸出位準）對應。
舉例而言，可基於以下畫素群組的操作而將連接至正在產生畫素訊號的列的畫素群組（例如，正在實行讀出操作的畫素群組）的行線的電壓位準調整至期望的電壓位準：所述畫素群組位於相鄰的不同列中且不是正在產生畫素訊號（例如，已實行讀出操作的畫素群組）。舉例而言，畫素陣列110可基於不產生畫素訊號的畫素群組的重設浮置擴散區的電壓位準來對行線CL1至CLN的電壓位準（例如，輸出電壓OUT1至OUTN的電壓位準）進行調整。
畫素陣列110的上述操作可在列驅動器（例如，圖2中的120）及時序控制器（例如，圖2中的170）的控制下實行。根據本揭露實施例的由畫素陣列110對畫素輸出位準進行控制的操作被稱為「畫素中LDB（in-pixel LDB，IPL）操作」。當使用IPL操作時，可藉由僅使用其中形成畫素陣列110的半導體基板上的電晶體來防止行線被浮置。此將參照圖8至圖10進一步詳細闡述。
圖7B所示線路斷開電路140可實行與上述畫素陣列110的IPL操作相同或相似的畫素輸出位準控制操作。舉例而言，線路斷開電路140可包括多個電晶體LD1至LDN及LDB1至LDBN，以用於將行線CL1至CLN的電壓位準調整至期望的電壓位準。如參照圖3所述，所述多個電晶體LD1至LDN及LDB1至LDBN可形成於與其中形成有畫素陣列110的第一半導體基板SD1不同的第二半導體基板SD2中。
電晶體LD1至LDN可因應於線路斷開訊號VLD而被接通或關斷，且電晶體LDB1至LDBN可因應於經反相線路斷開訊號VLDB而被接通或關斷。可例如在圖2所示時序控制器170的控制下提供線路斷開訊號VLD及經反相線路斷開訊號VLDB。
舉例而言，線路斷開訊號VLD的電壓位準與經反相線路斷開訊號VLDB的電壓位準可彼此相反。即，當線路斷開訊號VLD的電壓位準是高位準時，經反相線路斷開訊號VLDB的電壓位準可為低位準。相反，當線路斷開訊號VLD的電壓位準是低位準時，經反相線路斷開訊號VLDB的電壓位準可為高位準。
舉例而言，電晶體LD1至LDN的第一端可連接至主動負載電路130的電晶體TR1至TRN，且電晶體LD1至LDN的第二端可被供應接地電壓。另外，電晶體LDB1至LDBN的第一端可被供應電源供應電壓VDD，且電晶體LDB1至LDBN的第二端可連接至主動負載電路130的電晶體TR1至TRN及行線CL1至CLN。
在自畫素陣列110的一個列的畫素群組輸出的畫素訊號被傳送至ADC電路160的同時，電晶體LD1至LDN可因應於高位準的線路斷開訊號VLD而被接通，且電晶體LDB1至LDBN可因應於低位準的經反相線路斷開訊號VLDB而被關斷。在此種情形中，根據實施例，可將其位準與輸出電壓OUT1至OUTN的位準相同的畫素訊號傳送至ADC電路160，且不單獨對行線CL1至CLN的電壓位準進行調整。
線路斷開電路140可將行線CL1至CLN的電壓位準調整至期望的電壓位準，使得在選擇電晶體SELM1至SELMN被接通之前行線CL1至CLN的電壓位準被相等地設定。舉例而言，行線CL1至CLN的電壓位準可與輸出電壓OUT1至OUTN的位準（例如，畫素輸出位準）對應。為了對電壓位準進行調整，可因應於高位準的經反相線路斷開訊號VLDB而將電晶體LDB1至LDBN接通。
在與作為針對畫素輸出的處理的目標的列對應的畫素群組的選擇電晶體被接通之前，被接通的電晶體LDB1至LDBN可基於對應的重設浮置擴散區的電壓位準來對行線CL1至CLN的電壓位準（例如，輸出電壓OUT1至OUTN的電壓位準）進行調整。在此種情形中，可因應於低位準的線路斷開訊號VLD而將電晶體LD1至LDN關斷。
如上所述，線路斷開電路140可對畫素陣列110的畫素輸出位準進行控制。然而，如參照圖3所述，由於線路斷開電路140實施於第二半導體基板SD2上，且畫素陣列110實施於第一半導體基板SD1上，因此可藉由線路斷開電路140端視對半導體基板進行處置的製程而不均勻地對行線CL1至CLN的電壓位準進行調整。另外，由於相應列的畫素群組與電晶體LDB1至LDBN之間的距離不同，因此基於位於另一列中的畫素群組的重設浮置擴散區的電壓位準來精確地對行線CL1至CLN的電壓位準進行調整可能不同。
相反，根據本揭露的實施例，由於畫素陣列110的畫素群組實施於同一半導體基板（例如，第一半導體基板SD1）上，因此對行線的電壓位準進行調整的功能不受對半導體基板進行處置的製程的影響。另外，對於所有的畫素群組，畫素陣列110可基於位於與其間隔給定距離的列中的畫素群組的操作來對行線的電壓位準進行調整，且因此，畫素群組的位置可不影響對行線的電壓位準進行調整的功能。因此，畫素陣列110的IPL操作可對線路斷開電路140的不均勻操作進行補充。
如參照圖2所述，根據本揭露實施例的影像感測器100可藉由畫素陣列110或線路斷開電路140而選擇性地實行畫素輸出位準控制操作。舉例而言，在其中不包括線路斷開電路140的根據圖7A所示實施例的情形中，畫素輸出位準控制操作可僅由畫素陣列110實行。相反，在其中包括線路斷開電路140的根據圖7B所示實施例的情形中，畫素輸出位準控制操作可由畫素陣列110或線路斷開電路140實行。
圖8示出圖2所示列驅動器120的配置的實例。如參照圖2所述，列驅動器120可向畫素陣列110提供轉移訊號VT、重設訊號VRST及選擇訊號VSEL，以用於在時序控制器170的控制下選擇並驅動畫素陣列110的列。
列驅動器120可包括讀取鎖存電路121、快門鎖存電路122、IPL鎖存電路123、轉移邏輯電路124、重設邏輯電路125及選擇邏輯電路126。參照圖3，畫素陣列110可實施於第一半導體基板SD1上，且列驅動器120及時序控制器170可實施於第二半導體基板SD2上。
鎖存電路121、122及123可基於自時序控制器170提供的控制訊號對由時序控制器170產生的位址進行儲存且可將位址提供至邏輯電路124、125及126。邏輯電路124、125及126可基於自鎖存電路121、122及123提供的位址來對畫素陣列110進行控制。
時序控制器170可產生垂直解碼訊號VDEC且可將垂直解碼訊號VDEC提供至讀取鎖存電路121及快門鎖存電路122。舉例而言，垂直解碼訊號VDEC可指示讀取鎖存電路121及快門鎖存電路122將儲存的列位址（例如，將實行讀出操作及快門操作的列的位址）。如參照圖4所闡述，讀出操作是指出於輸出畫素訊號的目的而自畫素讀出資料的操作，且快門操作是指打開畫素的快門以接收來自電子裝置的外部的光的操作。
時序控制器170可包括位址移位器171，位址移位器171基於垂直解碼訊號VDEC產生IPL垂直解碼訊號VDEC_IPL。舉例而言，位址移位器171可產生IPL垂直解碼訊號VDEC_IPL，IPL垂直解碼訊號VDEC_IPL指示相對於與垂直解碼訊號VDEC對應的列位址移位給定數目個列的列位址。
舉例而言，IPL垂直解碼訊號VDEC_IPL可指示IPL鎖存電路123將儲存的列位址（例如，將實行IPL操作的列的位址）。舉例而言，將實行IPL操作的列的位址可為相對於將實行讀出操作的列的位址移位給定數目個列的位址。舉例而言，畫素陣列110的將實行IPL操作的列可為畫素陣列110的其中讀出操作已完成的列中的一者。
另外，時序控制器170可產生鎖存賦能訊號VDA_RD_EN、VDA_SH_EN及VDA_IPL_EN，以用於啟用其中鎖存電路121、122及123儲存並維持位址的操作（例如，判斷是否儲存並維持所提供的位址的操作）。舉例而言，在其中根據本揭露實施例的鎖存電路121、122及123未被提供被啟用的鎖存賦能訊號VDA_RD_EN、VDA_SH_EN及VDA_IPL_EN的情形中，即使向其提供垂直解碼訊號VDEC或IPL垂直解碼訊號VDEC_IPL，鎖存電路121、122及123亦可能無法儲存對應的列位址。
另外，時序控制器170可產生鎖存控制訊號VDA_SET及鎖存重設訊號VDA_RST，以用於控制鎖存電路121、122及123的操作。鎖存控制訊號VDA_SET可使得鎖存電路121、122及123能夠儲存並維持訊號（例如，垂直解碼訊號VDEC或IPL垂直解碼訊號VDEC_IPL所指示的列位址），且鎖存重設訊號VDA_RST可使得鎖存電路121、122及123能夠被重設。
如上所述，為了鎖存電路121、122及123因應於鎖存控制訊號VDA_SET而儲存並維持訊號，首先，鎖存電路121、122及123將被提供被啟用的鎖存賦能訊號VDA_RD_EN、VDA_SH_EN及VDA_IPL_EN。
讀取鎖存電路121可儲存並維持畫素陣列110的在給定時間期間將實行讀取鎖存電路121的列的位址（下文中被稱為「讀出位址」），且快門鎖存電路122可儲存並維持畫素陣列110的在給定時間期間將實行快門操作的列的位址（下文中被稱為「快門位址」）。讀取鎖存電路121及快門鎖存電路122二者可被提供垂直解碼訊號VDEC。
舉例而言，讀取鎖存電路121可因應於被啟用的讀取鎖存賦能訊號VDA_RD_EN及鎖存控制訊號VDA_SET而儲存並維持由垂直解碼訊號VDEC指示的讀出位址RDA，且快門鎖存電路122可因應於被啟用的快門鎖存賦能訊號VDA_SH_EN及鎖存控制訊號VDA_SET而儲存並維持由垂直解碼訊號VDEC指示的快門位址SHA。
在給定時間過去之後，讀取鎖存電路121及快門鎖存電路122可因應於鎖存重設訊號VDA_RST而被初始化。讀取鎖存電路121可向邏輯電路124、125及126提供讀出位址RDA，且快門鎖存電路122可向轉移邏輯電路124及重設邏輯電路125提供快門位址SHA。
IPL鎖存電路123可儲存並維持畫素陣列110的在給定時間期間將實行IPL操作的列的位址（在下文中被稱為「IPL位址」）。IPL鎖存電路123可被提供IPL垂直解碼訊號VDEC_IPL。舉例而言，IPL鎖存電路123可因應於被啟用的IPL鎖存賦能訊號VDA_IPL_EN及鎖存控制訊號VDA_SET而儲存並維持由IPL垂直解碼訊號VDEC_IPL指示的IPL位址IPLA。在給定時間過去之後，IPL鎖存電路123可因應於鎖存重設訊號VDA_RST而被初始化。IPL鎖存電路123可向重設邏輯電路125及選擇邏輯電路126提供IPL位址IPLA。
轉移邏輯電路124可基於讀出位址RDA或快門位址SHA而向位於畫素陣列110的將實行讀出操作或快門操作的列中的畫素群組提供轉移訊號VT。重設邏輯電路125可基於讀出位址RDA、快門位址SHA或IPL位址IPLA而向位於將實行讀出操作、快門操作或IPL操作的列中的畫素群組提供重設訊號VRST。選擇邏輯電路126可基於讀出位址RDA或IPL位址IPLA而向位於將實行讀出操作或IPL操作的列中的畫素群組提供選擇訊號VSEL。
圖9示出藉由圖2所示畫素陣列110進行的畫素輸出位準控制操作的實例。與圖7A及圖7B相似，為了簡化說明，假設畫素群組PG11及PGM1中的每一者包括一個光電轉換元件PD11或PDM1及一個轉移電晶體Tx11或TxM1。然而，本揭露的實施例並不限於此。舉例而言，根據實施例，畫素群組PG11及PGM1可被實施為圖4至圖6中所示的畫素群組中的一者。
另外，為了便於例示，在圖9中，對於每一列僅示出一個畫素群組。在圖9中，假設在畫素群組PGM1中實行讀出操作，且在畫素群組PG11中實行IPL操作。以下，將一起參照圖8及圖9給出說明。
在選擇電晶體SELM1被接通之前，可基於以下畫素群組PGM1的IPL操作而將連接至正在產生畫素訊號（例如，正在實行讀出操作）的畫素群組PGM1的行線CL1的電壓位準調整至期望的電壓位準：畫素群組PGM1（1）位於與畫素群組PGM1相鄰的另一列（例如，列1）中；（2）不是正在產生畫素訊號（例如，其讀出操作已完成）；且（3）連接至同一行線CL1。
舉例而言，在選擇電晶體SELM1被接通之前，可藉由畫素群組PG11的IPL操作而將行線CL1的電壓位準調整為約等於其餘行線（例如，圖7A及圖7B所示CL2至CLN）的電壓位準，此與列驅動器120及時序控制器170的控制一致。
實行IPL操作的畫素群組可為其讀出操作已完成的畫素群組。舉例而言，實行IPL操作的畫素群組可為位於相對於實行讀取操作的畫素群組所處的列Row_Read移位給定數目「K」個列（K是8、16、32、…）的列Row_IPL中的畫素群組（Row_IPL=Row_Read - K）。
實行讀出操作的畫素群組所處的列Row_Read可由基於垂直解碼訊號VDEC的讀出位址RDA來確定，且邏輯電路124、125及126可向位於列Row_Read中的畫素群組提供控制訊號VT_RD、VRST_RD及VSEL_RD。實行IPL操作的畫素群組所處的列Row_IPL可由基於IPL垂直解碼訊號VDEC_IPL的IPL位址IPLA來確定，且重設邏輯電路125及選擇邏輯電路126可向位於列Row_IPL中的畫素群組提供控制訊號VRST_IPL及VSEL_IPL。
在一些情形中，與同一列對應的讀出位址RDA與IPL位址IPLA可被同時提供至選擇邏輯電路126。在此種情形中，選擇邏輯電路126可被配置成首先輸出與讀出操作相關聯的選擇訊號VSEL_RD，且然後輸出與IPL操作相關聯的選擇訊號VSEL_IPL。
舉例而言，在畫素群組PGM1的用於實行讀出操作的選擇電晶體SELM1因應於低位準的選擇訊號VSEL_RD而被關斷的同時，畫素群組PG11的用於實行IPL操作的選擇電晶體SEL11可因應於高位準的選擇訊號VSEL_IPL而被接通。被接通的選擇電晶體SEL11可基於重設浮置擴散區FD11的電壓位準來對行線CL1的電壓位準進行調整。與其中實行讀出操作的情形相似，當重設電晶體RST11因應於重設訊號VRST_IPL而被接通時，浮置擴散區FD11可被重設。
接下來，在選擇電晶體SELM1因應於高位準的選擇訊號VSEL_RD而被接通的同時，選擇電晶體SEL11可因應於低位準的選擇訊號VSEL_IPL而被關斷。當選擇電晶體SELM1因應於低位準的選擇訊號VSEL_RD而被再次關斷時，選擇電晶體SEL11可因應於高位準的選擇訊號VSEL_IPL而被再次接通，且可基於重設浮置擴散區FD11的電壓位準來對行線CL1的電壓位準進行調整。
舉例而言，根據本揭露的實施例，當畫素群組的用於實行IPL操作的選擇電晶體被接通而畫素群組的處於讀出操作下的選擇電晶體被關斷時，可基於重設浮置擴散區的電壓位準來對行線的電壓位準（例如，畫素輸出位準）進行調整。上述方法可代替參照圖7闡述的使用線路斷開電路140的畫素輸出位準控制方法，且可均勻地對行線的穩定時間進行調整。因此，可增大相關雙取樣的精度，且可防止或減少動態範圍的減小。
圖10是示出根據本揭露實施例的畫素輸出位準控制操作的時序圖。圖10所示時序圖可與具有其中畫素PX1及PX2分別包括光電轉換元件PD1及PD2的結構的畫素群組的操作相關聯。另外，如參照圖9給出的以上說明，假設對第M列處的畫素群組PGM1至PGMN實行讀出操作，且對第一列處的畫素群組PG11至PG1N實行IPL操作。以下，將參照圖10來闡述與圖7A、圖7B及圖9中所示的畫素陣列110相關聯的操作。
在時間T1之前，可將畫素群組PG11至PG1N的用於實行IPL操作的重設電晶體RST11至RST1N接通，且因此，可對浮置擴散區FD11至FD1N的電壓進行重設。在時間T1處，可因應於高位準的選擇訊號VSEL_RD而將畫素群組PGM1至PGMN的用於實行讀出操作的選擇電晶體SELM1至SELMN接通。
在時間T1處，可因應於低位準的選擇訊號VSEL_IPL而將選擇電晶體SEL11至SEL1N關斷。為了對畫素群組PGM1至PGMN的重設訊號實行數位轉換，可在時間T1向斜坡訊號RAMP施加偏置，且斜坡訊號RAMP可自時間T2開始減小。
在時間T3處，可因應於低位準的選擇訊號VSEL_RD而將畫素群組PGM1至PGMN的用於實行讀出操作的選擇電晶體SELM1至SELMN關斷，此可防止藉由高位準的轉移訊號VT_RD進行的耦合。在此種情形中，可因應於高位準的選擇訊號VSEL_IPL而將畫素群組PG11至PG1N的用於實行IPL操作的選擇電晶體SEL11至SEL1N接通，且可基於重設浮置擴散區FD11至FD1N的電壓位準來對行線CL1至CLN的電壓位準進行調整。
在其中針對重設訊號的數位轉換結束的情形中，為了將畫素訊號PIX的影像訊號轉換成數位訊號，可在時間T3處再次向斜坡訊號RAMP施加偏置。另外，在時間T3處，可因應於高位準的轉移訊號VT_RD而將轉移電晶體TxM1至TxMN接通，且可開始將由光電轉換元件PDM1至PDMN產生的電荷轉移至浮置擴散區FDM1至FDMN。舉例而言，在時間T3處被轉移至浮置擴散區FDM1至FDMN中的每一者的電荷可為由圖4所示畫素群組PG包括的所述兩個光電轉換元件PD1及PD2中的一者產生的電荷。
在時間T4處，可因應於低位準的轉移訊號VT_RD而將轉移電晶體TxM1至TxMN再次關斷，且可因應於高位準的選擇訊號VSEL_RD而將選擇電晶體SELM1至SELMN再次接通。在時間T4處，可因應於低位準的選擇訊號VSEL_IPL而將畫素群組PG11至PG1N的用於實行IPL操作的選擇電晶體SEL11至SEL1N再次關斷。
自時間T5開始，可降低斜坡訊號RAMP的位準，以對影像訊號實行數位轉換。在自時間T5至時間T6的時段中，可對畫素訊號PIX的影像訊號與斜坡訊號RAMP進行比較。在自時間T5至時間T6的時段中，畫素群組PG11至PG1N的用於實行IPL操作的選擇電晶體SEL11至SEL1N可持續處於關斷狀態下。
在其中畫素訊號PIX的影像訊號與斜坡訊號RAMP被完全比較的時間T6處，可因應於低位準的選擇訊號VSEL_RD而將畫素群組PGM1至PGMN的其中實行讀出操作的選擇電晶體SELM1至SELMN再次關斷。在此種情形中，可因應於高位準的選擇訊號VSEL_IPL而將畫素群組PG11至PG1N的用於實行IPL操作的選擇電晶體SEL11至SEL1N再次接通，且可基於重設浮置擴散區FD11至FD1N的電壓位準來對行線CL1至CLN的電壓位準進行調整。
如時間T3那般，可在時間T6處向斜坡訊號RAMP施加偏置。另外，在時間T6處，可因應於高位準的轉移訊號VT_RD而將轉移電晶體TxM1至TxMN接通，且可開始將由光電轉換元件產生的電荷轉移至浮置擴散區FDM1至FDMN。舉例而言，在時間T6處被轉移至浮置擴散區FDM1至FDMN中的每一者的電荷可為由圖4所示畫素群組PG包括的所有所述兩個光電轉換元件PD1及PD2產生的電荷。
自時間T7至時間T9的操作可與自時間T4至時間T6的上述操作相同。在時間T7處，可因應於低位準的選擇訊號VSEL_IPL而將畫素群組PGM1至PGMN的用於實行讀出操作的轉移電晶體TxM1至TxMN再次關斷，且可將畫素群組PG11至PG1N的用於實行IPL操作的選擇電晶體SEL11至SEL1N再次關斷。斜坡訊號RAMP的位準可自時間T8開始降低，且比較操作可在時間T9處完成。
在時間T9處，可將畫素群組PGM1至PGMN的用於實行讀出操作的選擇電晶體SELM1至SELMN關斷。可因應於高位準的重設訊號VRST_RD而將重設電晶體RSTM1至RSTMN接通，且可對浮置擴散區FDM1至FDMN進行重設。根據本揭露實施例的畫素陣列110中的讀出操作與IPL操作的時序是參照圖10進行闡述，但本揭露的實施例並不限於此。舉例而言，可基於不同的實施方式來修改訊號的時序。
圖11是示出根據本揭露實施例的用於控制畫素輸出位準的影像感測器的操作方法的實例的流程圖。將參照圖2、圖9及圖10一起闡述圖11。
在操作S110中，影像感測器100可對重設訊號與斜坡訊號RAMP進行比較。在操作S120中，影像感測器100可將畫素群組PGM1至PGMN的將實行讀出操作的選擇電晶體SELM1至SELMN關斷且可將畫素群組PG11至PG1N的將實行IPL操作的選擇電晶體SEL11至SEL1N接通，且因此，可將行線CL1至CLN的電壓位準調整至給定的電壓位準。舉例而言，可基於畫素群組PG11至PG1N的重設浮置擴散區FD11至FD1N的電壓位準來確定給定的電壓位準。
在操作S130中，影像感測器100可將畫素群組PGM1至PGMN的將實行讀出操作的轉移電晶體TxM1至TxMN接通。在操作S140中，影像感測器100可將選擇電晶體SELM1至SELMN接通，可將轉移電晶體TxM1至TxMN關斷，且然後可對畫素訊號PIX的影像訊號與斜坡訊號RAMP進行比較。
在操作S150中，影像感測器100可將畫素群組PGM1至PGMN的將實行讀出操作的選擇電晶體SELM1至SELMN再次關斷，且可將畫素群組PG11至PG1N的將實行IPL操作的選擇電晶體SEL11至SEL1N再次接通，且因此，可將行線CL1至CLN的電壓位準調整至給定的電壓位準。
根據本揭露的實施例，可防止行線的電壓位準具有不同的穩定時間。
因此，根據本揭露的實施例，可增大針對每一行線的相關雙取樣（CDS）的精度，且可防止或減少影像感測器的動態範圍的減小。另外，可提高畫素訊號被輸出的速度。
儘管已參照本揭露的實施例闡述了本揭露，但對於此項技術中具有通常知識者而言將顯而易見的是，可在不背離以下申請專利範圍中陳述的本揭露的精神及範圍的條件下對其進行各種改變及潤飾。
10:影像處理區塊 12:透鏡 14、100:影像感測器 16:影像訊號處理器（ISP）前端區塊 18:影像訊號處理器 110:畫素陣列 120:列驅動器 121:讀取鎖存電路/鎖存電路 122:快門鎖存電路/鎖存電路 123:IPL鎖存電路/鎖存電路 124:轉移邏輯電路/邏輯電路 125:重設邏輯電路/邏輯電路 126:選擇邏輯電路/邏輯電路 130:主動負載電路 140:線路斷開電路 150:斜坡訊號產生器 160:ADC電路 170:時序控制器 171:位址移位器 180:緩衝器 CFD1:第一電容 CFD2:第二電容 CL、CL1、CL2、CL3、CL4～CLN:行線 CNT:計數器 COMP:比較器 DC:雙轉換電晶體 Dx、Dx11～DxMN:驅動電晶體 FD1:第一浮置擴散區/浮置擴散區 FD2:第二浮置擴散區/浮置擴散區 FD11～FD1N、FD1N～FDM1、FDM1～FDMN:浮置擴散區 IDAT:影像資料 IL1:連接線 IPLA:IPL位址 LD1～LDN、LDB1～LDBN、TR1～TRN:電晶體 MEM:記憶體 OUT1～OUTN:輸出電壓 PD1:第一光電轉換元件/光電轉換元件 PD2、PD3、PD4、PD11、PDM1～PDMN:光電轉換元件 PG、PG11～PG1N、PG1N～PGM1、PGM1～PGMN:畫素群組 PIX:畫素訊號 Row_IPL、Row_Read:列 PX1:第一畫素/畫素 PX2:第二畫素/畫素 PX3、PX4:畫素 RAMP:斜坡訊號 RDA:讀出位址 RST、RST11～RST1N、RST1N～RSTM1、RSTM1～RSTMN:重設電晶體 S110、S120、S130、S140、S150:操作 SA:感測放大器 SD1:第一半導體基板 SD2:第二半導體基板 SEL、SEL11～SEL1N、SEL1N～SELM1、SELM1～SELMN:選擇電晶體 SHA:快門位址 T1、T2、T3、T4、T5、T6、T7、T8、T9:時間 Tx1:第一轉移電晶體/轉移電晶體 Tx2、Tx3、Tx4、Tx11～TxM1、TxM1～TxMN:轉移電晶體 UPG:單位畫素群組 VDA_IPL_EN:鎖存賦能訊號/IPL鎖存賦能訊號 VDA_RD_EN:鎖存賦能訊號/讀取鎖存賦能訊號 VDA_RST:鎖存重設訊號 VDA_SET:鎖存控制訊號 VDA_SH_EN:鎖存賦能訊號/快門鎖存賦能訊號 VDC:雙轉換訊號 VDD:電源供應電壓 VDEC:垂直解碼訊號 VDEC_IPL:IPL垂直解碼訊號 VLD:線路斷開訊號 VLDB:經反相線路斷開訊號 VLOAD:負載電壓 VRST:重設訊號 VRST_IPL、VRST_RD:重設訊號/控制訊號 VSEL:選擇訊號 VSEL_IPL、VSEL_RD:選擇訊號/控制訊號 VT、VT1、VT2:轉移訊號 VT_RD:轉移訊號/控制訊號 X:列方向 Y:行方向 Z:垂直方向
藉由參照附圖詳細闡述本揭露的實施例，本揭露的以上及其他目的及特徵將變得顯而易見。 圖1示出根據本揭露實施例的影像處理區塊的配置的實例。 圖2示出圖1所示影像感測器的配置的實例。 圖3示出圖2所示影像感測器的堆疊型結構的實例。 圖4是示出圖2所示畫素陣列的畫素群組中的一者的實例的電路圖。 圖5是示出圖2所示畫素陣列的畫素群組中的一者的實例的電路圖。 圖6是示出圖2所示畫素陣列的畫素群組中的一者的實例的電路圖。 圖7A是一起示出圖2所示畫素陣列與主動負載電路的電路圖。 圖7B是一起示出圖2所示畫素陣列、主動負載電路及線路斷開電路的電路圖。 圖8示出圖2所示列驅動器的配置的實例。 圖9示出圖2所示畫素陣列的畫素輸出位準控制操作的實例。 圖10是示出根據本揭露實施例的畫素輸出位準控制操作的時序圖。 圖11是示出根據本揭露實施例的用於控制畫素輸出位準的影像感測器的操作方法的實例的流程圖。
100:影像感測器
110:畫素陣列
120:列驅動器
130:主動負載電路
140:線路斷開電路
150:斜坡訊號產生器
160:ADC電路
170:時序控制器
171:位址移位器
180:緩衝器
CL1、CL2、CL3、CL4:行線
CNT:計數器
COMP:比較器
IDAT:影像資料
MEM:記憶體
PG:畫素群組
SA:感測放大器

Claims (10)

  1. 一種影像感測器，包括： 畫素陣列，包括位於第一列中且包括第一選擇電晶體及第一浮置擴散區的第一畫素群組、位於第二列中且包括第二選擇電晶體及第二浮置擴散區的第二畫素群組、以及連接至所述第一畫素群組及所述第二畫素群組二者的行線， 其中，在由所述第一畫素群組的光電轉換元件產生的電荷被轉移至所述第一浮置擴散區的同時，所述第一選擇電晶體被關斷，所述第二選擇電晶體被接通，且藉由所述第二選擇電晶體向所述行線施加第一電壓，且 其中所述第二畫素群組的光電轉換元件在所述第一畫素群組的所述光電轉換元件之前產生電荷，且由所述第二畫素群組的所述光電轉換元件產生的所述電荷被轉移至所述第二浮置擴散區。
  2. 如請求項1所述的影像感測器，其中所述第一電壓是基於所述第二畫素群組的重設第二浮置擴散區的電壓位準來確定。
  3. 如請求項1所述的影像感測器，其中當所述第一選擇電晶體被接通時，所述第二選擇電晶體被關斷，當所述第一選擇電晶體被關斷時，所述第二選擇電晶體被接通，且藉由所述第二選擇電晶體向所述行線施加所述第一電壓。
  4. 如請求項1所述的影像感測器，其中所述第一畫素群組及所述第二畫素群組中的每一者包括彩色濾光片及兩個畫素， 其中所述第一畫素群組的所述兩個畫素共享所述第一浮置擴散區，且所述第二畫素群組的所述兩個畫素共享所述第二浮置擴散區，且 其中所述兩個畫素分別包括光電轉換元件。
  5. 如請求項4所述的影像感測器，更包括： 列驅動器，被配置成產生對所述畫素陣列的每一列進行控制的控制訊號， 其中所產生的所述控制訊號被提供至所述第一畫素群組及所述第二畫素群組；以及 時序控制器，被配置成對所述列驅動器進行控制， 其中，在由所述第一畫素群組的所述光電轉換元件產生的電荷基於所述控制訊號被轉移至所述第一浮置擴散區的同時，所述列驅動器基於所述控制訊號而將所述第一選擇電晶體關斷、將所述第二選擇電晶體接通且藉由所述第二選擇電晶體向所述行線施加所述第一電壓，且 其中所述第二列的位址是基於所述第一列的位址來確定。
  6. 如請求項5所述的影像感測器，其中所述第一電壓是基於所述第二畫素群組的重設第二浮置擴散區的電壓位準來確定。
  7. 如請求項5所述的影像感測器，其中所述列驅動器包括： 第一鎖存電路，被配置成自所述時序控制器接收所述第一列的所述位址； 第二鎖存電路，被配置成自所述時序控制器接收所述第二列的所述位址；以及 多個邏輯電路，被配置成自所述第一鎖存電路及所述第二鎖存電路接收所述第一列的所述位址及所述第二列的所述位址且將所述控制訊號提供至所述第一畫素群組及所述第二畫素群組。
  8. 如請求項5所述的影像感測器，其中所述時序控制器包括： 位址移位器，被配置成藉由對所述第一列的所述位址進行移位來產生所述第二列的所述位址。
  9. 如請求項7所述的影像感測器，其中當所述第一選擇電晶體被接通時，所述第二選擇電晶體被關斷，當所述第一選擇電晶體被關斷時，所述第二選擇電晶體被接通，且藉由所述第二選擇電晶體向所述行線施加所述第一電壓。
  10. 一種影像感測器的操作方法，包括： 對位於第一列中的第一畫素群組的重設訊號與斜坡訊號進行比較； 藉由將所述第一畫素群組的第一選擇電晶體關斷且將位於第二列中的第二畫素群組的第二選擇電晶體接通而向連接至所述第一畫素群組及所述第二畫素群組二者的行線施加第一電壓； 將所述第一畫素群組的轉移電晶體接通； 在將所述第一選擇電晶體接通且將所述轉移電晶體關斷之後，對自所述第一畫素群組輸出的畫素訊號的影像訊號與所述斜坡訊號進行比較；以及 藉由將所述第一選擇電晶體關斷且將所述第二選擇電晶體接通而向所述行線施加所述第一電壓， 其中所述第二列的位址是基於所述第一列的位址來確定。
TW111136270A 2022-01-06 2022-09-26 影像感測器以及其操作方法 TW202329678A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2022-0002297 2022-01-06
KR1020220002297A KR20230106424A (ko) 2022-01-06 2022-01-06 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법
US17/823,125 2022-08-30
US17/823,125 US20230217129A1 (en) 2022-01-06 2022-08-30 Image processing device for controlling pixel output level and operating method thereof

Publications (1)

Publication Number Publication Date
TW202329678A true TW202329678A (zh) 2023-07-16

Family

ID=86991348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136270A TW202329678A (zh) 2022-01-06 2022-09-26 影像感測器以及其操作方法

Country Status (4)

Country Link
US (1) US20230217129A1 (zh)
KR (1) KR20230106424A (zh)
CN (1) CN116405792A (zh)
TW (1) TW202329678A (zh)

Also Published As

Publication number Publication date
KR20230106424A (ko) 2023-07-13
CN116405792A (zh) 2023-07-07
US20230217129A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US11375145B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR101521949B1 (ko) 화소 구동 회로, 촬상 장치, 및 카메라 시스템
US7619674B2 (en) CMOS image sensor with wide dynamic range
CN110072069B (zh) 图像传感器
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
CN110444550B (zh) 包括额外传输门和额外浮置扩散区域的图像传感器
KR20210037302A (ko) 이미지 센서 및 그 동작 방법
JP2016015680A (ja) 固体撮像素子および撮像装置
US9118858B2 (en) Image pickup apparatus, image pickup system and driving method of image pickup apparatus
KR20210156458A (ko) 이미지 센싱 장치 및 이를 포함하는 전자 장치
TWI393437B (zh) 固態影像拾取裝置與攝影系統
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
CN115037890A (zh) 图像传感器
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备
US20220385852A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TW202329678A (zh) 影像感測器以及其操作方法
US10708528B2 (en) Image sensors having dummy pixel rows
CN115022560A (zh) 图像感测装置
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
US20240178242A1 (en) Image sensor device and operation method thereof
KR20230000673A (ko) 듀얼 컨버전 게인을 이용한 노이즈 감소를 위한 이미지 처리 장치 및 그 동작 방법
KR20240077924A (ko) 이미지 센서 장치 및 그 동작 방법